JPH04137064U - 半導体装置の構造 - Google Patents

半導体装置の構造

Info

Publication number
JPH04137064U
JPH04137064U JP4543891U JP4543891U JPH04137064U JP H04137064 U JPH04137064 U JP H04137064U JP 4543891 U JP4543891 U JP 4543891U JP 4543891 U JP4543891 U JP 4543891U JP H04137064 U JPH04137064 U JP H04137064U
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting surface
lead frame
wire bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4543891U
Other languages
English (en)
Other versions
JP2519597Y2 (ja
Inventor
一志 賀川
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP4543891U priority Critical patent/JP2519597Y2/ja
Publication of JPH04137064U publication Critical patent/JPH04137064U/ja
Application granted granted Critical
Publication of JP2519597Y2 publication Critical patent/JP2519597Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 表面実装タイプの半導体装置の厚さを薄くす
る。 【構成】 リードフレーム１，２，３のチップ搭載面３
ａ、ワイヤボンディング面１ｂ，２ｂを半導体装置の実
装面７に対して角度θをもって傾斜させ、この傾斜を利
用して半導体装置の厚みを薄くする。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体装置に関し、特に表面実装タイプの半導体装置の構造に関する 。
【０００２】
【従来の技術】
従来、表面実装タイプの半導体装置は図２に示すように、リードフレーム１７ のチップ搭載面１７ａに半導体チップ１９が搭載され、半導体チップ１９の電極 とリードフレーム１５，１６のワイヤボンディング面との間がボンディングワイ ヤ２０で結線され、半導体チップ１９、ボンディングワイヤ２０及びボンディン グ箇所の外周が樹脂１８にて被覆されて気密封止されており、樹脂１８からリー ドフレーム１５，１６，１７の一部が外部端子１５ａ，１６ａ，１７ｂとして同 一平面上で導出されて表面実装タイプの構造に構成されている。
【０００３】 ここで、従来の半導体装置構造では、チップ搭載面１７ａ、ワイヤボンディン グ面が半導体装置の実装面２１に対して平行になっている。
【０００４】
【考案が解決しようとする課題】
上述した従来の半導体装置は、半導体チップ１９とリードフレーム１５，１６ とを接続するボンディングワイヤ２０のたわみ部分の高さの制限を受け、樹脂１ ８の厚みの薄形化を実現することが困難であった。
【０００５】 本考案の目的は装置本体の薄形化を実現した半導体装置の構造を提供すること にある。
【０００６】
【課題を解決するための手段】
前記目的を達成するため、本考案に係る半導体装置の構造においては、表面実 装タイプの半導体装置であって、 リードフレームのチップ搭載面及びワイヤボンディング面が、該半導体装置の 実装面に対し角度をもって傾斜したものである。
【０００７】
【作用】
本考案では、チップ搭載面及びワイヤボンディング面を半導体装置の実装面に 対して角度θをもって傾斜させ、この傾斜を利用して高さ寸法にｃｏｓθを乗算 した値に高さ寸法が縮小されるようにしたものである。
【０００８】
【実施例】
次に本考案の一実施例を図により説明する。
【０００９】 図１（ａ）は、本考案の一実施例を示す斜視図、（ｂ）は、同側面図である。
【００１０】 図１（ａ），（ｂ）において、気密封止用樹脂４内には、チップ搭載面３ａを なすリードフレーム３、ボンディングワイヤ６を結線するリードフレーム１，２ が含まれており、各リードフレーム１，２，３の一部が樹脂４外に導出し、これ らが外部端子１ａ，２ａ，３ｂとしての働きをもっている。
【００１１】 外部端子１ａ，２ａ，３ｂは樹脂４に形成された半導体装置の実装面７と平行 な面内に設けられている。
【００１２】 本実施例では、リードフレーム３のチップ搭載面３ａ、リードフレーム１，２ のワイヤボンディング面１ｂ，２ｂが半導体装置の実装面７に対して角度θをも って傾斜している。ここに、リードフレーム３のチップ搭載面３ａ、リードフレ ーム１，２のワイヤボンディング面１ｂ，２ｂが同一方向に向けて傾斜している 。
【００１３】 したがって、本実施例によれば、チップ搭載面３ａ、ワイヤボンディング面１ ｂ，２ｂは、実装面７に対して角度θをもって傾斜しているため、ボンディング ワイヤ６のたわみ部分の高さが実効的にｃｏｓθを乗算した値となり、その分だ け高さ寸法が低く抑えられ、その結果半導体装置の厚さを薄くすることが可能と なる。
【００１４】
【考案の効果】
以上説明したように本考案によれば、チップ搭載面、ワイヤボンディング面を 実装面に対して傾斜させたため、その傾斜を利用して半導体装置の実質的な厚み を薄くすることができる。
【図面の簡単な説明】
【図１】（ａ）は本考案の一実施例を示す斜視図、
（ｂ）は同側面図である。
【図２】従来例を示す斜視図である。
【符号の説明】
１，２，３ リードフレーム １ｂ，２ｂ リードフレームのワイヤボンディング面 ３ａ リードフレームのチップ搭載面 ５ 半導体チップ ６ ボンディングワイヤ ７ 半導体装置の実装面

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 表面実装タイプの半導体装置であって、
    リードフレームのチップ搭載面及びワイヤボンディング
    面が、該半導体装置の実装面に対し角度をもって傾斜し
    たことを特徴とする半導体装置の構造。
JP4543891U 1991-06-17 1991-06-17 半導体装置の構造 Expired - Fee Related JP2519597Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4543891U JP2519597Y2 (ja) 1991-06-17 1991-06-17 半導体装置の構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4543891U JP2519597Y2 (ja) 1991-06-17 1991-06-17 半導体装置の構造

Publications (2)

Publication Number Publication Date
JPH04137064U true JPH04137064U (ja) 1992-12-21
JP2519597Y2 JP2519597Y2 (ja) 1996-12-04

Family

ID=31925298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4543891U Expired - Fee Related JP2519597Y2 (ja) 1991-06-17 1991-06-17 半導体装置の構造

Country Status (1)

Country Link
JP (1) JP2519597Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003184A1 (en) * 1999-07-02 2001-01-11 Rohm Co., Ltd. Electronic part

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003184A1 (en) * 1999-07-02 2001-01-11 Rohm Co., Ltd. Electronic part
KR100633113B1 (ko) * 1999-07-02 2006-10-11 롬 가부시키가이샤 전자부품

Also Published As

Publication number Publication date
JP2519597Y2 (ja) 1996-12-04

Similar Documents

Publication Publication Date Title
JPH04137064U (ja) 半導体装置の構造
JPH10256472A (ja) 複数のｉｃチップを備えた半導体装置の構造
JPS63151053A (ja) 半導体装置
JPH0462942A (ja) 半導体装置
JPH0272556U (ja)
JPH0366150A (ja) 半導体集積回路装置
JPH0432761Y2 (ja)
JP2841831B2 (ja) チップキャリア
JPH01120342U (ja)
JPH03129840A (ja) 樹脂封止型半導体装置
JPH01139448U (ja)
JPH11233700A (ja) 樹脂封止型半導体装置
JPH04123550U (ja) リードフレーム
JPS5883157U (ja) 樹脂封止半導体装置
JPS62261163A (ja) サ−デイツプ型半導体装置用リ−ドフレ−ム
JPH01140843U (ja)
JPS585347U (ja) 樹脂封止型半導体装置
JPH0563056U (ja) ２端子面実装型樹脂封止半導体装置
JPS63160260A (ja) 半導体装置用リ−ドフレ−ム
JPS58187149U (ja) 半導体素子用パツケ−ジ
JPS6076045U (ja) 樹脂封止半導体装置
JPS609226U (ja) 半導体の実装用パツケ−ジ
JPS59117166U (ja) 樹脂封止型半導体装置
JPS58111938U (ja) 半導体装置用セラミツク・パツケ−ジ
JPH0360057A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees