CN1359537A - 电子元件 - Google Patents

电子元件 Download PDF

Info

Publication number
CN1359537A
CN1359537A CN00809658A CN00809658A CN1359537A CN 1359537 A CN1359537 A CN 1359537A CN 00809658 A CN00809658 A CN 00809658A CN 00809658 A CN00809658 A CN 00809658A CN 1359537 A CN1359537 A CN 1359537A
Authority
CN
China
Prior art keywords
lead
wire
electronic component
base portion
island base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00809658A
Other languages
English (en)
Other versions
CN1174487C (zh
Inventor
稻田真一
前田雅秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1359537A publication Critical patent/CN1359537A/zh
Application granted granted Critical
Publication of CN1174487C publication Critical patent/CN1174487C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及具备多个由导体板制成的引线1、2的电子元件X,该引线1、2具有搭载半导体芯片3的岛基部10或与导线4相连的连接部20。本发明的电子元件X中,至少有一组相邻引线1、2的相对位置的侧面10a、20a之间呈不平行状态。满足的条件是,各引线1、2中的至少一个侧面20a(10a)的至少一部分具有弯曲面、曲折面、倾斜面或其组合而成的曲面。

Description

电子元件
技术领域
本发明涉及具有二极管或三极管的功能或其组合功能且装有多个引线的电子元件，上述引线由导体板制成，并具有搭载半导体芯片的岛基部或与导线相连的连接部。
背景技术
在电子元件中，有一种具有如图17和图18所示结构的两端子型电子元件Y，这是一种二极管。该电子元件Y装有具有岛基部70的第一引线7和具有连接部80的第二引线8，该引线7、8的端面70a、80a之间相互平行，形成对峙。岛基部70上搭载有半导体芯片9，该半导体芯片9的上部电极90通过导线91与连接部80形成导电连接。而且，树脂封装92对半导体芯片9、导线91、岛基部70和连接部80形成密封。各引线7、8的一部分从树脂封装92的表面突出，该突出部分71、81被用作外部连接的端子。进一步具体说明，突出部分71、81的顶端71a、81a如图18的实线所示，弯成曲柄状与树脂封装92的底面92a处于同一平面，或者如该图的虚线所示沿着树脂封装92的侧面92b和底面92a形成弯曲，突出部分71、81的顶端71a、81a成为与电路印刷电路板等相对应的连接部分。
对于具有这种结构的电子元件Y来说，如果从追求其小型化的观点来考虑就有必要缩小岛基部70和连接部80的面积。但是，岛基部70所搭载的半导体芯片9的大小根据所应形成的电子元件Y的种类不同而大致被确定，所以缩小岛基部70的面积是有限度的；另外，连接导线91的连接部80也要求在一定的面积以上，所以缩小其面积也有限度。因此，要实现电子元件Y的小型化，就产生了缩短岛基部70和连接部80之间距离的必要，也就是要缩短各引线7、8的端面70a、80a之间的距离。
可是，在上述电子元件Y中各引线7、8之间形成电连接，同时端面70a、80a之间处于平行状态，所以若缩小端面70a、80a之间的距离，就会在该端面70a、80a之间产生电容作用。岂止如此，越缩小端面70a、80a之间的距离，它们之间所蓄积的电容量就变得越大，从而产生该电子元件Y在高频电路中无法使用的问题。
另外，图17和图18所示的电子元件Y的各引线7、8是采用引线框制造的。该引线框首先如图19A所示用具有规定形状的模具P1制出第1和第2引线7、8连在一起的形状，再如图19B所示用与上述不同的模具(刀具)P2在引线7、8之间冲压而成。因此，要想更小地设定各引线7、8的端面70a、80a的间距，就必须缩小刀具P2的厚度。可是，如果更小地设定了引线7、8的间距，用于加工引线框的刀具P2就容易发生折断和崩刃，这不仅会缩短刀具P2的使用寿命而增加成本，还必须频繁地更换刀具P2而影响工作效率。
本发明就是基于上述情形而思考出来的，它以提供可实现小型化又能在高频电路中正常使用的电子元件为课题，并且该电子元件在制造方面既可降低成本又能提高工作效率。
发明内容
本发明所提供的电子元件具备多个由导体板制成的引线，同时该引线具有搭载半导体芯片的岛基部或与导线相连的连接部，其特征是：在其至少有一组相邻的引线中，处于相对位置的侧面之间呈不平行状态。
在这种结构中，因为上述一组引线的处于相对位置的侧面呈不平行状态，所以其侧面之间有间距大的部分和间距小的部分。因此，为使电子元件小型化，即使从整体上使引线相互靠近，由于侧面之间存在间距大的部分，仅通过这部分就可以减少引线之间所蓄积的静电容量。据此，本发明所涉及的电子元件就能够在高频电路中正常使用。
另外，各引线是通过对导体板进行冲压加工所形成的，如果相邻引线之间存在间距大的部分，冲压用的冲模(刀具)的厚度在与间距大的部分相对应的部位就可以加大。据此，可以抑制刀具的损伤而延长刀具的使用寿命，从而得以降低制造成本。
至此，若使相邻一组引线的处于相对位置的侧面形成互不平行的结构，可以考虑使一组引线中的至少一个侧面的至少一部分具有弯曲面、曲折面、倾斜面或其组合而成的曲面。另外，相对位置的侧面可形成曲折面结构，可想而知，“侧面”一词的含义不仅包括单面结构，也包括连续多面结构。
在理想的实施方式中，上述一组引线中的一个引线具有上述岛基部，另外的引线具有上述连接部，另外上述一组引线中处于相对位置的各侧面可以是与跨越这些引线之间的导线相交叉的侧面。
相对位置的侧面之间产生电容作用这一问题不仅发生于具备一个具有岛基部的引线和一个具有连接部的引线的电子元件中，在其中一方或双方的引线为多数的三端子以上的其他电子元件中也同样会发生。在这类电子元件中，相互形成电连接的相邻引线间容易蓄积电荷。因此，如果使岛基部和连接部相邻的引线之间或者通过导线相连的引线之间的处于相对位置的侧面呈不平行状态，就可以有效地避免上述问题。
本发明的技术思路适用于具备由引线框制出的引线的各种电子元件，可以适当地应用到诸如具有二极管、三极管或具有其组合功能的电子元件中。
在理想的实施方式中，上述一组的引线至少由三个以上的引线构成，而且其中一个引线的侧面与其它多数引线的侧面处于相对位置。
附图说明
图1为本发明所涉及的电子元件的一种实施方式的整体立体图。
图2为图1中沿II-II线的剖视图。
图3为用以说明制造图1和图2所示之两端子型电子元件所用的引线框的制造工序的要部立体图。
图4为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图5为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图6为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图7为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图8为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图9为本发明所涉及的两端子型电子元件的其它实施方式的要部俯视图。
图10为将本发明应用于三端子型电子元件的实施方式的要部俯视图。
图11为将本发明应用于三端子型电子元件的其它实施方式的要部俯视图。
图12为将本发明应用于四端子型电子元件的实施方式的要部俯视图。
图13为将本发明应用于五端子型电子元件的实施方式的要部俯视图。
图14为将本发明应用于五端子型电子元件的其它实施方式的要部俯视图。
图15为将本发明应用于五端子型电子元件的其它实施方式的要部俯视图。
图16为将本发明应用于五端子型电子元件的其它实施方式的要部俯视图。
图17为现有的一种两端子型电子元件的整体立体图。
图18为图17中沿VIIIX-VIIIX线的剖视图。
图19为用以说明制造现有的电子元件所用的引线框的制造工序的要部立体图。
本发明的最佳实施方式
下面，参照附图对本发明的理想的实施方式进行具体说明。
图1至图3为本发明的一种实施方式所涉及的电子元件的示意图。该电子元件X构成一种二极管，它具备具有岛基部10的第1引线1和具有连接部20的第2引线2。
岛基部10上搭载有半导体芯片3，该半导体芯片3的上部电极30和连接部20之间通过导线4形成电连接。岛基部10、连接部20、半导体芯片3和导线4以树脂封装5密封。
各引线1、2的一部分突出于上述树脂封装5的表面，该突出部分11、21的顶端11a、21a被弯成曲柄状与树脂封装5的底面处于同一平面。
岛基部10和连接部20相互对峙，其处于相对位置的侧面10a、20a之间呈不平行状态。更具体地说，岛基部10的侧面10a呈平坦面，而连接部20的侧面20a则为三角脊形的非直线面，也就是由两个平坦面相连而成的曲折面。所以，侧面20a的三角脊形的顶点与岛基部10的侧面10a的距离最近，越靠近宽度方向的两端，侧面10a、20a的间距就越大。
在此结构中，岛基部10和连接部20在整体上相互靠近从而实现了电子元件X的小型化，而各侧面10a、20a的间距越靠近两端就越大。据此可以减少各侧面10a、20a之间所蓄积的电荷量。尤其是与导通电流的导线4相交叉的侧面10a、20a之间原本就容易蓄积电荷，所以在该侧面10a、20a之间形成难以蓄积电荷的结构是有价值的。这样，本实施方式的电子元件X在引线1、2之间难以蓄积电荷，从而可在高频电路中正常使用。
以上所说明的电子元件X是采用由导体板形成的引线框6(参照图3)制造的。该引线框6首先用具有规定形状的模具(图略)进行冲压加工形成第1和第2引线1、2相连的形状(图3左侧)，再用与上述不同的模具(刀具)P在引线1、2之间(图3左侧虚线内部分)冲压而成(图3右侧)。
在如此形成的引线框6中，第2引线2的连接部20的侧面20a与第1引线1的侧面10a的最短间距仍然很小，但该侧面10a、20a的间距从整体上来看比原来增大了。这样，用以形成引线框6即各引线1、2所必需的模具P的厚度除一部分外可以有所增大，因而可以抑制模具的折断和崩刃而延长模具P的使用寿命，从而得以降低制造成本。
本实施方式中第2引线2的连接部20的侧面20a形成了三角脊形的非直线面(曲折面)，但第1引线1和第2引线2的相对位置的侧面10a、20a之间也可以按照图4至图9所示方式呈不平行状态，同样可以获得上述效果。
图4A所示为使第2引线2的连接部20的侧面20a形成外凸弧形面(弯曲面)的情形，另外也可以如图4B、图4C所示将第1引线1的垫板部(岛基部)10的侧面10a形成三角脊形的非直线面或将侧面10a形成外凸弧形面而使各侧面10a、20a之间呈不平行状态。
图5A、图5B所示为将第1和第2引线1、2的相对位置的侧面10a、20a都形成三角脊形的非直线面或外凸弧形面而使该侧面10a、20a之间呈不平行状态的实施方式。当然，虽然图中未示，也可以将该侧面10a、20a的其中一个侧面10a(20a)形成三角脊形的非直线面，同时将另一个侧面20a(10a)形成外凸弧形面而使该侧面10a、20a之间呈不平行状态。
图6所示为将各侧面10a、20a其中至少一方形成V型凹陷非直线面(曲折面)而使该侧面10a、20a之间呈不平行状态的实施方式。这里，图6A所示为将连接部20的侧面20a形成V型非直线面的情形；图6B所示为将岛基部10的侧面10a形成V型非直线面的情形；图6C所示为将各侧面10a、20a都形成V型非直线面的情形。当然，虽然图中未示，也可以将各侧面10a、20a其中至少一方形成内凹弧形面而使该侧面10a、20a呈不平行状态。
图7所示为将各侧面10a、20a其中至少一方形成倾斜面而使该侧面10a、20a之间呈不平行状态的实施方式。这里，图7A所示为将连接部20的侧面20a与岛基部10的侧面10a相对形成倾斜面的情形；图7B所示为将岛基部10的侧面10a与连接部20的侧面20a相对形成倾斜面的情形；图7C所示为将各侧面10a、20a都形成倾斜面的情形。
图8所示为将各侧面10a、20a其中至少一方在宽度方向的两端形成倾斜面同时在中央部位形成水平面而构成梯形曲折面以使侧面10a、20a之间呈不行平状态的实施方式。这里，图8A所示为将连接部20的侧面20a形成梯形面的情形；图8B所示为将岛基部10的侧面10a形成梯形面的情形；图8C所示为将各侧面10a、20a都形成梯形面的情形。
图9所示为将各侧面10a、20a其中至少一方仅在宽度方向的中央部位形成突出的梯形面而构成台阶状以使侧面10a、20a之间呈不平行状态的实施方式。这里，图9A所示为将连接部20的侧面20a形成台阶状的情形；图9B所示为将岛基部10的侧面10a形成台阶状的情形；图9C所示为将各侧面10a、20a都形成台阶状的情形。
以上的实施方式中对两端子型电子元件(如二极管)作了说明，但本发明的技术思路也适用于具有三个以上端子的电子元件。这里，在图10至图16中示出将本发明应用于端子数为三个到五个的电子元件的实施方式。
图10为具备一个具有岛基部10的第1引线1和两个分别具有连接部20的第2引线2的电子元件的要部示意图。在该电子元件中，岛基部10位于两个连接部20之间。这里，图10A所示为将与岛基部10的侧面10a处于相对位置的各连接部20的侧面20a形成三角脊形的非直线面的情形；图10B所示为将与连接部20的侧面20a处于相对位置的岛基部10的侧面10a形成外凸弧形面的情形。
图11为具备一个具有连接部20的第2引线2和两个分别具有岛基部10的第1引线1的电子元件的要部示意图。在该电子元件中，连接部20位于两个岛基部10之间。这里。图11A所示为将与连接部20的侧面20a处于相对位置的各岛基部10的侧面10a形成三角脊形的非直线面的情形；图11B所示为将岛基部10的侧面10a形成外凸弧形面的情形。
图10及图11中对将岛基部10和连接部20处于相对位置的侧面10a、20a的一方形成三角脊形的曲折面或外凸弧形面的情形进行了说明，但也可以将该侧面10a、20a都形成曲折面或弧形面。另外侧面10a、20a的形状也可以参照图6至图9所说明的，例如形成V型、内凹弧形面、梯形面、台阶状，或是其他形状。
图12所示为将本发明应用于端子数为4的电子元件的实施方式。
图12A所示为将本发明应用于具有一个第1引线1和三个第2引线2的电子元件的实施方式。在此实施方式中，沿树脂封装5的一个角部50的两边5a、5b分别安置有三个连接部20，在与该角部50处于对角的角部51和中央部位之间安置有岛基部10。而且，与各连接部20的侧面20a处于相对位置的岛基部10的两个侧面10a分别形成圆弧状。另外，本实施方式中，不仅限于第1和第2引线1、2之间处于相对位置的侧面10a、20a，第2引线2之间处于相对位置的侧面20b的一方也形成圆弧状或倾斜状，以使第2引线2之间处于相对位置的侧面20b互呈不平行状态。
图12B所示为将本发明应用于具有两个第1引线1和两个第2引线2的电子元件的实施方式。在此实施方式中，沿树脂封装5的一边5a安置有两个第2引线2的各自的连接部20，在该边5a的对边5c至中央部位安置有两个第1引线1的岛基部10。而且，与连接部20的侧面20a处于相对位置的各岛基部10的侧面10a形成弧形面，两个岛基部10的处于相对位置的侧面10b的一方也形成圆弧状。这样，本实施方式的电子元件中相邻的岛基部10的处于相对位置的侧面10b之间也呈不平行状态。
图12C所示与图12B所示的电子元件一样，为将本发明应用于分别具有两个第1和第2引线1、2的电子元件的实施方式。该电子元件中，在树脂封装5的对角的角部50、51分别安置各第1引线1的岛基部10，在剩下的角部52、53分别安置各第2引线2的连接部20。在此方式的电子元件中也将相邻的第1和第2引线1、2之间相应的侧面10a、20a形成圆弧状或倾斜状而使相邻的引线1、2之间呈不平行状态。
图12D所示为将本发明应用于具备三个第1引线1和一个第2引线2的电子元件的实施方式。在该电子元件中，在树脂封装5的四个角部50～53分别安置有各引线1、2，这些引线1、2的相对位置的侧面10a、10b、20a适当形成弧形面，相邻的岛基部10和连接部20之间呈不平行状态。
当然，在四端子型电子元件中，各侧面10a、10b、20a、20b也可以形成图12A～D所示以外的形式，且使相邻的引线1、2之间呈不平行状态。
图13至图16所示分别为将本发明应用于端子数为5的电子元件的
实施方式。
图13A～图13C例示出在树脂封装5的中央部位安置有岛基部10，同时在其周围安置有四个连接部20的电子元件。在这些电子元件中，岛基部10或连接部20的相应侧面10a、20a形成弧形面，岛基部10的侧面10a及与其处于相对位置的侧面20a之间呈不平行状态。
图14A～图14F、图15A～图15E、图16A～图16C中所示分别为将本发明应用于具有两个第1引线1和三个第2引线2、三个第1引线1和两个第2引线2、四个第1引线1和一个第2引线2的电子元件的实施方式。在这些实施方式中，相邻引线1、2的处于相对位置的相应的侧面10a、10b、20a、20b形成弧形面或倾斜面。
当然，在5端子型的电子元件中，各侧面10a、10b、20a、20b也可以形成图13～图16所示以外的形状，且使引线1、2之间呈不平行状态。
另外，本发明的技术思路也适用于端子数在6个以上的电子元件，即使是端子数在5个以下的电子元件，也可适用于图1至图16所示电子元件之外者。

Claims (6)

1.一种电子元件，具备多个由导体板制成的引线，且该引线具有搭载半导体芯片的岛基部或与导线相连的连接部，其特征在于：
在该电子元件中，至少有一组相邻的引线的处于相对位置的侧面之间呈不平行状态。
2.根据权利要求1所述的电子元件，其特征在于：
所述一组引线中，至少有一个侧面的至少一部分具有弯曲面、曲折面、倾斜面或其组合而成的曲面。
3.根据权利要求1所述的电子元件，其特征在于：
所述一组引线中，其中一个引线具有所述岛基部，同时另外的引线具有所述连接部。
4.根据权利要求1所述的电子元件，其特征在于：
所述一组引线中处于相对位置的各侧面为与跨越这些引线之间的导线相交叉的侧面。
5.根据权利要求1所述的电子元件，其特征在于：
具有二极管、三极管或其组合的功能。
6.根据权利要求1所述的电子元件，其特征在于：
所述一组引线由至少三个以上的引线构成，同时一个引线的侧面与其他多个引线的侧面处于相对位置。
CNB008096589A 1999-07-02 2000-06-30 电子元件 Expired - Lifetime CN1174487C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP188534/1999 1999-07-02
JP18853499 1999-07-02
JP188534/99 1999-07-02

Publications (2)

Publication Number Publication Date
CN1359537A true CN1359537A (zh) 2002-07-17
CN1174487C CN1174487C (zh) 2004-11-03

Family

ID=16225396

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008096589A Expired - Lifetime CN1174487C (zh) 1999-07-02 2000-06-30 电子元件

Country Status (5)

Country Link
US (1) US6538306B1 (zh)
EP (1) EP1207554A4 (zh)
KR (1) KR100633113B1 (zh)
CN (1) CN1174487C (zh)
WO (1) WO2001003184A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937142A (zh) * 2018-03-29 2020-11-13 青井电子株式会社 半导体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142654A1 (de) * 2001-08-31 2003-04-03 Osram Opto Semiconductors Gmbh Sicherungsbauelement mit optischer Anzeige
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
JP2003258183A (ja) * 2002-03-04 2003-09-12 Shinko Electric Ind Co Ltd リードフレームの製造方法
US20050148681A1 (en) * 2003-10-02 2005-07-07 Schoen Catherine A. Photoinitiator and ink
JP3994095B2 (ja) * 2004-06-23 2007-10-17 ローム株式会社 面実装型電子部品
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JPWO2013047533A1 (ja) * 2011-09-29 2015-03-26 シャープ株式会社 半導体装置
TWI454195B (zh) * 2012-04-19 2014-09-21 Chunghwa Picture Tubes Ltd 固設半導體晶片於線路基板之方法及其結構
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794431A (en) * 1986-04-21 1988-12-27 International Rectifier Corporation Package for photoactivated semiconductor device
JPS6343465A (ja) 1986-08-09 1988-02-24 Fujitsu Ltd 密着型イメ−ジセンサの駆動方式
JP2524774Y2 (ja) * 1986-09-03 1997-02-05 シャープ株式会社 Ｌｅｄランプ
JPS63260155A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 半導体装置
US4750675A (en) 1987-10-05 1988-06-14 General Motors Corporation Damped opening poppet covered orifice fuel injection nozzle
JPH01278031A (ja) * 1988-04-28 1989-11-08 Mitsubishi Electric Corp 半導体装置
JPH04137064A (ja) 1990-09-28 1992-05-12 Canon Inc 文書処理装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JP2519597Y2 (ja) * 1991-06-17 1996-12-04 日本電気株式会社 半導体装置の構造
JPH0590643A (ja) * 1991-09-30 1993-04-09 Victor Co Of Japan Ltd 発光装置
JPH05190751A (ja) * 1992-01-10 1993-07-30 Nec Corp 半導体装置
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JPH05315493A (ja) 1992-05-08 1993-11-26 Sony Corp 金属パッケージ用リードフレームとこれを用いた半導体装置
JPH0653554A (ja) * 1992-07-28 1994-02-25 Rohm Co Ltd 光半導体デバイス
JPH0685145A (ja) * 1992-09-02 1994-03-25 Toshiba Corp 半導体装置
JP3117812B2 (ja) 1992-09-17 2000-12-18 アピックヤマダ株式会社 リードフレーム及びその製造方法
JPH06204569A (ja) * 1992-12-28 1994-07-22 Casio Comput Co Ltd 発光ダイオードの構造
JPH07307424A (ja) 1994-05-10 1995-11-21 Hitachi Cable Ltd トランジスタリードフレーム
US5489800A (en) * 1994-08-31 1996-02-06 Motorola, Inc. Dual channel small outline optocoupler package and method thereof
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5739582A (en) * 1995-11-24 1998-04-14 Xerox Corporation Method of packaging a high voltage device array in a multi-chip module
JPH09213855A (ja) 1996-01-30 1997-08-15 Nec Corp 中空プラスチックパッケージ用リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937142A (zh) * 2018-03-29 2020-11-13 青井电子株式会社 半导体装置

Also Published As

Publication number Publication date
US6538306B1 (en) 2003-03-25
EP1207554A1 (en) 2002-05-22
CN1174487C (zh) 2004-11-03
WO2001003184A1 (en) 2001-01-11
KR100633113B1 (ko) 2006-10-11
KR20020036968A (ko) 2002-05-17
EP1207554A4 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
CN1490901A (zh) 一种网格焊台陈列插座触头
CN1290228C (zh) 电连接器
CN1314171C (zh) 连接器
CN1879263A (zh) 连接器
CN1174487C (zh) 电子元件
CN1048359C (zh) 具有端子排的弹性接线板及其与电路板的连接结构
CN1252873C (zh) 零插入力电连接器及导电端子
CN1228886C (zh) 针栅阵列的触头和针栅阵列的插座
CN1230946C (zh) 一种电连接器
CN1311588C (zh) 连接器及其制造方法
CN1110089C (zh) 一种半导体器件
CN1497797A (zh) 连接件
CN1309071C (zh) 引线框架以及制造该引线框架的方法
CN1266810C (zh) 电气接触器和使用电气接触器的电气连接装置
CN1738114A (zh) Ic插座和ic插座组件
CN1200481C (zh) 易于用量规检查触头平整度的可在表面安装接插件及量规
CN1073289C (zh) 组式电池的制造方法
CN1732596A (zh) 可动型连接器用加强引板及使用其的可动型连接器
CN1732595A (zh) 可动型连接器用触头及使用其的可动型连接器
CN1702915A (zh) 板连接型电连接器
CN1479413A (zh) 用于印刷电路板的电气接插件
CN1845385A (zh) 向壳体安装端子类部件的安装结构
CN1525606A (zh) 具有用于接地的连接板的电连接器
CN1287382A (zh) 半导体装置及其安装结构
CN1279661C (zh) 适用于传输平衡信号的连接器和用于安装该连接器的衬底

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20041103