JP2022111597A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2022111597A
JP2022111597A JP2021007132A JP2021007132A JP2022111597A JP 2022111597 A JP2022111597 A JP 2022111597A JP 2021007132 A JP2021007132 A JP 2021007132A JP 2021007132 A JP2021007132 A JP 2021007132A JP 2022111597 A JP2022111597 A JP 2022111597A
Authority
JP
Japan
Prior art keywords
semiconductor module
resin case
electrode
main current
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021007132A
Other languages
English (en)
Inventor
亮 後藤
Ryo Goto
康貴 清水
Yasutaka Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021007132A priority Critical patent/JP2022111597A/ja
Priority to US17/455,114 priority patent/US11710671B2/en
Priority to DE102022100021.4A priority patent/DE102022100021A1/de
Priority to CN202210041032.0A priority patent/CN114823636A/zh
Publication of JP2022111597A publication Critical patent/JP2022111597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】インダクタンスが低い電極構造とすることで、スイッチング素子の高速スイッチング動作時でもサージ電圧を抑制でき、かつ小型化が可能な半導体モジュールを提供する。【解決手段】半導体素子と、半導体素子を搭載する基板と、基板を搭載する放熱板と、基板および半導体素子を収納する樹脂ケースと、半導体素子の主電流が流れる第１および第２の主電流電極と、を備え、第１および第２の主電流電極は、それぞれの一方端が基板上の回路パターンに接合され、それぞれの他方端が樹脂ケースの外部に突出するように樹脂ケースの側壁を貫通して組み込まれ、それぞれ少なくとも一部が互いに間を開けて平行に重なり合う重なり部分を有すると共に、それぞれ樹脂ケースの外部に突出する外部突出部と、樹脂ケースの内部に突出する内部突出部との間に設けられた傾斜部を有している。【選択図】図２

Description

本開示は半導体モジュールに関し、特にインダクタンスを低減できる電極構造を有する半導体モジュールに関する。
従来、半導体モジュールの電源ライン上でのサージ電圧を抑制する電極構造として、特許文献１の図１に開示される構造が提案されている。図１では、板状の導体で構成される２つの電源端子が、厚さ０．５ｍｍ～１．５ｍｍの絶縁シートを間に挟んで、互いに近接して設けられた構成となっており、２つの電源端子に流れる電流は互いに反平行となっている。このため、２つの電源端子と半導体素子によって形成される経路に寄生的に形成されるインダクタンスが小さくなり、サージ電圧も低くなることが開示されている。
特開平６－２１３２３号公報
特許文献１の電極構造は、平行平板電極が複数の直角部を有する構造であるため、電流の経路長が長くなって電極のインダクタンスが大きくなり、半導体素子の高速スイッチング動作時に発生するサージ電圧によって、半導体素子が破壊する可能性を有していた。
また、複数の直角部が多いので電極の加工がしにくく、厚い導電材料を用いることができず、電極内の電流密度の増加によりインダクタンスが大きくなる。ここで、スイッチング素子のターンオフスイッチング時に発生するサージ電圧（ΔＶ）とインダクタンス（Ｌｓ）の間にはΔＶ＝Ｌｓ×ｄｉ／ｄｔの関係がある。許容されるサージ電圧は決まっているので、インダクタンスと電流変化率（ｄｉ／ｄｔ）は相反する関係となる。インダクタンス（Ｌｓ）が大きい場合には、電流変化率（ｄｉ／ｄｔ）を下げるために、スイッチングスピードを下げるか、電流値を下げる必要がある。高速スイッチングが求められる場合は許容される電流値を下げることとなり、電流容量が制限されてしまう。インダクタンスを下げるには、電極の電流密度を下げることが効果的であるが、電極を厚くできない場合には電極幅を広げることとなり、半導体モジュールの小型化が困難になるという問題を有していた。
本開示は、上記のような問題点を解決するためになされたもので、インダクタンスが低い電極構造とすることで、スイッチング素子の高速スイッチング動作時でもサージ電圧を抑制でき、かつ小型化が可能な半導体モジュールを提供することを目的とする。
本開示に係る半導体モジュールは、半導体素子と、前記半導体素子を搭載する基板と、前記基板を搭載する放熱板と、前記基板および前記半導体素子を収納する樹脂ケースと、前記半導体素子の主電流が流れる第１および第２の主電流電極と、を備え、前記第１および第２の主電流電極は、それぞれの一方端が前記基板上の回路パターンに接合され、それぞれの他方端が前記樹脂ケースの外部に突出するように前記樹脂ケースの側壁を貫通して組み込まれ、それぞれ少なくとも一部が互いに間を開けて平行に重なり合う重なり部分を有すると共に、それぞれ前記樹脂ケースの外部に突出する外部突出部と、前記樹脂ケースの内部に突出する内部突出部との間に設けられた傾斜部を有している。
本開示に係る半導体モジュールによれば、第１および第２の主電流電極が、それぞれ少なくとも一部が互いに間を開けて平行に重なり合う重なり部分を有するので、相互誘導により自己インダクタンスを低減できる。また、第１および第２の主電流電極が、それぞれ傾斜部を有するので、電極経路を短くでき、インダクタンスをさらに低減できる。インダクタンスが低くなることで、半導体素子がスイッチング素子である場合には、高速スイッチング動作時でもサージ電圧を抑制できる。また、傾斜部を有することで加工性が良く、厚い電極材を使用できるため、電極の電流密度が下がり、半導体モジュールの小型化が可能となる。
実施の形態１の半導体モジュールの構成を示す平面図である。 実施の形態１の半導体モジュールの構成を示す断面図である。 樹脂ケースに組み込まれた状態の高電位電極および低電位電極を示す斜視図である。 高電位電極を示す斜視図である。 低電位電極を示す斜視図である。 樹脂ケースに組み込まれた状態の出力電極を示す斜視図である。 傾斜部を設けない場合の電極の曲げ加工の工程を説明する模式図である。 傾斜部を設ける場合の電極の曲げ加工の工程を説明する模式図である。 実施の形態２の半導体モジュールの構成を示す断面図である。 実施の形態３の半導体モジュールの製造方法を説明する平面図である。 実施の形態３の半導体モジュールの製造方法を説明する断面図である。 実施の形態４の半導体モジュールの構成を示す断面図である。
＜実施の形態１＞
図１は実施の形態１の半導体モジュール１００の構成を示す平面図であり、内部構成を明示するために樹脂ケースＣＳの上面を省略している。また、図２は半導体モジュール１００の構成を示す断面図であり、図１におけるＡ－Ａ線での矢示方向断面図である。
図１および図２に示されるように、半導体モジュール１００は、放熱板として機能するベース板ＢＳの上面と、絶縁基板ＩＳの下面の導体膜ＣＦとがはんだ材などの接合材ＳＤ１を介して接合されている。絶縁基板ＩＳの上面には回路パターンＰＴが設けられ、回路パターンＰＴ上には、はんだ材などの接合材ＳＤ２を介して電力用のトランジスタチップおよびダイオードチップなどの複数の半導体素子ＳＥが接合されている。
絶縁基板ＩＳは、樹脂またはセラミックで構成され、ベース板ＢＳはアルミニウム（Ａｌ）または銅（Ｃｕ）などの放熱性に優れた材料で構成されている。
ベース板ＢＳに搭載された絶縁基板ＩＳは、ベース板ＢＳ上に搭載される箱型の樹脂ケースＣＳ内に収納され、樹脂等で封止されるが、便宜的に図示は省略している。
図１、図２では、半導体素子ＳＥの一例としてインバータを構成するトランジスタ、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）を示しており、図１では、電位的に高い高電位電極ＨＴに接続された回路パターンＰＴＨに搭載された複数のハイサイドトランジスタＱＨと、電位的に低い低電位電極ＬＴに接続された回路パターンＰＴＬに搭載された複数のローサイドトランジスタＱＬが、ワイヤＷＲを介して回路パターンＰＴに電気的に接続されている。なお、絶縁基板ＩＳ上に設けられる電気回路はインバータに限定されるものではない。
図１に示されるように、回路パターンＰＴは、平面視で細長い形状の回路パターンＰＴＨと回路パターンＰＴＬとの間から、平面視で、高電位電極ＨＴおよび低電位電極ＬＴが設けられた側とは反対側の絶縁基板ＩＳの端部にかけて設けられ、絶縁基板ＩＳの端部において出力電極ＯＴに接続されている。高電位電極ＨＴおよび低電位電極ＬＴは、それぞれ半導体素子ＳＥの主電流が流れる第１の主電流電極および第２の主電流電極と呼称することができる。
図１に示されるように、高電位電極ＨＴおよび低電位電極ＬＴは、平面視で矩形状の樹脂ケースＣＳの長手方向の一方の側壁に組み込まれ、一方端が当該側壁から外側に突出する端子台ＴＢ１の上面に露出し、他方端が回路パターンＰＴＨおよび回路パターンＰＴＬに接合されている。高電位電極ＨＴおよび低電位電極ＬＴは、互いの一部が平行に近接して重なり合うように配置されるので、相互誘導により半導体モジュール１００の自己インダクタンスを低減できる。また、図２に示されるように、高電位電極ＨＴおよび低電位電極ＬＴは、ベース板ＢＳに平行な水平方向に対して９０°未満の角度で折り曲げられた傾斜部ＳＬを有することで、直角に折り曲げた場合と比較して電極長を短くでき、半導体モジュール１００のインダクタンスをさらに低くできる。
また、図１に示されるように、出力電極ＯＴは、樹脂ケースＣＳの長手方向の他方の側壁に組み込まれ、一方端が当該側壁から外側に突出する端子台ＴＢ２の上面に露出し、他方端が回路パターンＰＴに接合されている。
図２に示されるように、高電位電極ＨＴおよび低電位電極ＬＴの回路パターンＰＴＨおよび回路パターンＰＴＬにそれぞれ接合される接合部ＪＰは、高電位電極ＨＴおよび低電位電極ＬＴの他方端の端面であり、例えばはんだ材のような接合材により接合される。なお、それぞれの電極の先端を折り曲げて、裏面が接合材により回路パターンに接合することもできる。同様に、出力電極ＯＴにおいても、回路パターンＰＴに接合される接合部ＪＰは、端面であっても裏面であっても良い。
図３は、樹脂ケースＣＳに組み込まれた状態の高電位電極ＨＴおよび低電位電極ＬＴを樹脂ケースＣＳを省略して示す斜視図である。傾斜部ＳＬは、高電位電極ＨＴおよび低電位電極ＬＴの樹脂ケースＣＳの側壁から外側に突出する端子台ＴＢ１の上面に露出する外部突出部と、樹脂ケースＣＳの側壁から内部に突出する内部突出部との間に設けられており、樹脂ケースＣＳの側壁内に設けられている。
図４および図５は、それぞれ高電位電極ＨＴおよび低電位電極ＬＴを単独で示した斜視図であり、それぞれのハッチングが付されている部分が、互いに重なり合う重なり部分である。この重なり部分をさらに大きくすることで、半導体モジュール１００の自己インダクタンスをさらに低減できる。
図６は、樹脂ケースＣＳに組み込まれた状態の出力電極ＯＴを樹脂ケースＣＳを省略して示す斜視図である。傾斜部ＳＬは、出力電極ＯＴの樹脂ケースＣＳの側壁から外側に突出する端子台ＴＢ２の上面に露出する外部突出部と、樹脂ケースＣＳの側壁から内部に突出する内部突出部との間に設けられており、樹脂ケースＣＳの側壁内に設けられている。
図７は、傾斜部を設けない場合の電極の曲げ加工の工程を説明する模式図であり、電極ＦＴが平板な状態Ｓ１から、電極ＦＴの一方端を直角に折り曲げて第１直角部Ｃ１を形成した状態Ｓ２、電極ＦＴの第１直角部Ｃ１より手前側で直角に折り曲げて第２直角部Ｃ２を形成した状態Ｓ３、電極ＦＴの第２直角部Ｃ２より手前側で直角に折り曲げて第３直角部Ｃ３を形成した状態Ｓ４を経て、電極ＦＴを樹脂ケースＣＳに組み込んだ状態Ｓ４を示している。
図８は、傾斜部を設ける場合の電極の曲げ加工の工程を説明する模式図であり、電極ＦＴが平板な状態Ｓ１から、電極ＦＴの一方端を直角に折り曲げて第１直角部Ｃ１を形成した状態Ｓ２、電極ＦＴの第１直角部Ｃ１より手前側で水平状態から９０°未満の角度で曲げて第１鈍角部Ｃ１１を形成した状態Ｓ１３、電極ＦＴの第１鈍角部Ｃ１１より手前側で水平状態から９０°未満の角度で曲げて第２鈍角部Ｃ１２を形成した状態Ｓ１４、電極ＦＴを樹脂ケースＣＳに組み込んだ状態Ｓ１５を示している。なお、図７および図８に示す電極ＦＴは、高電位電極ＨＴに該当する。
図７に示したように、傾斜部を設けない場合は高電位電極ＨＴを形成するために３箇所で直角に折り曲げることになるが、図８に示したように、傾斜部を設ける場合は、高電位電極ＨＴを形成するために１箇所で直角に折り曲げれば良い。このため、加工性が良く、厚い電極材を使用できるため、電極の電流密度が下がり、インダクタンスが低下し、半導体モジュール１００の小型化が可能となる。
すなわち、電極をプレス加工で直角（９０°）に折り曲げる場合、必要な曲げ応力は電極の厚みに比例する。一方、９０°未満の角度で折り曲げる場合は、直角に折り曲げる場合よりも、必要な曲げ応力は低くなり、経験則的に９０°に曲げる場合の半分程度の曲げ応力で済むこともある。従って、曲げ応力の観点から、９０°に曲げる場合より、４５°に曲げる場合は、同等の曲げ応力において、電極厚みを２倍程度まで厚くすることが可能となる。
電流密度は電極の断面積に反比例するので、電極厚みが２倍になった場合は、電流密度は２分の１となる。
また、インダクタンスを低減するためには、電流経路を短くすることも重要であり、電極が直角に曲げられる場合に対して、９０°未満で曲げられる場合は電極経路が短くなり、インダクタンスの低減に寄与する。
高電位電極ＨＴおよび低電位電極ＬＴも出力電極ＯＴも、インサート成形により樹脂ケースＣＳに埋め込むことができる。インサート成形は竪型成形機を用いて射出成形により電極等の金属部材を樹脂部材に組み込む製法であり、上型と下型に分かれた金型を用いる。電極等のプレス部材を下型に搭載して上型と合わせ、金型内に溶けた樹脂を注入し、冷却することで樹脂部材を成形する。
この方法であれば、高電位電極ＨＴ、低電位電極ＬＴおよび出力電極ＯＴが組み込まれた状態の樹脂ケースＣＳが一度のインサート成形で得られるので、半導体モジュール１００の製造コストを低減できる。
また、各電極の樹脂ケースＣＳへの固定力が向上し、電極間距離を縮めることができるので、インダクタンスの低減に有効である。
なお、高電位電極ＨＴおよび低電位電極ＬＴは、図４および図５のように曲げ加工した状態で、樹脂ケースＣＳを貫通するスリットに挿入して樹脂ケースＣＳに組み込むようにすることもできる。スリットは、高電位電極ＨＴおよび低電位電極ＬＴの傾斜部の形状に対応する傾斜を有するように設けられる。
＜実施の形態２＞
以上説明した実施の形態１の半導体モジュール１００においては、高電位電極ＨＴ、低電位電極ＬＴおよび出力電極ＯＴが、いずれも傾斜部ＳＬを１箇所ずつ備えた構成を示したが、傾斜部は各電極で複数箇所に設けても良い。
図９は実施の形態２の半導体モジュール２００の構成を示す断面図であり、図１におけるＡ－Ａ線での矢示方向断面に相当する図である。なお、図９においては、図１および図２を用いて説明した半導体モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図９に示されるように、半導体モジュール２００の高電位電極ＨＴおよび低電位電極ＬＴは、一方端が樹脂ケースＣＳの側壁から外側に突出する端子台ＴＢ１の上面に露出し、他方端が回路パターンＰＴＨおよび回路パターンＰＴＬに接合されている。
高電位電極ＨＴおよび低電位電極ＬＴは、樹脂ケースＣＳの側壁内に設けられた傾斜部ＳＬ１と、樹脂ケースＣＳの側壁から内部に突出する内部突出部に設けられた内部傾斜部ＳＬ２とを有している。傾斜部ＳＬ１は実施の形態１の半導体モジュール１００の高電位電極ＨＴおよび低電位電極ＬＴの傾斜部ＳＬと同じであるが、傾斜部ＳＬ２は、高電位電極ＨＴおよび低電位電極ＬＴが回路パターンＰＴＨおよび回路パターンＰＴＬにそれぞれ接合される接合部ＪＰの手前に設けられており、ベース板ＢＳに平行な水平方向に対して９０°未満の角度で折り曲げられている。このため、接合部ＪＰにおける回路パターンとの接触面積が広くなる。
また、図９に示されるように、出力電極ＯＴも樹脂ケースＣＳの側壁内に設けられている傾斜部ＳＬ１と、樹脂ケースＣＳの側壁から内部に突出する部分に設けられた内部傾斜部ＳＬ２とを有している。傾斜部ＳＬ２は、出力電極ＯＴが回路パターンＰＴに接合される接合部ＪＰの手前に設けられており、ベース板ＢＳに平行な水平方向に対して９０°未満の角度で折り曲げられている。このため、接合部ＪＰにおける回路パターンとの接触面積が広くなる。
このように、高電位電極ＨＴおよび低電位電極ＬＴにおいては、全ての曲げ加工部が直角ではなく、９０°未満の角度で折り曲げられているので、電極の加工性がさらに向上し、より厚い電極を使用できるので、インダクタンスをさらに低減し、半導体モジュール２００の小型化が可能となる。
＜実施の形態３＞
図１０および図１１は、それぞれ実施の形態３の半導体モジュール３００の製造方法を説明する平面図および断面図である。なお、図１０および図１１においては、図１および図２を用いて説明した半導体モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図１０および図１１に示されるように、半導体モジュール３００は、高電位電極ＨＴおよび低電位電極ＬＴが組み込まれたケースＣＳの側壁を、ケースＣＳの他の部分とは別体で形成し、別体の側壁ＣＳＸとケースＣＳの他の部分とを接着剤等で接合することで完成するケースＣＳを備えている。このため、側壁ＣＳＸと他の部分との間に継ぎ目を有している。
高電位電極ＨＴおよび低電位電極ＬＴの電極間の距離が近いほどインダクタンスを低減できるが、電極間が導通すると半導体モジュールとして機能しなくなるため、電極間距離の加工精度が重要になる。そこで、高電位電極ＨＴおよび低電位電極ＬＴが組み込まれたケースＣＳの側壁部分を別体としてインサート成形により形成することで、インサート成形の金型の加工精度を高めることができ、当該部分を精度良く形成できるので、電極間距離を短くでき、インダクタンスの低減の効果を向上させることができる。
なお、図１０および図１１では、出力電極ＯＴは、ケースＣＳの他の部分と一体となった構成を示したが、これに限定されるものではなく、出力電極ＯＴが組み込まれたケースＣＳの側壁部分も別体とし、高電位電極ＨＴおよび低電位電極ＬＴが組み込まれたケースＣＳの側壁部分と同様に、ケースＣＳの他の部分と接合することでケースＣＳが完成する構成としても良い。図６を用いて説明したように出力電極ＯＴの形状も複雑であるので、出力電極ＯＴが組み込まれたケースＣＳの側壁部分を別体としてインサート成形により形成することで、インサート成形の金型の加工精度を高めることができ、当該部分を精度良く形成できると共に、金型製造のコストも低減できる。
＜変形例＞
電位差の大きい高電位電極ＨＴおよび低電位電極ＬＴが組み込まれたケースＣＳの側壁部分を別体で形成する場合、ケースＣＳの他の部分とは異なる樹脂で形成することができる。例えば、電位差の大きい高電位電極ＨＴおよび低電位電極ＬＴを埋め込む樹脂を、ＣＴＩ（Comparative Tracking Index）が高い樹脂とすることで、沿面放電が起こりにくくなるので、電極間距離をより狭くしても絶縁性を確保することができ、高電位電極ＨＴおよび低電位電極ＬＴをより近接して配置することでインダクタンスの低減の効果をさらに向上させることができる。
より具体的には、高電位電極ＨＴおよび低電位電極ＬＴが組み込まれたケースＣＳの側壁部分にはＣＴＩが６００以上（６００≦ＣＴＩ）の樹脂を使用することができ、ケースＣＳの他の部分にはＣＴＩが１７５以上４００未満（１７５≦ＣＴＩ＜４００）の樹脂を使用することができる。ＣＴＩが６００以上の樹脂を使用することで、ＣＴＩが１７５以上４００未満の樹脂を使用する場合に比べて、電極間距離を半分程度にすることができる。
＜実施の形態４＞
図１２は実施の形態４の半導体モジュール４００の構成を示す断面図であり、図１におけるＡ－Ａ線での矢示方向断面に相当する図である。なお、図１２においては、図１および図２を用いて説明した半導体モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図１２に示されるように、半導体モジュール４００は、高電位電極ＨＴと低電位電極ＬＴとの間に絶縁物ＩＦを備えている。電極間に絶縁物ＩＦを備えることで、電極間の導通を抑制することができる。
絶縁物ＩＦは、ゲル状の絶縁材または絶縁紙などのシート状の絶縁材を用いることができ、ゲル状の絶縁材を使用する場合には、電極間にゲル状の絶縁材を充填させた後に硬化させることで高電位電極ＨＴと低電位電極ＬＴとの間が固定されるので、その後の取り扱いが容易となる。
絶縁物ＩＦとして絶縁紙のような、安定した加工精度をもつシート状の絶縁材を用いる場合は、２つの電極間の形状に合致するように成形加工されたシート状の絶縁材を電極間に挟み込んで固定することにより、電極間距離を絶縁材の厚さまで小さくすることでき、半導体モジュール４００のインダクタンスのさらなる低減が可能となる。
なお、絶縁紙は単位長さあたりの絶縁破壊開始電圧がゲル状の絶縁材に対して３倍程度高いため、ゲル状の絶縁材を用いる場合に比べて電極間距離を１／３程度にすることが可能となる。
＜適用可能な半導体素子＞
以上説明した実施の形態１～４の半導体モジュール１００～４００においては、半導体素子ＳＥの構成材料については言及していないが、半導体素子ＳＥの構成材料としては、珪素（Ｓｉ）半導体で構成することもでき、炭化珪素（ＳｉＣ）半導体で構成することもできる。
ＳｉＣ半導体で構成される炭化珪素半導体素子であるスイッチング素子は、スイッチング損失が小さく、高速スイッチング動作が可能であるが、高速スイッチング時にはサージ電圧が増加し、サージ電圧によって、半導体素子が破壊する可能性もある。しかし、実施の形態１～４の半導体モジュール１００～４００では、インダクタンスを低減することができるので、高速スイッチング時のサージ電圧を抑制することができる。
また、ＳｉＣ半導体で構成されるスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えるパワーモジュールを構成する場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの一層の小型化が可能となる。
また、ＳｉＣ半導体で構成されるスイッチング素子は、高周波スイッチング動作に適している。そのため、高周波化の要求が大きいインバータ回路に適用された場合、スイッチング周波数の高周波化によって、インバータ回路に接続されるリアクトルまたはコンデンサなどを小型化することもできる。
また、半導体素子ＳＥには、ＳｉＣ半導体以外のワイドバンドギャップ半導体で構成することもできる。
ＳｉＣ半導体以外のワイドバンドギャップ半導体としては、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体で構成されるスイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域でも使用可能であり、スイッチング動作時に発生するスイッチング損失を大きく低減できる。そのため、電力損失の大きな低減が可能となる。
なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
ＢＳ ベース板、ＣＳ 樹脂ケース、ＨＴ 高電位電極、ＬＴ 低電位電極、ＰＴＨ，ＰＴＬ 回路パターン、ＳＬ 傾斜部。

Claims (9)

  1. 半導体素子と、
    前記半導体素子を搭載する基板と、
    前記基板を搭載する放熱板と、
    前記基板および前記半導体素子を収納する樹脂ケースと、
    前記半導体素子の主電流が流れる第１および第２の主電流電極と、を備え、
    前記第１および第２の主電流電極は、
    それぞれの一方端が前記基板上の回路パターンに接合され、それぞれの他方端が前記樹脂ケースの外部に突出するように前記樹脂ケースの側壁を貫通して組み込まれ、それぞれ少なくとも一部が互いに間を開けて平行に重なり合う重なり部分を有すると共に、それぞれ前記樹脂ケースの外部に突出する外部突出部と、前記樹脂ケースの内部に突出する内部突出部との間に設けられた傾斜部を有する、半導体モジュール。
  2. 前記第１および第２の主電流電極は、
    それぞれの前記内部突出部に設けられた内部傾斜部を有する、請求項１記載の半導体モジュール。
  3. 前記樹脂ケースは、
    前記第１および第２の主電流電極が組み込まれた前記側壁が、前記樹脂ケースの他の部分とは別体で設けられ、
    前記側壁と前記他の部分との間に継ぎ目を有する、請求項１記載の半導体モジュール。
  4. 前記樹脂ケースの前記側壁は、
    比較トラッキング指数が前記他の部分よりも高い樹脂で形成される、請求項３記載の半導体モジュール。
  5. 前記側壁の前記樹脂は、
    前記比較トラッキング指数が６００以上である、請求項４記載の半導体モジュール。
  6. 前記第１および第２の主電流電極の前記重なり部分の電極間に設けられた絶縁物をさらに備える、請求項１記載の半導体モジュール。
  7. 前記絶縁物は、
    ゲル状の絶縁材を硬化させた絶縁材または絶縁紙で構成される、請求項６記載の半導体モジュール。
  8. 前記第１および第２の主電流電極は、
    前記側壁にインサート成形で組み込まれる、請求項１記載の半導体モジュール。
  9. 前記半導体素子は、炭化珪素半導体素子である、請求項１記載の半導体モジュール。
JP2021007132A 2021-01-20 2021-01-20 半導体モジュール Pending JP2022111597A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021007132A JP2022111597A (ja) 2021-01-20 2021-01-20 半導体モジュール
US17/455,114 US11710671B2 (en) 2021-01-20 2021-11-16 Semiconductor module
DE102022100021.4A DE102022100021A1 (de) 2021-01-20 2022-01-03 Halbleitermodul
CN202210041032.0A CN114823636A (zh) 2021-01-20 2022-01-14 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021007132A JP2022111597A (ja) 2021-01-20 2021-01-20 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2022111597A true JP2022111597A (ja) 2022-08-01

Family

ID=82217903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021007132A Pending JP2022111597A (ja) 2021-01-20 2021-01-20 半導体モジュール

Country Status (4)

Country Link
US (1) US11710671B2 (ja)
JP (1) JP2022111597A (ja)
CN (1) CN114823636A (ja)
DE (1) DE102022100021A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021323B2 (ja) 1977-07-26 1985-05-27 株式会社クボタ 電子式料金はかり
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール

Also Published As

Publication number Publication date
US20220230929A1 (en) 2022-07-21
DE102022100021A1 (de) 2022-07-21
CN114823636A (zh) 2022-07-29
US11710671B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6344215B2 (ja) 半導体装置及びパワーモジュール
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US9159715B2 (en) Miniaturized semiconductor device
US8421087B2 (en) Semiconductor module including a switch and non-central diode
JP2009295794A (ja) 樹脂封止型半導体装置とその製造方法
JP2020077679A (ja) 半導体モジュールおよび車両
JP2018081980A (ja) 半導体装置
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN112530915A (zh) 半导体装置
CN111354710A (zh) 半导体装置及其制造方法
US11694948B2 (en) Semiconductor device and semiconductor module using same
JP6898203B2 (ja) パワー半導体モジュール
JP2022111597A (ja) 半導体モジュール
CN111354709B (zh) 半导体装置及其制造方法
JP7278439B1 (ja) 半導体装置及びそれを用いた電力変換装置
US20240014106A1 (en) Semiconductor device
US20230343770A1 (en) Semiconductor module
JP2024018064A (ja) 半導体装置
JP2022162190A (ja) 半導体装置
CN114144965A (zh) 电路装置
JP2021180252A (ja) 半導体装置、バスバー及び電力変換装置
CN111448668A (zh) 功率半导体装置、模块及制造方法
JP2019012712A (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326