DE102022100021A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102022100021A1
DE102022100021A1 DE102022100021.4A DE102022100021A DE102022100021A1 DE 102022100021 A1 DE102022100021 A1 DE 102022100021A1 DE 102022100021 A DE102022100021 A DE 102022100021A DE 102022100021 A1 DE102022100021 A1 DE 102022100021A1
Authority
DE
Germany
Prior art keywords
electrode
semiconductor module
current electrode
resin case
main current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022100021.4A
Other languages
English (en)
Inventor
Ryo Goto
Yasutaka Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022100021A1 publication Critical patent/DE102022100021A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Ein Halbleitermodul enthält ein Halbleiterelement, ein Substrat, auf dem das Halbleitermodul montiert ist, eine Wärmeabstrahlplatte, auf der das Substrat montiert ist, ein Harzgehäuse und eine erste Hauptstromelektrode und eine zweite Hauptstromelektrode, worin in der ersten Hauptstromelektrode und der zweiten Hauptstromelektrode deren ein Ende jeweils mit einem Schaltungsmuster auf dem Substrat verbunden ist, deren anderes Ende jeweils sich durch eine Seitenwand des Harzgehäuses erstreckt und darin integriert ist, so dass es aus dem Harzgehäuse nach außen ragt, und jede davon zumindest einen Überlappungsteilbereich aufweist, an dem ein Teil davon mit einem Spalt dazwischen parallel miteinander überlappt, und jede davon einen zwischen einem externen Vorsprungsteilbereich und einem internen Vorsprungsteilbereich angeordneten Neigungsteilbereich aufweist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleitermodul und konkreter auf ein Halbleitermodul mit einer Elektrodenstruktur, die eine Induktivität reduziert.
  • Beschreibung der Hintergrundtechnik
  • Herkömmlicherweise wurde als Elektrodenstruktur zum Unterdrücken einer Stoßspannung auf einer Stromversorgungsleitung eines Halbleitermoduls eine in 1 der offengelegten japanischen Patentanmeldung Nr. 6-21323 offenbarte Struktur vorgeschlagen. In 1 sind zwei, aus plattenförmigen Leitern bestehende Stromversorgungsanschlüsse mit einem dazwischen angeordneten isolierenden Blatt mit einer Dicke von 0,5 mm bis 1,5 mm nahe beieinander angeordnet. Die durch die Anschlüsse fließenden Ströme sind zueinander antiparallel. Es ist offenbart, dass dies die auf dem von den zwei Stromversorgungsanschlüssen und dem Halbleiterelement gebildeten Pfad parasitär ausgebildete Induktivität senkt und auch die Stoßspannung senkt.
  • Die Elektrodenstruktur der offengelegten japanischen Patentanmeldung Nr. 6-21323 weist eine Struktur auf, in der die parallele Plattenelektrode eine Vielzahl rechtwinkliger Abschnitte bzw. Teilbereiche aufweist; daher wird die Pfadlänge für den Strom lang und wird die Induktivität der Elektrode erhöht, was aufgrund der während des Schaltbetriebs mit hoher Geschwindigkeit des Halbleiterelements auftretenden Stoßspannung das Halbleiterelement möglicherweise zerstört.
  • Ferner kann wegen der vielen rechtwinkligen Teilbereiche kein dickes leitfähiges Material aufgrund der Schwierigkeit bei dessen Verarbeitung verwendet werden, und dies erhöht die Stromdichte in der Elektrode, was zu einer höheren Induktivität führt. Hier gilt die Beziehung ΔV = Ls x di/dt zwischen der Stoßspannung (ΔV) und der Induktivität (Ls), die während des Ausschaltvorgangs des Schaltelements erzeugt wird. Die zulässige Stoßspannung ist festgelegt; daher stehen die Induktivität und die Stromänderungsrate (di/dt) in einem gegensätzlichen Verhältnis. Wenn die Induktivität (Ls) größer ist, muss die Schaltgeschwindigkeit oder der Stromwert reduziert werden, um die Stromänderungsrate (di/dt) zu reduzieren. Wenn ein Schalten mit hoher Geschwindigkeit verlangt wird, ist der zulässige Stromwert zu senken, was die Stromkapazität beschränkt. Wenngleich der effektive Weg, um die Induktivität zu reduzieren, darin besteht, die Stromdichte der Elektroden zu reduzieren, wird dies zu einer breiteren Elektrode führen, wenn die Elektroden nicht dicker gemacht werden können, was das Problem aufwirft, dass die Miniaturisierung des Halbleitermoduls schwierig ist.
  • ZUSAMMENFASSUNG
  • Eine Aufgabe der vorliegenden Offenbarung besteht darin, ein Halbleitermodul bereitzustellen, das, indem eine Elektrodenstruktur mit einer niedrigen Induktivität übernommen wird, eine Stoßspannung selbst während eines Schaltbetriebs mit hoher Geschwindigkeit eines Schaltelements unterdrückt und dessen Miniaturisierung sichergestellt ist.
  • Gemäß der vorliegenden Offenbarung enthält das Halbleitermodul ein Halbleiterelement, ein Substrat, auf dem das Halbleitermodul montiert ist, eine Wärmeabstrahlplatte, auf der das Substrat montiert ist, ein Harzgehäuse, das das Substrat und das Halbleiterelement aufnimmt, und eine erste Hauptstromelektrode und eine zweite Hauptstromelektrode, durch die ein Hauptstrom des Halbleiterelements fließt, worin in der ersten Hauptstromelektrode und der zweiten Hauptstromelektrode deren ein Ende jeweils mit einem Schaltungsmuster auf dem Substrat verbunden ist, deren anderes Ende jeweils sich durch eine Seitenwand des Harzgehäuses erstreckt und darin integriert ist, so dass es aus dem Harzgehäuse nach außen ragt, und jede davon zumindest einen Überlappungsteilbereich aufweist, an dem ein Teil davon mit einem Spalt dazwischen parallel miteinander überlappt, und jede davon einen Neigungsteilbereich aufweist, der zwischen einem externen Vorsprungsteilbereich, der jeweils aus dem Harzgehäuse nach außen ragt, und einem internen Vorsprungsteilbereich, der jeweils aus dem Harzgehäuse nach innen ragt, angeordnet ist.
  • Gemäß dem Halbleitermodul weisen die erste Hauptstromelektrode und die zweite Hauptstromelektrode jeweils einen überlappenden Teilbereich auf, in dem zumindest ein Teil davon mit einem Spalt dazwischen parallel zueinander überlappt, wodurch die Selbstinduktivität durch die Gegeninduktivität reduziert werden kann. Die erste Hauptstromelektrode und die zweite Hauptstromelektrode weisen jeweils auch einen Neigungsteilbereich auf, wodurch der Elektrodenpfad verkürzt werden kann und die Induktivität weiter reduziert werden kann. Indem man die Induktivität senkt, kann, wenn das Halbleiterelement ein Schaltelement ist, die Stoßspannung selbst während eines Schaltbetriebs mit hoher Geschwindigkeit unterdrückt werden. Den Neigungsteilbereich vorzusehen ermöglicht die Verwendung eines Elektrodenmaterials mit einer guten Verarbeitbarkeit und einer großen Dicke; daher kann die Stromdichte der Elektrode gesenkt werden und kann das Halbleitermodul miniaturisiert werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Konfiguration eines Halbleitermoduls gemäß einer Ausführungsform 1 veranschaulicht;
    • 2 ist eine Querschnittsansicht, die die Konfiguration des Halbleitermoduls gemäß der Ausführungsform 1 veranschaulicht;
    • 3 ist eine perspektivische Ansicht, die eine Hochpotentialelektrode und eine Niederpotentialelektrode veranschaulicht, die in einem Harzgehäuse integriert sind;
    • 4 ist eine perspektivische Ansicht, die die Hochpotentialelektrode veranschaulicht;
    • 5 ist eine perspektivische Ansicht, die die Niederpotentialelektrode veranschaulicht;
    • 6 ist eine perspektivische Ansicht, die eine in einem Harzgehäuse integrierte Ausgangselektrode veranschaulicht;
    • 7 ist eine schematische Ansicht, die einen Prozess zum Biegen einer Elektrode veranschaulicht, wenn der Neigungsteilbereich nicht vorgesehen ist;
    • 8 ist eine schematische Ansicht, die einen Prozess zum Biegen einer Elektrode veranschaulicht, wenn ein Neigungsteilbereich vorgesehen ist;
    • 9 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleitermoduls gemäß einer Ausführungsform 2 veranschaulicht;
    • 10 ist eine Draufsicht, die ein Verfahren zum Herstellen eines Halbleitermoduls gemäß einer Ausführungsform 3 veranschaulicht;
    • 11 ist eine Querschnittsansicht, die das Verfahren zum Herstellen des Halbleitermoduls gemäß der Ausführungsform 3 veranschaulicht; und
    • 12 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleitermoduls gemäß einer Ausführungsform 4 veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Ausführungsform 1 >
  • 1 ist eine Draufsicht, die eine Konfiguration eines Halbleitermoduls 100 gemäß einer Ausführungsform 1 veranschaulicht, und die obere Oberfläche eines Harzgehäuses CS ist weggelassen, um dessen interne Konfiguration darzulegen. Ferner ist 2 eine Querschnittsansicht, die die Konfiguration des Halbleitermoduls 100 veranschaulicht, und ist eine entlang der Linie A-A in 1 genommene Querschnittsansicht in der durch die Pfeile angegebenen Richtung.
  • Wie in 1 und 2 veranschaulicht ist, sind im Halbleitermodul 100 die obere Oberfläche einer Basisplatte BS, die als Wärmeabstrahlplatte fungiert, und ein Leiterfilm CF auf der unteren Oberfläche eines isolierenden Substrats IS über ein Bonding-Material SD1 wie etwa ein Lötmaterial gebondet. Auf der oberen Oberfläche des isolierenden Substrats IS ist ein Schaltungsmuster PT angeordnet, und eine Vielzahl von Halbleiterelementen SE wie etwa Transistor-Chips für elektrische Leistung und Dioden-Chips ist über ein Bonding-Material SD2 wie etwa ein Lötmaterial auf das Schaltungsmuster PT gebondet.
  • Das isolierende Substrat IS besteht aus einem Harz oder einem Keramikmaterial, und die Basisplatte BS besteht aus einem Material mit einer ausgezeichneten Wärmeabstrahleigenschaft wie etwa Aluminium (AI) oder Kupfer (Cu).
  • Das auf der Basisplatte BS montierte isolierende Substrat IS ist in einem kastenförmigen Harzgehäuse CS untergebracht, das auf der Basisplatte BS montiert und mit Harz oder dergleichen versiegelt ist, und dessen Veranschaulichung ist der Zweckmäßigkeit halber weggelassen.
  • In 1 und 2 ist ein Transistor, der einen Inverter bildet, zum Beispiel ein Bipolartransistor mit isoliertem Gate (IGBT), als ein Beispiel des Halbleiterelements SE veranschaulicht, und in 1 sind eine Vielzahl von High-Side-Transistoren QH, die auf einem Schaltungsmuster PTH montiert sind, das mit einer Hochpotentialelektrode HT verbunden ist, das auf einem hohen Potential liegt, und eine Vielzahl von Low-Side-Transistoren QL, die auf einem Schaltungsmuster PTL montiert sind, das mit einer Niederpotentialelektrode LT verbunden ist, das auf niedrigem Potential liegt, über einen Draht WR mit dem Schaltungsmuster PT elektrisch verbunden. Eine auf dem isolierenden Substrat IS angeordnete elektrische Schaltung ist nicht auf den Inverter beschränkt.
  • Das Schaltungsmuster PT ist, wie in 1 veranschaulicht ist, in Draufsicht zwischen dem langgestreckten Schaltungsmuster PTH und dem Schaltungsmuster PTL angeordnet, erstreckt sich in Draufsicht zum Endteilbereich des isolierenden Substrats IS, der auf einer Seite liegt, die der Seite entgegengesetzt ist, die mit der Hochpotentialelektrode HT und der Niederpotentialelektrode LT versehen ist, und ist mit einer Ausgangselektrode OT am Endteilbereich des isolierenden Substrats IS verbunden. Auf die Hochpotentialelektrode HT und die Niederpotentialelektrode LT kann als erste Hauptstromelektrode bzw. zweite Hauptstromelektrode verwiesen werden, durch die der Hauptstrom der Halbleiterelemente SE fließt.
  • Wie in 1 veranschaulicht ist, sind die Hochpotentialelektrode HT und die Niederpotentialelektrode LT in eine Seitenwand in der longitudinalen Richtung des Harzgehäuses CS in Draufsicht senkrecht bzw. rechtwinklig integriert, und deren eine Enden sind auf der oberen Oberfläche eines Anschlussblocks TB 1 freigelegt, der von der Seitenwand nach außen ragt, und die anderen Enden sind an das Schaltungsmuster PTH bzw. das Schaltungsmuster PTL gebondet. Die Hochpotentialelektrode HT und die Niederpotentialelektrode LT sind parallel und nahe beieinander angeordnet, und Teilbereiche davon überlappen einander; daher kann die Selbstinduktivität des Halbleitermoduls 100 durch Gegeninduktion reduziert werden. Wie in 2 veranschaulicht ist, weisen ferner die Hochpotentialelektrode HT und die Niederpotentialelektrode LT einen Neigungsteilbereich SL auf, der in einem geringeren Winkel als 90° in Bezug auf die zur Basisplatte BS parallele horizontale Richtung gebogen ist, was ermöglicht, dass man im Vergleich mit dem Fall, wenn sie senkrecht zur horizontalen Richtung, die zur Basisplatte Bs parallel ist, gebogen ist, eine kürzere Elektrodenlänge hat, was die Induktivität des Halbleitermoduls 100 weiter senkt.
  • Die Ausgangselektrode OT ist, wie in 1 veranschaulicht ist, ferner in der anderen Seitenwand in der longitudinalen Richtung des Harzgehäuses CS integriert, und ein Ende davon liegt auf der oberen Oberfläche eines Anschlussblocks TB2 frei, der von der Seitenwand nach außen ragt, und das andere Ende ist mit dem Schaltungsmuster PT verbunden.
  • Wie in 2 veranschaulicht ist, entspricht ein Anschluss- bzw. Verbindungsteilbereich JP, der mit dem Schaltungsmuster PTH und dem Schaltungsmuster PTL der Hochpotentialelektrode HT bzw. der Niederpotentialelektrode LT verbunden ist, den anderen Endflächen der Hochpotentialelektrode HT und der Niederpotentialelektrode LT und ist beispielsweise durch ein Bonding-Material wie etwa ein Lötmaterial gebondet. Es ist auch möglich, die Spitze jeder Elektrode zu biegen und die rückseitige Oberfläche mit dem Bonding-Material an das Schaltungsmuster zu bonden. In der Ausgangselektrode OT kann ähnlich ein an das Schaltungsmuster PT gebondeter Verbindungsteilbereich JP eine Endfläche oder eine rückseitige Oberfläche sein.
  • 3 ist eine perspektivische Ansicht, die die Hochpotentialelektrode HT und die Niederpotentialelektrode LT veranschaulicht, die im Harzgehäuse CS integriert sind, wobei das Harzgehäuse CS weggelassen ist. Der Neigungsteilbereich SL ist zwischen einem externen Vorsprungsteilbereich, der auf der oberen Oberfläche des Anschlussblocks TB1 freiliegt, der von der Seitenwand des Harzgehäuses CS nach außen ragt, der Hochpotentialelektrode HT und der Niederpotentialelektrode LT und einem internen Vorsprungsteilbereich, der von der Seitenwand des Harzgehäuses CS nach innen ragt, angeordnet und ist innerhalb der Seitenwand des Harzgehäuses CS angeordnet.
  • 4 und 5 sind perspektivische Ansichten, die die Hochpotentialelektrode HT bzw. die Niederpotentialelektrode LT unabhängig veranschaulichen, und die jeweiligen schraffierten Teilbereiche sind die einander überlappenden Teilbereiche. Indem man den überlappenden Teilbereich weiter vergrößert, kann die Selbstinduktivität des Halbleitermoduls 100 weiter reduziert werden.
  • 6 ist eine perspektivische Ansicht, die die im Harzgehäuse CS integrierte Ausgangselektrode OT veranschaulicht, wobei das Harzgehäuse CS weggelassen ist. Der Neigungsteilbereich SL ist zwischen einem externen Vorsprungsteilbereich, der auf der oberen Oberfläche des Anschlussblocks TB2 freiliegt, der von der Seitenwand des Harzgehäuses CS nach außen ragt, der Ausgangselektrode OT und einem internen Vorsprungsteilbereich, der von der Seitenwand des Harzgehäuses CS nach innen ragt, angeordnet und ist innerhalb der Seitenwand des Harzgehäuses CS angeordnet.
  • 7 ist eine schematische Ansicht, die einen Prozess zum Biegen einer Elektrode veranschaulicht, wenn kein Neigungsteilbereich vorgesehen ist, und veranschaulicht einen Zustand S5, der ein Zustand ist, in dem die Elektrode FT im Harzgehäuse CS integriert ist, wobei der Prozess den Zustand S1, in dem die Elektrode FT flach ist, den Zustand S2, in dem ein Ende der Elektrode FT in einem rechten Winkel gebogen ist, um einen ersten rechtwinkligen Teilbereich C1 zu bilden, einen Zustand S3, in dem ein zweiter rechtwinkliger Teilbereich C2 durch Biegen in einem rechten Winkel an der Vorderseite des ersten rechtwinkligen Teilbereichs C1 der Elektrode FT ausgebildet ist, und einen Zustand S4 durchläuft, in dem ein dritter rechtwinkliger Teilbereich C3 durch Biegen in einem rechten Winkel an der Vorderseite des zweiten rechtwinkligen Teilbereichs C2 der Elektrode FT ausgebildet ist.
  • 8 ist eine schematische Ansicht, die einen Prozess zum Biegen einer Elektrode veranschaulicht, wenn ein Neigungsteilbereich vorgesehen ist, und veranschaulicht einen Zustand S1, in dem die Elektrode FT flach ist, einen Zustand S2, in dem ein Ende der Elektrode FT in einem rechten Winkel gebogen ist, um einen ersten rechtwinkligen Teilbereich C1 auszubilden, einen Zustand S13, in dem ein erster stumpfwinkliger Teilbereich C11 durch Biegen in einem Winkel von weniger als 90° aus dem horizontalen Zustand an der Vorderseite des ersten rechtwinkligen Teilbereichs C1 der Elektrode FT ausgebildet ist, einen Zustand S14, in dem ein zweiter stumpfwinkliger Teilbereich C12 durch Biegen in einem Winkel von weniger als 90° aus dem horizontalen Zustand an der Vorderseite des ersten stumpfwinkligen Teilbereichs C11 der Elektrode FT ausgebildet ist, und einen Zustand S15, der ein Zustand ist, in dem die Elektrode FT im Harzgehäuse CS integriert ist. Die in 7 und 8 veranschaulichte Elektrode FT entspricht der Hochpotentialelektrode HT.
  • Wie in 7 veranschaulicht ist, wird die Elektrode an drei Stellen in einem rechten Winkel gebogen, um die Hochpotentialelektrode HT zu bilden, wenn kein Neigungsteilbereich vorgesehen ist; indes muss, wie in 8 veranschaulicht ist, die Elektrode nur an einer Stelle in einem rechten Winkel gebogen werden, um die Hochpotentialelektrode HT zu bilden, wenn der Neigungsteilbereich vorgesehen ist. Dies ermöglicht die Verwendung eines Elektrodenmaterials mit einer guten Verarbeitbarkeit und einer großen Dicke; daher wird die Stromdichte der Elektrode gesenkt, wird die Induktivität verringert und kann das Halbleitermodul 100 miniaturisiert werden.
  • Das heißt, wenn die Elektrode durch eine Pressbearbeitung in einem rechten Winkel (90°) gebogen wird, ist die erforderliche Biegespannung der Dicke der Elektrode proportional. Wenn auf der anderen Seite in einem Winkel von weniger als 90° gebogen wird, ist die erforderliche Biegespannung geringer, als wenn in einem rechten Winkel gebogen wird, und die Biegespannung kann erfahrungsgemäß etwa die Hälfte jener beim Biegen um 90° betragen. Unter dem Gesichtspunkt der Biegespannung ist daher, wenn man die gleiche Biegespannung zum Biegen der Elektrode um 90° und um 45° unterstellt, eine Verdopplung der Elektrodendicke für den Fall, in dem statt um 90° um 45° gebogen wird, zulässig.
  • Die Stromdichte ist der Querschnittsfläche der Elektrode umgekehrt proportional; wenn die Elektrodendicke verdoppelt wird, wird daher die Stromdichte halbiert.
  • Eine Verkürzung des Strompfads ist auch wichtig, um die Induktivität zu reduzieren. Das Biegen der Elektrode um weniger als 90° macht den Elektrodenpfad kürzer, als wenn sie in einem rechten Winkel gebogen ist, was zur Reduzierung der Induktivität beiträgt.
  • Sowohl die Hochpotentialelektrode HT, die Niederpotentialelektrode LT als auch die Ausgangselektrode OT werden mittels Insert-Molding im Harzgehäuse CS eingebettet. Insert-Molding ist ein Herstellungsverfahren, bei dem Metallbauteile wie etwa Elektroden in ein Harzbauteil durch Spritzgießen unter Verwendung einer Formgussmaschine vom vertikalen Typ integriert werden und eine in eine obere Gussform und eine untere Gussform geteilte Gussform genutzt wird. Ein Pressbauteil wie etwa eine Elektrode wird auf der unteren Gussform montiert, mit der oberen Gussform kombiniert, und das geschmolzene Harz wird in die Gussform eingespritzt und gekühlt, um das Harzbauteil zu bilden.
  • Mit diesem Verfahren kann man das Harzgehäuse CS, in dem die Hochpotentialelektrode HT, die Niederpotentialelektrode LT und die Ausgangselektrode OT integriert sind, mittels Insert-Molding erhalten, so dass die Herstellungskosten des Halbleitermoduls 100 reduziert werden können.
  • Ferner wird die Befestigungskraft jeder Elektrode am Harzgehäuse CS verbessert und kann der Abstand zwischen den Elektroden verkürzt werden, was beim Reduzieren der Induktivität effektiv ist.
  • Die Hochpotentialelektrode HT und die Niederpotentialelektrode LT können im gebogenen Zustand wie in 4 und 5 veranschaulicht in einem das Harzgehäuse CS durchdringenden Schlitz eingesetzt werden, um in das Harzgehäuse CS integriert zu werden. Der Schlitz ist so angeordnet, dass er einen Neigungsteilbereich aufweist, der der Form des Neigungsteilbereichs der Hochpotentialelektrode HT und der Niederpotentialelektrode LT entspricht.
  • <Ausführungsform 2>
  • Obwohl im oben beschriebenen Halbleitermodul 100 der Ausführungsform 1 die Konfiguration beschrieben wurde, in der die Hochpotentialelektrode HT, die Niederpotentialelektrode LT und die Ausgangselektrode OT alle mit einem Neigungsteilbereich SL versehen sind, kann jede Elektrode mit mehreren Positionen für die Neigungsteilbereiche versehen sein.
  • 9 ist eine Querschnittsansicht, die eine Konfiguration eines Halbleitermoduls 200 einer Ausführungsform 2 veranschaulicht, und ist eine Ansicht, die der Querschnittsansicht in der durch die Pfeile angegebenen Richtung entlang der Linie A-A in 1 entspricht. In 9 sind die gleichen Komponenten wie jene des mit Verweis auf 1 und 2 beschriebenen Halbleitermoduls 100 mit den gleichen Bezugsziffern bezeichnet und wird eine doppelte Beschreibung unterlassen.
  • Wie in 9 veranschaulicht ist, liegen in der Hochpotentialelektrode HT und der Niederpotentialelektrode LT des Halbleitermoduls 200 deren eine Enden auf der oberen Oberfläche eines Anschlussblocks TB 1 frei, der von der Seitenwand nach außen ragt, und sind die anderen Enden an das Schaltungsmuster PTH bzw. das Schaltungsmuster PTL gebondet.
  • Die Hochpotentialelektrode HT und die Niederpotentialelektrode LT weisen einen in der Seitenwand des Harzgehäuses CS angeordneten Neigungsteilbereich SL1 und einen internen Neigungsteilbereich SL2 auf, der im internen Vorsprungsteilbereich angeordnet ist, der von der Seitenwand des Harzgehäuses CS nach innen ragt. Der Neigungsteilbereich SL1 ist der gleiche wie der Neigungsteilbereich SL der Hochpotentialelektrode HT und der Niederpotentialelektrode LT des Halbleitermoduls 100 der Ausführungsform 1. Der Neigungsteilbereich SL2 ist vor dem Verbindungsteilbereich JP angeordnet, in dem die Hochpotentialelektrode HT und die Niederpotentialelektrode LT mit dem Schaltungsmuster PTH bzw. dem Schaltungsmuster PTL verbunden sind, und dessen Teilbereich ist in einem Winkel von weniger als 90° in Bezug auf die zur Basisplatte BS parallele horizontale Richtung gebogen. Daher wird die Kontaktfläche mit dem Schaltungsmuster am Verbindungsteilbereich JP breit.
  • Wie in 9 veranschaulicht ist, weist die Ausgangselektrode OT ebenfalls einen in der Seitenwand des Harzgehäuses CS angeordneten Neigungsteilbereich SL1 und einen internen Neigungsteilbereich SL2 auf, der in dem Teilbereich angeordnet ist, der von der Seitenwand des Harzgehäuses CS nach innen ragt. Der Neigungsteilbereich SL2 ist vor dem Verbindungsteilbereich JP angeordnet, in dem die Ausgangselektrode OT mit dem Schaltungsmuster PT verbunden ist, und dessen Teilbereich ist in einem Winkel von weniger als 90° bezüglich der zur Basisplatte BS parallelen horizontalen Richtung gebogen. Daher wird die Kontaktfläche mit dem Schaltungsmuster am Verbindungsteilbereich JP breit.
  • Wie oben beschrieben wurde, sind in der Hochpotentialelektrode HT und der Niederpotentialelektrode LT all die gebogenen Teilbereiche in einem Winkel von weniger als 90° anstelle eines rechten Winkels gebogen, so dass die Verarbeitbarkeit der Elektrode weiter verbessert wird und die dickeren Elektroden übernommen werden können; daher kann die Induktivität weiter reduziert werden und kann das Halbleitermodul 200 miniaturisiert werden.
  • <Ausführungsform 3>
  • 10 und 11 sind eine Draufsicht bzw. eine Querschnittsansicht, die ein Verfahren zum Herstellen eines Halbleitermoduls 300 einer Ausführungsform 3 veranschaulichen. Man beachte, dass in 10 und 11 die gleichen Komponenten wie jene des mit Verweis auf 1 und 2 beschriebenen Halbleitermoduls 100 mit den gleichen Bezugsziffern bezeichnet sind und eine doppelte Beschreibung unterlassen wird.
  • Wie in 10 und 11 veranschaulicht ist, weist das Halbleitermodul 300 ein Gehäuse CS auf, in dem die Seitenwand des Gehäuses CS, in der die Hochpotentialelektrode HT und die Niederpotentialelektrode LT integriert sind, als ein separater Körper ausgebildet ist, der von einem anderen Teil des Gehäuses CS getrennt ist, und dann zur Komplettierung eine Seitenwand CSX des separaten Körpers mit dem anderen Teil des Gehäuses CS durch Klebstoff oder dergleichen verbunden wird. Daher gibt es eine Naht zwischen der Seitenwand CSX und dem anderen Teil.
  • Obgleich die Induktivität umso kleiner ist, je geringer der Abstand zwischen den Elektroden der Hochpotentialelektrode HT und der Niederpotentialelektrode LT ist, wird, falls die Elektroden elektrisch leiten, die Funktion als Halbleitermodul nicht erfüllt, so dass die Bearbeitungsgenauigkeit des Abstands zwischen den Elektroden entscheidend wird. Indem man den Seitenwandteilbereich des Gehäuses CS, worin die Hochpotentialelektrode HT und die Niederpotentialelektrode LT integriert sind, mittels Insert-Molding als separaten Körper ausbildet, kann die Genauigkeit einer maschinellen Bearbeitung der Gussform des Insert-Molding verbessert werden und kann der relevante Teilbereich genau ausgebildet werden; daher kann der Abstand zwischen den Elektroden verkürzt werden und kann der Effekt der Reduzierung der Induktivität verbessert werden.
  • Es ist besonders zu erwähnen, dass, obgleich in 10 und 11 die Konfiguration veranschaulicht wurde, in der die Ausgangselektrode OT mit dem anderen Teil des Gehäuses CS integriert ist, die Ausführungsform 3 nicht darauf beschränkt ist und auch eine Konfiguration übernommen werden kann, in der die Seitenwand des Gehäuses CS, in der die Ausgangselektrode OT integriert ist, als ein separater Körper getrennt ist und dann der separate Körper in der gleichen Weise wie der Seitenwandteilbereich des Gehäuses CS, worin die Hochpotentialelektrode HAT und die Niederpotentialelektrode LT integriert sind, zur Komplettierung mit dem anderen Teil des Gehäuses CS verbunden wird. Wie mit Verweis auf 6 erläutert wurde, hat auch die Ausgangselektrode OT eine komplizierte Form. Indem man den Seitenwandteilbereich des Gehäuses CS, worin die Ausgangselektrode OT integriert ist, als separaten Körper mittels Insert-Molding ausbildet, kann die Genauigkeit der maschinellen Bearbeitung der Gussform des Insert-Molding verbessert werden, kann der relevante Teilbereich genau ausgebildet werden und können die Kosten der Formherstellung reduziert werden.
  • <Modifikation>
  • Wenn der Seitenwandteilbereich des Gehäuses CS, worin die Hochpotentialelektrode HT und die Niederpotentialelektrode LT mit einer großen Potentialdifferenz integriert sind, als separater Körper ausgebildet ist, kann er aus einem Harz gebildet werden, das von dem Harz des anderen Teilbereichs des Gehäuses CS verschieden ist. Indem man zum Beispiel ein Harz mit einer hohen Kriechstromfestigkeit (CTI; engl.: Comparative Tracking Index) für das Harz verwendet, in dem die Hochpotentialelektrode HT und die Niederpotentialelektrode LT mit einer großen Potentialdifferenz eingebettet werden, tritt eine Kriechentladung weniger wahrscheinlich auf, so dass, selbst wenn der Abstand zwischen den Elektroden verringert wird, die Isolierung sichergestellt werden kann und der Effekt der Reduzierung der Induktivität weiter verbessert werden kann, indem die Hochpotentialelektrode HT und die Niederpotentialelektrode LT näher aneinander angeordnet werden.
  • Konkreter kann für den Seitenwandteilbereich des Gehäuses CS worin die Hochpotentialelektrode HT und die Niederpotentialelektrode LT integriert sind, ein Harz mit einem CTI von 600 oder mehr (600 ≤ CTI) verwendet werden und kann für den anderen Teilbereich des Gehäuses CS ein Harz mit einem CTI von 175 oder mehr und weniger als 400 (175 ≤ CTI < 400) verwendet werden. Indem man das Harz mit einem CTI von 600 oder mehr verwendet, kann im Vergleich mit dem Fall, in dem das Harz mit einem CTI von 175 oder mehr und weniger als 400 verwendet wird, der Abstand zwischen den Elektroden mehr oder weniger halbiert werden.
  • <Ausführungsform 4>
  • 12 ist eine eine Konfiguration eines Halbleitermoduls 400 einer Ausführungsform 4 veranschaulichende Querschnittsansicht und ist eine Ansicht, die der Querschnittsansicht in der durch die Pfeile angegebenen Richtung entlang der Linie A-A in 1 entspricht. Man beachte, dass in 12 die gleichen Komponenten wie jene des mit Verweis auf 1 und 2 beschriebenen Halbleitermoduls 100 mit den gleichen Bezugsziffern bezeichnet sind und eine doppelte Beschreibung weggelassen wird.
  • Wie in 12 veranschaulicht ist, weist das Halbleitermodul 400 einen Isolator IF zwischen der Hochpotentialelektrode HT und der Niederpotentialelektrode LT auf. Indem man den Isolator IF zwischen den Elektroden anordnet, kann eine Leitung zwischen den Elektroden unterdrückt werden.
  • Als den Isolator IF kann ein gelartiges isolierendes Material oder ein blattförmiges isolierendes Material wie etwa isolierendes Papier verwendet werden, und, wenn das gelartige isolierende Material verwendet wird, wird das gelartige isolierende Material zwischen die Elektroden gefüllt und dann ausgehärtet; dadurch wird der Raum zwischen der Hochpotentialelektrode HT und der Niederpotentialelektrode LT fixiert, was die anschließende Handhabung erleichtert.
  • Wenn ein blattförmiges isolierendes Material mit einer stabilen Verarbeitungsgenauigkeit wie etwa isolierendes Papier als der Isolator IF verwendet wird, wird ein blattförmiges isolierendes Material, das so geformt ist, dass es der Form zwischen den zwei Elektroden entspricht, zwischen den Elektroden zur Fixierung dazwischen platziert; daher kann der Abstand zwischen den Elektroden auf die Dicke des isolierenden Materials reduziert werden, und die Induktivität des Halbleitermoduls 400 kann weiter reduziert werden.
  • Die Spannung pro Einheitslänge, bei der ein elektrischer Durchbruch beginnt, eines isolierenden Papiers ist etwa 3-mal höher als jene eines gelartigen isolierenden Materials; daher wird der Abstand zwischen Elektroden im Vergleich mit dem Fall, in dem gelartiges isolierendes Material verwendet wird, auf etwa 1/3 reduziert.
  • <Verwendbares Halbleiterelement>
  • In den Halbleitermodulen 100 bis 400 der oben beschriebenen Ausführungsformen 1 bis 4 ist das Ausgangsmaterial des Halbleiterelements SE nicht erwähnt; jedoch besteht das Ausgangsmaterial des Halbleiterelements SE aus einem Silizium-(Si-)Halbleiter oder einem Siliziumcarbid-(SiC-)Halbleiter.
  • Ein Schaltelement, das ein Siliziumcarbid-Halbleiterelement ist, das aus einem SiC-Halbleiter besteht, weist einen geringen Schaltverlust auf und ist zu einem Schaltbetrieb mit hoher Geschwindigkeit imstande; jedoch nimmt eine Stoßspannung während des Schaltens mit hoher Geschwindigkeit zu und kann die Stoßspannung das Halbleiterelement zerstören. In den Halbleitermodulen 100 bis 400 der Ausführungsformen 1 bis 4 kann jedoch die Induktivität reduziert werden, so dass die Stoßspannung zur Zeit des Schaltens mit hoher Geschwindigkeit unterdrückt werden kann.
  • Außerdem weist ein aus einem SiC-Halbleiter geschaffenes Halbleiterelement einen niedrigen Leistungsverlust und eine hohe Wärmebeständigkeit auf. Wenn ein eine Kühleinheit enthaltendes Leistungsmodul konfiguriert wird, können daher die Wärmeabstrahllamellen des Kühlkörpers miniaturisiert werden, so dass das Halbleitermodul weiter miniaturisiert werden kann.
  • Ein aus einem SiC-Halbleiter geschaffenes Schaltelement ist ferner für einen Schaltbetrieb mit hoher Frequenz geeignet. Wenn es für eine Inverter-Schaltung mit hohen Anforderungen an eine hohe Frequenz verwendet wird, kann daher die Drosselspule oder der Kondensator, die oder der mit der Inverterschaltung verbunden ist, durch Erhöhen der Schaltfrequenz miniaturisiert werden.
  • Ferner besteht das Halbleiterelement SE auch aus einem anderen Halbleiter mit breiter Bandlücke als dem SiC-Halbleiter.
  • Neben dem SiC-Halbleiter schließt der Halbleiter mit breiter Bandlücke Materialien auf Gallium-Nitrid-Basis und Diamant ein. Ein aus einem Halbleiter mit breiter Bandlücke bestehendes Schaltelement kann selbst in einem Hochspannungsbereich genutzt werden, in dem ein unipolarer Betrieb mit einem Si-Halbleiter schwierig ist, und ein während eines Schaltbetriebs erzeugter Schaltverlust kann stark reduziert werden. Dies reduziert auch den Leistungsverlust sehr.
  • In der vorliegenden Offenbarung können Ausführungsformen kombiniert, geeignet modifiziert oder weggelassen werden, ohne vom Umfang der Erfindung abzuweichen.
  • Obwohl die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 6021323 [0002, 0003]

Claims (9)

  1. Halbleitermodul, aufweisend: ein Halbleiterelement (SE); ein Substrat (IS), auf dem das Halbleitermodul montiert ist; eine Wärmeabstrahlplatte (BS), auf der das Substrat montiert ist; ein Harzgehäuse (CS), das das Substrat und das Halbleiterelement aufnimmt; und eine erste Hauptstromelektrode und eine zweite Hauptstromelektrode (HT, LT), durch die ein Hauptstrom des Halbleiterelements fließt, wobei in der ersten Hauptstromelektrode und der zweiten Hauptstromelektrode deren ein Ende jeweils mit einem Schaltungsmuster (PLT, PTH) auf dem Substrat verbunden ist, deren anderes Ende jeweils sich durch eine Seitenwand des Harzgehäuses erstreckt und darin integriert ist, so dass es aus dem Harzgehäuse nach außen ragt, und jede davon zumindest einen Überlappungsteilbereich aufweist, an dem ein Teil davon mit einem Spalt dazwischen parallel miteinander überlappt, und jede davon einen Neigungsteilbereich (SL, SL1) aufweist, der zwischen einem externen Vorsprungsteilbereich, der jeweils aus dem Harzgehäuse nach außen ragt, und einem internen Vorsprungsteilbereich, der jeweils aus dem Harzgehäuse nach innen ragt, angeordnet ist.
  2. Halbleitermodul nach Anspruch 1, wobei sowie der erste Hauptstromelektrode als auch die zweite Hauptstromelektrode einen an deren internem Vorsprungsteilbereich angeordneten internen Neigungsteilbereich (SL2) aufweist.
  3. Halbleitermodul nach Anspruch 1, wobei die Seitenwand des Harzgehäuses, in der die erste Hauptstromelektrode und die zweite Hauptstromelektrode integriert sind, als ein separater Körper angeordnet ist, der von einem anderen Teil des Harzgehäuses getrennt ist, und das Harzgehäuse eine Naht zwischen der Seitenwand und dem anderen Teil aufweist.
  4. Halbleitermodul nach Anspruch 3, wobei die Seitenwand des Harzgehäuses aus einem Harz mit einer höheren Kriechstromfestigkeit als jener des anderen Teils gebildet ist.
  5. Halbleitermodul nach Anspruch 4, wobei das Harz der Seitenwand die Kriechstromfestigkeit von 600 oder mehr aufweist.
  6. Halbleitermodul nach Anspruch 1, ferner aufweisend einen Isolator (IF), der zwischen Elektroden des Überlappungsteilbereichs der ersten Hauptstromelektrode und der zweiten Hauptstromelektrode angeordnet ist.
  7. Halbleitermodul nach Anspruch 6, wobei der Isolator aus einem ausgehärteten gelartigen isolierenden Material, das durch Aushärten eines gelartigen isolierenden Materials erhalten wird, oder einem isolierenden Papier besteht.
  8. Halbleitermodul nach Anspruch 1, wobei der erste Hauptstromelektrode und die Hauptstromelektrode mittels Insert-Molding in der Seitenwand integriert sind.
  9. Halbleitermodul nach Anspruch 1, wobei das Halbleiterelement ein Siliziumcarbid-Halbleiterelement ist.
DE102022100021.4A 2021-01-20 2022-01-03 Halbleitermodul Pending DE102022100021A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-007132 2021-01-20
JP2021007132A JP7479310B2 (ja) 2021-01-20 2021-01-20 半導体モジュール

Publications (1)

Publication Number Publication Date
DE102022100021A1 true DE102022100021A1 (de) 2022-07-21

Family

ID=82217903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022100021.4A Pending DE102022100021A1 (de) 2021-01-20 2022-01-03 Halbleitermodul

Country Status (4)

Country Link
US (1) US11710671B2 (de)
JP (1) JP7479310B2 (de)
CN (1) CN114823636A (de)
DE (1) DE102022100021A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021323B2 (ja) 1977-07-26 1985-05-27 株式会社クボタ 電子式料金はかり

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5241344B2 (ja) 2008-06-30 2013-07-17 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置
JP6755197B2 (ja) 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021323B2 (ja) 1977-07-26 1985-05-27 株式会社クボタ 電子式料金はかり

Also Published As

Publication number Publication date
US20220230929A1 (en) 2022-07-21
US11710671B2 (en) 2023-07-25
JP7479310B2 (ja) 2024-05-08
CN114823636A (zh) 2022-07-29
JP2022111597A (ja) 2022-08-01

Similar Documents

Publication Publication Date Title
DE112015005257B4 (de) Halbleitervorrichtung und leistungsmodul
DE112014004242B4 (de) Halbleitervorrichtung
DE102006009021B4 (de) Halbleiterbauelement mit Elektrodenteil
DE112016004980B4 (de) Leistungs-halbleitereinrichtung
EP0427143A2 (de) Leistungshalbleitermodul
DE102019112935B4 (de) Halbleitermodul
DE112015000513T5 (de) Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE112020006524T5 (de) Halbleitermodul
DE102020205420A1 (de) Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112017004739T5 (de) Halbleitereinheit und Leistungswandler
DE102015012915A1 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE112019005313T5 (de) Halbleiterbauteil
DE112017001646T5 (de) Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben
DE1961314A1 (de) Geschuetztes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015215133A1 (de) Halbleitervorrichtung
DE102016208029A1 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102020119169B4 (de) Schaltkomponenten
DE102020133680A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE102020124626A1 (de) Kondensator und elektronikmoduleinheit mit niederinduktiven anschlussfunktionalitäten

Legal Events

Date Code Title Description
R012 Request for examination validly filed