JP2022162190A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022162190A
JP2022162190A JP2021066880A JP2021066880A JP2022162190A JP 2022162190 A JP2022162190 A JP 2022162190A JP 2021066880 A JP2021066880 A JP 2021066880A JP 2021066880 A JP2021066880 A JP 2021066880A JP 2022162190 A JP2022162190 A JP 2022162190A
Authority
JP
Japan
Prior art keywords
terminal
heat sink
semiconductor device
switching elements
heat sinks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021066880A
Other languages
English (en)
Other versions
JP7118204B1 (ja
Inventor
弘輝 勝部
Hiroki Katsube
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021066880A priority Critical patent/JP7118204B1/ja
Priority to US17/557,196 priority patent/US20220328385A1/en
Priority to CN202210322268.1A priority patent/CN115206919A/zh
Application granted granted Critical
Publication of JP7118204B1 publication Critical patent/JP7118204B1/ja
Publication of JP2022162190A publication Critical patent/JP2022162190A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】ワイヤボンディング工程を煩雑化させることなく、大型化及び回路インダクタンスの増大を抑制した半導体装置を得ること。【解決手段】板状に形成された放熱板と、放熱板の一方の面に接合された複数のスイッチング素子と、放熱板と離間した状態で、放熱板から離れる方向に延出した端子であって、第一導電体を介して、複数のスイッチング素子における放熱板の側とは反対側の面と接続された第一端子と、複数のスイッチング素子、放熱板、及び第一端子を封止する封止部材とを備え、放熱板の外周部には切欠きが設けられ、第一端子の放熱板の側の部分が、放熱板の一方の面に垂直な方向に見て、切欠きにより切り欠いている領域と重複している。【選択図】図２

Description

本願は、半導体装置に関するものである。
電気自動車またはプラグインハイブリッド自動車のような電動車両には、高電圧バッテリーの電力を変換するための電力変換装置が設けられる。電力変換装置には、スイッチング動作にて電力を変換する半導体装置が用いられる。
半導体装置は、放熱性を有した金属板に接合された半導体スイッチング素子を備える。半導体スイッチング素子は、電力変換用のパワー回路を形成する主端子及びスイッチング制御を行う制御回路と接続される制御端子と、ＤＬＢ（Ｄｉｒｅｃｔ－Ｌｅａｄ－Ｂｏｎｄｉｎｇ）もしくはワイヤボンディング等の方法によって接続される。半導体スイッチング素子は樹脂またはゲル等の封止部材によって封止され、半導体スイッチング素子を取り囲んで封止部が形成される。同一の半導体スイッチング素子に対応した主端子及び制御端子が、封止部のひとつの突出面から突出すると共に突出面に沿って並んで配置されている半導体装置が開示されている（例えば、特許文献１参照）。
開示された半導体装置では、半導体素子の裏面の主電極に接続された放熱板を介して、半導体素子の主電極と主端子とが電気的に接続されている。一方、半導体素子の制御電極には、ボンディングワイヤを介して制御端子が接続されている。これらの主端子及び制御端子が、封止部のひとつの突出面から突出するとともに、突出面に沿って並んで配置されている。
特開２０１５－１８５８３４号公報
上記特許文献１における半導体装置の構造では、半導体素子の制御電極と制御端子とを接続するワイヤボンディング工程において、制御端子の上面にボンディングツールが押し付けられるため、制御端子の下面側は治具により支持される。そのため、制御端子は放熱板と重なっていない状態、すなわち放熱板の外周から制御端子をオフセットした位置に配置して半導体素子と制御端子とは樹脂封止される。それに伴い、封止部の外形及び制御端子の封止部から露出した端部は、制御端子のオフセット分だけ拡大されることになる。よって、制御端子が突出する方向に半導体装置が大型化するという課題があった。また、半導体装置の大型化に伴って半導体装置の電流経路長が増大するため、半導体装置の回路インダクタンスが増大するという課題があった。
一方、放熱板と制御端子とを重なった状態で配置すれば、制御端子が突出する方向の半導体装置の大型化を抑制することはできる。しかしながら、制御端子を支持するための従来の治具の他に放熱板と制御端子との間を支持する支持部材をワイヤボンディング工程に用いる必要があるため、ワイヤボンディング工程が煩雑化してしまうという課題があった。
そこで、本願は、ワイヤボンディング工程を煩雑化させることなく、大型化及び回路インダクタンスの増大を抑制した半導体装置を得ることを目的とする。
本願に開示される半導体装置は、板状に形成された放熱板と、放熱板の一方の面に接合された複数のスイッチング素子と、放熱板と離間した状態で、放熱板から離れる方向に延出した端子であって、第一導電体を介して、複数のスイッチング素子における放熱板の側とは反対側の面と接続された第一端子と、複数のスイッチング素子、放熱板、及び第一端子を封止する封止部材とを備え、放熱板の外周部には切欠きが設けられ、第一端子の放熱板の側の部分が、放熱板の一方の面に垂直な方向に見て、切欠きにより切り欠いている領域と重複しているものである。
本願に開示される半導体装置によれば、板状に形成された放熱板と離間した状態で、放熱板から離れる方向に延出した端子であって、第一導電体を介して、複数のスイッチング素子における放熱板の側とは反対側の面と接続された第一端子を備え、放熱板の外周部には切欠きが設けられ、第一端子の放熱板の側の部分が放熱板の一方の面に垂直な方向に見て切欠きにより切り欠いている領域と重複しているため、新たな支持部材をワイヤボンディング工程に用いずに、切欠きを有さない放熱板の外周よりも内側に第一端子を配置できるので、ワイヤボンディング工程を煩雑化させることなく、第一端子の延出する方向における半導体装置の大型化を抑制することができる。また、切欠きを有さない放熱板の外周よりも内側に第一端子が配置されるため、半導体装置の電流経路長は短縮されるので、半導体装置の回路インダクタンスの増大を抑制することができる。
実施の形態１に係る半導体装置の外観を示す上面図である。 実施の形態１に係る半導体装置の構成の概略を示す平面図である。 実施の形態１に係る半導体装置の外観を示す側面図である。 実施の形態１に係る半導体装置の放熱板の概略を示す平面図である。 図２のＡ－Ａ断面位置で切断した半導体装置の概略を示す断面図である。 実施の形態２に係る半導体装置の外観を示す上面図である。 実施の形態２に係る半導体装置の構成の概略を示す平面図である。 実施の形態２に係る半導体装置の構成の概略を示す別の平面図である。 実施の形態２に係る半導体装置の構成の概略を示す別の平面図である。 実施の形態２に係る半導体装置の外観を示す側面図である。 図７のＢ－Ｂ断面位置で切断した半導体装置の概略を示す断面図である。
以下、本願の実施の形態による半導体装置を図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。
実施の形態１．
図１は実施の形態１に係る半導体装置１００の外観を示す上面図、図２は半導体装置１００の構成の概略を示す平面図、図３は半導体装置１００の外観を示す側面図、図４は半導体装置１００の放熱板５の概略を示す平面図、図５は図２のＡ－Ａ断面位置で切断した半導体装置１００の概略を示す断面図である。図２は封止部材であるモールド樹脂１を取り除いて示した図で、破線はモールド樹脂１の外形である。半導体装置１００は複数のスイッチング素子６を有し、スイッチング動作にて電力を変換する装置である。
＜半導体装置１００＞
半導体装置１００には、図１に示すように、主端子であるＰ端子２及びＮ端子３と制御端子４とがモールド樹脂１から外部に露出して設けられる。本実施の形態では、Ｐ端子２と制御端子４は同じモールド樹脂１の側面から外部に露出し、Ｎ端子３はＰ端子２と制御端子４が露出する側面とは反対側の側面から露出する。各端子の露出する側面はこれに限るものではない。これらの端子は、外部の機器と接続される端子である。本実施の形態では、半導体装置１００は３つの制御端子４を備える。３つの制御端子４は、第一端子であるゲート端子４ｂ、第二端子であるセンス端子４ｃ、及びセンスソース端子４ａである。モールド樹脂１は直方体状に設けられるが、モールド樹脂１の形状はこれに限るものではない。各端子は、図３に示すように、モールド樹脂１の側面の同じ高さから露出している。なお、各端子を設ける高さは、接続される外部の機器の端子配置等に応じて異なる高さに設けても構わない。
半導体装置１００は、図２に示すように、板状に形成された放熱板５、放熱板５の一方の面である素子実装面５ａに接合された複数のスイッチング素子６、Ｐ端子２、Ｎ端子３、制御端子４、及び複数のスイッチング素子６と放熱板５とＰ端子２とＮ端子３と制御端子４とを封止するモールド樹脂１を備える。本実施の形態では、半導体装置１００はトランスファーモールド成型されたものであるがこれに限るものではなく、ゲル等の封止部材を用いても構わない。ゲルを用いて封止する場合、例えばスイッチング素子６等を収めた樹脂ケースにゲルが注入される構成となる。
図４に示した放熱板５は、熱伝導性に優れると共に、電気伝導性を備えた銅またはアルミニウム等の金属から矩形状に作製される。放熱板５は、例えば銅製のヒートスプレッダである。放熱板５の材質及び形状はこれに限るものでない。放熱板５は、銅製のベース板に金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板を接合したＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板等、その他の基板材料で作製されても構わない。放熱板５とスイッチング素子６とは、例えばはんだにより電気的かつ熱的に接合される。放熱板５とスイッチング素子６との接合ははんだに限るものではなく、高熱伝導で低電気抵抗な特性を備えた材料であればよく、例えば銀を主成分としたペースト材であっても構わない。スイッチング素子６で生じた熱は放熱板５を介して外部に拡散されるので、スイッチング素子６は効果的に冷却される。本願の要部である放熱板５の切欠き５ｂについては後述する。
スイッチング素子６は４つのスイッチング素子６ａ、６ｂ、６ｃ、６ｄを備える。スイッチング素子６には、ＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力制御用半導体素子、もしくは還流ダイオードなどが用いられる。スイッチング素子６はこれらに限るものではなく、バイポーラトランジスタなどのその他のスイッチング素子でも構わない。本実施の形態では、ＭＯＳＦＥＴを用いてＭＯＳＦＥＴの寄生ダイオードを還流ダイオードとして使用した構成とするが、ＩＧＢＴ等の寄生ダイオードを有さないスイッチング素子を用いる場合などにおいて還流ダイオードを並列で付与する構成としても構わない。スイッチング素子６は、炭化ケイ素、シリコン、もしくは窒化ガリウムなどの材料からなる半導体基板に形成される。
半導体装置１００は、図２に示すように、放熱板５の素子実装面５ａおいて切欠き５ｂに隣接して配置されたセンス素子８を備える。センス素子８は、放熱板５を介してスイッチング素子６の周辺の温度を測定する素子である。センス素子８がスイッチング素子６の周辺の温度を測定することで、スイッチング素子６の温度上昇を抑制することができる。センス素子８は、例えばサーミスタである。センス素子８は、センス端子４ｃ及びセンスソース端子４ａと第二導電体であるボンディング部材のボンディングワイヤ７ｃを介して接続される。
＜端子＞
Ｐ端子２、Ｎ端子３、及び制御端子４の各端子は、電気伝導性を備えた銅またはアルミニウム等の金属から作製される。Ｐ端子２は一方の側が放熱板５の素子実装面５ａに接合され、他方の側がモールド樹脂１の外部に露出して外部で他の機器と接続される。Ｎ端子３は一方の側がスイッチング素子６における放熱板５の側とは反対側の面に設けられた電極に接合され、他方の側がモールド樹脂１の外部に露出して外部で他の機器と接続される。センスソース端子４ａは、Ｎ端子３の本体部分からＮ端子３が外部に露出した部分とは反対側に延出したＮ端子３の延出部分である。センスソース端子４ａはＮ端子３と同電位である。本実施の形態ではセンスソース端子４ａとＮ端子３とは一体化されているが、センスソース端子４ａとＮ端子３とを別に設けてボンディングワイヤ等で双方を接続する構成でも構わない。また、本実施の形態のＰ端子２及びＮ端子３のモールド樹脂１の外部に露出する部分が同じ高さになるように、Ｐ端子２及びＮ端子３のモールド樹脂１の内部で接続される部分は、図５に示すように、接続される側にへこませて設けられる。
ゲート端子４ｂは、放熱板５と離間した状態で、放熱板５から離れる方向に延出した端子であって、第一導電体であるボンディング部材のボンディングワイヤ７ａ及びボンディングワイヤ７ｂを介して、複数のスイッチング素子６における放熱板５の側とは反対側の面と接続される。スイッチング素子６の接続される部分は、スイッチング素子６のそれぞれが有したゲート電極９である。センス端子４ｃは、放熱板５と離間した状態で、放熱板５から離れる方向に延出した端子であって、ボンディングワイヤ７ｃを介してセンス素子８と接続される。ボンディングワイヤ７ａ、７ｂ、７ｃは例えばアルミ製にワイヤであるがこれに限るものではなく、銅製リボンなどその他の導電体でも構わない。第一導電体及び第二導電体の一方または双方にボンディング部材を用いた場合、ＤＬＢと比較して導電体の断面積を小さく構成できるため、半導体装置１００を小型化することができる。
素子実装面５ａに接合されたＰ端子２は、放熱板５を介してスイッチング素子６の放熱板５の側の面に設けられた電極と接続される。Ｎ端子３は上述したようにスイッチング素子６の放熱板５の側とは反対側の面に設けられた電極と接続される。これらの接続により、スイッチング素子６のドレイン電極間とソース電極間は電気的に並列接続され、一組のアームが構成される。
＜切欠き５ｂ＞
放熱板５の外周部には、図４に示すように、切欠き５ｂが設けられる。切欠き５ｂは、放熱板５の外周から内部に向けて切り欠かれた部分である。本実施の形態では切欠き５ｂを矩形状に設けているが、切欠き５ｂの形状はこれに限るものではなく、曲線で囲まれた部分であっても構わない。放熱板５をプレス加工で作製する場合、プレス加工時に切欠き５ｂを同時に形成することができる。放熱板５の作製後に、放熱板５の一部を切削加工等で削除して切欠き５ｂを形成しても構わない。
ゲート端子４ｂの放熱板５の側の部分が、放熱板５の素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複している。センス端子４ｃの放熱板５の側の部分が、放熱板５の素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複している。
このように構成することで、切欠き５ｂを有さない放熱板の外周よりも内側にゲート端子４ｂ及びセンス端子４ｃを配置できるため、ゲート端子４ｂ及びセンス端子４ｃの延出する方向における半導体装置１００の大型化を抑制することができる。ワイヤボンディング工程において、ゲート端子４ｂ及びセンス端子４ｃは切欠き５ｂの領域で治具により支持できるため、放熱板５とゲート端子４ｂ及びセンス端子４ｃとの間を支持する必要はない。放熱板５とゲート端子４ｂ及びセンス端子４ｃとの間を支持する新たな支持部材をワイヤボンディング工程に用いる必要がないので、ワイヤボンディング工程を煩雑化させることはない。また、ゲート端子４ｂ及びセンス端子４ｃを素子実装面５ａと同一平面上に容易に配置することができる。また、切欠き５ｂを有さない放熱板の外周よりも内側にゲート端子４ｂが配置されるため、半導体装置１００の電流経路長は短縮されるので、半導体装置１００の回路インダクタンスの増大を抑制することができる。
また、切欠き５ｂの分だけ放熱板５の体積が削減され、切欠き５ｂの部分には放熱板５に用いる部材よりも密度の小さいモールド樹脂１が充填されるため、半導体装置１００を軽量化することができる。また、切欠き５ｂを設けることで、部材間の線膨張係数差に起因した反りを抑制することができる。また、モールド樹脂１と放熱板５との接触する面積が増加するため、モールド樹脂１と放熱板５との密着性を向上させることができる。
＜スイッチング素子６の配置＞
複数のスイッチング素子６は、放熱板５の素子実装面５ａにおける切欠き５ｂを挟んだ両側の領域に、切欠き５ｂを挟んで一列に並べられている。本実施の形態では、複数のスイッチング素子６は、矩形状の放熱板５の長辺に沿って一列に並べられている。また、放熱板５の素子実装面５ａにおける切欠き５ｂを挟んだ一方側の領域にスイッチング素子６ａ、６ｂが配置され、他方側の領域にスイッチング素子６ｃ、６ｄが配置される。このように構成することで、スイッチング素子６は切欠き５ｂを挟んだ一方側の領域と他方側の領域に離間して配置されるため、異なる領域に配置されたスイッチング素子６からの熱干渉を受けにくくなる。異なる領域に配置されたスイッチング素子６からの熱干渉を受けにくくなるため、スイッチング素子６の放熱性を向上させることができる。
ゲート端子４ｂのボンディングワイヤ７ａ及びボンディングワイヤ７ｂと接続された部分とゲート電極９とは、放熱板５の素子実装面５ａに平行な方向に一列に並べられている。このように構成することで、複数のスイッチング素子６を近接して配置でき、ボンディングワイヤ７ａ及びボンディングワイヤ７ｂの長さを短縮することができる。ボンディングワイヤ７ａ及びボンディングワイヤ７ｂの長さを短縮することができるので、半導体装置１００の生産性を向上させることができる。
放熱板５の素子実装面５ａにおける切欠き５ｂを挟んだ一方側の領域及び他方側の領域のそれぞれにおいて、互いに隣接している２つのスイッチング素子６のそれぞれのゲート電極９の間が、ボンディングワイヤ７ａまたはボンディングワイヤ７ｂにより接続される。切欠き５ｂに隣接して配置された、一方側の領域の１つのスイッチング素子６ｂのゲート電極９とゲート端子４ｂとの間が、ボンディングワイヤ７ａにより接続されている。切欠き５ｂに隣接して配置された、他方側の領域の１つのスイッチング素子６ｃのゲート電極９とゲート端子４ｂとの間が、ボンディングワイヤ７ｂより接続されている。本実施の形態では、このようにステッチボンディングにより各々のゲート電極９がゲート端子４ｂと並列に接続された例を示している。ボンディングワイヤ７ａは、一方側の領域に配置されたスイッチング素子６ａ、６ｂとゲート端子４ｂとを接続するステッチ配線である。ボンディングワイヤ７ｂは、他方側の領域に対置されたスイッチング素子６ｃ、６ｄとゲート端子４ｂとを接続するステッチ配線である。
このように構成することで、複数のスイッチング素子６と接続されるゲート端子４ｂを切欠き５ｂの領域に複数のスイッチング素子６に近接して配置することができる。ゲート端子４ｂを切欠き５ｂの領域に複数のスイッチング素子６に近接して配置することができるので、半導体装置１００を小型化することができる。また、ボンディングワイヤ７ａ、７ｂは、スイッチング素子６が並べられた方向に沿ってほぼ直線的に延出し、低ループで短いワイヤの配置となるため、樹脂封止工程においてボンディングワイヤ７ａ、７ｂが変形して生じる短絡不良が起きにくく、半導体装置１００の生産性を向上させることができる。本実施の形態ではステッチボンディングにより各々のゲート電極９がゲート端子４ｂと並列に接続された例を示したがこれに限るものではなく、各々のゲート電極９とゲート端子４ｂとを異なるワイヤで接続しても構わない。
一方側の領域に配置されたスイッチング素子６ａ、６ｂと他方側の領域に配置されたスイッチング素子６ｃ、６ｄとは、放熱板５の素子実装面５ａに垂直な方向に見て、スイッチング素子６が並べられた方向と直行する第一基準線Ｘに対して線対称に配置される。このように構成することで、ボンディングワイヤ７ａ、７ｂが同等の長さになり、配線長に起因した制御信号のばらつきを抑制することができる。
本実施の形態では、一方側の領域と他方側の領域のそれぞれに２つのスイッチング素子６を配置したがスイッチング素子６の配置数はこれに限るものではなく、それぞれに１つ、あるいは３つ以上配置しても構わない。また、１アームあたり４つのスイッチング素子６を並列接続しているが、スイッチング素子６の並列数は４に限定されるものではない。また、複数のスイッチング素子６のそれぞれのゲート電極９は一つのゲート端子４ｂと接続されているが、複数のゲート端子４ｂを配置して、それぞれのゲート端子４ｂが何れかのゲート電極９と接続された構成でも構わない。
＜センス素子８の配置＞
本実施の形態では、センス素子８は、切欠き５ｂに隣接すると共に一方側の領域と他方側の領域に挟まれた領域に配置される。切欠き５ｂに隣接すると共に一方側の領域と他方側の領域に挟まれた領域とは、放熱板５が図４に示した放熱板５である場合、図４において破線で囲まれた領域である。このように構成することで、センス素子８とスイッチング素子６とを近接して配置でき、かつ互いのボンディングワイヤ７ａ、７ｂ、７ｃを制御端子４の周囲に集約して配置することができる。そのため、半導体装置１００を小型化することができる。また、半導体装置１００の生産性を向上させることができる。
以上のように、実施の形態１による半導体装置１００において、板状に形成された放熱板５と離間した状態で、放熱板５から離れる方向に延出した端子であって、第一導電体を介して、複数のスイッチング素子６における放熱板５の側とは反対側の面と接続されたゲート端子４ｂを備え、放熱板５の外周部には切欠き５ｂが設けられ、ゲート端子４ｂの放熱板５の側の部分が、放熱板５の素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複しているため、新たな支持部材をワイヤボンディング工程に用いずに、切欠き５ｂを有さない放熱板５の外周よりも内側にゲート端子４ｂを配置できるので、ワイヤボンディング工程を煩雑化させることなく、ゲート端子４ｂの延出する方向における半導体装置１００の大型化を抑制することができる。また、切欠き５ｂを有さない放熱板の外周よりも内側にゲート端子４ｂが配置されるため、半導体装置１００の電流経路長は短縮されるので、半導体装置１００の回路インダクタンスの増大を抑制することができる。
切欠き５ｂに隣接して配置されたセンス素子８と接続されるセンス端子４ｃの放熱板５の側の部分が、放熱板５の素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複している場合、新たな支持部材をワイヤボンディング工程に用いずに、切欠き５ｂを有さない放熱板５の外周よりも内側にセンス端子４ｃを配置できるので、ワイヤボンディング工程を煩雑化させることなく、センス端子４ｃの延出する方向における半導体装置１００の大型化を抑制することができる。また、複数のスイッチング素子６が放熱板５の素子実装面５ａにおける切欠き５ｂを挟んだ両側の領域に切欠き５ｂを挟んで一列に並べられている場合、スイッチング素子６は切欠き５ｂを挟んだ一方側の領域と他方側の領域に離間して配置されるため、異なる領域に配置されたスイッチング素子６からの熱干渉を受けにくくすることができる。
複数のスイッチング素子６のそれぞれは放熱板５の側とは反対側の面にゲート電極９を有し、ゲート端子４ｂとゲート電極９とはボンディングワイヤ７ａ及びボンディングワイヤ７ｂを介して接続され、ゲート端子４ｂがボンディングワイヤ７ａ及びボンディングワイヤ７ｂと接続された部分とゲート電極９とが放熱板５の素子実装面５ａに平行な方向に一列に並べられている場合、複数のスイッチング素子６を近接して配置でき、ボンディングワイヤ７ａ及びボンディングワイヤ７ｂの長さを短縮することができる。また、放熱板５の素子実装面５ａにおける切欠き５ｂを挟んだ一方側の領域及び他方側の領域のそれぞれにおいて、互いに隣接している２つのスイッチング素子６のそれぞれのゲート電極９の間がボンディングワイヤ７ａまたはボンディングワイヤ７ｂにより接続され、切欠き５ｂに隣接して配置された、一方側の領域の１つのスイッチング素子６ｂのゲート電極９及び他方側の領域の１つのスイッチング素子６ｃのゲート電極９のそれぞれとゲート端子４ｂとの間が、ボンディングワイヤ７ａまたはボンディングワイヤ７ｂにより接続されている場合、複数のスイッチング素子６と接続されるゲート端子４ｂを切欠き５ｂの領域に複数のスイッチング素子６に近接して配置することができる。ゲート端子４ｂを切欠き５ｂの領域に複数のスイッチング素子６に近接して配置することができるので、半導体装置１００を小型化することができる。
実施の形態２．
実施の形態２に係る半導体装置２００について説明する。図６は実施の形態２に係る半導体装置２００の外観を示す上面図、図７はモールド樹脂１を取り除いて半導体装置２００の構成の概略を示した平面図、図８は図７から負アームＮ端子１１を取り除いて示した半導体装置２００の構成の概略を示す平面図、図９は図８からインナーリード１３を取り除いて示した半導体装置２００の構成の概略を示す平面図、図１０は半導体装置２００の外観を示す側面図、図１１は図７のＢ－Ｂ断面位置で切断した半導体装置２００の概略を示す断面図である。図７に示した破線は、モールド樹脂１の外形である。実施の形態２に係る半導体装置２００は、複数のスイッチング素子６と放熱板５とゲート端子４ｂとセンス端子４ｃとが二組設けられた構成になっている。
＜半導体装置２００＞
半導体装置２００は、スイッチング素子６によって構成される正と負のアームを備える。正のアームと負のアームは、直列接続されている。正のアームと負のアームは、モールド樹脂１により一体成形されている。これは一般に２ｉｎ１モジュールと呼ばれる形態である。本実施の形態では２ｉｎ１の構造について説明するが、半導体装置２００は４ｉｎ１の構造もしくは６ｉｎ１の構造であっても構わない。
半導体装置２００には、図６に示すように、主端子である正アームＰ端子１０、負アームＮ端子１１及び交流端子１２と制御端子４とがモールド樹脂１から外部に露出して設けられる。本実施の形態では、正アームＰ端子１０及び負アームＮ端子１１は同じモールド樹脂１の側面から外部に露出し、交流端子１２は正アームＰ端子１０及び負アームＮ端子１１が露出する側面とは反対側の側面から露出する。制御端子４はそれぞれの側面に設けられる。各端子の露出する側面はこれに限るものではない。これらの端子は、外部の機器と接続される端子である。各端子は、図１０に示すように、モールド樹脂１の側面の同じ高さから露出している。なお、各端子を設ける高さは、接続される外部の機器の端子配置等に応じて異なる高さに設けても構わない。
半導体装置２００は、図９に示すように、複数のスイッチング素子６、放熱板５、ゲート端子４ｂ、及びセンス端子４ｃを二組備える。図９において、上側が正アーム側で第一組、下側が負アーム側で第二組とする。第一組の放熱板５ｃ及び第二組の放熱板５ｄは、同一平面上に隣接して配置される。本実施の形態では、第一組の放熱板５ｃ及び第二組の放熱板５ｄは矩形状に形成され、互いの長辺が対向し、長辺に沿った第二基準線Ｙに対して第一組の放熱板５ｃ、第二組の放熱板５ｄ、及び複数のスイッチング素子６が線対称に配置される。第一組の放熱板５ｃにはスイッチング素子６ａ、６ｂ、６ｃ、６ｄが接合され、第二組の放熱板５ｄにはスイッチング素子６ｅ、６ｆ、６ｇ、６ｈが接合される。第一組の放熱板５ｃの切欠き５ｂは、第二組の放熱板５ｄとは反対側の第一組の放熱板５ｃの外周部に設けられる。第二組の放熱板５ｄの切欠き５ｂは、第一組の放熱板５ｃとは反対側の第二組の放熱板５ｄの外周部に設けられる。第一組のゲート端子４ｂ及びセンス端子４ｃは、第二組の放熱板５ｄとは反対側に延出している。第二組のゲート端子４ｂ及びセンス端子４ｃは、第一組の放熱板５ｃとは反対側に延出している。
ゲート端子４ｂのそれぞれの第一組の放熱板５ｃ及び第二組の放熱板５ｄの側の部分が、第一組の放熱板５ｃ及び第二組の放熱板５ｄの素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複している。センス端子４ｃのそれぞれの第一組の放熱板５ｃ及び第二組の放熱板５ｄの側の部分が、第一組の放熱板５ｃ及び第二組の放熱板５ｄの素子実装面５ａに垂直な方向に見て、切欠き５ｂにより切り欠いている領域と重複している。
このように構成することで、同一平面上に隣接して配置された第一組の放熱板５ｃ及び第二組の放熱板５ｄの双方に切欠き５ｂを形成できるので、ゲート端子４ｂ及びセンス端子４ｃの延出する方向における半導体装置２００の大型化を抑制することができる。また、切欠き５ｂを有さない放熱板の外周よりも内側にゲート端子４ｂが配置されるため、半導体装置２００の電流経路長は短縮されるので、半導体装置２００の回路インダクタンスの増大を抑制することができる。
＜インナーリード１３＞
半導体装置２００は、図８に示すように、インナーリード１３と第三端子であるセンスソース端子４ａを備える。インナーリード１３は、第一組の放熱板５ｃの素子実装面５ａに接合されたスイッチング素子６ａ、６ｂ、６ｃ、６ｄの第一組の放熱板５ｃの側とは反対側の面に設けられた電極と、第二組の放熱板５ｄの素子実装面５ａとを接続する。インナーリード１３は、本体部分から第二組の放熱板５ｄとは反対側に延出した延出部１３ａを有する。センスソース端子４ａは、第一組の放熱板５ｃと離間した状態で、第一組の放熱板５ｃから離れる方向に延出した端子である。第二組の放熱板５ｄは、素子実装面５ａがスイッチング素子６ｅ、６ｆ、６ｇ、６ｈの第二組の放熱板５ｄの側の面に設けられた電極と接合される。センスソース端子４ａの第一組の放熱板５ｃの側の部分と延出部１３ａは、第一組の放熱板５ｃの素子実装面５ａに垂直な方向に見て、第一組の放熱板５ｃの切欠き５ｂの領域にそれぞれ重なって配置され、延出部１３ａは第三導電体であるボンディング部材のボンディングワイヤ７ｄを介してセンスソース端子４ａに接続されている。第三導電体にボンディング部材を用いた場合、ＤＬＢと比較して導電体の断面積を小さく構成できるため、半導体装置１００を小型化することができる。
このように構成することで、切欠き５ｂを有さない放熱板の外周よりも内側にセンスソース端子４ａ及び延出部１３ａを配置できるため、センスソース端子４ａ及び延出部１３ａの延出する方向における半導体装置２００の大型化を抑制することができる。ワイヤボンディング工程において、センスソース端子４ａ及び延出部１３ａは切欠き５ｂの領域で治具により支持できるため、放熱板５とセンスソース端子４ａ及び延出部１３ａとの間を支持する必要はない。放熱板５とセンスソース端子４ａ及び延出部１３ａとの間を支持する新たな支持部材をワイヤボンディング工程に用いる必要がないので、ワイヤボンディング工程を煩雑化させることはない。また、切欠き５ｂを有さない放熱板の外周よりも内側にセンスソース端子４ａが配置されるため、半導体装置２００の電流経路長は短縮されるので、半導体装置２００の回路インダクタンスの増大を抑制することができる。
＜半導体装置２００のアーム構成＞
半導体装置２００の正と負のアームについて説明する。スイッチング素子６ａ、６ｂ、６ｃ、６ｄは、図８に示すように、第一組の放熱板５ｃとインナーリード１３とで並列接続され、正アームを構成する。スイッチング素子６ｅ、６ｆ、６ｇ、６ｈは、図７に示すように、第二組の放熱板５ｄと負アームＮ端子１１とで並列接続され、負アームを構成する。正アームＰ端子１０は一方の側が正アームの第一組の放熱板５ｃの素子実装面５ａに接合され、他方の側がモールド樹脂１の外部に露出して外部で他の機器と接続される。交流端子１２は一方の側が負アームの第二組の放熱板５ｄの素子実装面５ａに接合され、他方の側がモールド樹脂１の外部に露出して外部で他の機器と接続される。負アームのドレイン電位となる第二組の放熱板５ｄは、図１１に示すように、インナーリード１３と接続されることで、正アームのソース電位と接続される。インナーリード１３は、正アームと負アームとを接続する。インナーリード１３と負アームＮ端子１１は２層で構成されている。
半導体装置２００の製造工程において、図６に示すモールド樹脂１から外部に露出した各端子は同じリードフレームに支持されている。リードフレームに各端子が支持された状態でモールド樹脂１により封止された後、リードフレームから各端子は分断される。この工程は、半導体装置を製造する一般的な製造工程である。封止工程において、リードフレームは樹脂成形金型の上型と下型で挟持される。
本実施の形態では、インナーリード１３と負アームＮ端子１１を２層で構成している。２層の構成では、これらと樹脂成形金型との干渉を避けるために、インナーリード１３はモールド樹脂１の内部に配置される。そのため、正アームに係るセンスソース端子４ａは、スイッチング素子６ａ、６ｂ、６ｃ、６ｄのソース電位と同電位であるが、インナーリード１３とは分断されている必要がある。よって、インナーリード１３と正アームに係るセンスソース端子４ａは別に設けて、ボンディングワイヤ７ｄにより接続する構成としている。
以上のように、実施の形態２による半導体装置２００において、複数のスイッチング素子６、放熱板５、ゲート端子４ｂ、及びセンス端子４ｃを二組備え、第一組の放熱板５ｃ及び第二組の放熱板５ｄは同一平面上に隣接して配置され、第一組の放熱板５ｃの切欠き５ｂは第二組の放熱板５ｄとは反対側の第一組の放熱板５ｃの外周部に設けられ、第二組の放熱板５ｄの切欠き５ｂは第一組の放熱板５ｃとは反対側の第二組の放熱板５ｄの外周部に設けられ、第一組のゲート端子４ｂ及びセンス端子４ｃは第二組の放熱板５ｄとは反対側に延出し、第二組のゲート端子４ｂ及びセンス端子４ｃは第一組の放熱板５ｃとは反対側に延出しているため、同一平面上に隣接して配置された第一組の放熱板５ｃ及び第二組の放熱板５ｄの双方に切欠き５ｂを形成できるので、ゲート端子４ｂ及びセンス端子４ｃの延出する方向における半導体装置２００の大型化を抑制することができる。
インナーリード１３は本体部分から第二組の放熱板５ｄとは反対側に延出した延出部１３ａを有し、センスソース端子４ａは第一組の放熱板５ｃと離間した状態で第一組の放熱板５ｃから離れる方向に延出し、センスソース端子４ａの第一組の放熱板５ｃの側の部分と延出部１３ａは、第一組の放熱板５ｃの素子実装面５ａに垂直な方向に見て、第一組の放熱板５ｃの切欠き５ｂの領域にそれぞれ重なって配置され、延出部１３ａはボンディングワイヤ７ｄを介してセンスソース端子４ａに接続されているため、切欠き５ｂを有さない放熱板の外周よりも内側にセンスソース端子４ａ及び延出部１３ａを配置できるので、センスソース端子４ａ及び延出部１３ａの延出する方向における半導体装置２００の大型化を抑制することができる。
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ モールド樹脂、２ Ｐ端子、３ Ｎ端子、４ 制御端子、４ａ センスソース端子、４ｂ ゲート端子、４ｃ センス端子、５ 放熱板、５ａ 素子実装面、５ｂ 切欠き、５ｃ 第一組の放熱板、５ｄ 第二組の放熱板、６ スイッチング素子、７ａ ボンディングワイヤ、７ｂ ボンディングワイヤ、７ｃ ボンディングワイヤ、７ｄ ボンディングワイヤ、８ センス素子、９ ゲート電極、１０ 正アームＰ端子、１１ 負アームＮ端子、１２ 交流端子、１３ インナーリード、１３ａ 延出部、１００ 半導体装置、２００ 半導体装置、Ｘ 第一基準線、Ｙ 第二基準線

Claims (10)

  1. 板状に形成された放熱板と、
    前記放熱板の一方の面に接合された複数のスイッチング素子と、
    前記放熱板と離間した状態で、前記放熱板から離れる方向に延出した端子であって、第一導電体を介して、複数の前記スイッチング素子における前記放熱板の側とは反対側の面と接続された第一端子と、
    複数の前記スイッチング素子、前記放熱板、及び前記第一端子を封止する封止部材と、を備え、
    前記放熱板の外周部には、切欠きが設けられ、
    前記第一端子の前記放熱板の側の部分が、前記放熱板の一方の面に垂直な方向に見て、前記切欠きにより切り欠いている領域と重複している半導体装置。
  2. 前記放熱板の一方の面において、前記切欠きに隣接して配置されたセンス素子と、
    前記放熱板と離間した状態で、前記放熱板から離れる方向に延出した端子であって、第二導電体を介して前記センス素子と接続された第二端子と、を備え、
    前記第二端子の前記放熱板の側の部分が、前記放熱板の一方の面に垂直な方向に見て、前記切欠きにより切り欠いている領域と重複している請求項１に記載の半導体装置。
  3. 複数の前記スイッチング素子は、前記放熱板の一方の面における前記切欠きを挟んだ両側の領域に、前記切欠きを挟んで一列に並べられている請求項１または２に記載の半導体装置。
  4. 複数の前記スイッチング素子のそれぞれは前記放熱板の側とは反対側の面にゲート電極を有し、
    前記第一端子と前記ゲート電極とは、前記第一導電体を介して接続され、
    前記第一端子が前記第一導電体と接続された部分と前記ゲート電極とは、前記放熱板の一方の面に平行な方向に一列に並べられている請求項３に記載の半導体装置。
  5. 前記放熱板の一方の面における前記切欠きを挟んだ一方側の領域及び他方側の領域のそれぞれにおいて、互いに隣接している２つの前記スイッチング素子のそれぞれの前記ゲート電極の間が、前記第一導電体により接続され、
    前記切欠きに隣接して配置された、前記一方側の領域の１つの前記スイッチング素子の前記ゲート電極及び前記他方側の領域の１つの前記スイッチング素子の前記ゲート電極のそれぞれと、前記第一端子との間が、前記第一導電体により接続されている請求項４に記載の半導体装置。
  6. 複数の前記スイッチング素子と、前記放熱板と、前記第一端子と、が二組設けられ、
    第一組の放熱板及び第二組の放熱板は、同一平面上に隣接して配置され、
    前記第一組の放熱板の前記切欠きは、前記第二組の放熱板とは反対側の前記第一組の放熱板の外周部に設けられ、
    前記第二組の放熱板の前記切欠きは、前記第一組の放熱板とは反対側の前記第二組の放熱板の外周部に設けられ、
    第一組の前記第一端子は、前記第二組の放熱板とは反対側に延出し、
    第二組の前記第一端子は、前記第一組の放熱板とは反対側に延出している請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記第一組の放熱板の一方の面に接合された前記スイッチング素子の前記放熱板の側とは反対側の面に設けられた電極と、前記第二組の放熱板の一方の面とを接続するインナーリードと、
    前記第一組の放熱板と離間した状態で、前記第一組の放熱板から離れる方向に延出した端子である第三端子と、を備え、
    前記第二組の放熱板は、一方の面が前記スイッチング素子の前記放熱板の側の面に設けられた電極と接合され、
    前記インナーリードは、本体部分から前記第二組の放熱板とは反対側に延出した延出部を有し、
    前記第三端子の前記第一組の放熱板の側の部分と前記延出部は、前記第一組の前記放熱板の一方の面に垂直な方向に見て、前記第一組の放熱板の前記切欠きにより切り欠いている領域にそれぞれ重なって配置され、前記延出部は第三導電体を介して前記第三端子に接続されている請求項６に記載の半導体装置。
  8. 前記第一導電体はボンディング部材である請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記第二導電体はボンディング部材である請求項２に記載の半導体装置。
  10. 前記第三導電体はボンディング部材である請求項７に記載の半導体装置。
JP2021066880A 2021-04-12 2021-04-12 半導体装置 Active JP7118204B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021066880A JP7118204B1 (ja) 2021-04-12 2021-04-12 半導体装置
US17/557,196 US20220328385A1 (en) 2021-04-12 2021-12-21 Semiconductor device
CN202210322268.1A CN115206919A (zh) 2021-04-12 2022-03-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021066880A JP7118204B1 (ja) 2021-04-12 2021-04-12 半導体装置

Publications (2)

Publication Number Publication Date
JP7118204B1 JP7118204B1 (ja) 2022-08-15
JP2022162190A true JP2022162190A (ja) 2022-10-24

Family

ID=82847605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021066880A Active JP7118204B1 (ja) 2021-04-12 2021-04-12 半導体装置

Country Status (3)

Country Link
US (1) US20220328385A1 (ja)
JP (1) JP7118204B1 (ja)
CN (1) CN115206919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185420A1 (ja) * 2023-03-06 2024-09-12 ローム株式会社 半導体装置、半導体装置アッセンブリ、および車両

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216641A (ja) * 2005-02-02 2006-08-17 Toyota Motor Corp 半導体モジュール
JP2009224560A (ja) * 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP2012147040A (ja) * 2012-05-11 2012-08-02 Renesas Electronics Corp 電子装置
JP2012178504A (ja) * 2011-02-28 2012-09-13 Rohm Co Ltd 半導体装置、および、半導体装置の実装構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729314B2 (ja) * 2012-01-17 2015-06-03 株式会社デンソー 半導体装置及びその製造方法
JP6332054B2 (ja) * 2015-01-22 2018-05-30 株式会社デンソー 半導体装置の製造方法
JP6491508B2 (ja) * 2015-03-23 2019-03-27 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂成形品の製造方法
JP6717270B2 (ja) * 2017-07-27 2020-07-01 株式会社デンソー 半導体モジュール
JP7061949B2 (ja) * 2018-10-24 2022-05-02 ルネサスエレクトロニクス株式会社 半導体装置
JP7118205B1 (ja) * 2021-04-12 2022-08-15 三菱電機株式会社 半導体装置及びそれを用いた半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216641A (ja) * 2005-02-02 2006-08-17 Toyota Motor Corp 半導体モジュール
JP2009224560A (ja) * 2008-03-17 2009-10-01 Denso Corp 半導体装置およびその製造方法
JP2012178504A (ja) * 2011-02-28 2012-09-13 Rohm Co Ltd 半導体装置、および、半導体装置の実装構造
JP2012147040A (ja) * 2012-05-11 2012-08-02 Renesas Electronics Corp 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024185420A1 (ja) * 2023-03-06 2024-09-12 ローム株式会社 半導体装置、半導体装置アッセンブリ、および車両

Also Published As

Publication number Publication date
CN115206919A (zh) 2022-10-18
JP7118204B1 (ja) 2022-08-15
US20220328385A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
CN108735692B (zh) 半导体装置
JP2005302951A (ja) 電力用半導体装置パッケージ
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2004047850A (ja) パワー半導体装置
JP7532813B2 (ja) 半導体モジュール
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
JP2015095560A (ja) パワーモジュール
JP2010034350A (ja) 半導体装置
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2017054842A (ja) 配線基板、半導体装置、及び半導体パッケージ
JP7118204B1 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN111354710B (zh) 半导体装置及其制造方法
JP7322654B2 (ja) 半導体モジュール
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US10903138B2 (en) Semiconductor device and method of manufacturing the same
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7147186B2 (ja) 半導体装置
JP7278439B1 (ja) 半導体装置及びそれを用いた電力変換装置
JP2019067950A (ja) 半導体装置の製造方法
JP7159609B2 (ja) 半導体装置
US20240321693A1 (en) Semiconductor device
JP3264190B2 (ja) 半導体装置
JP2021111719A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220802

R151 Written notification of patent or utility model registration

Ref document number: 7118204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151