DE102014111895A1 - Metallisierte elektrische Komponente - Google Patents

Metallisierte elektrische Komponente Download PDF

Info

Publication number
DE102014111895A1
DE102014111895A1 DE102014111895.2A DE102014111895A DE102014111895A1 DE 102014111895 A1 DE102014111895 A1 DE 102014111895A1 DE 102014111895 A DE102014111895 A DE 102014111895A DE 102014111895 A1 DE102014111895 A1 DE 102014111895A1
Authority
DE
Germany
Prior art keywords
layer
metallized
electrical component
bonding wire
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014111895.2A
Other languages
English (en)
Inventor
Joachim Mahler
Chen Wen LEE
Günther Kolmeder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014111895.2A priority Critical patent/DE102014111895A1/de
Priority to US14/830,408 priority patent/US20160056121A1/en
Priority to CN201510646407.6A priority patent/CN105390175A/zh
Publication of DE102014111895A1 publication Critical patent/DE102014111895A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/02Alloys based on gold
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • C22C5/06Alloys based on silver
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C14/00Alloys based on titanium
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C9/00Alloys based on copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/4556Disposition, e.g. coating on a part of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/4557Plural coating layers
    • H01L2224/45572Two-layer stack coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45666Titanium (Ti) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48159Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)

Abstract

Verschiedene Ausführungsformen stellen eine metallisierte elektrische Komponente für ein elektronisches Modul bereit, wobei die metallisierte elektrische Komponente ein leitfähiges elektrisches Element; und eine über dem leitfähigen elektrischen Element angeordnete und mindestens eine Oberflächenmetallisierungsschicht umfassende Metallisierungsstruktur umfasst, wobei die Oberflächenmetallisierungsschicht Gold und Silber umfasst und eine Dicke zwischen 2 nm und 100 nm besitzt.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen eine metallisierte elektrische Komponente, insbesondere einen metallisierten Chip oder einen metallisierten Bonddraht sowie ein elektronisches Modul.
  • Allgemeiner Stand der Technik
  • Es sind eine Vielfalt gepackter elektronischer Module bekannt, die typischerweise eine Vielzahl elektrischer Elemente umfassen, z. B. elektronische Chips oder Dies oder einfache Bondingdrähte. Im Allgemeinen sind die Vielzahl elektrischer oder elektronischer Elemente oder Komponenten elektrisch miteinander kontaktiert. Zum Verbessern dieser elektrischen Kontakte werden oft Metallisierungsschichten auf Kontakten, Kontaktfeldern oder Kontaktschichten der elektrischen Komponenten angeordnet, bevor diese Kontakte elektrisch miteinander oder mit externen Komponenten oder Elementen verbunden werden.
  • Zum Beispiel offenbart US 2011/0115068 A1 ein Leistungshalbleitermodul, das eine Isolierschicht mit einer Oberseite einschließt, auf der eine Metallisierungsschicht angeordnet ist. Des Weiteren umfasst das Modul einen Leistungshalbleiterchip mit einer oberen Chipmetallisierung einer Dicke von mindestens einem Mikrometer, die verwendet wird, um den Chip mit der Metallisierungs-schicht der Isolierschicht zu verbinden und somit eine innere Zwischenverbindungsschicht zwischen zwei Elementen des Moduls auszubilden.
  • Ein Beispiel metallisierter Drähte ist aus US 2013/0233594 A1 bekannt, das einen Draht mit einem Silber-Gold-Palladium-Kern eines Durchmessers von ca. 10 bis 50 Mikrometer und eine Beschichtungsschicht einer Dicke zwischen 1 nm und 5 Mikrometer offenbart. Zum Beispiel umfasst die Beschichtungsschicht mindestens eine Schicht aus reinem Gold, reinem Palladium oder einer Gold-Palladium-Legierung.
  • Ein Problem beim Verwenden elektronischer Module liegt darin, dass diese elektronischen Module während des Betriebs Beanspruchungen, z. B. Wärmebeanspruchungen oder mechanischen Beanspruchungen, unterliegen, was zu einer Delaminierung von Schichten und/oder Komponenten führen kann, z. B. einer Delaminierung einer Formmasse, welche die elektrische/elektronische Komponente des elektronischen Moduls kapselt. Solch eine Delaminierung kann Risse oder Brüche elektrischer Kontakte oder Verbinder im elektronischen Modul und somit ein Versagen des gesamten elektronischen Moduls verursachen.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen eine metallisierte elektrische Komponente für ein elektronisches Modul bereit, wobei die metallisierte elektrische Komponente ein leitfähiges elektrisches Element; und eine über dem leitfähigen elektrischen Element angeordnete und mindestens eine Oberflächenmetallisierungsschicht umfassende Metallisierungsstruktur umfasst, wobei die Oberflächenmetallisierungsschicht eine Legierung aus Gold und Silber umfasst und eine Dicke zwischen 1 nm und 100 nm besitzt.
  • Weiterhin stellen verschiedene Ausführungsformen ein elektronisches Modul bereit, das eine metallisierte elektrische Komponente gemäß einem Ausführungsbeispiel; und eine die metallisierte elektrische Komponente zumindest teilweise kapselnde Kapselung umfasst.
  • Darüber hinaus stellen verschiedene Ausführungsformen einen Bonddraht für ein elektronisches Modul bereit, wobei der Bonddraht einen Kupferkern; und eine äußere Korrosionsschutzschicht umfasst, die als Material mindestens ein Material umfasst, das aus der Gruppe gewählt wurde bestehend aus Titan und einer Legierung aus Gold und Silber, wobei die äußere Korrosionsschutzschicht um den Kupferkern herum angeordnet ist.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein über die verschiedenen Ansichten hinweg auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt der Schwerpunkt allgemein darauf, die Grundgedanken der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
  • 1 schematisch einen metallisierten Chip gemäß einem Ausführungsbeispiel darstellt;
  • 2 schematisch eine Einzelheit eines metallisierten Chips gemäß einem Ausführungsbeispiel darstellt;
  • 3 schematisch einen metallisierten Bonddraht gemäß einem Ausführungsbeispiel darstellt;
  • 4 schematisch einen metallisierten Bonddraht gemäß einem weiteren Ausführungsbeispiel darstellt; und
  • 5 schematisch einen metallisierten Bonddraht gemäß noch einem weiteren Ausführungsbeispiel darstellt.
  • Detaillierte Beschreibung
  • In Folgenden werden weitere Ausführungsbeispiele einer metallisierten elektrischen Komponente für ein elektronisches Modul, eines metallisierten elektronischen Chips, eines metallisierten Bonddrahts, eines Verfahrens zum Herstellen einer metallisierten elektrischen Komponenten sowie eines elektronischen Moduls, das eine metallisierte elektrische Komponente umfasst, erklärt. Es sollte beachtet werden, dass die Beschreibung spezifischer Merkmale im Kontext eines bestimmten Ausführungsbeispiels auch mit anderen beispielhaften Ausführungsformen kombiniert werden kann.
  • Das Wort „beispielhaft” und „Beispiel” wird hierin im Sinne von „als ein Beispiel, Fallbeispiel, oder der Veranschaulichung dienend” verwendet. Alle hierin als „beispielhaft” oder „Beispiel” beschriebenen Ausführungsformen oder Gestaltungsformen sind nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungsformen zu verstehen.
  • Verschiedene Ausführungsformen stellen eine Oberflächenmetallisierungsschicht bereit, die Gold und Silber als Bestandteile umfasst oder die aus Gold und Silber ausgebildet ist oder besteht, insbesondere einer Legierung aus Gold und Silber.
  • Des Weiteren stellen verschiedene Ausführungsformen einen metallisierten Chip bereit, der einen elektronischen Chip; und eine Oberflächenmetallisierungsschicht umfasst, die über oder auf dem elektronischen Chip angeordnet ist und Gold und Silber, insbesondere eine Gold und Silber umfassende Legierung, umfasst.
  • Darüber hinaus stellen verschiedene Ausführungsformen einen Bonddraht für ein elektronisches Modul bereit, wobei der Bonddraht einen metallischen Kern; und eine Gold und Silber, insbesondere eine Legierung aus Gold und Silber, umfassende Oberflächenmetallisierungsschicht umfasst.
  • Des Weiteren stellen verschiedene Ausführungsformen ein Verfahren zum Herstellen eines metallisierten Chips bereit, wobei das Verfahren ein Bereitstellen eines elektrische Kontakte oder Kontaktschichten umfassenden elektronischen Chips; und Ausbilden einer Gold und Silber (Gold/Silber-Legierung) umfassenden Oberflächenmetallisierungsschicht über mindestens einem der elektrischen Kontakte umfasst. Insbesondere kann das Verfahren einen optionalen Schritt eines Ausbildens einer Titan umfassenden Teilschicht über dem elektrischen Kontakt umfassen, bevor die Oberflächenmetallisierungsschicht ausgebildet wird.
  • Der Begriff „Metallisierungsschicht” kann besonders jede Schicht bezeichnen, die eine elektrisch leitfähige Struktur ausbildet, die geeignet sein kann, einen verbesserten elektrischen Kontakt zwischen den Abschnitten des elektrischen Elements, z. B. dem Chip oder Bonddraht, auf dem sie angeordnet oder ausgebildet ist, und einem für das elektrische Element externen leitfähigen Pfad, z. B. einem Bonddraht oder Ähnlichem, bereitzustellen. Typischerweise werden solche Metallisierungsschichten auf Kontakten, z. B. Kontaktfeldern, von elektronischen Chips ausgebildet, da es schwierig sein kann, Drähte, Anschlüsse oder Ähnliches am Material der Kontakte der elektronischen Chips anzubringen, oder sie werden verwendet, um die Kontakte zu schützen. Eine Metallisierungsschicht kann auch auf Bondingdrähten oder anderen elektrisch leitfähigen Komponenten oder Elementen ausgebildet werden. Es sollte beachtet werden, dass eine (Metallisierungs-)Schicht im Allgemeinen eine kontinuierliche, feste oder homogene Schicht bilden kann und somit zum Beispiel vom einer „porösen Schicht” unterschieden werden kann, die eine hohe Menge an Lücken umfasst und somit als inhomogen betrachtet werden kann.
  • Der Begriff „äußere Metallisierungsschicht” oder „Oberflächenmetallisierungsschicht” kann insbesondere eine Schicht bezeichnen, welche die äußere (obere Schicht, untere Schicht und/oder äußere Seitenwandschichten) Oberfläche der Metallisierung eines elektrischen Elements oder einer elektrischen Komponente, z. B. einen Chip, ausbildet, mit dem oder der ein externer Kontakt, z. B. ein Bonddraht oder Ähnliches, verbunden sein kann, oder umgekehrt. Es sollte beachtet werden, dass die Oberflächenmetallisierungsschicht auch als ein Korrosionsschutz fungieren kann und daher auch „Korrosionsschutzschicht” genannt werden kann. Insbesondere kann die Korrosionsschutzschicht eine Dicke zwischen 1 oder 2 nm und 100 nm, insbesondere zwischen 5 nm und 100 nm, vorzugsweise zwischen 5 nm und 65 nm, und noch mehr zu bevorzugen zwischen 5 nm und 50 nm besitzen kann.
  • Insbesondere kann die Oberflächenmetallisierungsschicht direkt auf den elektrischen Kontakten ausgebildet sein, oder eine oder mehrere weitere elektrisch leitfähige Schichten können zwischen dem elektrischen Kontakt und der Oberflächenmetallisierungsschicht ausgebildet sein. Es sollte beachtet werden, dass der metallisierte elektronische oder Halbleiterchip mit der darauf angebrachten oder ausgebildeten Oberflächenmetallisierungsschicht zum Zeitpunkt, an dem die Oberflächenmetallisierungsschicht ausgebildet wird, unter Umständen nicht an einem Substrat, Träger oder Leadframe angebracht ist. Das bedeutet, die Gold und Silber umfassende (oder durch eine Legierung aus Gold und Silber ausgebildete) Oberflächenmetallisierungsschicht kann auf dem Chip ausgebildet werden, bevor der elektronische Chip an einem Substrat oder Träger angebracht wird. Insbesondere kann die Oberflächenmetallisierungsschicht auf dem elektronischen Chip ausgebildet werden, was von einer Oberflächenmetallisierungsschicht unterschieden werden muss, die auf einem Substrat wie einem Leadframe ausgebildet ist, auf dem danach ein elektronischer Chip angebracht wird.
  • Insbesondere kann die Dicke der Oberflächenmetallisierungsschicht im Bereich zwischen 2 nm und 100 nm, vorzugsweise zwischen 5 nm und 65 nm, und noch mehr zu bevorzugen zwischen 5 nm und 50 nm liegen.
  • Die Verwendung einer Oberflächenmetallisierungsschicht, die Gold und Silber oder eine Gold/Silber-Legierung umfasst oder daraus besteht, kann in dem Fall besonders nützlich sein, in dem eine Formmasse verwendet wird, um die metallisierte elektrische Komponente, z. B. einen Chip oder Bonddraht, danach zu kapseln, da typische Formmaterialien eine gute oder verbesserte Haftung auf Gold/Silber-Verbundmaterialien oder Legierungen besitzen. Des Weiteren kann solch eine Gold/Silber-Schicht eine gute Bondingleistung aufweisen, z. B. kann ein Bonddraht oder eine Bondstruktur einfach und zuverlässig an der Gold/Silber-Metallisierungsschicht angebracht oder daran gebondet werden, was zu einer hohen Zuverlässigkeit des gesamten metallisierten elektrischen Elements (z. B. eines Chips oder auch eines elektronischen Moduls oder einer elektronischen Struktur) führen kann, in dem der metallisierte Chip oder Bonddraht verwendet wird oder von dem er einen Anteil bildet. Insbesondere kann die Delaminierung, z. B. aufgrund von Beanspruchung (thermisch und/oder mechanisch) nach einer Vielzahl von Beanspruchungszyklen, verringert werden.
  • Im Folgenden sind Ausführungsbeispiele der metallisierten elektrischen Komponente beschrieben. Die in Bezug auf diese Ausführungsformen beschriebenen Merkmale und Elemente können jedoch auch mit Ausführungsbeispielen des Verfahrens zum Herstellen der metallisierten elektrischen Komponente, des elektronischen Moduls, des metallisierten Chips und des metallisierten Bonddrahts kombiniert werden.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente ist die Metallisierungsstruktur palladiumfrei.
  • Insbesondere ist kein Palladium in der gesamten Oberflächenmetallisierungsschicht oder der gesamten Mehrschichtstruktur vorhanden. Der Begriff „palladiumfrei” kann insbesondere die Tatsache bezeichnen, dass die Schicht oder Struktur kein Palladium in einer beabsichtigten Menge umfasst oder kein Palladium willentlich dem Material hinzugefügt wurde. Es können jedoch selbstverständlich manche Spuren, Kontaminationen oder Verunreinigungen von Palladium möglich sein. Insbesondere kann die nicht beabsichtigte Menge an Palladium unter einem zuvor festgelegten Schwellenwert liegen, z. B. unter 1 Massenprozent oder auch unter 0,1 Massenprozent oder Ähnliches. Das Weglassen von Palladium, das oft anstelle von Blei verwendet wird, kann zu einem verbesserten Korrosionswiderstand einer Metallisierungsstruktur, z. B. gegen Schwefel oder Schwefelverbindungen, führen. Die Bereitstellung einer palladiumfreien Metallisierungsstruktur kann ferner den Vorteil besitzen, dass ein katalytischer Effekt des Palladiums in Hinblick auf eine organische Komponente, z. B. ein Form- oder Kapselungsmaterial, verringert oder vermieden werden kann. Somit kann es möglich sein, dass eine später ausgebildete Kapselung eines elektronischen Moduls, in dem die metallisierte elektrische Komponente verwendet wird, sicherer an der elektrischen Komponente, z. B. einem Chip, Die oder Ähnlichem, angebracht werden kann. Somit kann auch die Widerstandsfähigkeit gegen (thermische und/oder mechanische) Beanspruchung des elektronischen Moduls verbessert werden.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente liegt das Massenverhältnis zwischen Gold und Silber in der Oberflächenmetallisierungsschicht im Bereich von 1 zu 2 bis 5 zu 1.
  • Das bedeutet, die Menge von Gold in der Oberflächenmetallisierungsschicht oder in der gesamten Metallisierungsstruktur kann zwischen 33 Massenprozent und 84 Massenprozent (insbesondere 40 Massenprozent und 80 Massenprozent) einer Gold/Silber-Legierung oder eines Gold/Silber-Verbundmaterials liegen. In anderen Worten kann die Oberflächenmetallisierungsschicht oder die Gold/Silber-Schicht der Metallisierungsstruktur zwischen 33 Massenprozent und 84 Massenprozent Gold und zwischen 67 Massenprozent und 16 Massenprozent Silber umfassen.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente umfasst die Metallisierungsstruktur eine Titan umfassende Teilschicht.
  • Insbesondere kann die Hauptkomponente der Teilschicht Titan sein, oder die Teilschicht kann sogar im Wesentlichen aus Titan bestehen oder aus Titan bestehen. Das Titan kann insbesondere geeignet sein, einen haftungsfördernden Effekt bereitzustellen, d. h. als ein Haftförderer fungieren. Insbesondere kann Titan ein geeignetes Haftmittel oder ein geeigneter Haftförderer im Falle sein, in dem eine erste Teilschicht der Oberflächenmetallisierungsschicht Nickel umfasst oder im Wesentlichen daraus besteht, auf der dann die Titanteilschicht ausgebildet wird, bevor die äußere Gold/Silber-Oberflächenmetallisierungsschicht ausgebildet oder abgeschieden wird. Alternativ dazu kann die Titan umfassende oder aus Titan bestehende Teilschicht zwischen der Oberflächenmetallisierungsschicht und einer Kupferschicht ausgebildet sein, die für die Kontakte oder die Kontakt-felder des elektronischen Chips verwendet wird. Insbesondere kann die Teilschicht zwischen einem Chip und/oder einem Bonddraht, welcher die elektronische Komponente oder einen Anteil davon bildet, und der Oberflächenmetallisierungsschicht angeordnet sein.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente besitzt die Titan umfassende Teilschicht eine Dicke zwischen 1 nm und 20 nm.
  • Insbesondere kann die Dicke der Titanschicht im Bereich zwischen 1 nm und 15 nm, vorzugsweise zwischen 2 nm und 10 nm liegen.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente handelt es sich bei dem elektrischen Element um einen elektronischen Chip. Insbesondere kann es sich bei dem elektronischen Modul um einen Halbleiterchip handeln.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente umfasst die Metallisierungsstruktur eine Titan umfassende Teilschicht. Insbesondere kann die Teilschicht zwischen dem Chip und der Oberflächenmetallisierungsschicht angeordnet sein.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente handelt es sich bei dem elektrischen Element um einen Bonddraht.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente umfasst der Bonddraht einen metallischen Kern, und die Metallisierungsstruktur ist um den metallischen Kern herum angeordnet.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente umfasst der metallische Kern Kupfer. Insbesondere kann der metallische Kern im Wesentlichen aus Kupfer bestehen oder aus Kupfer bestehen. Das bedeutet, im metallischen Kern können keine absichtlich hinzugegebenen Elemente oder Verunreinigungen vorhanden sein.
  • Gemäß einem Ausführungsbeispiel der metallisierten elektrischen Komponente umfasst die Metallisierungsschicht eine Titan umfassende Teilschicht, die zwischen dem metallischen Kern und der Oberflächenmetallisierungsschicht angeordnet ist.
  • Insbesondere kann es sich bei der Teilschicht um eine Titanschicht handeln, d. h. eine Schicht, bei der Titan die Hauptkomponente der Schicht darstellt oder die Teilschicht auch im Wesentlichen aus Titan besteht oder aus Titan besteht. Solch eine Titanschicht kann besonders als ein Haftförderer zwischen dem Kupferkern und der Metallisierungsschicht fungieren.
  • Im Folgenden sind beispielhafte Ausführungsformen des elektronischen Moduls beschrieben. Insbesondere kann die Kapselung des elektronischen Moduls ein Formmaterial, z. B. ein anorganisches Formmaterial, umfassen.
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls handelt es sich bei der metallisierten elektrischen Komponente um einen elektronischen Chip, wobei das elektronische Modul ferner einen an die Oberflächenmetallisierungsschicht gebondeten Bonddraht umfasst
  • Gemäß einem Ausführungsbeispiel des elektronischen Moduls handelt es sich bei der elektrischen Komponente um einen Bonddraht, wobei das elektronische Modul ferner einen elektronischen Chip umfasst, der ein Bondpad umfasst, wobei der Bonddraht an das Bondpad gebondet ist.
  • Gemäß einem Ausführungsbeispiel des Bonddrahts umfasst die äußere Korrosionsschutzschicht eine Legierung aus Gold und Silber, und eine Titanschicht ist zwischen dem Kupferkern und der äußeren Korrosionsschutzschicht angeordnet.
  • Insbesondere kann eine Korrosionsschutzschicht oder -struktur bereitgestellt werden, welche die äußere Korrosionsschutz(teil)schicht und eine Titan umfassende oder aus Titan bestehende Zwischen-Korrosionsschutz(teil)schicht umfasst, die zum Beispiel als Haftförderungsschicht fungieren kann.
  • Gemäß einem Ausführungsbeispiel der äußeren Korrosionsschutzschicht umfasst eine Legierung aus Gold und Silber, wobei das Massenverhältnis zwischen Gold und Silber in der Oberflächenmetallisierungsschicht im Bereich von 1 zu 2 bis 5 zu 1 liegt.
  • Im Folgenden werden bestimmte Ausführungsformen der metallisierten elektrischen Komponente in Hinblick auf die Figuren detaillierter beschrieben.
  • 1 stellt schematisch einen metallisierten Chip gemäß einem Ausführungsbeispiel dar. Insbesondere zeigt 1 einen metallisierten elektronischen Chip 100, der ein leitfähiges elektrisches Element, wie einen elektronischen (Halbleiter-)Chip, 101 mit darauf angeordneten Metallisierungsstrukturen 102 und 103 umfasst, die jeweils eine entsprechende erste Metallisierungsteilschicht 104 und 105 umfassen, die direkt auf einer oberen Oberfläche des leitfähigen elektrischen Elements (z. B. eines elektronischen Chips) angeordnet sein kann, z. B. auf Kontaktfeldern oder Verbindungsschichten des elektronischen Chips. Eine obere oder äußere Schicht der Metallisierungsstrukturen 102 und 103 wird durch eine Oberflächenmetallisierungsschicht 106 bzw. 107 gebildet. Die Oberflächenmetallisierungsschichten umfassen Gold und Silber, insbesondere bestehen sie im Wesentlichen aus Gold und Silber, z. B. können sie 33 Massenprozent bis 84 Massenprozent umfassen, während die verbleibenden 67 Massenprozent bis 16 Massenprozent durch Silber gebildet werden können. Insbesondere sollte beachtet werden, dass die gesamte Metallisierungsstruktur vorzugsweise frei von Palladium ist.
  • 2 stellt schematisch eine Einzelheit eines metallisierten Chips gemäß einem Ausführungsbeispiel dar. Insbesondere gezeigt 2 eine Kontaktschicht 210, die einen Kontaktbereich oder einen Kontaktanschluss 210 eines elektronischen Chips (in 2 nicht gezeigt) bildet. Der Kontaktbereich 210 kann zum Beispiel Kupfer umfassen und eine Dicke im Bereich zwischen 5 Mikrometer und 50 Mikrometer oder Ähnlich besitzen. Auf der äußeren Kontaktschicht 210 ist eine Metallisierungsstruktur 202 ausgebildet oder abgeschieden, die eine Vielzahl von Teilschichten umfasst. In 2 sind drei Teilschichten 211, 212 und 206 gezeigt, welche die Metallisierungsstruktur 202 ausbilden. Insbesondere ist eine auf der Kontaktschicht ausgebildete oder abgeschiedene erste Teilschicht 211 durch eine Nickelschicht mit einer Dicke im Bereich von ca. 200 nm bis 1.500 nm ausgebildet, während eine zweite Teilschicht 212 durch Titan ausgebildet ist und eine Dicke von ca. 1 oder 2 nm bis 10 nm besitzt. Es sollte beachtet werden, dass es sich bei der Nickelschicht um eine optionale Schicht handelt und sie weggelassen werden kann.
  • Die Titanschicht 212 kann als ein Haftmittelförderer zwischen der Nickelschicht 211 und der auf der Titanschicht ausgebildeten Oberflächenmetallisierungsschicht 206 fungieren. Die Oberfläche der äußeren Metallisierungsschicht 206 umfasst zum Beispiel Gold und Silber und besitzt eine Dicke im Bereich von ca. 5 nm bis 65 nm. Solch eine Oberflächenmetallisierungsschicht kann für eine gute Haftung in dem Fall sorgen, in dem ein Bonddraht, z. B. ein Kupfer- und/oder Gold-Bonddraht, mit der Metallisierungsschicht verbunden ist, und kann gleichzeitig eine zuverlässige Verbindung mit oder Befestigung an einem Formmaterial ermöglichen, das für eine Kapselung des elektronischen Moduls verwendet wird, in dem der metallisierte elektronische Chip verwendet wird.
  • Wie in 2 zu sehen ist, umfasst die Metallisierungsstruktur 202 keine Palladiumschicht, und auch in den Teilschichten ist kein Palladium verwendet. Daher kann die Widerstandsfähigkeit des metallisierten gekapselten elektronischen Chips in Hinblick auf Schwefel verbessert werden, der zum Beispiel in der Umgebungsatmosphäre, dem Formmaterial oder irgendeinem anderen Haftmittelmaterial vorhanden sein kann.
  • 3 stellt schematisch einen metallisierten Bonddraht 320 gemäß einem Ausführungsbeispiel dar. Insbesondere umfasst der metallisierte Bonddraht 320 einen metallischen Kern 321, der zum Beispiel Kupfer umfasst oder daraus besteht. Auf der Oberfläche des metallischen Kerns 321 ist eine Oberflächenmetallisierungsschicht oder Korrosionsschutzschicht 322 ausgebildet oder abgeschieden, welche die äußere Oberfläche des Bonddrahts 320 bildet. Die Oberflächenmetallisierungsschicht 322 umfasst Gold und Silber zum Beispiel in dem vorstehend erwähnten Verhältnis und besitzt zum Beispiel eine Dicke zwischen ca. 5 nm und 50 nm.
  • 4 stellt schematisch einen metallisierten Bonddraht 420 gemäß einem weiteren Ausführungsbeispiel dar, der dem in 3 gezeigten gleicht. Insbesondere umfasst der metallisierte Bonddraht 420 ebenfalls einen metallischen Kern 421, der zum Beispiel Kupfer umfasst oder daraus besteht. Auf der Oberfläche des metallisierten Bonddrahts 420 ist eine Oberflächenmetallisierungsschicht oder Korrosionsschutzschicht 422 ausgebildet oder abgeschieden. Die Oberflächenmetallisierungsschicht 422 umfasst Gold und Silber zum Beispiel in dem vorstehend erwähnten Verhältnis und besitzt zum Beispiel eine Dicke zwischen ca. 5 nm und 50 nm. Im Gegensatz zu dem in 3 gezeigten Bonddraht ist zwischen dem metallischen Kern 421 und der Oberflächenmetallisierungsschicht 422 eine zusätzliche Teilschicht 431 angeordnet. Die zusätzliche Teilschicht ist eine Titanteilschicht, besitzt eine Dicke im Bereich von ca. 1 nm und 20 nm und fungiert als eine Haftförderschicht.
  • 5 stellt schematisch einen metallisierten Bonddraht 540 gemäß noch einem weiteren Ausführungsbeispiel dar. Insbesondere umfasst der metallisierte Bonddraht 540 ebenfalls eine metallischen Kern 521, der zum Beispiel aus Kupfer hergestellt ist, und eine Oberflächenmetallisierungs- oder Korrosionsschutzschicht 541, die aus Titan hergestellt ist und eine Dicke von ca. 1 nm bis 20 nm besitzt.
  • Zusammenfassend können Ausführungsbeispiele eine metallisierte elektrische Komponente bereitstellen, die eine Metallisierungsstruktur umfasst, die eine Oberflächenmetallisierungsschicht umfasst, die Gold und Silber umfasst oder im Wesentlichen daraus besteht, während in der gesamten Metallisierungsstruktur im Wesentlichen kein Palladium verwendet ist. Die Verwendung einer Gold/Silber-Oberflächenmetallisierungsschicht bei Weglassen von Palladium kann eine verbesserte Leistung eines gepackten elektronischen Moduls bereitstellen, in dem die metallisierte elektrische Komponente verwendet wird. Insbesondere kann die Haftung einer organischen Formmasse oder eines organischen Formmaterials an der metallisierten elektrischen Komponente selbst nach einer hohen Anzahl von Wärmezyklen verbessert sein. Des Weiteren kann die Gold/Silber-Legierung oder -Mischung eine gute Bondbarkeit aufweisen, d. h. Bondingdrähte, z. B. Kupfer und/oder Gold, können leicht an der Oberflächenmetallisierungsschicht kleben. Des Weiteren kann das elektronische Modul aufgrund des Vermeidens des katalytischen Effekts von Palladium eine verbesserte Widerstandsfähigkeit gegen schädliche Effekte besitzen, die durch in der Kapselung oder Umgebung vorhandenen Schwefel und/oder vorhandenes Oxid verursacht werden.
  • Es sollte beachtet werden, dass der Begriff „umfassend” andere Elemente oder Merkmale nicht ausschließt und dass „ein” oder „eine” sowie deren Deklinationen eine Vielzahl nicht ausschließt. Außerdem können Elemente kombiniert werden, die im Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben sind. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Umfang der Ansprüche einschränkend anzusehen sind. Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte dem Fachmann klar sein, dass vielfältige Änderungen in Form und Detail daran vorgenommen werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie sie durch die angehängten Ansprüche definiert sind. Der Umfang der Erfindung wird somit durch die angehängten Ansprüche angegeben, und sämtliche Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, gelten daher als darin einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2011/0115068 A1 [0003]
    • US 2013/0233594 A1 [0004]

Claims (17)

  1. Metallisierte elektrische Komponente für ein elektronisches Modul, wobei die metallisierte elektrische Komponente umfasst: ein leitfähiges elektrisches Element; und eine Metallisierungsstruktur, die über dem leitfähigen elektrischen Element angeordnet ist und mindestens eine Oberflächenmetallisierungsschicht umfasst, wobei die Oberflächenmetallisierungsschicht eine Legierung aus Gold und Silber umfasst und eine Dicke zwischen 1 nm und 100 nm besitzt.
  2. Metallisierte elektrische Komponente nach Anspruch 1, wobei die Metallisierungsstruktur palladiumfrei ist.
  3. Metallisierte elektrische Komponente nach Anspruch 1, wobei das Massenverhältnis zwischen Gold und Silber in der Oberflächenmetallisierungsschicht im Bereich von 1 zu 2 bis 5 zu 1 liegt.
  4. Metallisierte elektrische Komponente nach Anspruch 1, wobei die Metallisierungsstruktur eine Titan umfassende Teilschicht umfasst.
  5. Metallisierte elektrische Komponente nach Anspruch 4, wobei die Titan umfassende Teilschicht eine Dicke zwischen 1 nm und 20 nm besitzt.
  6. Metallisierte elektrische Komponente nach Anspruch 1, wobei es sich bei dem elektrischen Element um einen elektronischen Chip handelt.
  7. Metallisiertes elektrisches Element nach Anspruch 6, wobei die Metallisierungsstruktur palladiumfrei ist.
  8. Metallisierte elektrische Komponente nach Anspruch 1, wobei es sich bei dem elektrischen Element um einen Bonddraht handelt.
  9. Metallisierte elektrische Komponente nach Anspruch 8, wobei der Bonddraht einen metallischen Kern umfasst und die Metallisierungsstruktur um den metallischen Kern herum angeordnet ist.
  10. Metallisierte elektrische Komponente nach Anspruch 9, wobei der metallische Kern Kupfer umfasst.
  11. Metallisierte elektrische Komponente nach Anspruch 9, wobei die Metallisierungsstruktur eine Titan umfassende Teilschicht umfasst, die zwischen dem metallischen Kern und der Oberflächenmetallisierungsschicht angeordnet ist.
  12. Elektronisches Modul, umfassend: eine metallisierte elektrische Komponente nach Anspruch; 1 und eine Kapselung, welche die metallisierte elektrische Komponente zumindest teilweise kapselt.
  13. Elektronisches Modul nach Anspruch 12, wobei es sich bei der metallisierten elektrischen Komponente um einen elektronischen Chip handelt, wobei das elektronische Modul ferner einen an die Oberflächenmetallisierungsschicht gebondeten Bonddraht umfasst.
  14. Elektronisches Modul nach Anspruch 12, wobei es sich bei der elektrischen Komponente um einen Bonddraht handelt, wobei das elektronische Modul ferner einen elektronischen Chip umfasst, der ein Bondpad umfasst, wobei der Bonddraht an das Bondpad gebondet ist.
  15. Bonddraht für ein elektronisches Modul, wobei der Bonddraht umfasst: einen Kupferkern; und eine äußere Korrosionsschutzschicht, die als ein Material mindestens ein Material umfasst, das aus der Gruppe ausgewählt ist bestehend aus Titan; und einer Legierung aus Gold und Silber, wobei die äußere Korrosionsschutzschicht um den Kupferkern herum angeordnet ist.
  16. Bonddraht nach Anspruch 15, wobei die äußere Korrosionsschutzschicht eine Legierung aus Gold und Silber umfasst und eine Titanschicht zwischen dem Kupferkern und der äußeren Korrosionsschutzschicht angeordnet ist.
  17. Bonddraht nach Anspruch 15, wobei die äußere Korrosionsschutzschicht eine Legierung aus Gold und Silber umfasst, wobei das Massenverhältnis zwischen Gold und Silber in der Oberflächenmetallisierungsschicht im Bereich von 1 zu 2 bis 5 zu 1 liegt.
DE102014111895.2A 2014-08-20 2014-08-20 Metallisierte elektrische Komponente Ceased DE102014111895A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014111895.2A DE102014111895A1 (de) 2014-08-20 2014-08-20 Metallisierte elektrische Komponente
US14/830,408 US20160056121A1 (en) 2014-08-20 2015-08-19 Metallized electric component
CN201510646407.6A CN105390175A (zh) 2014-08-20 2015-08-20 金属化电气部件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014111895.2A DE102014111895A1 (de) 2014-08-20 2014-08-20 Metallisierte elektrische Komponente

Publications (1)

Publication Number Publication Date
DE102014111895A1 true DE102014111895A1 (de) 2016-02-25

Family

ID=55273688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111895.2A Ceased DE102014111895A1 (de) 2014-08-20 2014-08-20 Metallisierte elektrische Komponente

Country Status (3)

Country Link
US (1) US20160056121A1 (de)
CN (1) CN105390175A (de)
DE (1) DE102014111895A1 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297360A (ja) * 1985-10-24 1987-05-06 Mitsubishi Metal Corp 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
JPH03155134A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 集積回路装置の配線電極
US20010020545A1 (en) * 1993-11-16 2001-09-13 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
KR20040073667A (ko) * 2003-02-14 2004-08-21 헤라우스오리엔탈하이텍 주식회사 반도체 소자용 본딩 와이어
US20060226546A1 (en) * 2002-11-26 2006-10-12 Kazunori Inoue Alloy material for semiconductors, semiconductor chip using the alloy material and production method of the same
US20110115068A1 (en) 2009-11-19 2011-05-19 Infineon Technologies Ag Power Semiconductor Module and Method for Operating a Power Semiconductor Module
US20130233594A1 (en) 2012-03-12 2013-09-12 Wire Technology Co., Ltd. Composite wire of silver-gold-palladium alloy coated with metal thin film and method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
KR101019811B1 (ko) * 2005-01-05 2011-03-04 신닛테츠 마테리알즈 가부시키가이샤 반도체 장치용 본딩 와이어
US7595560B2 (en) * 2005-02-22 2009-09-29 Nec Electronics Corporation Semiconductor device
US8399989B2 (en) * 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
US8049336B2 (en) * 2008-09-30 2011-11-01 Infineon Technologies, Ag Interconnect structure
KR101267718B1 (ko) * 2008-12-19 2013-05-24 후루카와 덴키 고교 가부시키가이샤 광반도체 장치용 리드 프레임 및 그 제조방법
US8368205B2 (en) * 2010-12-17 2013-02-05 Oracle America, Inc. Metallic thermal joint for high power density chips
CN103376244B (zh) * 2012-04-18 2016-09-21 中国科学院电子学研究所 表面等离子体共振芯片及应用该芯片的传感器
US10109610B2 (en) * 2015-04-17 2018-10-23 Semiconductor Components Industries, Llc Wire bonding systems and related methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297360A (ja) * 1985-10-24 1987-05-06 Mitsubishi Metal Corp 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
JPH03155134A (ja) * 1989-11-13 1991-07-03 Seiko Epson Corp 集積回路装置の配線電極
US20010020545A1 (en) * 1993-11-16 2001-09-13 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US20060226546A1 (en) * 2002-11-26 2006-10-12 Kazunori Inoue Alloy material for semiconductors, semiconductor chip using the alloy material and production method of the same
KR20040073667A (ko) * 2003-02-14 2004-08-21 헤라우스오리엔탈하이텍 주식회사 반도체 소자용 본딩 와이어
US20110115068A1 (en) 2009-11-19 2011-05-19 Infineon Technologies Ag Power Semiconductor Module and Method for Operating a Power Semiconductor Module
US20130233594A1 (en) 2012-03-12 2013-09-12 Wire Technology Co., Ltd. Composite wire of silver-gold-palladium alloy coated with metal thin film and method thereof

Also Published As

Publication number Publication date
US20160056121A1 (en) 2016-02-25
CN105390175A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102005006333A1 (de) Halbleiterbauteil mit mehreren Bondanschlüssen und Verfahren zur Herstellung desselben
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE112006003861T5 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE10200268A1 (de) Halbleitervorrichtung
DE102014200242A1 (de) Gebondetes System mit beschichtetem Kupferleiter
DE102008045033A1 (de) Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur
DE102014111895A1 (de) Metallisierte elektrische Komponente
DE102007002807B4 (de) Chipanordnung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102008034946A1 (de) Edelmetallverbindungsmittel sowie Herstellungs- und Verwendungsverfahren hierzu
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE212021000165U1 (de) Halbleiterbauteil
DE102012208251A1 (de) Elektrische Kontaktierung für Halbleiter
DE112019003664T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final