DE102020108846B4 - Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung - Google Patents

Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102020108846B4
DE102020108846B4 DE102020108846.9A DE102020108846A DE102020108846B4 DE 102020108846 B4 DE102020108846 B4 DE 102020108846B4 DE 102020108846 A DE102020108846 A DE 102020108846A DE 102020108846 B4 DE102020108846 B4 DE 102020108846B4
Authority
DE
Germany
Prior art keywords
encapsulation body
conductive
laser
pad
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020108846.9A
Other languages
English (en)
Other versions
DE102020108846A1 (de
Inventor
Khay Chwan Andrew Saw
Chau Fatt Chiang
Stefan Macheiner
Wae Chet YONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020108846A1 publication Critical patent/DE102020108846A1/de
Application granted granted Critical
Publication of DE102020108846B4 publication Critical patent/DE102020108846B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Abstract

Gehäuste Halbleitervorrichtung, umfassend:einen elektrisch isolierenden Verkapselungskörper (128) mit einer oberen Oberfläche (130);einen ersten Halbleiterchip (108), der innerhalb des Verkapselungskörpers (128) eingekapselt ist, wobei der erste Halbleiterchip (108) eine Hauptoberfläche (112) mit einem ersten leitenden Pad (118) aufweist, das der oberen Oberfläche (130) des Verkapselungskörpers (128) zugewandt ist;einen zweiten Halbleiterchip (110), der innerhalb des Verkapselungskörpers (128) eingekapselt ist und seitlich neben dem ersten Halbleiterchip (108) angeordnet ist, wobei der zweite Halbleiterchip (110) eine Hauptoberfläche (112) mit einem zweiten leitenden Pad (120) aufweist, das der oberen Oberfläche (130) des Verkapselungskörpers (128) zugewandt ist;eine erste Leiterbahn (138), die in der oberen Oberfläche (130) des Verkapselungskörpers (128) ausgebildet ist und das erste leitende Pad (118) mit dem zweiten leitenden Pad (120) elektrisch verbindet,wobei der Verkapselungskörper (128) eine laseraktivierbare Vergussmasse umfasst;wobei die erste Leiterbahn (138) in einem ersten laseraktivierten Bereich (134) der laseraktivierbaren Vergussmasse ausgebildet ist;eine erste vertikale Verbindungsstruktur (126), die auf dem ersten leitenden Pad (118) angeordnet ist; undeine zweite vertikale Verbindungsstruktur (126), die auf dem zweiten leitenden Pad (120) angeordnet ist,wobei die ersten und zweiten leitenden Pads (118, 120) mit Material des Verkapselungskörpers (128) bedeckt sind, undwobei die ersten und zweiten vertikalen Verbindungsstrukturen (126) jeweils äu-ßere Enden (132) aufweisen, die an der oberen Oberfläche (130) vom Verkapselungskörper (128) freiliegen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen dieser Erfindung beziehen sich auf ein Halbleitergehäuse und dessen Verfahren.
  • HINTERGRUND
  • Ein vorherrschender Trend bei Halbleiteranwendungen besteht darin, die Größe eines bestimmten Halbleiterbauelements zu verringern und/oder die Funktionsfähigkeit eines bestimmten Halbleiterbauelements zu erhöhen, ohne seine Größe zu vergrößern. Dieser Skalierungstrend führt zu Halbleiterchips mit dicht angeordneten Bondpads. Diese Halbleiterchips stellen eine Herausforderung für das Design des Bauelement-Packaging dar. Insbesondere Gehäuselösungen, die spezifische elektrische Verbindungen für jeden Anschluss eines Halbleiterchips mit dicht angeordneten Bondpads bieten, stellen eine Herausforderung dar. Herkömmliche Gehäuseverbindungsstrukturen wie Bonddrähte, Clips, Bänder usw. können für diese elektrischen Verbindungen unwirksam und/oder leistungsbegrenzend sein. Die CN 1 01 930 958 A offenbart ein vergossenes Halbleitergehäuse mit zwei Halbleiterchips, die innerhalb eines Verkapselungskörpers eingekapselt sind, sowie Leiterbahnen, die an einer Oberfläche des Verkapselungskörpers angeordnet und mit Pads der Halbleiterchips verbunden sind. Die Leiterbahnen sind in laseraktivierbaren Bereichen einer laseraktivierbaren Vergussmasse des Verkapselungskörpers ausgebildet. Weitere Halbleitergehäuse sind in der US 2013/0 307 143 A1 offenbart.
  • KURZFASSUNG
  • Ein gehäustes Halbleiterbauelement wird offengelegt. Gemäß einer Ausführungsform enthält die gehäuste Halbleitervorrichtung einen elektrisch isolierenden Verkapselungskörper mit einer oberen Oberfläche, einen ersten Halbleiterchip, der innerhalb des Verkapselungskörpers eingekapselt ist, wobei der erste Halbleiterchip eine Hauptoberfläche mit einem ersten leitenden Pad aufweist, das der oberen Oberfläche des Verkapselungskörpers zugewandt ist, einen zweiten Halbleiterchip, der innerhalb des Verkapselungskörpers eingekapselt ist und seitlich neben dem ersten Halbleiterchip angeordnet ist, wobei der zweite Halbleiterchip eine Hauptoberfläche mit einem zweiten leitenden Pad, das der oberen Oberfläche des Verkapselungskörpers zugewandt ist, und eine erste Leiterbahn, die in der oberen Oberfläche des Verkapselungskörpers ausgebildet ist und das erste leitende Pad mit dem zweiten leitenden Pad elektrisch verbindet. Der Verkapselungskörper enthält eine laseraktivierbare Vergussmasse.
  • Separat oder in Kombination ist eine erste vertikale Verbindungsstruktur auf dem ersten leitenden Pad und eine zweite vertikale Verbindungsstruktur auf dem zweiten leitenden Pad angeordnet, wobei das erste und das zweite leitende Pad mit Material des Verkapselungskörpers bedeckt sind und die erste und die zweite vertikale Verbindungsstruktur jeweils äußere Enden aufweisen, die an der oberen Oberfläche des Verkapselungskörpers freiliegen.
  • Separat oder in Kombination ist die erste Leiterbahn direkt mit den äußeren Enden der ersten und zweiten vertikalen Verbindungsstruktur verbunden.
  • Separat oder in Kombination ist die erste vertikale Verbindungsstruktur ein Stud-Bump, der an dem ersten leitenden Pad befestigt ist.
  • Separat oder in Kombination ist die zweite vertikale Verbindungsstruktur eine Metallsäule, die an dem zweiten leitenden Pad befestigt ist.
  • Separat oder in Kombination ist eine zweite Leiterbahn in der oberen Oberfläche des Verkapselungskörpers gebildet, und die zweite Leiterbahn ist in einem zweiten laseraktivierten Bereich der laseraktivierbaren Vergussmasse gebildet.
  • Separat oder in Kombination umfasst die Hauptoberfläche des ersten Halbleiterchips ein drittes leitendes Pad, die Hauptoberfläche des zweiten Halbleiterchips ein viertes leitendes Pad, und die zweite Leiterbahn verbindet das dritte leitende Pad elektrisch mit dem vierten leitenden Pad.
  • Separat oder in Kombination umfasst die erste Leiterbahn einen länglichen Bereich, der sich in einer ersten Richtung erstreckt, die zweite Leiterbahn umfasst einen länglichen Bereich, der sich in einer zweiten Richtung erstreckt, und die erste und die zweite Richtung sind relativ zueinander abgewinkelt.
  • Separat oder in Kombination bedeckt eine Schutzschicht die erste Leiterbahn und die Schutzschicht umfasst ein elektrisch isolierendes Material, das sich von der laseraktivierbaren Vergussmasse unterscheidet.
  • Separat oder in Kombination umfasst die gehäuste Halbleitervorrichtung ferner ein Chippad und eine Vielzahl von elektrisch leitenden Leitern, die sich vom Chippad weg erstrecken, wobei der erste und der zweite Halbleiterchip auf seitlich benachbarten Bereichen des Chippads montiert sind und die obere Oberfläche des Verkapselungskörpers dem Chippad gegenüberliegt.
  • Separat oder in Kombination sind der erste und der zweite Halbleiterchip seitlich voneinander durch einen Spalt getrennt, ein erster Teil des Verkapselungskörpers füllt den Spalt aus, und die erste Leiterbahn ist auf dem ersten Teil des Verkapselungskörpers gebildet.
  • Ein Verfahren zur Bildung einer gehäusten Halbleitervorrichtung wird offengelegt. Gemäß einer Ausführungsform des Verfahrens wird ein erster Halbleiterchip, der eine Hauptoberfläche mit einem ersten leitenden Pad umfasst, bereitgestellt, ein zweiter Halbleiterchip, der eine Hauptoberfläche mit einem zweiten leitenden Pad umfasst, wird bereitgestellt, der erste und der zweite Halbleiterchip werden so eingekapselt, dass der zweite Halbleiterchip seitlich neben dem ersten Halbleiterchip angeordnet ist und so, dass die Hauptoberflächen des ersten und des zweiten Halbleiterchips jeweils einer oberen Oberfläche des Verkapselungskörpers zugewandt sind, und es wird eine erste Leiterbahn in der oberen Oberfläche des Verkapselungskörpers gebildet, die das erste leitende Pad mit dem zweiten leitenden Pad elektrisch verbindet. Der Verkapselungskörper enthält eine laseraktivierbare Vergussmasse. Die erste Leiterbahn wird in einem ersten laseraktivierten Bereich der laseraktivierbaren Vergussmasse gebildet.
  • Separat oder in Kombination umfasst das Bilden der ersten Leiterbahn das Richten eines Lasers auf die laseraktivierbare Vergussmasse, wodurch der erste laseraktivierte Bereich gebildet wird, und die Durchführung eines Plattierungsverfahrens, das leitendes Material im ersten laseraktivierten Bereich bildet.
  • Separat oder in Kombination ist das Plattierungsverfahren ein stromloses Flüssigplattierungsverfahren.
  • Separat oder in Kombination umfasst das Verfahren ferner das Bereitstellen einer ersten vertikalen Verbindungsstruktur auf dem ersten leitenden Pad vor dem Einkapseln, das Bereitstellen einer zweiten vertikalen Verbindungsstruktur auf dem zweiten leitenden Pad vor dem Einkapseln, wobei das Einkapseln das erste und das zweite leitende Pad mit Material des Verkapselungskörpers bedeckt und nach dem Einkapseln die äußeren Enden der ersten und der zweiten vertikalen Verbindungsstruktur an der oberen Oberfläche des Verkapselungskörpers freiliegen.
  • Separat oder in Kombination umfasst das Einkapseln des ersten und zweiten Halbleiterchips das vollständige Bedecken der ersten vertikalen Verbindungsstruktur mit Material des Verkapselungskörpers, und das Verfahren umfasst ferner die Durchführung eines Dünnungsprozesses nach dem Einkapseln, und der Dünnungsprozess entfernt Material von der oberen Oberfläche des Verkapselungskörpers, bis die äußeren Enden der ersten und zweiten vertikalen Verbindungsstrukturen vom Verkapselungskörper freigelegt sind.
  • Separat oder in Kombination umfasst das Einkapseln des ersten und zweiten Halbleiterchips ein Spritzgussverfahren, und das Spritzgussverfahren umfasst die Verwendung eines Spritzgusshohlraums, der so dimensioniert ist, dass die Hauptoberflächen des ersten und zweiten Halbleiterchips mit verflüssigtem Vergussmaterial bedeckt werden, während die äußeren Enden der ersten und zweiten vertikalen Verbindungsstrukturen aus dem verflüssigten Vergussmaterial freigelegt sind.
  • Separat oder in Kombination wird die erste Leiterbahn so ausgebildet, dass sie direkt mit den äußeren Enden der ersten und zweiten vertikalen Verbindungsstrukturen verbunden ist.
  • Separat oder in Kombination umfasst das Verfahren ferner das Bilden einer Schutzschicht, die die erste Leiterbahn bedeckt, und die Schutzschicht umfasst ein elektrisch isolierendes Material, das sich von der laseraktivierbaren Vergussmasse unterscheidet.
  • Separat oder in Kombination umfasst das Verfahren ferner das Bereitstellen eines Chippads mit einer Vielzahl von elektrisch leitenden Leitern, die sich von dem Chippad weg erstrecken, das Anbringen einer unteren Oberfläche des ersten Halbleiterchips, die der Hauptoberfläche des ersten Halbleiterchips gegenüberliegt, an einem ersten lateralen Bereich des Chippads, das Anbringen einer unteren Oberfläche des zweiten Halbleiterchips, die der Hauptoberfläche des zweiten Halbleiterchips gegenüberliegt, an einem zweiten lateralen Bereich des Chippads, der lateral an den ersten lateralen Bereich angrenzt, und die obere Oberfläche des Verkapselungskörpers liegt dem Chippad gegenüber.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile erkennen, wenn er die folgende detaillierte Beschreibung liest und die beigefügten Zeichnungen betrachtet.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgerecht zueinander. Gleiche Referenznummern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung detailliert beschrieben.
    • 1, die die 1A und 1B enthält, veranschaulicht die ersten Schritte einer Methode zur Herstellung eines gehäusten Halbleiterbauelements. 1A veranschaulicht die Bereitstellung eines Trägers, und 1B zeigt die Montage eines ersten und zweiten Halbleiterchips auf einer Chipbefestigungsfläche des Trägers.
    • 2 zeigt die Bereitstellung vertikaler Verbindungsstrukturen auf leitenden Bondpads des ersten und zweiten Halbleiterchips.
    • 3, die die 3A und 3B enthält, veranschaulicht verschiedene Ausführungsformen eines erhöhten leitenden Leiters, der auf den leitenden Bondpads angebracht sein kann. 3A zeigt eine Stud-Bump-Konfiguration und 3B eine Metallsäulen-Konfiguration.
    • 4 zeigt die Bildung eines Verkapselungskörpers, der die Halbleiterchips einkapselt und die äußeren Enden der vertikalen Verbindungsstrukturen an einer oberen Oberfläche freilegt.
    • 5 zeigt die Durchführung eines Laseraktivierungsprozesses, der laseraktivierte Bereiche in der oberen Oberfläche des Verkapselungskörpers bildet.
    • 6 zeigt die Durchführung eines Plattierungsprozesses, der Leiterbahnen in den laseraktivierten Bereichen des Verkapselungskörpers bildet.
    • 7 zeigt die Bildung einer Schutzschicht auf Leiterbahnen, die in den laseraktivierten Bereichen des Verkapselungskörpers gebildet sind.
  • DETAILLIERTE BESCHREIBUNG
  • Die hier beschriebenen Ausführungsformen zeigen ein Halbleitergehäuse mit einer Verdrahtungsschicht, die in einer oberen Oberfläche des Verkapselungskörpers gebildet ist. In einer Ausführungsform wird die Verdrahtungsschicht auf der oberen Oberfläche verwendet, um zwei oder mehr verkapselte Halbleiterchips elektrisch miteinander zu verbinden. Die Verdrahtungsschicht auf der oberen Oberfläche kann durch Leiterbahnen bereitgestellt werden, die durch eine Laserstrukturierungstechnik gebildet sind. Nach dieser Technik enthält der Verkapselungskörper eine laseraktivierbare Vergussmasse. Ein Laserstrahl wird auf die laseraktivierbare Vergussmasse gerichtet, wodurch laseraktivierte Bereiche entlang definierter Bahnen gebildet werden. Diese laseraktivierten Bereiche stellen einen Keim für einen nachfolgenden Plattierungsprozess dar, der Leiterbahnen auf dem Verkapselungskörper bildet. Diese Leiterbahnen können in Kombination mit erhöhten leitenden Verbindungen, z.B. Höckern, Säulen usw., verwendet werden, um vollständige elektrische Verbindungen zwischen den Bondpads von verkapselten Halbleiterchips herzustellen. Zusätzlich bietet die hier beschriebene Verdrahtungsschicht auf der oberen Oberfläche aufgrund der hohen Auflösung und geometrischen Flexibilität der Laserstrukturierungstechnik eine hohe Verbindungsdichte, die mit bestehenden Verbindungstechniken kombiniert werden kann, um die Verbindungsanforderungen moderner Halbleiterbauelemente zu erfüllen. Zusätzlich können die Leiterbahnen vorteilhaft verwendet werden, um eine logische Verbindung zwischen zwei Chips mit niedrigeren Strom-/Spannungssignalen herzustellen, während hohe Strom-/Spannungssignale, z.B. Leistungssignale, durch dickere Leiter des gehäusten Bauelements verteilt werden können.
  • Unter Bezugnahme auf 1 ist eine Trägerstruktur 100 entsprechend einer Ausführungsform dargestellt. In dieser Ausführungsform wird die Trägerstruktur 100 durch einen Leiterrahmen bereitgestellt, wobei der Leiterrahmen ein zentral angeordnetes Chippad 102 und eine Vielzahl (d.h. zwei oder mehr) elektrisch leitender Leiter 104 enthält, die sich von dem Chippad 102 weg erstrecken. Der Chippad 102 enthält eine planare Chipbefestigungsfläche 106, die die Anbringung eines oder mehrerer Halbleiterchips darauf erlaubt. Laut einer Ausführungsform ist das Chippad 102 integral mit einigen der Leiter 104 verbunden und bietet somit einen Anschlusspunkt für einen Anschluss eines Halbleiterchips. Im Allgemeinen kann die Trägerstruktur 100 leitende Metalle wie Kupfer, Aluminium usw. und deren Legierungen enthalten.
  • Gemäß 2 werden der erste und zweite Halbleiterchip 108, 110 auf der Trägerstruktur 100 bereitgestellt. Im Allgemeinen können der erste und der zweite Halbleiterchip 108, 110 eine Vielzahl von Bauelementkonfigurationen aufweisen. Zu diesen Bauelementkonfigurationen gehören diskrete Bauelementkonfigurationen, wie z.B. HEMT (High Electron Mobility Transistor)-Bauelemente, Dioden, Thyristoren usw. Diese Bauelementkonfigurationen umfassen auch integrierte Bauelementkonfigurationen, wie z.B. Controller, Verstärker usw. Diese Bauelementkonfigurationen können vertikale Bauelemente, d.h. Bauelemente, die in einer Richtung senkrecht zur Haupt- und Rückseite des Chips leiten, und laterale Bauelemente, d.h. Bauelemente, die in einer Richtung parallel zur Hauptoberfläche des Chips leiten, umfassen.
  • Der erste und der zweite Halbleiterchip 108, 110 haben jeweils eine Hauptoberfläche 112, eine der Hauptoberfläche 112 gegenüberliegende Rückfläche 114 (siehe 7) und äußere Randseiten 116, die sich zwischen der Haupt- und Rückfläche 112, 114 erstrecken. Die Hauptoberfläche 112 des ersten Halbleiterchips 108 enthält ein erstes elektrisch leitendes Bondpad 118. Die Hauptoberfläche 112 des zweiten Halbleiterchips 110 enthält ein zweites elektrisch leitendes Bondpad 120. In der dargestellten Ausführungsform enthält die Hauptoberfläche 112 des ersten Halbleiterchips 108 zusätzlich ein drittes elektrisch leitendes Bondpad 122 und die Hauptoberfläche 112 des zweiten Halbleiterchips 110 zusätzlich ein viertes elektrisch leitendes Bondpad 124. Diese Bondpads bieten Anschlussverbindungen (z.B. Gate, Source, Emitter, Kollektor, logische Anschlüsse usw.) für die in den ersten und zweiten Halbleiterchips 108, 110 eingebauten Bauelemente. Allgemeiner gesagt, die Anzahl, Größe und Konfiguration der Bondpads kann variieren. Optional können die Rückseiten 114 des ersten und/oder zweiten Halbleiterchips 108, 110 ähnlich konfigurierte Bondpads enthalten, die Anschlussverbindungen für das jeweilige Bauelement bereitstellen.
  • Der zweite Halbleiterchip 110 ist seitlich neben dem ersten Halbleiterchip 108 angeordnet. Das bedeutet, dass die äußere Randseite 116 des zweiten Halbleiterchips 110 der äußeren Randseite 116 des ersten Halbleiterchips 108 gegenüberliegt. Der erste und der zweite Halbleiterchip 108, 110 liegen also in lateraler Richtung nebeneinander. Die laterale Richtung bezieht sich auf eine Richtung, die parallel zur Haupt- und Rückfläche 112, 114 des Halbleiterchips 108, 110 verläuft. Wie gezeigt, sind der erste und der zweite Halbleiterchip 108, 110 seitlich durch einen Spalt voneinander getrennt. In anderen Konfigurationen können der erste und der zweite Halbleiterchip 108, 110 bündig oder nahezu bündig aneinander liegen.
  • Der erste und der zweite Halbleiterchip 108, 110 sind auf seitlich benachbarten Bereichen der Chipbefestigungsfläche 106 montiert. In dieser Konfiguration ist die Rückfläche 114 des ersten Halbleiterchips 108 einem ersten Bereich der Chipbefestigungsfläche 106 zugewandt und an diesem direkt befestigt, und die Rückfläche 114 des zweiten Halbleiterchips 110 ist einem zweiten Bereich der Chipbefestigungsfläche 106 zugewandt, der seitlich vom ersten Bereich beabstandet ist, und ist direkt an diesem befestigt. Die Rückseiten 114 jedes Halbleiterchips 108, 110 können direkt mit einem Klebstoff, z.B. Lot, Leitkleber usw., an den Träger angebracht sein.
  • Gemäß 2 sind auf den leitenden Pads des ersten und zweiten Halbleiterchips 108, 110 vertikale Verbindungsstrukturen 126 bereitgestellt. Diese vertikalen Verbindungsstrukturen 126 erstrecken sich vertikal über die Hauptoberflächen 112 des ersten und zweiten Halbleiterchips 108, 110 und stellen somit eine oberste Kontaktoberfläche der montierten Halbleiterchips 108, 110 dar. Verschiedene Beispiele für diese vertikalen Verbindungsstrukturen sind in 3 genauer dargestellt. Die vertikalen Verbindungsstrukturen 126 können nach der Anbringung der Halbleiterchips 108, 110 auf dem Chippad 102 an den Bondpads angebracht werden. Alternativ können die vertikalen Verbindungsstrukturen 126 auf den Bondpads vor der Anbringung der Halbleiterchips 108, 110 auf dem Chippad 102 angebracht werden. Vor dem unten beschriebenen Verkapselungsschritt können elektrische Verbindungen (nicht abgebildet) zwischen den Leitern 104 und den beiden Halbleiterchips 108, 110 mit bekannten Techniken, wie z.B. Drahtbonden, hergestellt werden.
  • Gemäß 3A kann die vertikale Verbindungsstruktur 126 als Stud-Bump konfiguriert sein. Diese Stud-Bumps bestehen aus einem elektrisch leitenden Material, z.B. Kupfer, Gold, Aluminium, Nickel usw., und deren Legierungen. Diese Strukturen werden durch Ablagerung kleiner Tropfen von verflüssigtem Metall auf den Bondpads gebildet. Wie gezeigt, enthalten die vertikalen Verbindungsstrukturen 126 eine Anzahl von Bumps (Kugeln), die aufeinander abgelagert werden.
  • Gemäß 3B kann die vertikale Verbindungsstruktur 126 als eine Metallsäule konfiguriert sein. Diese Metallsäulen bestehen aus einem elektrisch leitenden Metall, z.B. Kupfer, Gold, Aluminium, Nickel usw., und deren Legierungen.
  • Allgemeiner ausgedrückt, können die vertikalen Verbindungsstrukturen 126 durch jede leitende Struktur bereitgestellt werden, die an Bondpads angebracht sein kann, um eine vertikale Ausdehnung über die Hauptoberfläche 112 des Halbleiterchips hinaus zu ermöglichen.
  • Die vertikalen Verbindungsstrukturen 126, die auf den Bondpads 118, 122 des ersten Halbleiterchips 108 vorgesehen sind, können jede der oben beschriebenen Konfigurationen haben. Ebenso können die vertikalen Verbindungsstrukturen 126, die auf den Bondpads 120, 124 des zweiten Halbleiterchips 120 vorgesehen sind, jede der oben beschriebenen Konfigurationen haben und eine andere Konfiguration als die des ersten Halbleiterchips 108 aufweisen.
  • Unter Bezugnahme auf 4 wird ein elektrisch isolierender Verkapselungskörper 128 gebildet. Der Verkapselungskörper 128 ist eine elektrisch isolierende Struktur, die die Halbleiterchips und die zugehörigen elektrischen Verbindungen, z.B. Drahtverbindungen (nicht abgebildet) zwischen den Halbleiterchips 108, 110 und den Leitern 104 versiegelt und schützt. Zum Beispiel kann der Verkapselungskörper 128 eine Vielzahl von elektrisch isolierenden Materialien wie Keramik, Epoxidmaterialien und duroplastischen Kunststoffen, um nur einige zu nennen, enthalten. Zumindest ein Teil des elektrisch isolierenden Verkapselungskörpers 128 enthält eine laseraktivierbare Vergussmasse. Wie hier verwendet, bezieht sich eine „laseraktivierbare Vergussmasse“ auf eine Vergussmasse, die mindestens ein Additiv enthält, z.B. in Form eines organischen Metallkomplexes, der durch eine durch einen fokussierten Laserstrahl induzierte physio-chemische Reaktion aktiviert wird. Zusätzlich zu dem Additiv enthält eine „laseraktivierbare Vergussmasse“ ein Polymermaterial als Grundmaterial. Beispiele für diese Polymere sind duroplastische Polymere auf Harzbasis, ABS (Acrylnitril-Butadien-Styrol), PC/ABS (Polycarbonat/Acrylnitril-Butadien-Styrol), PC (Polycarbonat), PA/PPA (Polyimid/Polyphthalamid), PBT (Polybutylenterephthalat), COP (zyklisches Olefinpolymer), PPE (Polyphenylether), LCP (flüssigkristallines Polymer), PEI (Polyethylenimin oder Polyaziridin), PEEK (Polyetheretherketon), PPS (Polyphenylensulfid) usw.
  • Der Verkapselungskörper 128 kann mit einer Vielzahl bekannter Techniken wie Spritzguss, Spritzpressen, Formpressen usw. geformt werden. Das Material des Verkapselungskörpers 128 wird so geformt, dass es die Halbleiterchips 108, 110 und die zugehörigen elektrischen Verbindungen zwischen den Halbleiterchips 108, 110 und den Leiter 104 vollständig verkapselt, d.h. abdeckt und umgibt. Falls die Halbleiterchips 108, 110 durch einen seitlichen Spalt voneinander getrennt sind (z.B. wie in 2 dargestellt), kann der Verkapselungskörper 128 so geformt sein, dass er diesen Spalt vollständig ausfüllt.
  • Der Verkapselungskörper 128 umfasst eine obere Oberfläche 130. Der Verkapselungskörper 128 ist so geformt, dass die Hauptoberflächen 112 des ersten und zweiten Halbleiterchips 108, 110 vollständig mit Verkapselungsmaterial bedeckt sind. Anders ausgedrückt: Zwischen den Hauptoberflächen 112 des ersten und zweiten Halbleiterchips 108, 110 und der oberen Oberfläche 130 des Verkapselungskörpers 128 ist eine Dicke von Verkapselungsmaterial vorgesehen. Daher sind die Hauptoberflächen 112 des ersten und zweiten Halbleiterchips 108, 110 (nicht in 4 dargestellt) der oberen Oberfläche 130 des Verkapselungskörpers 128 zugewandt.
  • Der Verkapselungskörper 128 ist so geformt, dass die äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 an der oberen Oberfläche 130 des Verkapselungskörpers 128 vom Verkapselungsmaterial freigelegt sind. Dies bedeutet, dass das leitende Material der vertikalen Verbindungsstrukturen 126 an der oberen Oberfläche 130 des Verkapselungskörpers 128 physisch zugänglich ist.
  • Eine Technik, um den Verkapselungskörper 128 so zu formen, dass die äu-ßeren Enden 132 der vertikalen Verbindungsstrukturen 126 an der obere Oberfläche 130 des Verkapselungskörpers 128 freiliegen, ist die folgende: In einigen Ausführungsformen wird der Verkapselungskörper 128 zunächst so geformt, dass die vertikalen Verbindungsstrukturen 126 vollständig mit Verkapselungsmaterial bedeckt sind. Das heißt, die Dicke des Verkapselungskörpers 128 zwischen den Hauptflächen 112 der Halbleiterchips 108, 110 und der oberen Oberfläche 130 wird so gewählt, dass sie größer als die Höhe der vertikalen Verbindungsstrukturen 126 ist. Anschließend wird ein Dünnungsprozess durchgeführt, um Verkapselungsmaterial an der oberen Oberfläche 130 zu entfernen, bis die äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 vom Verkapselungskörper 128 freigelegt sind. Diese Dünnung kann mit bekannten Planarisierungstechniken, z.B. Polieren, Schleifen, Ätzen usw., durchgeführt werden. In einem anderen Beispiel kann das Verkapselungsmaterial mit einem Laser entfernt werden. Diese Laserdünnungstechnik kann auch den unten näher beschriebenen Laseraktivierungsprozess ermöglichen.
  • Eine weitere Technik zur Formung des Verkapselungskörpers 128, bei der die äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 an der obere Oberfläche 130 des Verkapselungskörpers 128 freigelegt werden, ist wie folgt: Der Prozess zur Bildung des Verkapselungskörpers 128 wird so gesteuert, dass der fertige Verkapselungskörper 128 die äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 freilegt. Anders ausgedrückt: Die Dicke des Verkapselungsmaterials zwischen den Hauptflächen 112 der Halbleiterchips 108, 110 und der oberen Oberfläche 130 des Verkapselungskörpers 128 wird so gewählt, dass sie kleiner als die Höhe der vertikalen Verbindungsstrukturen 126 über den Bondpads ist. In einem Beispiel dieser Technik wird der Verkapselungskörper 128 durch einen Spritzgussprozess gebildet, der einen Einspritzhohlraum verwendet, der so dimensioniert ist, dass er die Hauptoberflächen des ersten und zweiten Halbleiterchips 108, 110 mit verflüssigter Vergussmasse bedeckt, ohne die äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 zu bedecken. Nach der Durchführung dieses ersten Spritzgussverfahrens können weitere Verarbeitungsschritte durchgeführt werden. Diese Schritte können Reinigungsschritte, Planarisierungsschritte zur Planarisierung der freiliegenden äußeren Enden 132 der vertikalen Verbindungsstrukturen 126 und/oder weitere Vergussschritte zur Bildung zusätzlicher Teile des Verkapselungskörpers 128 umfassen.
  • Gemäß 5 wird auf der oberen Oberfläche 130 des Vergusskörpers 128 ein Laseraktivierungsprozess durchgeführt. Der Laseraktivierungsprozess umfasst das Richten eines Laserstrahls auf die laseraktivierbare Vergussmasse, die sich auf der oberen Oberfläche 130 des Verkapselungskörpers 128 befindet. Die Energie des Laserstrahls erzeugt laseraktivierte Bereiche 134 im Verkapselungskörper 128. Wie hier verwendet, bezieht sich ein „laseraktivierter Bereich“ auf einen Bereich der laseraktivierbaren Vergussmasse, der mit einem Laserstrahl so reagiert hat, dass organische Metallkomplexe an der Oberfläche der laseraktivierbaren Vergussmasse vorhanden sind und als Kerne für den Metallbeschichtungsprozess fungieren können, Beispiele hierfür sind im Folgenden näher beschrieben. Im Gegensatz dazu weisen die Teile der laseraktivierbaren Vergussmasse, die nicht dem Laserstrahl ausgesetzt sind, keine freiliegenden Metallkomplexe auf, die während eines Metallplattierungsprozesses als Keime wirken können.
  • Gemäß 6 wird ein Plattierungsprozess auf dem Halbleiterbauelement durchgeführt. Der Plattierungsprozess bildet leitendes Material in den laseraktivierten Bereichen 134 der Vergussmasse, ohne das leitende Material in inaktivierten Bereichen der laseraktivierbaren Vergussmasse wesentlich zu bilden. Dies bedeutet, dass der Großteil des durch den Plattierungsprozess gebildeten Metalls (z.B. mehr als 95%, 99% usw.) in den laseraktivierten Bereichen 134 gebildet wird. Darüber hinaus bildet das in den laseraktivierten Bereichen 134 gebildete leitende Material eine definierte Leiterbahn, die in der Lage ist, einen elektrischen Strom zu führen.
  • Im Allgemeinen kann der Plattierungsprozess jeder Metallplattierungsprozess sein, der ein Keimmetall als Grundlage für die Abscheidung von Metall darauf verwendet. Bei dieser Technik wird das Halbleiterbauelement in ein chemisches Bad getaucht, das Metallionen (z.B. Cu+-lonen, Ni+-lonen, Ag+-lonen usw.) enthält, die mit den organischen Metallkomplexen in den später aktivierten Bereichen reagieren und so eine vollständige Schicht des Elements aus dem chemischen Bad bilden. Der Plattierungsprozess kann mit einem Reinigungsschritt zur Entfernung von Laserablagerungen beginnen und kann von einer additiven Anreicherung des plattierten Metalls im chemischen Bad gefolgt sein. Optional können zusätzliche Metallbeschichtungen, z.B. Beschichtungen, die Ni, Au, Sn, Sn/Pb, Ag, Ag/Pd usw. enthalten, nach dem Plattierungsprozess auf das abgeschiedene Metall aufgetragen werden.
  • Als Ergebnis der oben beschriebenen Laseraktivierung und der Plattierungsschritte wird in den laseraktivierten Bereichen 134 des laseraktivierbaren Formverbundes eine Anzahl von Leiterbahnen 136 gebildet. Diese Leiterbahnen 136 können verwendet werden, um elektrische Verbindungen zwischen den Anschlüssen von Halbleiterchips herzustellen, die in den Verkapselungskörper 128 eingekapselt sind. Wie gezeigt, sind die Leiterbahnen 136 so ausgebildet, dass sie sich über den Teil des Verkapselungsmaterials erstrecken, der die Lücke zwischen dem ersten und zweiten Halbleiterchip 108, 110 ausfüllt, und somit einen seitlichen elektrischen Verbindungsmechanismus bieten. Allgemeiner gesagt, diese Leiterbahnen 136 können an jeder Stelle des Verkapselungskörpers 128, der eine laseraktivierbare Vergussmasse enthält, gebildet sein.
  • Gemäß einer Ausführungsform verbindet eine erste 138 der Leiterbahnen 136 das erste leitende Pad 118 des ersten Halbleiterchips 108 (in 2 dargestellt) elektrisch mit dem zweiten leitenden Pad 120 des zweiten Halbleiterchips 110 (in 2 dargestellt). In diesem Fall bildet die erste 138 der Leiterbahnen 136 eine elektrische Verbindung zwischen einer ersten 142 der vertikalen Verbindungsstrukturen 126, die auf dem ersten leitenden Pad 118 angeordnet ist, und einer zweiten 144 der vertikalen Verbindungsstrukturen 126, die auf dem zweiten leitenden Pad 120 angeordnet ist. In ähnlicher Weise bildet eine zweite 140 der Leiterbahnen 136 eine elektrische Verbindung zwischen einer dritten 146 der vertikalen Verbindungsstrukturen 126, die auf dem dritten leitenden Pad 122 (in 2 dargestellt) angeordnet ist, und einer vierten 148 der vertikalen Verbindungsstrukturen 126, die auf dem vierten leitenden Pad 124 (in 2 dargestellt) angeordnet ist. In der dargestellten Ausführungsform bilden diese Leiterbahnen 136 eine vollständige elektrische Verbindung zwischen den freiliegenden äußeren Enden 132 von zwei vertikalen Verbindungsstrukturen 126. Alternativ können andere leitende Strukturen (z.B. Bonddrähte, Clips, Via-Strukturen usw.) Teil einer elektrischen Verbindung zwischen den freiliegenden äußeren Enden 132 zweier vertikaler Verbindungsstrukturen 126 sein.
  • Allgemeiner gesagt, kann eine beliebige Anzahl der Leiterbahnen 136 in der oberen Oberfläche 130 des Verkapselungskörpers 128 gebildet sein, um elektrische Verbindungen zwischen zwei oder mehr Halbleiterchips, die im Verkapselungskörper 128 eingekapselt sind, herzustellen. Diese Leiterbahnen 136 können getrennte elektrische Knoten bilden, z.B. im Falle der ersten und zweiten 138, 140 der Leiterbahnen 136 wie oben beschrieben, oder Teil eines einzelnen elektrischen Knotens sein, z.B. für eine erhöhte Stromtragfähigkeit.
  • Die hier beschriebene Laserstrukturierungstechnik ermöglicht es vorteilhafterweise, die Leiterbahnen 136 als Strukturen mit geringer Breite und/oder engem Rastermaß auszubilden. Da die Geometrie der Leiterbahnen 136 mit der Breite eines Laserstrahls korreliert ist, können diese Strukturen mit hoher Auflösung gebildet werden. Darüber hinaus bietet die Lasertechnik eine hohe Flexibilität hinsichtlich der Geometrie der Leiterbahnen 136. Anders ausgedrückt: Im Vergleich zu herkömmlichen Metallisierungstechniken sind keine restriktiven Grundregeln erforderlich. Zur Veranschaulichung dieser Fähigkeit enthält die erste 138 der Leiterbahnen 136 in der abgebildeten Ausführung einen ersten länglichen Bereich 150, der sich in eine erste Richtung erstreckt, und die zweite 140 der Leiterbahnen 136 einen zweiten länglichen Bereich 152, der sich in eine zweite Richtung erstreckt, die relativ zur ersten Richtung abgewinkelt ist. Das heißt, der erste und der zweite längliche Bereich 150, 152 sind nicht parallel zueinander ausgerichtet, z.B. etwa senkrecht. Allgemeiner gesagt, die durch die Laserstrukturierungstechnik gebildeten Leiterbahnen 136 können unter verschiedenen Winkeln, z.B. schräg, spitz usw., zueinander ausgerichtet sein. Außerdem können verschiedene Leiterbahnen 136 unterschiedliche Breiten, Längen usw. haben. Darüber hinaus können die Leiterbahnen 136, wie gezeigt, in verschiedenen Ebenen verlaufen. Die in 5 gezeigten Leiterbahnen 136 umfassen beispielsweise geneigte Bereiche, die sich von vertieften Abschnitten über den Halbleiterchips bis zu dem Teil des Verkapselungsmaterials erstrecken, der die Lücke zwischen den Halbleiterchips ausfüllt. Es ist vorteilhaft, dass jede dieser Strukturen ohne die Verwendung von teuren Masken gebildet werden kann.
  • In 7 ist zu sehen, dass nach der Bildung der Leiterbahnen 136 auf die oben beschriebene Weise eine optionale Schutzschicht 154 gebildet werden kann, um einige oder alle Leiterbahnen 136 abzudecken. Die Schutzschicht 154 kann eine Beschädigung der Leiterbahnen 136 z.B. durch Feuchtigkeit, Partikel, physische Handhabung der Vorrichtung usw. verhindern. Die Schutzschicht 154 kann aus einem elektrisch isolierenden Material gebildet sein, das sich von dem Material der laseraktivierbaren Vergussmasse unterscheidet. Beispiele für diese Materialien sind Kunststoffe auf Epoxidbasis und Materialien auf Diamantbasis, um nur einige zu nennen.
  • Während in den abgebildeten Ausführungsformen ein bestimmtes Lead-Frame-Gehäuse verwendet wird, sind die hier beschriebenen Laserverbindungstechniken allgemeiner auf eine Vielzahl von Gehäusetypen anwendbar. Zu diesen Gehäusetypen gehören flache Gehäuse, Gehäuse mit herausstehenden Leitern, Gehäuse ohne herausstehende Leiter und oberflächenmontierbare Gehäuse, um nur einige zu nennen. In jedem dieser Beispiele kann eine laseraktivierbare Vergussmasse ganz oder teilweise als Verkapselungsmaterial verwendet und gemäß den hier beschriebenen Techniken strukturiert werden.
  • Die „obere Oberfläche“ des Verkapselungskörpers, wie hier beschrieben, bezieht sich auf eine Oberfläche des Verkapselungskörpers, die über einem oder mehreren Halbleiterchips angeordnet ist, sodass die oberen Oberflächen des bedeckten Halbleiterchips der oberen Oberfläche des Verkapselungskörpers gegenüberliegen. Die „obere Oberfläche“ des Verkapselungskörpers ist nicht unbedingt eine äußere, exponierte Oberfläche des gehäusten Bauteils. Zum Beispiel ist, wie in der Ausführungsform von 7 gezeigt, die obere Oberfläche 130 des Verkapselungskörpers mit einer Schutzschicht bedeckt. Zusätzlich oder alternativ dazu können zusätzliche Schichten aus Verkapselungsmaterial über mindestens einem Teil der „oberen Oberfläche“ eines Verkapselungskörpers gebildet sein, sodass die hier beschriebenen Leiterbahnen 136 in das Verkapselungsmaterial eingebettet sind.
  • Die Begriffe „elektrisch verbunden“, „direkt elektrisch verbunden“ und dergleichen beschreiben eine dauerhafte niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • In der hier verwendeten Form sind die Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular umfassen, sofern der Kontext nicht eindeutig etwas anderes angibt.
  • Obwohl hier spezifische Ausführungsformen illustriert und beschrieben wurden, wird es der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen die spezifischen Ausführungsformen ersetzen können, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Ausführungsformen abdecken.

Claims (18)

  1. Gehäuste Halbleitervorrichtung, umfassend: einen elektrisch isolierenden Verkapselungskörper (128) mit einer oberen Oberfläche (130); einen ersten Halbleiterchip (108), der innerhalb des Verkapselungskörpers (128) eingekapselt ist, wobei der erste Halbleiterchip (108) eine Hauptoberfläche (112) mit einem ersten leitenden Pad (118) aufweist, das der oberen Oberfläche (130) des Verkapselungskörpers (128) zugewandt ist; einen zweiten Halbleiterchip (110), der innerhalb des Verkapselungskörpers (128) eingekapselt ist und seitlich neben dem ersten Halbleiterchip (108) angeordnet ist, wobei der zweite Halbleiterchip (110) eine Hauptoberfläche (112) mit einem zweiten leitenden Pad (120) aufweist, das der oberen Oberfläche (130) des Verkapselungskörpers (128) zugewandt ist; eine erste Leiterbahn (138), die in der oberen Oberfläche (130) des Verkapselungskörpers (128) ausgebildet ist und das erste leitende Pad (118) mit dem zweiten leitenden Pad (120) elektrisch verbindet, wobei der Verkapselungskörper (128) eine laseraktivierbare Vergussmasse umfasst; wobei die erste Leiterbahn (138) in einem ersten laseraktivierten Bereich (134) der laseraktivierbaren Vergussmasse ausgebildet ist; eine erste vertikale Verbindungsstruktur (126), die auf dem ersten leitenden Pad (118) angeordnet ist; und eine zweite vertikale Verbindungsstruktur (126), die auf dem zweiten leitenden Pad (120) angeordnet ist, wobei die ersten und zweiten leitenden Pads (118, 120) mit Material des Verkapselungskörpers (128) bedeckt sind, und wobei die ersten und zweiten vertikalen Verbindungsstrukturen (126) jeweils äu-ßere Enden (132) aufweisen, die an der oberen Oberfläche (130) vom Verkapselungskörper (128) freiliegen.
  2. Gehäuste Halbleitervorrichtung nach Anspruch 1, wobei die erste Leiterbahn (138) direkt mit den äußeren Enden (132) der ersten und zweiten vertikalen Verbindungsstrukturen (126) verbunden ist.
  3. Gehäuste Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die erste vertikale Verbindungsstruktur (126) ein Stud-Bump ist, der an dem ersten leitenden Pad (118) befestigt ist.
  4. Gehäuste Halbleitervorrichtung nach Anspruch 3, bei der die zweite vertikale Verbindungsstruktur (126) eine Metallsäule ist, die an dem ersten leitenden Pad (118) befestigt ist.
  5. Gehäuste Halbleitervorrichtung nach Anspruch 1, die ferner eine zweite Leiterbahn aufweist (140), die in der oberen Oberfläche (130) des Verkapselungskörpers (128) gebildet ist, wobei die zweite Leiterbahn (140) in einem zweiten laseraktivierten Bereich (134) der laseraktivierbaren Vergussmasse gebildet ist.
  6. Gehäuste Halbleitervorrichtung nach Anspruch 5, wobei die Hauptoberfläche (112) des ersten Halbleiterchips (108) ein drittes leitendes Pad (122) umfasst, wobei die Hauptoberfläche (112) des zweiten Halbleiterchips (110) ein viertes leitendes Pad (124) umfasst, und wobei die zweite Leiterbahn (140) das dritte leitende Pad (122) mit dem vierten leitenden Pad (124) elektrisch verbindet.
  7. Gehäuste Halbleitervorrichtung nach Anspruch 6, wobei die erste Leiterbahn (138) einen länglichen Bereich (150) umfasst, der sich in einer ersten Richtung erstreckt, wobei die zweite Leiterbahn (140) einen länglichen Bereich (152) umfasst, der sich in einer zweiten Richtung erstreckt, die relativ zur ersten Richtung abgewinkelt ist, so dass der erste und zweite längliche Bereich (150, 152) zueinander eine nicht-parallele Ausrichtung aufweisen.
  8. Gehäuste Halbleitervorrichtung nach Anspruch 1, die ferner eine Schutzschicht (154) umfasst, die die erste Leiterbahn (138) bedeckt, wobei die Schutzschicht (154) ein elektrisch isolierendes Material umfasst, das sich von der laseraktivierbaren Vergussmasse unterscheidet.
  9. Gehäuste Halbleitervorrichtung nach Anspruch 1, die weiterhin ein Chippad (102) und eine Vielzahl von elektrisch leitenden Leitern (104) umfasst, die sich von dem Chippad (102) weg erstrecken, wobei mindestens einer der ersten und zweiten Halbleiterchips (108, 110) auf dem Chippad (102) angebracht ist und wobei die obere Oberfläche (130) des Verkapselungskörpers (128) dem Chippad (102) gegenüberliegt.
  10. Gehäuste Halbleitervorrichtung nach Anspruch 1, wobei der erste und der zweite Halbleiterchip (108, 110) seitlich voneinander durch eine Lücke getrennt sind, wobei ein erster Abschnitt des Verkapselungskörpers (128) die Lücke ausfüllt und wobei die erste Leiterbahn (138) auf dem ersten Abschnitt des Verkapselungskörpers (128) gebildet wird.
  11. Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung, das Verfahren umfassend: Bereitstellen eines ersten Halbleiterchips (108), der eine Hauptoberfläche (112) mit einem ersten leitenden Pad (118) umfasst; Bereitstellen eines zweiten Halbleiterchips (110), der eine Hauptoberfläche (112) mit einem zweiten leitenden Pad (120) umfasst; Einkapseln des ersten und des zweiten Halbleiterchips (108, 110), sodass der zweite Halbleiterchip (110) seitlich neben dem ersten Halbleiterchip (108) angeordnet ist und so, dass die Hauptoberflächen (112) des ersten und des zweiten Halbleiterchips (108, 110) jeweils einer oberen Oberfläche (130) des Verkapselungskörpers (128) gegenüberliegen; Bilden einer ersten Leiterbahn (138) in der oberen Oberfläche (130) des Verkapselungskörpers (128), die das erste leitende Pad (118) mit dem zweiten leitenden Pad (120) elektrisch verbindet; wobei der Verkapselungskörper (128) eine laseraktivierbare Vergussmasse umfasst; und wobei die erste Leiterbahn (138) in einem ersten laseraktivierten Bereich (134) der laseraktivierbaren Vergussmasse gebildet wird; Bereitstellen einer ersten vertikalen Verbindungsstruktur (126) auf dem ersten leitenden Pad (118) vor dem Einkapseln; und Bereitstellen einer zweiten vertikalen Verbindungsstruktur (126) auf dem zweiten leitenden Pad (120) vor dem Einkapseln, wobei das Einkapseln das erste und zweite leitende Pad (118, 120) mit Material des Verkapselungskörpers (128) bedeckt, und wobei nach dem Einkapseln die äußeren Enden (132) der ersten und zweiten vertikalen Verbindungsstrukturen (126) an der oberen Oberfläche (130) des Verkapselungskörpers (128) freigelegt sind.
  12. Verfahren nach Anspruch 11, wobei das Bilden der ersten Leiterbahn (138) umfasst: Richten eines Lasers auf die laseraktivierbare Vergussmasse, wodurch der erste laseraktivierte Bereich (134) gebildet wird; und Durchführung eines Plattierungsprozesses, der in dem ersten laseraktivierten Bereich (134) leitendes Material bildet.
  13. Verfahren nach Anspruch 12, wobei der Plattierungsprozess ein stromloser Flüssigplattierungsprozess ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Einkapseln des ersten und zweiten Halbleiterchips (108, 110) das vollständige Bedecken der ersten vertikalen Verbindungsstruktur (126) mit Material des Verkapselungskörpers (128) umfasst, und wobei das Verfahren ferner die Durchführung eines Dünnungsprozesses nach dem Einkapseln umfasst, und wobei der Dünnungsprozess Material von der oberen Oberfläche (130) des Verkapselungskörpers (128) entfernt, bis die äußeren Enden (132) der ersten und zweiten vertikalen Verbindungsstrukturen (126) von dem Verkapselungskörper (128) freigelegt sind.
  15. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Einkapseln des ersten und zweiten Halbleiterchips (108, 110) einen Spritzgussprozess umfasst, und wobei der Spritzgussprozess die Verwendung eines Spritzgusshohlraums umfasst, der so dimensioniert ist, dass er die Hauptoberflächen (112) des ersten und zweiten Halbleiterchips (108, 110) mit verflüssigtem Vergussmaterial bedeckt, während die äußeren Enden (132) der ersten und zweiten vertikalen Verbindungsstrukturen (126) von dem verflüssigten Vergussmaterial freigelegt werden.
  16. Verfahren nach einem der Ansprüche 11 bis 13, wobei die erste Leiterbahn (138) so ausgebildet wird, dass sie direkt mit den äußeren Enden (132) der ersten und zweiten vertikalen Verbindungsstrukturen (126) verbunden ist.
  17. Verfahren nach Anspruch 11, das ferner umfasst: Ausbilden einer Schutzschicht (154), die die erste Leiterbahn (138) bedeckt, wobei die Schutzschicht (154) ein elektrisch isolierendes Material umfasst, das sich von der laseraktivierbaren Vergussmasse unterscheidet.
  18. Verfahren nach Anspruch 11, ferner umfassend: Bereitstellen eines Chippads (102) mit einer Vielzahl von elektrisch leitenden Leitern (104), die sich von dem Chippad (102) weg erstrecken; Anbringen einer unteren Oberfläche des ersten Halbleiterchips (108), die der Hauptoberfläche (112) des ersten Halbleiterchips (108) gegenüberliegt, an einem ersten lateralen Bereich des Chippads (102); Anbringen einer unteren Oberfläche des zweiten Halbleiterchips (110), die der Hauptoberfläche (112) des zweiten Halbleiterchips (110) gegenüberliegt, an einem zweiten lateralen Bereich des Chippads (102), der lateral an den ersten lateralen Bereich angrenzt, wobei die obere Oberfläche (130) des Verkapselungskörpers (128) dem Chippad (102) gegenüberliegt.
DE102020108846.9A 2019-04-04 2020-03-31 Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung Active DE102020108846B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/375,479 US11133281B2 (en) 2019-04-04 2019-04-04 Chip to chip interconnect in encapsulant of molded semiconductor package
US16/375,479 2019-04-04

Publications (2)

Publication Number Publication Date
DE102020108846A1 DE102020108846A1 (de) 2020-10-08
DE102020108846B4 true DE102020108846B4 (de) 2023-04-27

Family

ID=72518425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020108846.9A Active DE102020108846B4 (de) 2019-04-04 2020-03-31 Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung

Country Status (3)

Country Link
US (2) US11133281B2 (de)
CN (1) CN111799232A (de)
DE (1) DE102020108846B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930958A (zh) 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20130307143A1 (en) 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
JPH0685161A (ja) 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
KR970010678B1 (ko) 1994-03-30 1997-06-30 엘지반도체 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
KR0134648B1 (ko) 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US5729433A (en) 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10242360A (ja) 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6534876B1 (en) 2000-06-30 2003-03-18 Amkor Technology, Inc. Flip-chip micromachine package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6873039B2 (en) 2002-06-27 2005-03-29 Tessera, Inc. Methods of making microelectronic packages including electrically and/or thermally conductive element
US8169062B2 (en) 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US20040061213A1 (en) 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
JP3574450B1 (ja) 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
TWI303094B (en) 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
KR20080023313A (ko) 2005-06-30 2008-03-13 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｍｅｍｓ 구성요소 제조 방법
US7378300B2 (en) 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7494920B2 (en) 2005-10-14 2009-02-24 Honeywell International Inc. Method of fabricating a vertically mountable IC package
US7629675B2 (en) 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7723159B2 (en) 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7858440B2 (en) 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
US7843046B2 (en) 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies
US7759163B2 (en) 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
US7868442B2 (en) 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7863722B2 (en) 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
SG163445A1 (en) 2009-01-12 2010-08-30 Kolan Ravi Kanth Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US9087850B2 (en) 2009-07-06 2015-07-21 Renesas Electronics Corporation Method for manufacturing semiconductor device
US20110095417A1 (en) 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Leadless semiconductor device terminal
US9230883B1 (en) 2010-01-20 2016-01-05 Amkor Technology, Inc. Trace stacking structure and method
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
KR20120056624A (ko) 2010-11-25 2012-06-04 하나 마이크론(주) 반도체 패키지
US8525344B2 (en) 2011-02-24 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires between semiconductor die contact pads and conductive TOV in peripheral area around semiconductor die
US8623702B2 (en) 2011-02-24 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming conductive THV and RDL on opposite sides of semiconductor die for RDL-to-RDL bonding
US20130050227A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8759956B2 (en) 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9576932B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
JP2016516279A (ja) 2013-03-15 2016-06-02 セルガード エルエルシー リチウム・イオン二次電池用の多層ハイブリッド電池セパレータおよびその製造方法
JP2014220439A (ja) 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US20150187608A1 (en) 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9330994B2 (en) 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US20160005675A1 (en) 2014-07-07 2016-01-07 Infineon Technologies Ag Double sided cooling chip package and method of manufacturing the same
US9564409B2 (en) 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN106548973A (zh) * 2015-09-17 2017-03-29 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
CN105161433A (zh) * 2015-09-28 2015-12-16 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装方法
US9806043B2 (en) 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
DE102016103790B8 (de) 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US10056319B2 (en) 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
CN108022899B (zh) 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
US10217728B2 (en) 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US10998261B2 (en) 2017-06-08 2021-05-04 Intel Corporation Over-molded IC package with in-mold capacitor
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
IT201800002903A1 (it) 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US20200185293A1 (en) 2018-12-07 2020-06-11 Infineon Technologies Ag Semiconductor Package Having a Laser-Activatable Mold Compound
IT201800020998A1 (it) * 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930958A (zh) 2010-07-08 2010-12-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20130307143A1 (en) 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms

Also Published As

Publication number Publication date
US11133281B2 (en) 2021-09-28
CN111799232A (zh) 2020-10-20
US20210391298A1 (en) 2021-12-16
DE102020108846A1 (de) 2020-10-08
US20200321276A1 (en) 2020-10-08
US11569196B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102014102118A1 (de) Halbleiterbauelement
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102015115999B4 (de) Elektronische Komponente
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10147955A1 (de) Halbleitervorrichtung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE10238781A1 (de) Halbleitervorrichtung
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102018103979A1 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist
DE102020108846B4 (de) Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102013108813A1 (de) Anschlussflächen mit Seitenwandabstandshaltern und Verfahren zum Herstellen von Anschlussflächen mit Seitenwandabstandshaltern
DE102016122963B4 (de) Halbleitervorrichtung mit einem bidirektionalen Schalter
DE102021113069A1 (de) Halbleitergehäuse mit lti-inspektionsmerkmal
DE102013103132B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative