CN101930958A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN101930958A
CN101930958A CN2010102315281A CN201010231528A CN101930958A CN 101930958 A CN101930958 A CN 101930958A CN 2010102315281 A CN2010102315281 A CN 2010102315281A CN 201010231528 A CN201010231528 A CN 201010231528A CN 101930958 A CN101930958 A CN 101930958A
Authority
CN
China
Prior art keywords
another
substrate
those
line layer
patterned line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102315281A
Other languages
English (en)
Inventor
翁肇甫
黄敏龙
约翰·杭特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010102315281A priority Critical patent/CN101930958A/zh
Publication of CN101930958A publication Critical patent/CN101930958A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种半导体封装件及其制造方法。半导体封装件包括基板、半导体组件、激光活化介电材料及图案化线路层。半导体组件设于基板上并具有主动表面，导电柱形成于主动表面上。激光活化介电材料覆盖主动表面并具有图案化沟槽，图案化沟槽并露出导电柱。图案化线路层埋设于图案化沟槽内并电性连接于导电柱。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有内埋式线路的半导体封装件及其制造方法。
背景技术
传统的半导体封装件包括基板、芯片、介电保护层及图案化导电层。其中，芯片设于基板上，介电保护层覆盖芯片，图案化导电层形成于介电保护层上。一般而言，涂布一层导电材料于介电保护层上后，应用蚀刻(etching)技术图案化导电材料以形成图案化导电层。
然而，图案化导电层与介电保护层之间的接触面积有限，使图案化导电层与介电保护层之间的结合度无法更进一步提升。
发明内容
本发明有关于一种半导体封装件及其制造方法，半导体封装件的图案化线路层内埋式线路，内埋式线路与半导体封装件的介电保护层之间的接触面积较大，结合强度较强。
根据本发明的一方面，提出一种半导体封装件。半导体封装件包括一基板、一半导体组件、一第一激光活化介电材料(laser-activated dielectric layer)及一第一图案化线路(trace)层。基板具有一第一基板表面。半导体组件设于第一基板表面并具有一主动表面。该些导电柱形成于主动表面上。第一激光活化介电材料覆盖主动表面并具有一第一图案化沟槽，第一图案化沟槽并露出该些导电柱。第一图案化线路层埋设于第一图案化沟槽内并电性连接于该些导电柱。
根据本发明的另一方面，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板，基板具有一第一基板表面；设置数个半导体组件于基板的第一基板表面上，每个半导体组件包括数个导电柱并具有一主动表面，该些导电柱形成于主动表面上；形成一第一激光活化介电材料覆盖每个半导体组件的主动表面；以激光于第一激光活化介电材料上形成一第一图案化沟槽以形成一第一图案化激光活化层，第一图案化沟槽并露出该些导电柱；形成一第一图案化线路层于第一图案化沟槽内，第一图案化线路层并电性连接于该些导电柱；切割基板及第一激光活化介电材料，以形成数个半导体封装件。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照本发明较佳实施例的半导体封装件的剖视图。
图2绘示依照本发明一实施例的半导体封装件的剖视图。
图3绘示依照本发明一实施例的半导体封装件的剖视图。
图4绘示依照本发明另一实施例的半导体封装件的剖视图。
图5绘示依照本发明第一实施例的半导体封装件的制造方法流程图。
图6A至6F绘示图1的半导体封装件的制造示意图。
图7绘示依照本发明第二实施例的半导体封装件的制造方法流程图。
图8A至8B绘示应用第二实施例的制造方法制造图1的半导体封装件的制造示意图。
图9绘示依照本发明第三实施例的半导体封装件的剖视图。
主要组件符号说明
100、200、300、400、600：半导体封装件
102、602：基板
104、304、404：半导体组件
106：第一图案化激光活化层
108、608：第一图案化线路层
110、610：第一基板表面
112：导电柱
114：主动表面
116：黏着层
118：侧面
120：背面
122、422、434：焊球
124、624：第一图案化沟槽
126、130：上表面
128：开口
132：槽侧壁
136、236、436：介电保护层
138、438：开孔
140：表面处理层
148、150、152：外侧壁
154、654：第一激光活化介电材料
174、274、674、676：线路结构
178：一部分
206：第二图案化激光活化层
244：第二图案化线路层
246：第二图案化沟槽
258：第二激光活化介电材料
272：图案化线路层
560：载板
562：第一载板表面
564：第二载板表面
670：导电贯孔
680：第二基板表面
C：中间位置
P：切割路径
具体实施方式
第一实施例
请参照图1，其绘示依照本发明较佳实施例的半导体封装件的剖视图。半导体封装件100包括基板102、半导体组件104、线路结构174、介电保护层136、数个导电柱(conductive pillar)112及数个焊球122。其中，线路结构174包括第一激光活化介电材料(laser-activated dielectric material)154、第一图案化激光活化层106及第一图案化线路(trace)层108。其中，第一激光活化介电材料154为可使用激光光照射来进行移除动作以形成一沟槽且同时进行活化动作以在该沟槽的表面形成一具导电性的激光活化层。
基板102金属板，其厚度约为500微米(μm)，然其并非用以限制本发明，基板102的厚度亦可为其它数值范围。
基板102的材质例如是铜(Cu)或其它金属。金属制成的基板102其强度甚佳，可增加半导体封装件100的整体结构强度。并且，基板102中大部分的外表面裸露出来，加上金属制成的基板102其散热性佳，因此可快速散逸半导体封装件100内部的产热。
虽然本实施例中基板102的材质以金属为例作说明，然此非用以限制本发明。于其它实施方面中，基板102的材质亦可为PP(Polypropylene)基板或陶瓷基板。
较佳但非限定地，基板102的热膨胀系数(Coefficient of Thermal Expansion，CTE)与第一激光活化介电材料154的热膨胀系数大致上相同。例如，基板102及第一激光活化介电材料154的热膨胀系数皆介于17(10-6/℃)至23之间。由于基板102及第一激光活化介电材料154的热膨胀相近，使半导体封装件100因受热所发生的翘曲量较小。
半导体组件104例如是芯片，较佳但非限定地，半导体组件104薄型芯片，其厚度约为50μm。半导体组件104的数量为单个，其位置大致上位于基板102的中间位置，可使半导体封装件100在制作过程中所发生的翘曲量较均匀且较小。
半导体组件104具有侧面118及相对的背面120与主动表面114，导电柱112形成于主动表面114上。半导体组件104的背面120透过黏着层116固设于基板102的第一基板表面110上。
第一激光活化介电材料154覆盖半导体组件104的主动表面114、侧面118及基板102的第一基板表面110。第一激光活化介电材料154并具有第一图案化沟槽124，其露出导电柱112。第一图案化沟槽124的槽侧壁132形成有第一图案化激光活化层106。
第一图案化线路层108的至少一部分形成于第一图案化沟槽124内。在本实施例中，第一图案化线路层108电性连接于导电柱112，且全部的第一图案化线路层108埋设于第一图案化沟槽124内。进一步地说，第一图案化线路层108接触到第一图案化沟槽124中全部的槽侧壁132，可增加第一图案化线路层108与第一图案化激光活化层106之间的接触面积，以提升结合强度及电性质量。于其它实施方面中，第一图案化线路层108的一部分埋设于第一图案化沟槽124内，而其的另一部分可突出于第一图案化沟槽124。
此外，第一图案化线路层108的材质与导电柱112的材质相同。例如，第一图案化线路层108的材质为铜，而导电柱112铜柱，相同材质的第一图案化线路层108与导电柱112间的结合度较佳。
第一图案化沟槽124于第一激光活化介电材料154的上表面126露出开口128，第一图案化线路层108的上表面130与第一激光活化介电材料154的上表面126大致上齐平，然此非用以限制本发明。于其它实施方面中，第一图案化线路层108的上表面130可低于或高于第一激光活化介电材料154的上表面126。
如图1所示，第一图案化线路层108可往半导体封装件100的外侧面的方向延伸，使得至少部分的焊球122可沿着第一图案化线路层108的延伸方向移至半导体组件104与半导体封装件100的外侧面之间的位置，而使半导体封装件100成为扇出型(Fan-out)半导体封装结构。
介电保护层136具有数个开孔138，该些焊球122对应地形成于该些开孔138并电性连接于第一图案化线路层108。较佳但非限定地，半导体封装件100更包括表面处理层140，其形成于第一图案化线路层108上，焊球122形成于表面处理层140上。其中，表面处理层140的材质利如是镍(Ni)、钯(Pa)与金(Au)中至少一者，其可应用例如是电镀技术形成。表面处理层140除了可保护第一图案化线路层108外，亦可提升焊球122与第一图案化线路层108间的结合性。
此外，基板102的外侧壁148、第一激光活化介电材料154的外侧壁150及介电保护层136的外侧壁152大致上切齐，即，外侧壁148、外侧壁150及外侧壁152大致上共平面。
虽然本实施例的半导体封装件100的第一图案化线路层108的层数以单层为例作说明，然于其它实施方面中，请参照图2，其绘示依照本发明一实施例的半导体封装件的剖视图。图2中半导体封装件200的线路结构274包括数层图案化线路层。详细地说，相较于图1的半导体封装件100，半导体封装件200包括数层激光活化介电材料及数层图案化线路层，其中相邻的图案化线路层彼此电性连接且其中一层激光活化介电材料设于相邻的图案化线路层之间。以下以其中一第二激光活化介电材料258及其中一第二图案化线路层244为例说明。
请继续参照图2，第二激光活化介电材料258覆盖第一图案化线路层108并具有第二图案化沟槽246。第二图案化沟槽246的槽侧壁形成有第二图案化激光活化层206。第二图案化沟槽246露出第一图案化线路层108的一部分，第二图案化线路层244埋设于第二图案化沟槽246内并透过第二图案化沟槽246电性连接于第一图案化线路层108。此外，介电保护层236覆盖最外层的图案化线路层272，以保护图案化线路层272。
虽然本实施例的半导体封装件100的半导体组件104的数量以单个为例作说明，然于其它实施方面中，请参照图3，其绘示依照本发明一实施例的半导体封装件的剖视图。图3的半导体封装件300的半导体组件304的数量多个，例如是二个。该些半导体组件304的分布大致上对称于半导体封装件300的基板102的中间位置C，使半导体封装件300在制作过程中所发生的翘曲量较均匀且较小。详细地说，半导体封装件300的基板102的翘曲量大致上对称于基板102的中间位置C，因此不致使基板102的单侧的翘曲量过大。
此外，于其它实施方面中，请参照图4，其绘示依照本发明另一实施例的半导体封装件的剖视图。相较于图1的半导体封装件100，图4的半导体封装件400更包括设于半导体封装件400外部的半导体组件404。半导体组件404例如是覆晶(flipchip)，其的焊球434透过介电保护层436的数个开孔438电性连接于半导体组件104。半导体组件404并位于半导体封装件400的二焊球422之间。
以下以图5并搭配图6A至6F说明图1的半导体封装件100的制造方法。图5绘示依照本发明第一实施例的半导体封装件的制造方法流程图，图6A至6F绘示图1的半导体封装件的制造示意图。
于步骤S102中，提供如图6A所示的基板102，基板102具有第一基板表面110。
于步骤S1041中，如图6A所示，经由黏着层116将半导体组件104固设于基板102的第一基板表面110上。
该些半导体组件104可另外于晶圆上制作电路完成并切割分离后，重新分布于基板102上。
然后，于步骤S1042中，如图6B所示，以压合或涂层(coating)方式形成第一激光活化介电材料154覆盖基板102的第一基板表面110、半导体组件104的主动表面114及侧面118。为不使图式过于复杂，图6B仅绘示出单个半导体组件104。
本步骤S1042的第一激光活化介电材料154以重布后的该些半导体组件104的整体作为封装对象，因此，本实施例的工艺重布芯片的封胶体级封装(Chip-redistribution Encapsulant Level Package)，可使制作出的半导体封装件列属芯片尺寸封装(Chip Scale Package，CSP)或晶圆级封装(Wafer Level Package，WLP)等级，然此非用以限制本发明。
然后，于步骤S1043中，如图6C所示，以激光于第一激光活化介电材料154上形成第一图案化沟槽124及第一图案化激光活化层106，第一图案化沟槽124并露出该些导电柱112。如图6C的粗线所示，由激光形成的第一图案化沟槽124中，其槽侧壁132被活化而形成具导电性的第一图案化激光活化层106。此外，激光照射的过程可选择性地使用光罩。
然后，于步骤S1044中，如图6D所示，以无电镀(Electroless)技术形成第一图案化线路层108于第一图案化沟槽124内，并使第一图案化线路层108电性连接于该些导电柱112。
由于第一图案化激光活化层106具导电性，因此第一图案化线路层108可透过电镀方式形成于第一图案化激光活化层106上，使第一图案化线路层108埋设于第一图案化沟槽124内。
此外，第一图案化线路层108的形成厚度依据无电镀工艺的时间而定。例如，经由时间的控制，第一图案化线路层108的上表面130与第一图案化激光活化层106的上表面126大致上齐平，如图6D所示，然此非用以限制本发明。
此外，由于第一图案化线路层108的形成过程可不使用光罩，因此不会发生因光罩定位不准所产生的偏位问题。如此，半导体封装件100的线路(trace)尺寸精度较佳，其线路的宽度及线路之间的间距皆可小于10μm。再者，由于第一图案化沟槽124及第一图案化线路层108的尺寸精度较佳，故，即使在形成多层图案化线路层(如图2的半导体封装件200)的情况下，仍可使多层图案化线路层之间精确地接触，以维持较佳的电性质量。
另外，由于可在不需应用蚀刻工艺的情况下形成第一图案化线路层108，因此第一图案化线路层108不会发生蚀刻工艺通常会发生的过切(undercut)不良问题，可避免因过切问题所导致的结构强度下降。进一步地说，相较于传统应用蚀刻技术形成的图案化线路层，本实施例的第一图案化线路层108的结构强度较佳。
然后，于步骤S1045中，形成如图6E所示的介电保护层136覆盖第一图案化线路层108及第一激光活化介电材料154的上表面156。介电保护层136并具有数个开孔138，以露出第一图案化线路层108的一部分178。
然后，于步骤S1046中，形成如图6E所示的表面处理层140于第一图案化线路层108的该部分178上。
然后，于步骤S106中，如图6F所示，对应半导体组件104的位置，切割第一激光活化介电材料154、介电保护层136及基板102。
于切割步骤S106中，切割路径P通过基板102、第一激光活化介电材料154及介电保护层136，使基板102的外侧壁148、第一激光活化介电材料154的外侧壁150及介电保护层136的外侧壁152大致上切齐。
然后，于步骤S108中，形成数个如图1所示的焊球122于第一图案化线路层108的开孔138内的表面处理层140上，以电性连接于第一图案化线路层108。至此，形成如图1所示的半导体封装件100。
虽然步骤S108于切割步骤S106之后完成，然于其它实施方面中，步骤S108亦可于切割步骤S106之前完成。
以下以图5的流程图说明图2的半导体封装件200的制造方法。半导体封装件200的制造方法中，步骤S102、S1041至S1044相似于图1的半导体封装件100的制造方法，于此不再重复赘述，以下从步骤S1044之后开始说明。于步骤S1044之后，形成第二激光活化介电材料258覆盖第一图案化线路层108(第一图案化线路层108绘示于图2)，其中第二激光活化介电材料258相似于第一激光活化介电材料154，在此不重复赘述。然后，以激光于该第二激光活化介电材料258上形成如图2所示的第二图案化沟槽246及第二图案化激光活化层206，第二图案化沟槽246并露出第一图案化线路层108的一部分。然后，以电镀方式形成如图2所示的第二图案化线路层244于露出的第一图案化线路层108的该部分上及第二图案化激光活化层206上内，第二图案化线路层244并电性连接于第一图案化线路层108。
图2的半导体封装件中其它激光活化介电材料层及其它图案化线路层的形成方法分别相似于第二激光活化介电材料258及第二图案化线路层244的形成方法，在此不再重复赘述。
第二实施例
请参照图7及图8A至8B，图7绘示依照本发明第二实施例的半导体封装件的制造方法流程图，图8A至8B绘示应用第二实施例的制造方法制造图1的半导体封装件的制造示意图。第二实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第二实施例的半导体封装件的制造方法与第一实施例的半导体封装件的制造方法不同之处在于，第二实施例的制造方法可同时于载板中相对二面上分别形成二组相似的半导体封装件，使产能加倍。
于步骤S202中，提供如图gA所示的载板560。载板560具有相对的第一载板表面562与第二载板表面564。
于步骤S204中，如图8A所示，以黏贴方式分别设置二个如图1所示的基板102于载板560的第一载板表面562上及第二载板表面564上。
接下来的工艺步骤中，可同时于载板560中相对二侧上分别形成二组相似的半导体封装件，使产能加倍。以下仅以形成于第一载板表面562上的基板102的半导体封装件为例作说明。
步骤S2061至S2066相似于图5的步骤S1041至S1046，在此不再重复赘述，以下从步骤S208开始说明。
于步骤S208中，如图8B所示，以撕除方式将半导体封装件自载板560上分离。
接下来的步骤S210至S212相似于图5的步骤S106至S108，在此不再重复赘述。
第三实施例
请参照图9，其绘示依照本发明第三实施例的半导体封装件的剖视图。第三实施例中与第一实施例相同之处沿用相同标号，在此不再赘述。第三实施例的半导体封装件与第一实施例的半导体封装件不同之处在于，第三实施例的半导体封装件600的基板602中相对二面形成有二组相似的线路结构674及676。
半导体封装件600的基板602具有数个导电贯孔(conductive via)670的硅基板(Si substrate)或玻璃基板(glass substrate)。
导电贯孔670由硅穿孔(Through Silicon Via，TSV)技术所形成。然此非用以限制本发明，于其它实施方面中，半导体封装件600的基板602亦可塑料基板或其它种类的基板，其导电贯孔可于机械穿孔后于孔内镀铜而形成。
半导体封装件600的线路结构674相似于图2中基板102的线路结构274，不同之处在于，第一激光活化介电材料654的图案化沟槽624更露出基板602中部分的导电贯孔670，使第一图案化线路层608可透过第一图案化沟槽624电性连接于露出的导电贯孔670。此外，线路结构676以相似于线路结构674的方式电性连接于基板602。位于基板602的相对二面上的线路结构676及674可透过基板602电性连接。
以下以图5说明图9的半导体封装件600的制造方法。
于步骤S102中，提供如图9所示的基板602，基板602具有相对的第一基板表面610与第二基板表面680。接下来的工艺步骤中，可同时于基板602中相对的第一基板表面610与第二基板表面680上分别设置数个半导体组件，然后形成相似的线路结构674及676。线路结构674及676的形成方法相似于图2的基板102上方的线路结构274的形成方法，在此不再赘述。
本发明上述实施例所揭露的半导体封装件及其制造方法，具有多项特征，列举部份特征说明如下：
(1).半导体封装件的图案化线路层内埋式线路。内埋式线路中至少一部分埋设于激光活化介电材料的图案化沟槽内，使内埋式线路与半导体封装件的激光活化介电材料之间的接触面积较大，结合强度较强。
(2).由于基板及激光活化介电材料的热膨胀系数相近，使半导体封装件因受热所产生的翘曲量较小。
(3).半导体封装件的图案化线路层的层数可以是多层，增加半导体封装件在设计上的弹性。
(4).由于图案化线路层的形成过程可不使用光罩，因此不会发生由于光罩定位不准的偏位问题，如此可提升半导体封装件的线路尺寸精度，其线路的宽度及线路之间的间距皆可小于10μm。
(5).由于在不需要应用蚀刻工艺的情况下亦可形成第一图案化线路层，因此图案化线路层不会发生蚀刻工艺会发生的过切不良问题，可避免因为过切问题所导致的结构强度下降。
(6).图案化线路层接触到图案化沟槽的槽侧壁，增加图案化线路层与图案化激光活化层之间的接触面积，提升结合强度。
(7).激光活化介电材料被激光照射过的部分被活化而形成具导电性的激光活化层，有助于后续电镀步骤中镀层的产生。
(8).基板金属板，其强度甚佳，可增加半导体封装件的整体结构强度。
(9).基板的侧面及底面裸露出来，可快速散逸半导体封装件内部的产热。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (19)

1.一种半导体封装件，包括：
一基板，具有一第一基板表面；
一半导体组件，设于该第一基板表面上并具有一主动表面；
数个导电柱形成于该主动表面上；
一第一激光活化介电材料，覆盖该主动表面并具有一第一图案化沟槽，该第一图案化沟槽露出该些导电柱；以及
一第一图案化线路层，埋设于该第一图案化沟槽内并电性连接于该些导电柱。
2.如权利要求1所述的半导体封装件，其中各该些导电柱的材质与该第一图案化线路层的材质相同。
3.如权利要求2所述的半导体封装件，其中各该些导电柱的材质铜。
4.如权利要求1所述的半导体封装件，其中该第一图案化沟槽于该第一激光活化介电材料的一外表面露出开口，该第一图案化线路层与该外表面实质上齐平。
5.如权利要求1所述的半导体封装件，其中该基板金属基板。
6.如权利要求1所述的半导体封装件，其中该基板的热膨胀系数与该第一激光活化介电材料的热膨胀系数实质上相同。
7.如权利要求1所述的半导体封装件，更包括：
一第二激光活化介电材料，覆盖该第一图案化线路层并具有一第二图案化沟槽，该第二图案化沟槽并露出该第一图案化线路层；以及
一第二图案化线路层，埋设于该第二图案化沟槽内并电性连接于该第一图案化线路层。
8.如权利要求1所述的半导体封装件，其中该基板更具有与该第一基板表面相对的一第二基板表面，该半导体封装件更包括：
另一半导体组件，设于该第二基板表面上并具有另一主动表面；
数个另一导电柱，形成于该另一主动表面上；
另一第一激光活化介电材料，覆盖该另一主动表面并具有另一第一图案化沟槽，该另一第一图案化沟槽并露出该些另一导电柱；以及
另一第一图案化线路层，埋设于该另一第一图案化沟槽内并电性连接于该些另一导电柱。
9.如权利要求8所述的半导体封装件，其中该基板具有数个导电贯孔；
其中，该些导电贯孔电性连接该第一图案化线路层与该另一第一图案化线路层。
10.如权利要求9所述的半导体封装件，其中该导电贯孔以硅穿孔技术形成。
11.一种半导体封装件的制造方法，包括：
提供一基板，该基板具有一第一基板表面；
设置数个半导体组件于该第一基板表面上，各该些半导体组件包括数个导电柱并具有一主动表面，各该些半导体组件的该些导电柱形成于对应的该半导体组件的该主动表面上；
形成一第一激光活化介电材料覆盖各该些半导体组件的该主动表面；
以激光于该第一激光活化介电材料上形成一第一图案化沟槽及一第一图案化激光活化层，该第一图案化沟槽并露出该些半导体组件的该些导电柱；
形成一第一图案化线路层于该第一图案化沟槽内，该第一图案化线路层并电性连接于该些半导体组件的该些导电柱；以及
切割该基板及该第一激光活化介电材料，以形成数个半导体封装件。
12.如权利要求11所述的制造方法，其中形成该第一图案化线路层的该步骤以无电镀技术完成。
13.如权利要求1所述的制造方法，其中形成该第一激光活化介电材料的该步骤以压合方式完成。
14.如权利要求1所述的制造方法，其中形成该第一激光活化介电材料的该步骤以涂层方式完成。
15.如权利要求11所述的制造方法，更包括：
形成一第二激光活化介电材料覆盖该第一图案化线路层；
以激光于该第二激光活化介电材料上形成一第二图案化沟槽以形成一第二图案化激光活化层，该第二图案化沟槽并露出该第一图案化线路层；以及
形成一第二图案化线路层于该第二图案化沟槽内，该第二图案化线路层并电性连接于该第一图案化线路。
16.如权利要求11所述的制造方法，其中该基板更具有与该第一基板表面相对的一第二基板表面，该制造方法更包括：
设置数个另一半导体组件于该第二基板表面上，各该些另一半导体组件包括数个另一导电柱并具有另一主动表面，各该些另一半导体组件的该些另一导电柱形成于对应的该另一半导体组件的该另一主动表面上；
形成另一第一激光活化介电材料覆盖各该些另一半导体组件的该另一主动表面上；
以激光于该另一第一激光活化介电材料上形成另一第一图案化沟槽及另一第一图案化激光活化层，该另一第一图案化沟槽并露出该些另一半导体组件的该些另一导电柱；以及
形成另一第一图案化线路层于该另一第一图案化沟槽内，该另一第一图案化线路层并电性连接于该些另一半导体组件的该些另一导电柱；
于切割该基板及该第一激光活化介电材料的该步骤中更包括：
切割该另一第一激光活化介电材料。
17.如权利要求16所述的制造方法，其中该基板具有数个导电贯孔；
其中，该些导电贯孔电性连接该第一图案化线路层与该另一第一图案化线路层。
18.如权利要求17所述的制造方法，其中该导电贯孔以硅穿孔技术完成。
19.如权利要求11所述的制造方法，更包括：
提供一载板，该载板具有相对的一第一载板表面与一第二载板表面；
于提供该基板的该步骤之后，该制造方法更包括：
将该基板设于该第一载板表面上；
该制造方法更包括：
提供另一基板；
将该另一基板设于该第二载板表面上；
设置数个另一半导体组件于该另一基板上，各该些另一半导体组件包括数个另一导电柱并具有另一主动表面，各该些另一半导体组件的该些另一导电柱形成于对应的该另一半导体组件的该另一主动表面上；
形成另一第一激光活化介电材料覆盖各该些另一半导体组件的该另一主动表面上；
以激光于该另一第一激光活化介电材料上形成另一第一图案化沟槽及另一第一图案化激光活化层，该另一第一图案化沟槽并露出该些另一半导体组件的该些另一导电柱；
形成另一第一图案化线路层于该另一第一图案化沟槽内，该另一第一图案化线路层并电性连接于该些另一半导体组件的该些另一导电柱；
分离该载板、该基板及该另一基板；以及
于切割该基板及该第一激光活化介电材料的该步骤中更包括：
切割该另一基板及该另一第一激光活化介电材料。
CN2010102315281A 2010-07-08 2010-07-08 半导体封装件及其制造方法 Pending CN101930958A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102315281A CN101930958A (zh) 2010-07-08 2010-07-08 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102315281A CN101930958A (zh) 2010-07-08 2010-07-08 半导体封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN101930958A true CN101930958A (zh) 2010-12-29

Family

ID=43370031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102315281A Pending CN101930958A (zh) 2010-07-08 2010-07-08 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN101930958A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226987A (zh) * 2011-06-14 2011-10-26 日月光半导体制造股份有限公司 具有非导电层的半导体封装及其制造方法
CN103489796A (zh) * 2012-06-13 2014-01-01 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
CN105489569A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 压力传感器的封装结构及其制造方法
CN106158782A (zh) * 2015-03-23 2016-11-23 矽品精密工业股份有限公司 电子封装件及其制法
IT201700055983A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
EP3754691A1 (en) * 2019-06-21 2020-12-23 Infineon Technologies Austria AG Semiconductor package having a laser-activatable mold compound
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
US11289436B2 (en) 2019-05-31 2022-03-29 Infineon Technologies Austria Ag Semiconductor package having a laser-activatable mold compound
US11296000B2 (en) 2017-11-17 2022-04-05 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035527A (en) * 1996-05-18 2000-03-14 Ingenieurbuero Tamm Factory Innovations Method for the production of printed circuit boards
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN101150081A (zh) * 2006-09-21 2008-03-26 日月光半导体制造股份有限公司 立体式封装结构及其制造方法
US20080230887A1 (en) * 2007-03-23 2008-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
KR20090048879A (ko) * 2007-11-12 2009-05-15 삼성전자주식회사 반도체 패키지의 재배선 패턴 형성방법
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
CN101656241A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有基板支柱的封装结构及其封装方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6035527A (en) * 1996-05-18 2000-03-14 Ingenieurbuero Tamm Factory Innovations Method for the production of printed circuit boards
CN1463043A (zh) * 2002-05-31 2003-12-24 富士通株式会社 半导体器件及其制造方法
CN101150081A (zh) * 2006-09-21 2008-03-26 日月光半导体制造股份有限公司 立体式封装结构及其制造方法
US20080230887A1 (en) * 2007-03-23 2008-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
KR20090048879A (ko) * 2007-11-12 2009-05-15 삼성전자주식회사 반도체 패키지의 재배선 패턴 형성방법
CN101656241A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有基板支柱的封装结构及其封装方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226987A (zh) * 2011-06-14 2011-10-26 日月光半导体制造股份有限公司 具有非导电层的半导体封装及其制造方法
CN103489796A (zh) * 2012-06-13 2014-01-01 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
CN103489796B (zh) * 2012-06-13 2016-01-20 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
CN106158782B (zh) * 2015-03-23 2020-02-21 矽品精密工业股份有限公司 电子封装件及其制法
CN106158782A (zh) * 2015-03-23 2016-11-23 矽品精密工业股份有限公司 电子封装件及其制法
CN105489569B (zh) * 2015-12-24 2020-01-07 合肥矽迈微电子科技有限公司 压力传感器的封装结构及其制造方法
CN105489569A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 压力传感器的封装结构及其制造方法
IT201700055983A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
US10424525B2 (en) 2017-05-23 2019-09-24 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices
US10861760B2 (en) 2017-05-23 2020-12-08 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US11296000B2 (en) 2017-11-17 2022-04-05 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
US11569196B2 (en) 2019-04-04 2023-01-31 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
DE102020108846B4 (de) 2019-04-04 2023-04-27 Infineon Technologies Ag Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung
US11289436B2 (en) 2019-05-31 2022-03-29 Infineon Technologies Austria Ag Semiconductor package having a laser-activatable mold compound
EP3754691A1 (en) * 2019-06-21 2020-12-23 Infineon Technologies Austria AG Semiconductor package having a laser-activatable mold compound
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature

Similar Documents

Publication Publication Date Title
CN101930958A (zh) 半导体封装件及其制造方法
TWI607531B (zh) 底部元件限制於介電材凹穴內之封裝疊加半導體組體
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
US10861760B2 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
TWI473552B (zh) 具有元件設置區之基板結構及其製程
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
JP5671504B2 (ja) パッケージキャリアの製造方法
US20130026657A1 (en) Semiconductor package and method of fabricating the same
US9578750B2 (en) Package carrier and manufacturing method thereof
US9711403B2 (en) Method for forming chip package
JP2005252278A (ja) 下側に設けられた接触部を有する半導体構成素子の製造方法
TWI413210B (zh) 電子裝置封裝及製造方法
US10658338B2 (en) Semiconductor device including a re-interconnection layer and method for manufacturing same
US20080182360A1 (en) Fabrication method of semiconductor package
CN106328624A (zh) 制造具有多层囊封的传导基板的半导体封装的方法及结构
US20170278810A1 (en) Embedded die in panel method and structure
CN109243983B (zh) 制备集成电路封装体的方法、集成电路基板及其制备方法
TWI441291B (zh) 半導體封裝件及其製造方法
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
TWI505425B (zh) 整合屏蔽膜之半導體封裝件及其製造方法
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
KR101795054B1 (ko) 칩 패키지 부재 및 그 제조 방법
JP5119484B2 (ja) 実装基板およびそれを用いた半導体装置
JP2006339233A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101229