JP2005252278A - 下側に設けられた接触部を有する半導体構成素子の製造方法 - Google Patents

下側に設けられた接触部を有する半導体構成素子の製造方法 Download PDF

Info

Publication number
JP2005252278A
JP2005252278A JP2005095685A JP2005095685A JP2005252278A JP 2005252278 A JP2005252278 A JP 2005252278A JP 2005095685 A JP2005095685 A JP 2005095685A JP 2005095685 A JP2005095685 A JP 2005095685A JP 2005252278 A JP2005252278 A JP 2005252278A
Authority
JP
Japan
Prior art keywords
semiconductor
base substrate
semiconductor chip
semiconductor component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005095685A
Other languages
English (en)
Inventor
Oswald Hainz
オスヴァルト，ハインツ
Stefan Paulus
パウルス，シュテファン
Rudolf Lehner
レーナー，ルドルフ
Albert Auburger
アウブルガー，アルベルト
Dietman Lang
ラング，ディートマン
Martin Petz
ペッツ，マルティン
Michael Weber
ヴェーバー，ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005252278A publication Critical patent/JP2005252278A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 短い信号経路とコンパクトな構造を実現する為の、工程が簡素で且つ経費のかからないパッケージング方法の提供。
【解決手段】
ハウジングは、第１主要面と、第１主要面に対向している第２主要面とを備え、大部分は少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、第１主要面側に第１メタライジングを備えている。半導体チップの第２主要面側は、半導体構成素子の第２主要面に達する。半導体チップの第１メタライジングは、伝導体を介して、同じくハウジングに取り囲まれており、第２主要面に達する接触部に接続している。半導体チップは、第２主要面側に、信号を流すための第２メタライジングを更に備えている。
【選択図】 図３

Description

発明の詳細な説明
本発明は、ハウジングを備えた半導体構成素子に関するものである。このハウジングは、第１主要面と、第１主要面に対向している第２主要面とを有しており、少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、第１主要面側に第１メタライジングを備えている。半導体チップの第２主要面側は、半導体構成素子の第２主要面に達する。半導体チップの第１メタライジングは、同じくハウジングによって取り囲まれており、伝導体を介して半導体構成素子の第２主要面に達している接触部に接続している。
本発明は、例えば、論理または高周波数半導体構成素子に使用できる。本発明は、例えば、メモリー構成素子のような他の種類の半導体構成素子としても、何の問題もなく使用できる。また、本発明は、低周波数または高周波数用の使用に特に適している。この場合、半導体素子に備えられている接触部の数は少ない。接触部は、例えば半導体スイッチ、ダイオードまたは同様のものでもよい。
通例、このような半導体構成素子の場合、チップキャリアとしてのメタルリードフレーム、ラミネート基板またはセラミック基板に半導体チップが備えられている。続いて、半導体チップは、配線ボンド技術またはフリップチップ技術を用いて接続される。半導体チップのカプセルへの封入（Verkapselung）は、通例、トランスファー鋳造のプレス（Umpressen）によって行われる。半導体構成素子の下側には、構成素子の接触端子または接触パッドが設けられている。これら半導体構成素子は通常のピン端子を備えていないので、いわゆる「リードレス半導体構成素子」ならびに「リードレスチップキャリア」（ＬＣＣ）と称される。
「リードレスチップ半導体構成素子」の場合、同じ面積の導体プレートに対し、従来の構成素子よりも明らかに多数の端子を実現することができる。あるいは、同じ端子数の場合、従来の半導体構成素子と比べて、明らかに小さな面積にすることができる。この場合、同時に、構成素子の構造の高さを低くすることができる。このことから、特に高周波数使用の場合、半導体構成素子の短い信号経路とコンパクトな構造方法とによって利点が生じる。半導体構成素子が導体プレートに対して効率よく接続されることや、構造部分の寸法が小さいということは、導体プレートの機械的な負荷耐性や導体プレートの固定に効率的に作用する。
最大１０個の接触部を有するリードレスハウジングの場合、例えば、構造部分の寸法が２ｍｍより小さいダイオードまたは半導体スイッチのためには、半導体チップ用キャリアとして、主にセラミック基板が使用される。セラミック基板は完全に接触されて（durchkontaktiert）いる。セラミック基板とは反対方向を向いている半導体チップの一側面に接触パッドが設けられており、この接触パッドの電気的接続は、ボンド配線（Bonddraehten）によって行われている。続いて、半導体チップおよびボンド配線には、ハウジング材料が備えられる。単一半導体（Einzelhalbleitern）の場合、セラミック基板の使用は、かなりのコスト高につながっている。しかしながら、半導体チップの大きさと仕上げられた半導体構成素子の寸法とが原因で、メタルリードフレームを使用できないために避けることができない。
欧州公開特許第０７７３５８４号Ａ２（ＥＰ０７７３５８４Ａ２）において、メタルリードフレームを使用しなくてもよく、セラミック基板も必要のない様々な半導体構成素子が知られている。ここに記載されている半導体構成素子は、プラスチック鋳造用化合物（Plastikvergussmasse）からなるハウジングを備えている。このハウジングは半導体チップを取り囲み、半導体構成素子の主要面に接触部を備えている。この場合、接触部は、プラスチックハウジングの一部である突起上に設けられるか、簡易メタライジングの形でハウジングに備えられる。この際、接触部は、半導体構成素子の主要面と面一になっている。ここに示された半導体構成素子は、製造の際に、部分的に非常に経費のかかるプロセス順序を必要とする。しかしながら、単一半導体の製造では、できる限り簡単な方法や、経費のかからない材料、そしてハウジング構造の形が必要となる。
従って、本発明の目的は、できる限り簡単な方法で製造することができ、単一半導体の使用に特に適している半導体構成素子を提供することにある。
本発明の目的は、特許請求項１の特徴によって達成される。本発明の半導体構成素子の製造方法は、特許請求項１２に記載されている。好ましい形態を従属請求項に挙げる。
本課題を解決するために、この半導体構成素子には、ハウジングが備えられている。このハウジングは、第１主要面と、この第１主要面に対向している第２主要面とを有しており、少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、半導体チップの第１主要面側に第１メタライジングを備えている。この場合、半導体チップの第２主要面側は、半導体構成要素の第２主要面に達している。第１メタライジングは、伝導体を介して、同様にハウジングによって取り囲まれており、第２主要面まで達している接触部に接続している。本発明では、第２主要面側の半導体チップは、信号を流すための第２メタライジングを備えている。
本発明は、いわゆる「ローピン使用」に特に適しており、低/高周波数使用のために、明らかに経費をかけずに製造することができる半導体構成素子を提供する。
本発明の半導体構成素子の利点は、以下に詳述する製造方法に基づいて理解できる。第１工程では、土台基板が用意される。この土台基板は、従来のリードフレームとして、例えば、銅、合金または有機金属から構成することができる。土台基板は、切れ目の無いバンドまたは帯として構成されている。土台基板をあらかじめ加工しておく必要はない。つまり、穿孔も、従来の歪曲も必要ではない。従って、土台基板は完全に平坦である。他の形態では土台基板に隆起部が備えられている。この隆起部は、例えば、鋳造（Praegen）過程またはエッチング技術によって形成される。整合印を土台基板に付けておくことが有効である。後に続くプロセスの際に、整合のためにこの印を使用することができる。整合印は、例えば、レーザー、エッチング、鋳造、穿孔または加圧によって施すことができる。
次の工程では、第１主要面側に第１メタライジングを備え、第２主要面側に第２メタライジングを備えている半導体チップが用意される。この際、第１メタライジングは、接触パッドの形で半導体チップに構成されている。第２メタライジングは、第２主要面側の少なくとも１つの半導体チップを完全に覆っている形態であるのが好ましい。半導体チップが、例えば、ダイオードまたは半導体スイッチである場合、半導体チップの第２主要面側は、活性表面を備えている。第２メタライジングは、裏面メタライジング（Rueckseitenmetallisierung）とも称す。
更なる工程では、少なくとも１つの半導体チップが土台基板に設けられる。この際、第２メタライジングと土台基板とが対向している。半導体チップは、ダイボンディング（Diebonden）によって土台基板へ設けることができる。従って、合金工程でダイボンディングが行われることが好ましい。加えて、第２メタライジングが金によって被膜されていると有利である。少なくとも１つの半導体チップを土台基板に接続するためには、合金の代わりに、同じく伝導性の粘着剤または半田プロセスも使用できる。土台基板に隆起部が備えられている場合、少なくとも１つの半導体チップが隆起部に設けられる。半導体チップの面は、この際、隆起部の面に適合している。しかし、このことは必ずしも必要ではない。半導体チップは、隆起部から突出していることもあれば、隆起部が半導体チップよりも大きな面積を備えていることもある。
次の工程では、土台基板に少なくとも１つの接触部が設けられる。このとき、一方が半導体チップに割り当てられ、他方が半導体構成素子の端子面となる個所を示す位置に決定されるように、接触部が基板に配置される。半導体チップに割り当てられた接触部が、少なくとも１つの半導体チップの少なくとも１つの側面の辺と隣り合うように配置されていることが好ましい。
単一半導体として半導体構成素子を完成する場合、半導体構成素子は、１０個までの接触部を有している。実施形態では、接触部を金からなる球体として構成することができる。この場合、従来のワイヤボンダー（Wirebonder）によって実施可能である。あるいは、接触部を半導体小プレートとして実施することも可能である。この場合、少なくとも１つの半導体チップと土台基板の半導体小プレートとの固着技術は、同じように可能である。後に続く加工工程でも、半導体チップと半導体小プレートとには、同一のメタライジングが施される。メタライジング（半田工程）は、例えば、伝導プレートを用いて行なわれるものであり、簡単でしかも良好な接続性を確実に確立する。このため、金の球体と比較して、半導体小プレートは、その形状を任意に形成することができるという利点がある。これら半導体小プレートは、正方形とすることが好ましい。これにより、少なくとも１つの半導体チップの接触部と第１メタライジングとの間の接続を、ボンド配線によって極めて簡単に行うことができる。金の球体と違い、半導体小プレートの接触部は、ボンド配線によって壊される（versproeden）ことがない。
少なくとも１つの接触部を土台基板に設けた後、次の製造工程では、少なくとも１つの接触部と第１メタライジングとの間の電気的接続が行われる。接続は、通常のボンド配線によって行われる。本発明の半導体構成素子がハウジングに複数の半導体チップを有している場合、第１メタライジングが少なくとも２つの半導体チップと電気的に相互に接続していることが考えられる。この場合、簡単な方法でマルチチップモジュールを製造することができる。
隆起部の備えられた土台基板の場合、接触部を金の球体または半導体小プレートの形で設ける必要はない。なぜなら、隆起部自体が接触部を構成しているからである。「接触部隆起」は、既に土台基板の所望の場所に存在している。従って、「接触部隆起」に直接ボンド配線を行うことができる。
次の工程ではハウジングが設けられる。ハウジングは、プラスチック鋳造化合物から構成されており、例えば、トランスファー鋳造によって設けられることが好ましい。ハウジングは、少なくとも１つの半導体チップと、この半導体チップに割り当てられた（つまり電気的に接続されている）接触部とを取り囲むように設計されている。複数の異なる半導体構成素子を備えている半導体チップが多数土台基板に設けられているので、鋳造体の形状は、個々の半導体チップ（einzelnen Halbleiterchip）、唯一のハウジングに帯状に配置された半導体チップ、または、ハウジングの固着部に配置されている半導体チップを取り囲むことができる。プラスチック鋳造化合物として、従来の硬化性（Duro）あるいは熱可塑性物質を使用できる。
次の工程では、半導体構成素子を製造するために、土台基板が完全に取り除かれる。土台基板の除去は、湿式化学的に、プラズマエッチング、研削、またはかんなによる加工を経て行うことができる。このとき、すでに第２主要面に達している第２メタライジングと少なくとも第１コンタクトとを有している半導体構成素子の第２主要面が出現するまで、土台基板の平坦化が行われる。隆起部が備えられた基板の場合、ハウジングに達したところで土台基板の平坦化が終了する。その結果、隆起部はハウジングに残る。続いて、第２メタライジングと、ハウジングの第２主要面と面一になっている接触部とに、半田層が設けられる。この層は、例えば、金拡散阻止層または半田に適切な層として構成されている。
最終工程では、例えば、レーザー、旋盤、切削または水流によって半導体構成素子が個別化される。当然、鋳造用化合物によって取り囲まれている半導体チップは、土台基板を除去する前に固定部に設けられている。入手しやすいＵＶ薄片または真空チャックあるいは鋳造体そのものによって固定が行われる。
本発明とその利点を以下の図を参考に説明する。
図１（ａ）,１（ｂ）,１（ｃ）は、それぞれ、まだ土台基板に設けられている本発明の半導体構成素子の断面を示す。図２（ａ）,２（ｂ）は、それぞれ、図１（ａ）,１（ｂ）における本発明の半導体構成素子の俯瞰図を示す。図３（ａ）,３（ｂ）は、それぞれ、第２メタライジングと接触部とに半田層が設けられている本発明の半導体構成素子の断面図を示す。図４は、２つの半導体チップを備えた本発明の半導体構成素子の断面図を示す。図５は、更なる本発明の半導体構成素子の俯瞰図を示す。図６は、様々な方法で鋳造された（umgossene）プラスチックハウジングに設けられている土台基板の断面図を示す。図７は、図６の土台基板の俯瞰図を示す。
図１（ａ）に、土台基板１１が除去される前の（プロセス層（Ａｇ，Ｐｄなど）を有する、または有しない）土台基板１１にある本発明の半導体構成素子を示す。土台基板１１には、第１メタライジング７と第２メタライジング８とを有する半導体チップ４が設けられている。この際、第２メタライジング８は、土台基板１１と直接接続している。金の球体としての接触部１０が、土台基板１１上の半導体チップ４の、右側の辺の隣に設けられる。接触部１０と半導体チップ４の接触パッドを示す第１メタライジング７との間の電気的接続は、ボンド配線９によって行われている。例えばトランスファー鋳造によって土台基板１１に設けられたハウジング１に、半導体チップ４と接触部１０とが取り囲まれている。
図１（ｂ）は、基本的には図１（ａ）と同じ構造を示している。図１（ｂ）は、金の球体１０の代わりに半導体小プレート１０が備えられている点で異なっている。この小プレートは、メタライジング１３を介して土台基板１１と接続している。この場合、メタライジング１３と半導体チップの第２メタライジング８とが同じ材料から構成されていることが好ましい。これにより、半導体チップ４と半導体小プレート１０とを、１つの工程で実施することができる。
図１（ａ）と１（ｂ）とに示す半導体構成素子の場合、第２メタライジング８も、接触部１０も、土台基板１１と直接接触していることが重要である。例えば、エッチングプロセスを経て土台基板１１を除去した後、第２メタライジング８と接触部１０とは、半導体構成素子１の第２主要面３と面一に位置している。このことは、図３（ａ）,３（ｂ）から明らかである。これらの図では、例えば、伝導プレートを用い、周知の方法によって半導体構成素子を電気的に接続できるように、第２メタライジング８および接触部１０にはあらかじめ半田層が備えられている。しかし、必ずしも半田層を設ける必要はない。半田接触部は、熱による錫めっき（Feuerverzinnen）によっても形成することができる。
図１（ｃ）では、半導体チップ４が隆起部に設けられている。本実施例では、この隆起部は半導体チップ４の大きさに適合しており、鋳造によって製造されている。ボンド配線９は、接触部１０として使用される隆起部１６に直接設けられている。この場合、土台基板の除去の後、外部から接触可能な接触部も生じるように、隆起部１６が最大で半導体構成素子の第２主要面３まで達していてもよい。この図１（ｃ）では、隆起部は半導体構成素子の第２主要面３まで達していない。従って、土台基板を除去する際に、隆起部の一部（つまり、第２主要面３まで達している部分）が共に平坦化され、その結果、平坦な面が生じる（図３（ｃ）参照）。
図１（ｄ）から、エッチング技術によっても隆起部１６を第２主要面から形成できることが明らかである。これに対して、基板の他の主要面は平坦である。図１（ｄ）で示すように、半導体チップは、隆起部の横側から突出していることもある。半導体チップは、隆起の両側に生じていてもよい。
図２（ａ）、２（ｂ）および２（ｃ）は、図１（ａ）、１（ｂ）および１（ｃ）に基づく本発明の半導体構成素子の俯瞰図を示す。本実施例では、半導体チップ４は、それぞれ、２つの接触パッド（第１メタライジング７）を備えている。これら接触パッドは、ボンド配線９を介して、接触部１０にそれぞれ接続している。図２（ａ）から明らかなように、図２（ａ）では金の球体としての接触部が丸い形状をしている。これに対して、図２（ｂ）の接触部１０は、正方形になっている。半導体小プレート１２は、基本的には、どのような形状であってもよい。同様のことが、任意に形成することができる隆起部１６にも当てはまる。図２（ｃ）では、これら隆起部の形状が正方形である。正方形の構造は、特に、ボンド配線９を半導体小プレート１２の表面に簡単に接続することを可能にする。
当然、第１メタライジング７の接触パッドの数は、図１〜図３に示す実施例以外の数でもよい。また、本発明の半導体素子は、ローピン構造にのみ、特に適しているわけではない。ローピン構造は、半導体チップ４の隣に配置されている接触部１０を１０個まで有している。その場合には、例えば半導体チップの外辺に沿って接触部１０を配置することができる。
図４は、本発明の半導体構成素子の更なる実施例を示す。半導体構成素子は、相互に隣り合って配置されている２つの半導体チップ４，４’を備えている。両方の半導体チップ４，４’は、第１メタライジング７，７’および第２メタライジング８，８’をそれぞれ備えている。この場合、第２メタライジング８，８’は、半導体構成素子１の第２主要面３の面と面一になっている。第１メタライジング７，７’の接触パッドは、それぞれ、ボンド配線９を介して、接触部１０，１０’に接続されている。接触部１０，１０’は、同様に、半導体構成素子１の第２主要面３に達している。この際、第２メタライジング８，８’および接触部１０，１０’は、半田層１４によってそれぞれ覆われている。本実施例では、半導体チップ４，４’の接触パッド７，７’は、ボンド配線９’’を介して、それぞれ相互に接続されている。従って、半導体チップ４，４’は、信号を相互に交換することができる。しかし、半導体チップ４，４’に何ら電気的接続が生じておらず、これらチップは、単に１つのハウジングに備えられているだけであるとも考えられる。更に、他の実施形態では、複数の半導体チップが半導体構成素子１に備えられていることも考えられる
図５は、本発明の半導体構成素子の更なる実施例の俯瞰図を示す。この実施例では、半導体チップ４が、半導体チップ４の第１主要側面に第１メタライジングを構成する６個の接触パッド７を備えている。接触パッド７は、ボンド配線９を介して、ここでは半導体小プレート１２として構成されている接触部１０にそれぞれ接続している。基本的には、接触部１０の間隔Ａを任意に変化させることができる。同様に、接触パッド７とそれぞれに割り当てられている接触部１０との間隔Ｌを任意に変化させることができる。本発明の半導体構成素子は、その製造方法を通じて、半導体チップに対する接触部を、極めて柔軟な構造とすることができる。従って、原則的にはどの任意の「ピッチ間隔」を使用することもできる。
図６および７は、それぞれ、様々な形態のハウジング１が設けられているレジスト土台基板１１を示している。ここで、土台基板１１には、複数の半導体チップおよびこれらに割り当てられている接触部が、規則的な配置（例えば網目状（Raster））に設けられている。図６の左半分では、半導体チップおよび割り当てられた接触部（図示せず）の鋳造の際に、各構造を１つずつ鋳造できることが明らかである。一方、図６の中央に示されているように、列に配置されている半導体チップが、唯一のハウジング１に備えられていることも考えられる。同様に、網目状に配置されている半導体チップは、唯一のハウジング１によって取り囲まれる。従って、列に配置されている場合と網目状とに配置されている場合とでは、半導体構成素子を個別化する前に、薄片を用いてこれら素子を固定する必要はない。固定は、鋳造体そのものによって行われる。同様に、レーザー切断によって、各任意のパッケージの外形を得ることができる。これにより、プレート面をより効率的に利用できる。
従って、本発明では、特に単一半導体に使用できる半導体構成素子を、経費をかけずに製造することができる。従来の技術で知られている材料を、半導体構成素子自体や土台基板のために使用することが可能である。特に、本発明の方法は、例えばメタライジング、穿孔または圧縮のような土台基板の加工が必要なく、上述したように行うことができることに利点がある。レイアウト、つまり半導体チップに対する接触部の配置を、非常に柔軟に行うことができる。従って、土台基板を変化させる必要は決してない。更に、土台基板には、非常に高密度な構造を実現することが可能である。なぜなら、個々の半導体構成素子の間には、のこぎり切断、レーザー切断、水流、またはフライス盤用の幅だけが必要だからである。
本発明は、更に、マルチチップ半導体構成素子も単一チップ半導体構成素子をも可能にする。マルチチップ、あるいはマルチチップモジュールのどちらを製造するかは、ハウジングを設ける際に初めて決定される。ここでも、土台基板を変更する必要はない。両側がメタライジングされた半導体チップを使用すると、垂直集積単一半導体を活用できる。このようにして、半導体チップすなわち半導体構成素子の全体の寸法を小さくすることができる。チップの大きさが０．３×０．３×０．１４ｍｍの場合、ハウジングの大きさは、従って、例えば、０．８×０．５×０．４ｍｍである。
（ａ）（ｂ）（ｃ）（ｄ）は、まだ土台基板に設けられている本発明の半導体構成素子の断面図である。 （ａ）（ｂ）（ｃ）は、それぞれ、図１（ａ）（ｂ）（ｃ）における本発明の半導体構成素子の俯瞰図である。 （ａ）（ｂ）（ｃ）は、それぞれ、第２メタライジングと接触部とに半田層が設けられている本発明の半導体構成素子の断面図である。 ２つの半導体チップを備えた本発明の半導体構成素子の断面図である。 更なる本発明の半導体構成素子の俯瞰図である。 様々な方法に鋳造されたプラスチックハウジングに設けられている土台基板の断面図である。 図６の土台基板の俯瞰図である。

Claims (10)

  1. 半導体構成素子の製造方法であって、
    ａ）土台基板（１１）を用意し、
    ｂ）鋳造過程によって土台基板（１１）に隆起部（１６）を形成し、
    ｃ）第１および第２メタライジング（７,８）を有する少なくとも１つの半導体チップ（４）を用意し、
    ｄ）第２メタライジング（８）と土台基板（１１）とが対向するように土台基板（１１）の隆起部（１６）に少なくとも１つの半導体チップ（４）を設け、
    ｅ）土台基板（１１）の隆起部（１６）に少なくとも１つの接触部（１０）を設け、
    ｆ）少なくとも１つの接触部（１０）と第１メタライジング（７）との間に電気的な接続を確立し、
    ｇ）少なくとも１つの半導体チップ（４）と、割り当てられた接触部（１０）とを取り囲むようにハウジング（１）を設け、
    ｈ）土台基板（１１）を除去する工程を有する半導体構成素子の製造方法。
  2. 上記土台基板がエッチングによって除去されることを特徴とする請求項１に記載の半導体構成素子の製造方法。
  3. 上記ハウジング（１）にまで達するとエッチング工程は終了し、その結果、半導体チップ（４）および/または接触部（１０）に位置する隆起部（１６）はハウジングに取り囲まれることを特徴とする請求項２に記載の半導体構成素子の製造方法。
  4. 上記半導体チップ（４）の第２メタライジング（８）および接触部（１０）が、化学的、またはガルバーニ析出（galvanischer Abscheidung）または熱による錫めっきによって精製されることを特徴とする請求項１から３のいずれか１項に記載の半導体構成素子の製造方法。
  5. 上記半導体チップ（４）が、土台基板（１１）に網目状に配置されることを特徴とする請求項１から４のいずれか１項に記載の半導体構成素子の製造方法。
  6. 上記ハウジング（１）が、それぞれ、個々の半導体チップ（４）、列に相互に配置された複数の半導体チップ（４）または網目状に配置された複数の半導体チップ（４）を取り囲むことを特徴とする請求項５に記載の半導体構成素子の製造方法。
  7. 上記半導体構成素子が個別化されることを特徴とする請求項１から６のいずれか１項に記載の半導体構成素子の製造方法。
  8. 上記土台基板（１１）が、銅、合金または有機材料からなることを特徴とする請求項１から７のいずれか１項に記載の半導体構成素子の製造方法。
  9. 上記土台基板（１１）に、整合印（１５）が付けられており、この整合印は、半導体チップ（４）を備える前に、レーザー、エッチング、穿孔、または圧縮によって付けられていることを特徴とする請求項１から８のいずれか１項に記載の半導体構成素子の製造方法。
  10. 上記のｃ）第２メタライジング（８）と土台基板（１１）とが対向するように土台基板（１１）に少なくとも１つの半導体チップ（４）を設ける工程においては、合金工程によってダイボンディングが行われることを特徴とする請求項１から９のいずれか１項に記載の半導体構成素子の製造方法。
JP2005095685A 2000-02-02 2005-03-29 下側に設けられた接触部を有する半導体構成素子の製造方法 Abandoned JP2005252278A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000104410 DE10004410A1 (de) 2000-02-02 2000-02-02 Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001557087A Division JP2003522416A (ja) 2000-02-02 2001-01-31 下側に設けられた接触部を有する半導体構成素子とその製造方法

Publications (1)

Publication Number Publication Date
JP2005252278A true JP2005252278A (ja) 2005-09-15

Family

ID=7629490

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001557087A Pending JP2003522416A (ja) 2000-02-02 2001-01-31 下側に設けられた接触部を有する半導体構成素子とその製造方法
JP2005095685A Abandoned JP2005252278A (ja) 2000-02-02 2005-03-29 下側に設けられた接触部を有する半導体構成素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001557087A Pending JP2003522416A (ja) 2000-02-02 2001-01-31 下側に設けられた接触部を有する半導体構成素子とその製造方法

Country Status (6)

Country Link
US (2) US20030015774A1 (ja)
EP (1) EP1269539A1 (ja)
JP (2) JP2003522416A (ja)
KR (1) KR20020074228A (ja)
DE (1) DE10004410A1 (ja)
WO (1) WO2001057924A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7789240B2 (en) 2007-04-16 2010-09-07 Shin-Etsu Polymer Co., Ltd. Substrate container and handle thereof

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
DE10147376B4 (de) * 2001-09-26 2009-01-15 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE10148042B4 (de) * 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
US20030143327A1 (en) * 2001-12-05 2003-07-31 Rudiger Schlaf Method for producing a carbon nanotube
US20040022943A1 (en) * 2002-04-12 2004-02-05 Rudiger Schlaf Carbon nanotube tweezer and a method of producing the same
US7112816B2 (en) * 2002-04-12 2006-09-26 University Of South Flordia Carbon nanotube sensor and method of producing the same
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE10308928B4 (de) * 2003-02-28 2009-06-18 Siemens Ag Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE10334578A1 (de) * 2003-07-28 2005-03-10 Infineon Technologies Ag Chipkarte, Chipkartenmodul sowie Verfahren zur Herstellung eines Chipkartenmoduls
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
US7956459B2 (en) 2005-02-28 2011-06-07 Infineon Technologies Ag Semiconductor device and method of assembly
WO2007004986A1 (en) * 2005-07-06 2007-01-11 Infineon Technologies Ag An integrated circuit package and a method for manufacturing an integrated circuit package
DE102005046583A1 (de) 2005-09-28 2007-03-29 Eppendorf Ag Laborvorrichtung zur gleichzeitigen Durchführung von Reaktionen in einer Mehrzahl von Proben
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US7955901B2 (en) 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US8155534B2 (en) 2008-06-30 2012-04-10 Alcatel Lucent Optical modulator for higher-order modulation
KR101248163B1 (ko) * 2009-09-10 2013-03-27 엘지전자 주식회사 이면 접합형 태양 전지 및 그 제조 방법
US8675802B2 (en) * 2011-03-02 2014-03-18 Yasser Ragab Shaban Method and apparatus of deactivating explosives and chemical warfare with high-energy neutrons generated from deuterium tritium fusion reaction
EP2727145A4 (en) * 2011-07-03 2015-07-29 Eoplex Ltd Conductor carrier with heat-insulated packaging components

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598363A (ja) * 1982-07-06 1984-01-17 Toshiba Corp 半導体装置
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
JPS6482555A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Semiconductor device
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
US5049979A (en) * 1990-06-18 1991-09-17 Microelectronics And Computer Technology Corporation Combined flat capacitor and tab integrated circuit chip and method
FR2665574B1 (fr) * 1990-08-03 1997-05-30 Thomson Composants Microondes Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede.
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5563446A (en) * 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3074264B2 (ja) * 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH09148492A (ja) * 1995-11-17 1997-06-06 Murata Mfg Co Ltd 電子部品パッケージ装置
JP2842355B2 (ja) * 1996-02-01 1999-01-06 日本電気株式会社 パッケージ
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09286971A (ja) * 1996-04-19 1997-11-04 Toray Dow Corning Silicone Co Ltd シリコーン系ダイボンディング剤、半導体装置の製造方法および半導体装置
JP3500015B2 (ja) * 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JP3877401B2 (ja) * 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP3420473B2 (ja) * 1997-04-30 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
JP3165078B2 (ja) * 1997-07-24 2001-05-14 協和化成株式会社 表面実装部品の製造方法
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
US6455923B1 (en) * 1999-08-30 2002-09-24 Micron Technology, Inc. Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
TW423133B (en) * 1999-09-14 2001-02-21 Advanced Semiconductor Eng Manufacturing method of semiconductor chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7789240B2 (en) 2007-04-16 2010-09-07 Shin-Etsu Polymer Co., Ltd. Substrate container and handle thereof

Also Published As

Publication number Publication date
EP1269539A1 (de) 2003-01-02
US20030015774A1 (en) 2003-01-23
US20060014326A1 (en) 2006-01-19
JP2003522416A (ja) 2003-07-22
WO2001057924A1 (de) 2001-08-09
DE10004410A1 (de) 2001-08-16
KR20020074228A (ko) 2002-09-28

Similar Documents

Publication Publication Date Title
JP2005252278A (ja) 下側に設けられた接触部を有する半導体構成素子の製造方法
US8154110B2 (en) Double-faced electrode package and its manufacturing method
CN100490140C (zh) 双规引线框
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US6586834B1 (en) Die-up tape ball grid array package
US20040094829A1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US7573124B2 (en) Semiconductor packaging structure having electromagnetic shielding function and method for manufacturing the same
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
US6677219B2 (en) Method of forming a ball grid array package
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
US6790760B1 (en) Method of manufacturing an integrated circuit package
US6465882B1 (en) Integrated circuit package having partially exposed conductive layer
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
JP2533011B2 (ja) 表面実装型半導体装置
US20010001069A1 (en) Metal stud array packaging
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
JP3491606B2 (ja) 半導体デバイスとその製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JPH0834282B2 (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080307