JPH01308058A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH01308058A JPH01308058A JP63139615A JP13961588A JPH01308058A JP H01308058 A JPH01308058 A JP H01308058A JP 63139615 A JP63139615 A JP 63139615A JP 13961588 A JP13961588 A JP 13961588A JP H01308058 A JPH01308058 A JP H01308058A
- Authority
- JP
- Japan
- Prior art keywords
- pellets
- resin
- package
- tabs
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 77
- 238000000465 moulding Methods 0.000 claims description 8
- 239000012778 molding material Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000004891 communication Methods 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000011347 resin Substances 0.000 description 24
- 229920005989 resin Polymers 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000013011 mating Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 241000282693 Cercopithecidae Species 0.000 description 1
- 241000272194 Ciconiiformes Species 0.000 description 1
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 1
- 240000003380 Passiflora rubra Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 210000000007 bat wing Anatomy 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子技術、特に、電子装置の機能増大化技術
に関し、例えば、自動車電話やポケットベル等に搭載さ
れる半導体集積回路装置(以下、Icということがある
。)等に利用して有効なものに関する。
に関し、例えば、自動車電話やポケットベル等に搭載さ
れる半導体集積回路装置(以下、Icということがある
。)等に利用して有効なものに関する。
IC化の思想が進歩するにつれて、機器の機能拡大と同
時に、構成要素の増加を伴う傾向が急激に現れて来て、
サブシステム化、機能ユニット化へと構成要素の規模が
大きくなって来ている。そして、要求されるシステムの
回路a能を全て、!チップの半導体素子内に収容できれ
ば理想的であり、これに少しでも近づけるために、LS
I化、超LSI化へと大きな努力が払われζいる。さら
に今日では、機能の増大を図り、性能を落とさず、複合
機能を1チツプ内に収容しようとする超L SIの実用
開発が活発に行われている。
時に、構成要素の増加を伴う傾向が急激に現れて来て、
サブシステム化、機能ユニット化へと構成要素の規模が
大きくなって来ている。そして、要求されるシステムの
回路a能を全て、!チップの半導体素子内に収容できれ
ば理想的であり、これに少しでも近づけるために、LS
I化、超LSI化へと大きな努力が払われζいる。さら
に今日では、機能の増大を図り、性能を落とさず、複合
機能を1チツプ内に収容しようとする超L SIの実用
開発が活発に行われている。
なお、IC化実装技術を述べである例としては、株式会
社工業調査会発行NC化実装技術」昭和55年1月15
0発行 P3〜pH、がある。
社工業調査会発行NC化実装技術」昭和55年1月15
0発行 P3〜pH、がある。
複合ae、を監チップ内に収容しようとする技術におい
ては、例えば、自動車電話やポケットベル等に1y58
31されるICにおいて、高周波アナ「1748号を処
理する機能と、これを制illする機能とを1チツプ内
に収容しようとした場合、次のようなf(9点から1チ
ツプ化するのは困難であり、むしろ不利益になるという
問題点があることが、本発明Hによって明らかにされた
。
ては、例えば、自動車電話やポケットベル等に1y58
31されるICにおいて、高周波アナ「1748号を処
理する機能と、これを制illする機能とを1チツプ内
に収容しようとした場合、次のようなf(9点から1チ
ツプ化するのは困難であり、むしろ不利益になるという
問題点があることが、本発明Hによって明らかにされた
。
(1)トランジスタ等の素子が過大に増加するため、ペ
レットおよび消費電力が過大になり、製造歩留り並びに
製品の品質および信鎖性が大幅に低ドする。
レットおよび消費電力が過大になり、製造歩留り並びに
製品の品質および信鎖性が大幅に低ドする。
(2) 動作周波数帯域が各機能1σに相賃するため
、り11ス・トーク発振現象が起こり、所望の特性が得
られない。
、り11ス・トーク発振現象が起こり、所望の特性が得
られない。
(3) 各a能を合理的に連携させる[i、il路技
術が不確立であるため、開発に多大の手間を要する。
術が不確立であるため、開発に多大の手間を要する。
(4)各機能を最良に発揮する望積回路をペレットに作
り込むための製造プ「Jセスが各a能毎に相異する。
り込むための製造プ「Jセスが各a能毎に相異する。
しかしながら、人間に使用されるこのようなICにおい
てこそ、多機能のユニット化が要望されている。
てこそ、多機能のユニット化が要望されている。
一方、実開昭G l−127(i35号公報、特開昭6
1−200257号公報および特開昭62−909!’
13号公報におい°ζは、tl−のパッケージ内に複数
個のベレットが樹脂t(止されているとともに、これら
ペレットが同一のタブ−LにボンディングされているI
cが提案されている。
1−200257号公報および特開昭62−909!’
13号公報におい°ζは、tl−のパッケージ内に複数
個のベレットが樹脂t(止されているとともに、これら
ペレットが同一のタブ−LにボンディングされているI
cが提案されている。
しかし、前記公報に提案されているICにおいては、複
数個のベレットが1個のタブにボンディングされている
ため、タブが大きくなることにより、M11fIN封正
パッケージの成形が困難になるばかりでな(、インナリ
ードを配線し得るスペースが不足するという問題点があ
ることが、本発明者によっ”ζ明らかにされた。
数個のベレットが1個のタブにボンディングされている
ため、タブが大きくなることにより、M11fIN封正
パッケージの成形が困難になるばかりでな(、インナリ
ードを配線し得るスペースが不足するという問題点があ
ることが、本発明者によっ”ζ明らかにされた。
本発明の第1の目的は、Iチップ化を回避しつつ、多機
能ユニット化を実現することができる電子技術を捷供す
ることにある。
能ユニット化を実現することができる電子技術を捷供す
ることにある。
本発明の第2の目的は、複数個のペレットを合理的に1
パツケージ化することができる電子装置を捉供すること
にある。
パツケージ化することができる電子装置を捉供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
C問題点を解決するための手段〕
本願におい°C開示されイ)発明のうち代表的なものの
概要を説明すれば、次の通りである。
概要を説明すれば、次の通りである。
すなわち、11−のパッケージ内に複数個のベレットを
封止するとともに、これらペレットを各別のタブ上にボ
ンディングしたものである。
封止するとともに、これらペレットを各別のタブ上にボ
ンディングしたものである。
nil記した手段によれば、複数個のベレット毎に所望
の機能をそれぞれ搭載することができるとともに、それ
らペレットの機能用I〔を所(Uに応じ゛C連携さする
ことができる。
の機能をそれぞれ搭載することができるとともに、それ
らペレットの機能用I〔を所(Uに応じ゛C連携さする
ことができる。
反面、各ペレットは互いに別体であるため、電子回路は
各機能に最適のグー産プ〔2セスを用いてそれぞれ作成
することができ、他のベレットの生産プロセスに干渉さ
れることはない。
各機能に最適のグー産プ〔2セスを用いてそれぞれ作成
することができ、他のベレットの生産プロセスに干渉さ
れることはない。
一方、複数個のベレツトといえどもtl−のパッケージ
内に収容されているため、動作性能の検査、fis◆n
性試験、管理および実装等は!n純化されることになり
、多機能ユニット化の要望は充分に満足させることがで
きる。
内に収容されているため、動作性能の検査、fis◆n
性試験、管理および実装等は!n純化されることになり
、多機能ユニット化の要望は充分に満足させることがで
きる。
しかも、各ペレットは各別のタブ上にそれぞれボンディ
ングされているため、タブ相互を適当に離間させること
により、タブ相互間にインナリードを配線するための空
間を設けることができる。
ングされているため、タブ相互を適当に離間させること
により、タブ相互間にインナリードを配線するための空
間を設けることができる。
これにより、ベレット相互間の電気的接続を充分に確保
することができる。また、タブ相互間が離間されること
により、パッケージ成形時における成形材料の流れが分
断されることなく、きわめて適正に流れるため、キャビ
ティー内に成形材料が確実に充填され、パッケージが適
正に成形されることになる。
することができる。また、タブ相互間が離間されること
により、パッケージ成形時における成形材料の流れが分
断されることなく、きわめて適正に流れるため、キャビ
ティー内に成形材料が確実に充填され、パッケージが適
正に成形されることになる。
〔実施例1〕
第1図(a)、(b)は本発明の一実Jk例である樹脂
14正形D11)・ICを示す縦断面図お3J、び横断
面図、第2図〜第9図はその製造方法を示す各説明図で
ある。
14正形D11)・ICを示す縦断面図お3J、び横断
面図、第2図〜第9図はその製造方法を示す各説明図で
ある。
本実施例において、本発明にががる電子装置は樹脂封止
形デュアル・インライン・パッケージを備え°rいるI
G(以下、Dll)・IC,または、tpに、ICとい
う、)として構成されている。このDIP・ICはシリ
コン半導体ペレット(以ド、ペレットという、)を複数
個備えており、複数個のペレットが各別のタブにボンデ
ィングされた状態で単一のパッケージに樹脂封止されて
いる。そして、ごのDIP・ICは次のような製造方法
により製造されている。
形デュアル・インライン・パッケージを備え°rいるI
G(以下、Dll)・IC,または、tpに、ICとい
う、)として構成されている。このDIP・ICはシリ
コン半導体ペレット(以ド、ペレットという、)を複数
個備えており、複数個のペレットが各別のタブにボンデ
ィングされた状態で単一のパッケージに樹脂封止されて
いる。そして、ごのDIP・ICは次のような製造方法
により製造されている。
以下、本発明の一実施例であるごのI) l 11・I
Cの製造方法を説明する。この説明により、11;1記
D I 11・ICについての構成の詳細が明らかにさ
れる 本実施例において、樹脂封止形1〕IP・1cの製造方
法には、第2図に示され゛(いる多連リードフレームl
が使用されている。この多連リードフレームIは42ア
「Iイや=1バール等のような鉄系(鉄またはその合金
)材料、または、燐青銅や無酸素銅等のような銅系(銅
またはその合金)材11からなる薄板を用いて、打ち抜
きプレス加工またはエツチング加工等のような適当な手
段により一体成形され”ζおり、この多連・リードフレ
ームlには複数のtp位リードフレーム2が横方向に1
列に並設されている。
Cの製造方法を説明する。この説明により、11;1記
D I 11・ICについての構成の詳細が明らかにさ
れる 本実施例において、樹脂封止形1〕IP・1cの製造方
法には、第2図に示され゛(いる多連リードフレームl
が使用されている。この多連リードフレームIは42ア
「Iイや=1バール等のような鉄系(鉄またはその合金
)材料、または、燐青銅や無酸素銅等のような銅系(銅
またはその合金)材11からなる薄板を用いて、打ち抜
きプレス加工またはエツチング加工等のような適当な手
段により一体成形され”ζおり、この多連・リードフレ
ームlには複数のtp位リードフレーム2が横方向に1
列に並設されている。
単位リードフレーム2は位置決め孔3aが開設されてい
る外枠3を一対備えており、両外枠3は所定の間隔で平
行一連にそれぞれ延設されている。
る外枠3を一対備えており、両外枠3は所定の間隔で平
行一連にそれぞれ延設されている。
隣り合う11位リードフレーム2.2間には一対のセク
ション枠4が両外枠3.3間に互いに平行に配されて一
体的に架設されており、これら外枠、セクション枠によ
り形成される略長方形の枠体内にtp位リードフレーム
2が構成されている。
ション枠4が両外枠3.3間に互いに平行に配されて一
体的に架設されており、これら外枠、セクション枠によ
り形成される略長方形の枠体内にtp位リードフレーム
2が構成されている。
各中位リードフレーム2において、両外枠3および3に
はタブ吊りリード5A、5Rが略中央部において略直角
方向にそれぞれ配されて一体的に突設されており、両タ
ブ吊りリード5 A 、 5 Bの先端には略長方形の
平板形状に形成されたタブ6A、613が、−直線伏に
配されてそれぞ株一体内に吊持されている。また、両外
枠3.3には一対のダム部材7がタブを挟んで互いに平
行に、かつ略対称形状になるようにそれぞれ配されて一
体的に架設されており、両ダム部材7には複数本のり一
ド9が長手方向に等間隔に配されて、互いに平行で、ダ
ム部材7と直交するよ・)に一体内に突設されており、
各リード!】のタブ側端部は先端を2個のタブ6A、6
Bにそれぞれ近接されてこれを取り囲むように配される
ことにより、インチ部(以下、インナリードということ
がある。)9aをそれぞれ構成し°Cいる。そして、ダ
ム部材7の略中央部に配されたリード9におけるインナ
部9Cは両タブ6A、613の間隙に配されて、後述す
るように両タブにそれぞれIM赦されるペレットの両方
からり・イヤボンディングされる共用インナリードを構
成するように略11字形状に形成され一ζいる。他方、
各リード9の反タブ側延長部分は、その先端がセクショ
ン枠4に接続され°ζ保持されており、アウタ部(以下
、アウタリードということがある。)9bをそれぞれ構
成している。ダム部材7における隣り合うリード9.9
間の部分は後述するパッケージ成形時にレジンの流れを
せき止めるダム8を実質的と構成している。
はタブ吊りリード5A、5Rが略中央部において略直角
方向にそれぞれ配されて一体的に突設されており、両タ
ブ吊りリード5 A 、 5 Bの先端には略長方形の
平板形状に形成されたタブ6A、613が、−直線伏に
配されてそれぞ株一体内に吊持されている。また、両外
枠3.3には一対のダム部材7がタブを挟んで互いに平
行に、かつ略対称形状になるようにそれぞれ配されて一
体的に架設されており、両ダム部材7には複数本のり一
ド9が長手方向に等間隔に配されて、互いに平行で、ダ
ム部材7と直交するよ・)に一体内に突設されており、
各リード!】のタブ側端部は先端を2個のタブ6A、6
Bにそれぞれ近接されてこれを取り囲むように配される
ことにより、インチ部(以下、インナリードということ
がある。)9aをそれぞれ構成し°Cいる。そして、ダ
ム部材7の略中央部に配されたリード9におけるインナ
部9Cは両タブ6A、613の間隙に配されて、後述す
るように両タブにそれぞれIM赦されるペレットの両方
からり・イヤボンディングされる共用インナリードを構
成するように略11字形状に形成され一ζいる。他方、
各リード9の反タブ側延長部分は、その先端がセクショ
ン枠4に接続され°ζ保持されており、アウタ部(以下
、アウタリードということがある。)9bをそれぞれ構
成している。ダム部材7における隣り合うリード9.9
間の部分は後述するパッケージ成形時にレジンの流れを
せき止めるダム8を実質的と構成している。
前記構成にかかる多連リードフレームには各単位リード
フレーム毎にペレット・ボンディング作業が実施され、
続いて、ワイヤ・ボンディング作業が実施される。これ
らのボンディング作業は多連リードフレームが横方向に
ピッチ送りされることにより、各単位リードフレーム2
毎に順次実施される。
フレーム毎にペレット・ボンディング作業が実施され、
続いて、ワイヤ・ボンディング作業が実施される。これ
らのボンディング作業は多連リードフレームが横方向に
ピッチ送りされることにより、各単位リードフレーム2
毎に順次実施される。
ごのボンデ・イング作業により、第3図および第4図に
示されているように、両りプ6A、6B上にはそれぞれ
略長方形の平板形状に形成された第1ペレツト11およ
び第2ペレツト12が、隣り合わせに配されて、銀ペー
スト等から成る接着材rr!Itoによりそれぞれボン
ディングされ、各ペレット6A、6Bの電極パッドと、
各単位リード2におけるリード9のインナ部9aとの間
にワイヤがボンディングされる。
示されているように、両りプ6A、6B上にはそれぞれ
略長方形の平板形状に形成された第1ペレツト11およ
び第2ペレツト12が、隣り合わせに配されて、銀ペー
スト等から成る接着材rr!Itoによりそれぞれボン
ディングされ、各ペレット6A、6Bの電極パッドと、
各単位リード2におけるリード9のインナ部9aとの間
にワイヤがボンディングされる。
本実施例において、第1ペレツト11に作り込まれた4
Ji積回路は、自動車電話またはポケットベルにおける
アナログ信号処理用ICにおいて高周波アナログ信号を
デコーダまたは復調処理する機能を発揮するように構成
されており、第2ペレツト12に作り込まれた集積回路
は、当該処理13号をさらに加工処理する機能を発揮す
るように構成されている0例えば、両ベレットは前記機
能を最大限に発揮し得るJ、うに、ガリウム・rIIL
素等の化合物半導体、またはシリ:1ンを用いζ、Is
i P形またはMOS形等の構造に適宜作成され°C
おり、’!1該作成が効果的に実施されるように、各別
の工程で適宜製造される。
Ji積回路は、自動車電話またはポケットベルにおける
アナログ信号処理用ICにおいて高周波アナログ信号を
デコーダまたは復調処理する機能を発揮するように構成
されており、第2ペレツト12に作り込まれた集積回路
は、当該処理13号をさらに加工処理する機能を発揮す
るように構成されている0例えば、両ベレットは前記機
能を最大限に発揮し得るJ、うに、ガリウム・rIIL
素等の化合物半導体、またはシリ:1ンを用いζ、Is
i P形またはMOS形等の構造に適宜作成され°C
おり、’!1該作成が効果的に実施されるように、各別
の工程で適宜製造される。
両ベレッ1−11.12の上面における互いに対向する
短辺のそれぞれには、相互連携のための電極パッドzb
および!2bが複数個、また、他の3辺のそれぞれには
外部引き出しのための電極パッドllaおよび12aが
複数個、環状になるように配されて形成されている。
短辺のそれぞれには、相互連携のための電極パッドzb
および!2bが複数個、また、他の3辺のそれぞれには
外部引き出しのための電極パッドllaおよび12aが
複数個、環状になるように配されて形成されている。
両ベレット1L12における外部引出用電極パッドll
aお、上び12aのそれぞれと、各イン1リード9aと
の間には、外部引出用のボンディングワイヤ13aがそ
れぞれ橋絡されており、これにより、両ペレット11,
12に作り込まれた集積回路の一部は、電極バンドll
aまたは12a、ワイヤ13a1インナリード9aおよ
びアウタリード9bを介して電気的に外部に引き出され
るようになっている。このとき、高周波信号が伝達され
るインナリード9a(例えば、第1ペレット11例のイ
ンナリード9aH¥)については長さが短(なるように
、タブ6Aやインナリード9a群についての配置を設定
することが望ましい。
aお、上び12aのそれぞれと、各イン1リード9aと
の間には、外部引出用のボンディングワイヤ13aがそ
れぞれ橋絡されており、これにより、両ペレット11,
12に作り込まれた集積回路の一部は、電極バンドll
aまたは12a、ワイヤ13a1インナリード9aおよ
びアウタリード9bを介して電気的に外部に引き出され
るようになっている。このとき、高周波信号が伝達され
るインナリード9a(例えば、第1ペレット11例のイ
ンナリード9aH¥)については長さが短(なるように
、タブ6Aやインナリード9a群についての配置を設定
することが望ましい。
また、両ベレット11,12における相互連携用電梅パ
ッドzbおよび12bと、両タブ6Aおよび6Bの間隙
に配線された共用インナリー1′9cとの間には、相互
連携用のボンディングワイヤ+3bがそれぞれ橋絡され
ており、これにより、両ベレットl!と12とにそれぞ
れ作り込まれた集積回路の一部は、一方の電極パッドz
bまたはI2b、ワイヤ13b、他方の電極パッドI2
bまたは11b、を介して互いに連携されるようになっ
ている。このとき、相互連携用のボンディングワイヤ1
3bは共用インナリード9cにワイヤボンディングされ
るため、ワイヤ13b自体の長さは短く設定されている
。その結果、相互連携用ボンディングワイヤ13bのル
−プ形状やル−プの剛性等の条件を緩和することができ
るとともに、最適条件を選定するこ七ができるという利
点が得られることになる。そして、第1ペレツトIIと
第2ベレ71・12とを連携させる端子としては、例え
ば、電源端子、リファレンス5ip電圧を人力する端子
、入出力端子、クロック端子、ペレット間交信用端子(
5〜6本)等が考えられる。
ッドzbおよび12bと、両タブ6Aおよび6Bの間隙
に配線された共用インナリー1′9cとの間には、相互
連携用のボンディングワイヤ+3bがそれぞれ橋絡され
ており、これにより、両ベレットl!と12とにそれぞ
れ作り込まれた集積回路の一部は、一方の電極パッドz
bまたはI2b、ワイヤ13b、他方の電極パッドI2
bまたは11b、を介して互いに連携されるようになっ
ている。このとき、相互連携用のボンディングワイヤ1
3bは共用インナリード9cにワイヤボンディングされ
るため、ワイヤ13b自体の長さは短く設定されている
。その結果、相互連携用ボンディングワイヤ13bのル
−プ形状やル−プの剛性等の条件を緩和することができ
るとともに、最適条件を選定するこ七ができるという利
点が得られることになる。そして、第1ペレツトIIと
第2ベレ71・12とを連携させる端子としては、例え
ば、電源端子、リファレンス5ip電圧を人力する端子
、入出力端子、クロック端子、ペレット間交信用端子(
5〜6本)等が考えられる。
この連携用のワイヤ13bのボンディングは加熱を抑制
することができるJffJT波式ボンディング装置等を
用い°C1実h&される。また、ワイヤとしては、金(
Au)や銅(Cu)等のような導電材料からなるワイヤ
本体の表面に絶縁被膜を被着されているtJ[ワイヤを
用いることが望ましい、そして、PIllWワイヤを使
用することにより、両ベレ7ell、12の電極パッド
llb、l!:12bとを共用インナリード9Cを介さ
ずに、直接的にワイヤボンディングすることができる。
することができるJffJT波式ボンディング装置等を
用い°C1実h&される。また、ワイヤとしては、金(
Au)や銅(Cu)等のような導電材料からなるワイヤ
本体の表面に絶縁被膜を被着されているtJ[ワイヤを
用いることが望ましい、そして、PIllWワイヤを使
用することにより、両ベレ7ell、12の電極パッド
llb、l!:12bとを共用インナリード9Cを介さ
ずに、直接的にワイヤボンディングすることができる。
このようにしてペレットおよびワイヤ・ボンディングさ
れた多連リードフレームには、各中位リードフレーム毎
に樹脂1.1止するパッケージ群が、第5図および第6
図に示されているようなトランスフ1成形装置を使用さ
れて学位リードフレーム71Fについて同時成形される
。
れた多連リードフレームには、各中位リードフレーム毎
に樹脂1.1止するパッケージ群が、第5図および第6
図に示されているようなトランスフ1成形装置を使用さ
れて学位リードフレーム71Fについて同時成形される
。
第5図および第6図に示されているトランスフ1成形装
r!!、50はシリンダ装置等(図示せず)によって互
いに型締めされる一対の上型51と下型52とを備えて
おり、上型51と下型52との合わせ面には上型キャビ
ティー四部53aと下型キャビティー四部53bとが互
いにflaiMしてキャビティー53を形成するように
?jI敗組段組没設ている。そして、キャビティー53
はml記2個のタブにそれぞれ16赦された2個のベレ
ット11,12を収容しく7るように構成されζいる。
r!!、50はシリンダ装置等(図示せず)によって互
いに型締めされる一対の上型51と下型52とを備えて
おり、上型51と下型52との合わせ面には上型キャビ
ティー四部53aと下型キャビティー四部53bとが互
いにflaiMしてキャビティー53を形成するように
?jI敗組段組没設ている。そして、キャビティー53
はml記2個のタブにそれぞれ16赦された2個のベレ
ット11,12を収容しく7るように構成されζいる。
上型51の合わせ面にはボット54が開設されており、
ボット54にはシリンダ装置(図示せず)により進退さ
れるプランジャ55が成形材料としての樹脂(以下、レ
ジンという、)を送給し得るように挿入されている。他
方、下型52の合わせ面にはカル56がボット54との
対向位置に配され°ζ没設されているとともに、複数条
のランナ57がボット54にそれぞれ接続するように放
射状に配されて没設されている。各ランナ57の他端部
は下側キャビティー四部53 bにそれぞれ接続されて
おり、その接続部に番よゲート58がレジンをキャビテ
ィー53内に注入し?するように形成され一ζいる。ま
た、1;型52の合わせ面には逃げ凹所59がリードフ
レームの17みを逃げ(するように、多連リードフレー
ムlの外形よりも若干大きめの長方形で、その厚さと略
等しい寸法の一定深さに没設されている。
ボット54にはシリンダ装置(図示せず)により進退さ
れるプランジャ55が成形材料としての樹脂(以下、レ
ジンという、)を送給し得るように挿入されている。他
方、下型52の合わせ面にはカル56がボット54との
対向位置に配され°ζ没設されているとともに、複数条
のランナ57がボット54にそれぞれ接続するように放
射状に配されて没設されている。各ランナ57の他端部
は下側キャビティー四部53 bにそれぞれ接続されて
おり、その接続部に番よゲート58がレジンをキャビテ
ィー53内に注入し?するように形成され一ζいる。ま
た、1;型52の合わせ面には逃げ凹所59がリードフ
レームの17みを逃げ(するように、多連リードフレー
ムlの外形よりも若干大きめの長方形で、その厚さと略
等しい寸法の一定深さに没設されている。
前記構成にかかる多連リードフレームlを用い゛ζ樹脂
封正形形ッケージをIII記トランスファ成形装置を用
いて成形する場合、上型51および下型52における各
−トヤビティー53は各単位リードフレーム、2におけ
る一対のダム8.8間の空間にそれぞれ対応される。
封正形形ッケージをIII記トランスファ成形装置を用
いて成形する場合、上型51および下型52における各
−トヤビティー53は各単位リードフレーム、2におけ
る一対のダム8.8間の空間にそれぞれ対応される。
トランスファ成形時において、前記構成にかかる多連リ
ードフレームIは下型52に没設されている逃げ凹所5
9内に、各tri位リードフレーム2における第1およ
び第2ペレツト11および12が各キャビティー53内
にそれぞれ収容されるように配されてセットされる。こ
のとき、第6図に示されているように、第1ペレツト1
1および第2ペレツト12がそれぞれ搭載されているタ
ブ6Aおよび6Bはゲート5Bの注入方向に対して中心
線−Fで一直線に並ぶように、かつ、ゲート58に近い
方のタブ6八およびペレット」!が遠い方のタブ6Bお
よびペレット12よりも小さくなるように、各構成が設
定されている。
ードフレームIは下型52に没設されている逃げ凹所5
9内に、各tri位リードフレーム2における第1およ
び第2ペレツト11および12が各キャビティー53内
にそれぞれ収容されるように配されてセットされる。こ
のとき、第6図に示されているように、第1ペレツト1
1および第2ペレツト12がそれぞれ搭載されているタ
ブ6Aおよび6Bはゲート5Bの注入方向に対して中心
線−Fで一直線に並ぶように、かつ、ゲート58に近い
方のタブ6八およびペレット」!が遠い方のタブ6Bお
よびペレット12よりも小さくなるように、各構成が設
定されている。
続いて、上型5Iと下型52とが型締めされ、ボット5
4からプランジャ55によりレジン60がランナ57お
よびゲート58を通じて各キャビティー53に送給され
て圧入される。ゲート58からキャビティー53に注入
されたレジン60はキャビティ−53内全体に拡散され
て行くが、タブ6A、にBおよびベレッ)11.12が
中心線上で一直線に整列されるとともに、ゲート58に
近い方のタブ6Aおよびペレット11が小さく形成され
ているため、キャビティー53内に注入されたレジン6
0は全幅にねたっ°C効果的に拡散して行り、シかも、
第1タブ6Aと第2タブ613とは切り離されているこ
とにより、レジン60はその切り#1し空間を通っ°ζ
キャビティー5;(内の上部および下部空間を容易に流
通することができるため、レジン60はキャビティー5
3内全体に確実に充填されることになる。
4からプランジャ55によりレジン60がランナ57お
よびゲート58を通じて各キャビティー53に送給され
て圧入される。ゲート58からキャビティー53に注入
されたレジン60はキャビティ−53内全体に拡散され
て行くが、タブ6A、にBおよびベレッ)11.12が
中心線上で一直線に整列されるとともに、ゲート58に
近い方のタブ6Aおよびペレット11が小さく形成され
ているため、キャビティー53内に注入されたレジン6
0は全幅にねたっ°C効果的に拡散して行り、シかも、
第1タブ6Aと第2タブ613とは切り離されているこ
とにより、レジン60はその切り#1し空間を通っ°ζ
キャビティー5;(内の上部および下部空間を容易に流
通することができるため、レジン60はキャビティー5
3内全体に確実に充填されることになる。
注入後、レジンが熱硬化され”で樹脂封止形パッケージ
14が成形されると、上型5Iおよび下型52は型開き
されるとともに、エジェクタ・ピン(図示せず)により
パンケージI 4 Iffが離型される。このようにし
て、第7図に示されているように、パッケージI 4
Jffを成形された多連リードフレームlはトランスフ
ァ成形装置50から脱装される。そして、このように樹
脂成形されたパッケージI4の内部には、タブ8、第1
ペレツト11および第2ペレツI・12、リード9のイ
ンナ部9a、9Cおよびワイヤ13a、13bが樹脂封
止されることになる。
14が成形されると、上型5Iおよび下型52は型開き
されるとともに、エジェクタ・ピン(図示せず)により
パンケージI 4 Iffが離型される。このようにし
て、第7図に示されているように、パッケージI 4
Jffを成形された多連リードフレームlはトランスフ
ァ成形装置50から脱装される。そして、このように樹
脂成形されたパッケージI4の内部には、タブ8、第1
ペレツト11および第2ペレツI・12、リード9のイ
ンナ部9a、9Cおよびワイヤ13a、13bが樹脂封
止されることになる。
その後、多連リードフレームは図示しない電解めっき装
置やはんだデイツプ装置等のような適当な手段により、
金属露出面全体にわたってはんだ被膜を被着される。
置やはんだデイツプ装置等のような適当な手段により、
金属露出面全体にわたってはんだ被膜を被着される。
また、多連リードフレームは、リード切断成形工程にお
いて各m位す−ドフレーム毎に順次、リード切断装置(
図示せず)により、外枠およびダムを切り落された後、
リード成形装置(図示せず)により、アウタリードをバ
ット・ウィング形状に屈曲成形される。
いて各m位す−ドフレーム毎に順次、リード切断装置(
図示せず)により、外枠およびダムを切り落された後、
リード成形装置(図示せず)により、アウタリードをバ
ット・ウィング形状に屈曲成形される。
以上のようにして製造された樹脂封止形DIP・IC2
0は第8図および第9図に示されているようにプリント
配線基板に実装される。
0は第8図および第9図に示されているようにプリント
配線基板に実装される。
第8図および第9図において、プリント配&!i1基板
21には挿入孔22が複数個、実装対象物となる464
11’a封止形D I +)・IC20における各アウ
タリード9bに対応するように配されて、略長方形の長
孔形状に開設されており、この挿入孔22群にこのIC
20のアウタリード9bJIYがそれぞれ整合されて挿
入されているとともに、各アウタリード9bと挿入孔2
2とがリフローはんだ処理により形成されたはんだ盛り
W323によって電気的かつ機械的に接続されている。
21には挿入孔22が複数個、実装対象物となる464
11’a封止形D I +)・IC20における各アウ
タリード9bに対応するように配されて、略長方形の長
孔形状に開設されており、この挿入孔22群にこのIC
20のアウタリード9bJIYがそれぞれ整合されて挿
入されているとともに、各アウタリード9bと挿入孔2
2とがリフローはんだ処理により形成されたはんだ盛り
W323によって電気的かつ機械的に接続されている。
次に作用を説明する。
前記構成にかかるIC20は、単一のパフケージ14内
に2個のペレット11.12が樹脂Di II:。
に2個のペレット11.12が樹脂Di II:。
されているため、動作性能の検査、信頼性試験、管理お
よび実装はパッケージ14単位に実行されることになる
。このとき、外部vi器と、2個のペレッ111,12
の集積回路との交信はアウタリード9bJnを通じて行
われ、2個のペレット11.12相互間の連携は連携用
ワ・イヤ13b群を通じてパッケージ14内部で実行さ
れる。
よび実装はパッケージ14単位に実行されることになる
。このとき、外部vi器と、2個のペレッ111,12
の集積回路との交信はアウタリード9bJnを通じて行
われ、2個のペレット11.12相互間の連携は連携用
ワ・イヤ13b群を通じてパッケージ14内部で実行さ
れる。
そして、第1ベレツト11の集積Iil路は高周波アナ
ログ信号を処理する機能を発揮するように、また、第2
ペレツト12の集積回路はこの処理信号を再処理する機
能を発揮するようにそれぞれ構成されているため、この
ICIは小猿で、自動車電話またはポケットベルにおけ
る高周波アナログ信号を処理する機能を発揮することに
なり、多機能をワン・ユニット化したシステムとし゛ζ
実質的に稼働することになる。このとき、第1および第
2ベレツト11.12はそれぞれの機能を最良に発揮し
得るように、最も適切な構造、材料により作成されてい
るため、当該システムとしても最良の性能ないしは効率
をもって稼働することになる。
ログ信号を処理する機能を発揮するように、また、第2
ペレツト12の集積回路はこの処理信号を再処理する機
能を発揮するようにそれぞれ構成されているため、この
ICIは小猿で、自動車電話またはポケットベルにおけ
る高周波アナログ信号を処理する機能を発揮することに
なり、多機能をワン・ユニット化したシステムとし゛ζ
実質的に稼働することになる。このとき、第1および第
2ベレツト11.12はそれぞれの機能を最良に発揮し
得るように、最も適切な構造、材料により作成されてい
るため、当該システムとしても最良の性能ないしは効率
をもって稼働することになる。
また、タブ6Aと6Bとが切り離されて電気的に分離さ
れているため、第1ベレン)11と第2ペレッ1−12
との間が確実に電気的に分離されることにより、両者間
のクロス・トーク発振現象等が確実に防止されることに
なる。
れているため、第1ベレン)11と第2ペレッ1−12
との間が確実に電気的に分離されることにより、両者間
のクロス・トーク発振現象等が確実に防止されることに
なる。
01記実施例によれば次の効果が得られる。
■ 単一のパッケージ内に複数個のペレットを封止する
とともに、これらペレットの電子回路の一部をこのパン
ケージ内において互いに電気的に接読させることにより
、各ペレットに所望の機能を発揮する電子回路をそれぞ
れ作り込むとともに、それら機能を相互に連携させるこ
とができるため、多機能をワン・ユニット化したシステ
ムとしての電子装置を実質的に構成することができる。
とともに、これらペレットの電子回路の一部をこのパン
ケージ内において互いに電気的に接読させることにより
、各ペレットに所望の機能を発揮する電子回路をそれぞ
れ作り込むとともに、それら機能を相互に連携させるこ
とができるため、多機能をワン・ユニット化したシステ
ムとしての電子装置を実質的に構成することができる。
■ 小猿の電子11!i置で多機能をワン・ユニット化
したシステムを構成するごとにより、動作性能の検査、
信顧性試験、管理および実装等を当該電子装rlj、m
位で実行することができるため、それらの作業を最も合
理化させることができるさともに、外部端子数を減少さ
・Uることができる。
したシステムを構成するごとにより、動作性能の検査、
信顧性試験、管理および実装等を当該電子装rlj、m
位で実行することができるため、それらの作業を最も合
理化させることができるさともに、外部端子数を減少さ
・Uることができる。
■ 集積回路を構成するJ7−が増加したとしても、I
M数個のペレットに適宜配分するごとにより、各ペレッ
トおよび消費電力の過大化を回避することができるとと
もに、製造歩留り、並びに製品の品質および信頼性を高
めることができる。
M数個のペレットに適宜配分するごとにより、各ペレッ
トおよび消費電力の過大化を回避することができるとと
もに、製造歩留り、並びに製品の品質および信頼性を高
めることができる。
■ 各機能毎にペレッI・をそれぞれ作成することによ
り、動作周波数帯域が各機能毎に相異する場合であって
も、相互の連携関係にJ、リクL:1ス・トーク発振現
像等に適宜対処することができるため、所望の特性を確
保することができる。
り、動作周波数帯域が各機能毎に相異する場合であって
も、相互の連携関係にJ、リクL:1ス・トーク発振現
像等に適宜対処することができるため、所望の特性を確
保することができる。
■ 各機能毎にペレットをそれぞれ作成することにより
、既に確立されている回路技術を適宜使用することがで
きるため、開発に手間をかけなくて済み、また、回路設
計の自由度を高めることができる。
、既に確立されている回路技術を適宜使用することがで
きるため、開発に手間をかけなくて済み、また、回路設
計の自由度を高めることができる。
■ 各ペレットをそれらに最良の製造プロセス、構造、
材料等を用いてそれぞれ作成することにより、最良の性
能ないしは効率を発揮するシステムが得られる。
材料等を用いてそれぞれ作成することにより、最良の性
能ないしは効率を発揮するシステムが得られる。
■ 複数個のペレットを各別のタブにボンディングする
ことにより、隣り合うタブ相互間に空間を介設すること
ができるため、当該間隙空間にインナリーFを配線する
ことにより、インナリード数を充分に確保することがで
きる。
ことにより、隣り合うタブ相互間に空間を介設すること
ができるため、当該間隙空間にインナリーFを配線する
ことにより、インナリード数を充分に確保することがで
きる。
■ 前記■において、当該間隙に配線されるインナリー
ドを隣り合うペレット相互間で共用し得るように構成す
ることにより、当該ベレット相互を連携するためのボン
ディングワイヤをペレット双方から共用インナリードに
それぞれボンデイングすることができるため、当1gボ
ンディングワイヤの長さを短く設定することかごさ、ワ
イヤとワイヤ、ペレットおよびインナリードとの短絡不
良の発生等を未然に防止することができる。
ドを隣り合うペレット相互間で共用し得るように構成す
ることにより、当該ベレット相互を連携するためのボン
ディングワイヤをペレット双方から共用インナリードに
それぞれボンデイングすることができるため、当1gボ
ンディングワイヤの長さを短く設定することかごさ、ワ
イヤとワイヤ、ペレットおよびインナリードとの短絡不
良の発生等を未然に防止することができる。
■ 複数個のペレットを各別のタブにボンディングする
ことにより、キ→・ビティー内におけるタブの配列をゲ
ートに対して一直線に設定し、かつ、タブの大きさをゲ
ートに近い方をゲートから遠い方のよりも小さく形成す
ることができるため、キャビティー内におけるレジンの
流れをQ適化することができ、その結果、樹脂14止パ
ツゲージをボイド不良や充填不足不良の発生なく、通正
に成形することができる。
ことにより、キ→・ビティー内におけるタブの配列をゲ
ートに対して一直線に設定し、かつ、タブの大きさをゲ
ートに近い方をゲートから遠い方のよりも小さく形成す
ることができるため、キャビティー内におけるレジンの
流れをQ適化することができ、その結果、樹脂14止パ
ツゲージをボイド不良や充填不足不良の発生なく、通正
に成形することができる。
〔実施例2〕
第10図は本発明の他の実A&i例である樹脂封止形M
S l)・ICを示す横断面図、第11図は第1O図
のXI−XI線に沿う縦断面図、第12図はその第6図
に相当する平面B1、第13図はその実装状態を示す斜
視図、第14図はその一部省略縦断面図である。
S l)・ICを示す横断面図、第11図は第1O図
のXI−XI線に沿う縦断面図、第12図はその第6図
に相当する平面B1、第13図はその実装状態を示す斜
視図、第14図はその一部省略縦断面図である。
本実施例2がni1記実施例【と異なる点は、樹脂f4
止形ミニ・スクエア・パッケージを備えているIC(M
SI)・IC)30に構成されていることにより、タブ
吊りリード35Aおよび35r3にそれぞれ吊持された
タブ36八および36Bがキャビティー53内において
対角線上に一直線に並ぶように構成されている点にあり
、その作用右よび効果は前記実施例と略同様である。
止形ミニ・スクエア・パッケージを備えているIC(M
SI)・IC)30に構成されていることにより、タブ
吊りリード35Aおよび35r3にそれぞれ吊持された
タブ36八および36Bがキャビティー53内において
対角線上に一直線に並ぶように構成されている点にあり
、その作用右よび効果は前記実施例と略同様である。
なお、このMSI)・IC30は表面実装形であり、第
13図および第14図に示されているように、実装され
る。すなわち、第13図および第14図において、プリ
ント配線基板3!にはランド32が複数個、実装対象物
となる樹脂封止形MS1)・IC30における各アウタ
リード9bに対応するように配されて、はんだ材料を用
いて略長方形の薄板形状に形成されており、このランド
:(2群にこのIC30のアウタリード9b群がそれぞ
れ整合されて当接されるとともに、各アウタリード9b
とランド32とがリフローはんだ処理により形成された
はんだ盛り層33によって電気的かつR械的に接続され
る。
13図および第14図に示されているように、実装され
る。すなわち、第13図および第14図において、プリ
ント配線基板3!にはランド32が複数個、実装対象物
となる樹脂封止形MS1)・IC30における各アウタ
リード9bに対応するように配されて、はんだ材料を用
いて略長方形の薄板形状に形成されており、このランド
:(2群にこのIC30のアウタリード9b群がそれぞ
れ整合されて当接されるとともに、各アウタリード9b
とランド32とがリフローはんだ処理により形成された
はんだ盛り層33によって電気的かつR械的に接続され
る。
以上本発明者によってなされた発明を実Aii例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、パッケージは樹脂封止型パッケージに構成する
に限らず、気密封止型パッケージに構成してもよい。
に限らず、気密封止型パッケージに構成してもよい。
ペレットの個数は2個に限らず、3個以上としてもよい
、その場合、和瓦連携関係は全ペレットに設定しなくと
も、1. < 、必要なものに・ついて確保すればよい
。
、その場合、和瓦連携関係は全ペレットに設定しなくと
も、1. < 、必要なものに・ついて確保すればよい
。
以上の説明では土として本発明者によってなされた発明
をその背景となった利用分+11pである自動車電話ま
たはポケットベルにおける高周波アナログ信号処理用I
C技術に適用した場合について説明したが、それに限定
されるものではなく、vTIくにおけるビデオ信号処理
用IC、テレビにおける映像および音声制御用IC等の
ような多機能を発揮させるための電子装置全般に適用す
ることができる。
をその背景となった利用分+11pである自動車電話ま
たはポケットベルにおける高周波アナログ信号処理用I
C技術に適用した場合について説明したが、それに限定
されるものではなく、vTIくにおけるビデオ信号処理
用IC、テレビにおける映像および音声制御用IC等の
ような多機能を発揮させるための電子装置全般に適用す
ることができる。
本願において開示される発明のうら代表的なものによっ
て得られる効果をmtttに説明すれば、次の通りであ
る。
て得られる効果をmtttに説明すれば、次の通りであ
る。
C0−のパッケージ内に複数個のペレットを封止すると
ともに、これらペレットの電子回路の一部をこのパッケ
ージ内において互いに電気的に接続させることにより、
各ペレットに所望の機能を発揮する電子回路をそれぞれ
作り込むとともに、それら機能を相互に連携させること
ができるため、多機能をワン・ユニット化したシステム
としての電子装置を実質的に構成することができる。
ともに、これらペレットの電子回路の一部をこのパッケ
ージ内において互いに電気的に接続させることにより、
各ペレットに所望の機能を発揮する電子回路をそれぞれ
作り込むとともに、それら機能を相互に連携させること
ができるため、多機能をワン・ユニット化したシステム
としての電子装置を実質的に構成することができる。
第1図(a)、(目は本発明の一実施例である樹脂封止
形DIP・ICを示す縦断面図および横断面図、第2図
はDIP−ICの製造方法に使用される多連リードフレ
ームを示す一部省略平面図、第3図はペレットおよびワ
イヤボンディング後を示す一部省略平面図、 第4図は第3図のIV −IV線に沿う側面断面図、第
5図は樹脂封止形パッケージの成形工程を示す縦断面図
、 第6図は同しく一部省略平面図、 第7図は樹脂封止形パッケージ成形後の多連リードフレ
ームを示す一部省略平面図、 第8図は樹脂■・1止形D11)・ICの実装状態を示
す一部省略一部切断斜視図、 第9図はその一部切断側面図である。 第10図は本発明の他の実施例である樹脂i、t it
:形MSP−ICを示す横断面図、 第11図は第1O図のXI−XI腺に沿う縦断面図、 第12図はその第6[ilに相当する一部省略平面図、 第13図はm Jlfi 14止形MSP−1cの実装
状態を示す一部省略一部切断斜視図、 第14図はその一部省略拡大縦断面図である。 l・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セフシラン枠、5A、5
B・・・タブ吊りリード、6A、6B・・・タブ、7・
・・ダム部材、8・・・ダム、9・・・リード、9a・
・・インチ部(インJ・リード)、9b・・・アウタ部
(アウタリード)、9C・・・共用インナリード、10
・・・ボンデインク層、11・・・第1ペレツト、12
・・・第2ベレット、13a、13b・・・ワイヤ、1
4・・・樹脂封止形パッケージ、20・・・樹脂封止形
DIP・I C(i子装置)、2ト・・プリント配線基
板、22・・・挿入rL、23・・・はんだ盛り層、3
0・・・樹脂封止形MSf)・IC(電子装置ff)、
31・・・プリント配線基板、32・・・ランド、33
・・・はんだ盛り層、50・・・トランスファ成形装置
、51・・・上型、52・・・下型、53・・・手中ビ
ティー、54・・・ポット、55・・・プランジャ、5
G・・・カル、57・・・ランナ、58・・・ゲート、
59・・・リードフレーム逃げ凹所、Go・・・樹脂(
レジン、成形材料)、 前人 弁理士 梶 原 辰 也 −IV 30 第110 第14図
形DIP・ICを示す縦断面図および横断面図、第2図
はDIP−ICの製造方法に使用される多連リードフレ
ームを示す一部省略平面図、第3図はペレットおよびワ
イヤボンディング後を示す一部省略平面図、 第4図は第3図のIV −IV線に沿う側面断面図、第
5図は樹脂封止形パッケージの成形工程を示す縦断面図
、 第6図は同しく一部省略平面図、 第7図は樹脂封止形パッケージ成形後の多連リードフレ
ームを示す一部省略平面図、 第8図は樹脂■・1止形D11)・ICの実装状態を示
す一部省略一部切断斜視図、 第9図はその一部切断側面図である。 第10図は本発明の他の実施例である樹脂i、t it
:形MSP−ICを示す横断面図、 第11図は第1O図のXI−XI腺に沿う縦断面図、 第12図はその第6[ilに相当する一部省略平面図、 第13図はm Jlfi 14止形MSP−1cの実装
状態を示す一部省略一部切断斜視図、 第14図はその一部省略拡大縦断面図である。 l・・・多連リードフレーム、2・・・単位リードフレ
ーム、3・・・外枠、4・・・セフシラン枠、5A、5
B・・・タブ吊りリード、6A、6B・・・タブ、7・
・・ダム部材、8・・・ダム、9・・・リード、9a・
・・インチ部(インJ・リード)、9b・・・アウタ部
(アウタリード)、9C・・・共用インナリード、10
・・・ボンデインク層、11・・・第1ペレツト、12
・・・第2ベレット、13a、13b・・・ワイヤ、1
4・・・樹脂封止形パッケージ、20・・・樹脂封止形
DIP・I C(i子装置)、2ト・・プリント配線基
板、22・・・挿入rL、23・・・はんだ盛り層、3
0・・・樹脂封止形MSf)・IC(電子装置ff)、
31・・・プリント配線基板、32・・・ランド、33
・・・はんだ盛り層、50・・・トランスファ成形装置
、51・・・上型、52・・・下型、53・・・手中ビ
ティー、54・・・ポット、55・・・プランジャ、5
G・・・カル、57・・・ランナ、58・・・ゲート、
59・・・リードフレーム逃げ凹所、Go・・・樹脂(
レジン、成形材料)、 前人 弁理士 梶 原 辰 也 −IV 30 第110 第14図
Claims (1)
- 【特許請求の範囲】 1、単一のパッケージ内に複数個のペレットが封止され
ているとともに、これらペレットが各別のタブ上にボン
ディングされていることを特徴とする電子装置。 2、複数のタブが、樹脂封止パッケージの成形時におい
て成形材料の注入口から奥に向かって1列に並べられて
いるとともに対称形状に形成されており、さらに、注入
口に近い方のタブが遠い方のタブに対して同等かそれ以
上の大きさに形成されていることを特徴とする特許請求
の範囲第1項記載の電子装置。 3、各ペレットの電子回路の一部が、共通のインナリー
ドにワイヤボンディングされるごとにより互いに電気的
に接続されていることを特徴とする特許請求の範囲第1
項記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63139615A JPH01308058A (ja) | 1988-06-06 | 1988-06-06 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63139615A JPH01308058A (ja) | 1988-06-06 | 1988-06-06 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01308058A true JPH01308058A (ja) | 1989-12-12 |
Family
ID=15249419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63139615A Pending JPH01308058A (ja) | 1988-06-06 | 1988-06-06 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01308058A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252013A (ja) * | 1990-02-28 | 1991-11-11 | Matsushita Electric Ind Co Ltd | 節度付エンコーダ |
JPH048446U (ja) * | 1990-05-07 | 1992-01-27 | ||
EP0498446A2 (en) * | 1991-02-08 | 1992-08-12 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
US6483189B1 (en) | 1997-06-19 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2003522416A (ja) * | 2000-02-02 | 2003-07-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 下側に設けられた接触部を有する半導体構成素子とその製造方法 |
JP2004535079A (ja) * | 2001-07-09 | 2004-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の集積回路デバイスを含む単一パッケージ |
JP2005064076A (ja) * | 2003-08-20 | 2005-03-10 | Sanyo Electric Co Ltd | 回路装置 |
JP2008147438A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | 半導体装置 |
US7701043B2 (en) | 2006-09-22 | 2010-04-20 | Yamaha Corporation | Lead frame |
JP2018110143A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
-
1988
- 1988-06-06 JP JP63139615A patent/JPH01308058A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252013A (ja) * | 1990-02-28 | 1991-11-11 | Matsushita Electric Ind Co Ltd | 節度付エンコーダ |
JPH048446U (ja) * | 1990-05-07 | 1992-01-27 | ||
EP0498446A2 (en) * | 1991-02-08 | 1992-08-12 | Kabushiki Kaisha Toshiba | Multichip packaged semiconductor device and method for manufacturing the same |
US6483189B1 (en) | 1997-06-19 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2003522416A (ja) * | 2000-02-02 | 2003-07-22 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 下側に設けられた接触部を有する半導体構成素子とその製造方法 |
JP2004535079A (ja) * | 2001-07-09 | 2004-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複数の集積回路デバイスを含む単一パッケージ |
JP2005064076A (ja) * | 2003-08-20 | 2005-03-10 | Sanyo Electric Co Ltd | 回路装置 |
US7701043B2 (en) | 2006-09-22 | 2010-04-20 | Yamaha Corporation | Lead frame |
JP2008147438A (ja) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | 半導体装置 |
JP2018110143A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479888B1 (en) | Semiconductor device and a method of manufacturing the same | |
US20020027297A1 (en) | Semiconductor package | |
JP2000228460A (ja) | ポリマースタッドグリッドアレイのための基板の製造のための方法 | |
JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
US6573119B1 (en) | Semiconductor device and method of manufacture thereof | |
US20210358770A1 (en) | Encapsulated semiconductor package | |
US5308797A (en) | Leads for semiconductor chip assembly and method | |
JPH01308058A (ja) | 電子装置 | |
KR20010014945A (ko) | 반도체장치의 제조방법 | |
JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
CN101090077A (zh) | 半导体封装件及其制法 | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
KR100258606B1 (ko) | Pcb 기판 형성방법 및 그를 이용한 bga 반도체 패키지 구조 | |
JP4450800B2 (ja) | 半導体装置の製造方法 | |
JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
CN216902917U (zh) | 多裸片半导体器件 | |
US9252114B2 (en) | Semiconductor device grid array package | |
EP4016614B1 (en) | Method of manufacturing multi-die semiconductor devices | |
JP3466354B2 (ja) | 半導体装置 | |
KR100253388B1 (ko) | 반도체 패키지의 제조방법 | |
US20230005803A1 (en) | Method of manufacturing semiconductor devices and corresponding semiconductor device | |
JPH04124866A (ja) | 半導体装置 | |
KR100460048B1 (ko) | 범프 칩 케리어 패키지 및 그의 제조방법 | |
JP2002043465A (ja) | 半導体パッケージ用絶縁フィルム及びその製造方法 | |
KR100384335B1 (ko) | 반도체패키지와 그 제조방법 |