CN103489796A - 元件内埋式半导体封装件的制作方法 - Google Patents
元件内埋式半导体封装件的制作方法 Download PDFInfo
- Publication number
- CN103489796A CN103489796A CN201210193779.4A CN201210193779A CN103489796A CN 103489796 A CN103489796 A CN 103489796A CN 201210193779 A CN201210193779 A CN 201210193779A CN 103489796 A CN103489796 A CN 103489796A
- Authority
- CN
- China
- Prior art keywords
- metal level
- those
- type semiconductor
- insulating barrier
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 238000000059 patterning Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 74
- 229920002120 photoresistant polymer Polymers 0.000 claims description 73
- 230000004888 barrier function Effects 0.000 claims description 58
- 239000013078 crystal Substances 0.000 claims description 26
- 238000007747 plating Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 238000003825 pressing Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 150000002739 metals Chemical class 0.000 claims description 9
- 239000011889 copper foil Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 7
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 claims description 3
- 229920000297 Rayon Polymers 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229960004643 cupric oxide Drugs 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种元件内埋式半导体封装件的制作方法。提供金属基板。形成一金属层于金属基板上，其中金属层包覆金属基板。金属层具有彼此相对的上表面与下表面及连接上表面与下表面的第一侧表面。形成图案化光致抗蚀剂层于金属层上，其中图案化光致抗蚀剂层暴露出部分上表面与部分下表面。形成多个接垫于图案化光致抗蚀剂层所暴露出的金属层的上表面及下表面上，且图案化光致抗蚀剂层包覆各接垫的第二侧表面。移除图案化光致抗蚀剂层，以暴露出接垫的第二侧表面。设置多个电子元件于接垫上。压合一绝缘层于金属层上，且绝缘层覆盖电子元件、接垫及部分金属层。
Description
技术领域
本发明涉及一种半导体封装件的制作方法，且特别是涉及一种元件内埋式半导体封装件的制作方法。
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在半导体制作工艺中，芯片封装载板是经常使用的封装元件之一。芯片封装载板例如为一多层线路板，其主要是由多层线路层以及多层介电层交替叠合所构成。
上述多层线路板以往是在一核心基板上制作多层线路与多层介电层，且核心基板为具有一定厚度的载体。随着电子元件薄型化，此核心基板的厚度需配合变薄，以配置在电子元件的有限空间内。然而，当核心基板的厚度缩减时，薄型化的核心基板由于刚性不足，因此容易增加基板制作工艺以及封装制作工艺的困难度和不良率。
有鉴于此，目前已发展用于多层线路板的无核心制作工艺，通过此无核心制作工艺所制造的多层线路板以解决上述封装制作工艺的问题。简单地说，所谓无核心制作工艺就是不具有上述的核心基板，而利用一暂时性的载板做为支撑，并在其上制作增层线路。一般而言，多层线路板的增层线路大多采用积层（build up）方式或是压合（laminated）方式来制作，因此具有高线路密度与缩小线路间距的特性。在增层线路制作工艺完成后，通过分离此载板与此多层线路板，以完成用于封装制作工艺的一多层线路板。在现有的无核心制作工艺中，是先以粘着胶结合局部的载板的边缘与局部的多层线路板的边缘。在多层线路板经过多道制作工艺（例如为蚀刻、压合线路或是激光切割）后，切除载板与多层线路板之间具有粘着胶的部分，以获得用于封装制作工艺的多层线路板。
然而，在现有的无核心制作工艺中，因为载板与多层线路板仅局部通过粘着胶结合，因此容易于上述多道制作工艺中产生相对移动，或是由载板与多层线路板于未粘合部分产生变形，进而增加了无核心制作工艺的不良率。
发明内容
本发明的目的在于提供一种元件内埋式半导体封装件的制作方法，其可简化制作工艺步骤，并且可提高制作工艺良率。
为达上述目的，本发明提出一种元件内埋式半导体封装件的制作方法，其包括下列步骤。首先，提供一金属基板。接着，形成一金属层于金属基板上，其中金属层包覆金属基板，且金属层具有彼此相对的一上表面与一下表面以及一连接上表面与下表面的第一侧表面。之后，形成一第一图案化光致抗蚀剂层于金属层上，其中第一图案化光致抗蚀剂层暴露出金属层的部分上表面与部分下表面。接着，形成多个第一接垫于第一图案化光致抗蚀剂层所暴露出的金属层的上表面与下表面上，其中第一图案化光致抗蚀剂层包覆各第一接垫的一第二侧表面。之后，移除第一图案化光致抗蚀剂层，以暴露出第一接垫的第二侧表面。之后，设置多个电子元件于第一接垫上，再压合一绝缘层于该金属层上，其中绝缘层覆盖电子元件、第一接垫以及部分金属层。
在本发明的一实施例中，上述的金属基板的材质包括铝或不锈钢。
在本发明的一实施例中，上述的形成金属层的方法包括电镀法或溅镀法。
在本发明的一实施例中，更包括于形成第一图案化光致抗蚀剂层之前，对金属层进行一表面处理，以形成一氧化层于金属层上。
在本发明的一实施例中，上述的形成第一图案化光致抗蚀剂层的步骤，其包括下列步骤。首先，形成一光致抗蚀剂层于氧化层上，光致抗蚀剂层包覆氧化层。接着，图案化光致抗蚀剂层，以形成暴露出部分氧化层的第一图案化光致抗蚀剂层。之后，以第一图案化光致抗蚀剂层为一罩幕，移除被第一图案化光致抗蚀剂层所暴露出的氧化层，而使第一图案化光致抗蚀剂层暴露出金属层的部分上表面与部分下表面。
在本发明的一实施例中，上述的移除被第一图案化光致抗蚀剂层所暴露的氧化层的方法包括酸蚀法。
在本发明的一实施例中，上述的形成第一接垫的方法包括电镀法。
在本发明的一实施例中，上述的第一接垫的材质包括铜或金/镍/铜。
在本发明的一实施例中，还包括在设置电子元件于第一接垫上之前，形成一导电层于第一接垫上，其中电子元件通过导电层与第一接垫电连接。
在本发明的一实施例中，上述的导电层的材质包括导电粘胶或焊料。
在本发明的一实施例中，还包括下列步骤：于压合绝缘层于金属层上之前，形成一底胶于金属层上，其中底胶填满第一接垫之间的间隙且覆盖第一接垫的第二侧表面、电子元件以及金属层的部分上表面、部分下表面以及侧表面。压合绝缘层于金属层上之后，绝缘层包覆底胶。
在本发明的一实施例中，上述的绝缘层的材质包括ABF（Ajinomotobuild-up film）树脂及纯胶，其纯胶的材料体系为环氧系（epoxy）或丙烯酸（acrylic）。
在本发明的一实施例中，还包括下列步骤。首先，压合绝缘层于金属层上的同时，压合一铜箔层于绝缘层上。接着，进行一蚀刻制作工艺，以移除铜箔层，而暴露出绝缘层。
在本发明的一实施例中，还包括下列步骤。首先，压合绝缘层于金属层上之后，形成多个盲孔于绝缘层上，其中盲孔暴露出部分第一接垫。接着，形成一电镀籽晶层于绝缘层上，电镀籽晶层覆盖盲孔的内壁及绝缘层。接着，形成一第二图案化光致抗蚀剂层于电镀籽晶层上，其中第二图案化光致抗蚀剂层暴露出位于绝缘层上及盲孔内的部分电镀籽晶层。接着，以第二图案化光致抗蚀剂层为一电镀罩幕，形成多个导电柱及多个第二接垫于第二图案化光致抗蚀剂层所暴露出的电镀籽晶层上，其中导电柱位于盲孔内，而第二接垫位于绝缘层上且部分第二接垫连接导电柱。部分第二接垫通过导电柱与第一接垫电连接。之后，移除第二图案化光致抗蚀剂层，以暴露出部分电镀籽晶层。接着，分离金属基板与金属层。之后，移除金属层及位于绝缘层上的电镀籽晶层，而暴露出各第一接垫的一下表面以及绝缘层。
在本发明的一实施例中，上述的形成盲孔的方法包括激光钻孔法。
在本发明的一实施例中，上述的移除金属层及位于绝缘层上的电镀籽晶层的方法包括蚀刻法。
在本发明的一实施例中，上述的分离金属基板与金属层的方法包括掀离法。
基于上述，本发明的元件内埋式半导体封装件的制作方法是将金属基板 及包覆金属基板的金属层视为一支撑载板，并通过暴露出部分金属层的图案化光致抗蚀剂层的设置来形成所需的接垫。接着，再设置电子元件于接垫上且通过一次压合来形成包覆电子元件、接垫及部分金属层的绝缘层，而形成元件内埋式半导体封装件。相较于现有技术而言，本发明无需如使用胶体，可有效减少制作工艺困难度与制作工艺步骤，进而可增加了元件内埋式半导体封装件的制作工艺良率。再者，本发明通过图案化光致抗蚀剂层的设置来形成接垫，因此接垫的厚度可由图案化光致抗蚀剂层的厚度来决定。此外，本发明仅通过一次压合绝缘层的方式即将电子元件及接垫包覆于其内，故本发明的元件内埋式半导体封装件的制作方法可具有简化制作工艺的优势，且所形成的产品具有较薄的封装厚度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1J是本发明一实施例的一种元件内埋式半导体封装件的制作流程的剖面示意图；
图2A至图2C是本发明一实施例的一种元件内埋式半导体封装件的制作流程的局部步骤的剖面示意图；
图3A至图3G是本发明另一实施例的一种元件内埋式半导体封装件的制作流程的局部步骤的剖面示意图。
主要元件符号说明
100、100a、100b：元件内埋式半导体封装件
110：金属基板
112：基板上表面
114：基板下表面
116：基板侧表面
120：金属层
122：上表面
124：下表面
126：第一侧表面
128：氧化层
130：光致抗蚀剂层
132：第一图案化光致抗蚀剂层
140：第一接垫
142：第二侧表面
150：电子元件
170：导电层
160、160a：绝缘层
180：底胶
190：铜箔层
310：盲孔
320：电镀籽晶层
330：第二图案化光致抗蚀剂层
340：导电柱
350：第二接垫
具体实施方式
图1A至图1J是本发明一实施例的一种元件内埋式半导体封装件的制作流程的剖面示意图。请参考图1A，在本实施例中，元件内埋式半导体封装件的制作方法包括下列步骤：首先，请参考图1A，提供一金属基板110。详细来说，金属基板110具有彼此相对的一基板上表面112与一基板下表面114以及一连接基板上表面112与基板下表面114的基板侧表面116。在本实施例中，金属基板110的材质例如是铝或不锈钢。
接着，请参考图1B，形成一金属层120于金属基板110上，其中金属层120完全包覆金属基板110。在本实施例中，形成金属层120的方法包括电镀法或溅镀法，于此并不限定金属层120的形成方式。更具体来说，金属层120包覆金属基板110的基板上表面112、基板下表面114及基板侧表面116，且金属层120具有彼此相对的一上表面122与一下表面124以及一连接上表面122与下表面124的第一侧表面126。在本实施例中，金属层120的厚度例如是介于2微米（μm）至4微米（μm）之间。
接着，请参考图1C，对金属层120进行一表面处理，以形成一氧化层 128于金属层120上，氧化层128的材质例如是氧化铜。在本实施例中，氧化层具有一粗化面，其形成方式例如为印刷电路板制作工艺常应用的棕化或黑化处理。于此，对金属层120进行表面处理的目的在于：增加金属层120表面的粗糙度，以有利于后续所形成的材料层（如光致抗蚀剂层等）可容易地附着于金属层120上。需说明的是，此表面步骤为一选择性的步骤，而使用者可依据制作过程的需求来选择是否进行此表面处理步骤，在此并不加以限制。
接着，请参考图1D，形成一光致抗蚀剂层130于氧化层128上，其中光致抗蚀剂层130完全包覆氧化层128。在本实施例中，光致抗蚀剂层130的厚度例如是介于4微米（μm）至20微米（μm）之间。
接着，请参考图1E，图案化上述的光致抗蚀剂层130，以形成暴露出部分氧化层128的第一图案化光致抗蚀剂层132。需说明的是，被暴露出的氧化层122是位于金属层120的部分上表面122与部分下表面124上。
接着，请参考图1F，以第一图案化光致抗蚀剂层132为罩幕，移除被第一图案化光致抗蚀剂层132所暴露出的氧化层128，而使第一图案化光致抗蚀剂层132暴露出金属层120的部分上表面122与部分下表面124。在本实施例中，移除被第一图案化光致抗蚀剂层132所暴露的氧化层128的方法例如是酸蚀法。
接着，请参考图1G，形成多个第一接垫140于第一图案化光致抗蚀剂层132所暴露出的金属层120的上表面122与下表面124上，其中第一图案化光致抗蚀剂层132包覆各第一接垫140的一第二侧表面142。在本实施例中，形成第一接垫140的方法例如是电镀法，而第一接垫140的材质例如是铜或金/镍/铜。更具体来说，在形成第一接垫140时，是以第一图案化光致抗蚀剂层132所暴露出的金属层120的部分上表面122与部分下表面124作为一电镀籽晶层来电镀第一接垫140于金属层120上，因此无需在额外形成电镀籽晶层，可有效简化制作工艺步骤。再者，由于本实施例是通过第一图案化光致抗蚀剂层132的设置来形成第一接垫140，因此第一接垫140的厚度可由第一图案化光致抗蚀剂层132的厚度来决定。故，使用者可依需求而形成符合现今薄型化趋势所需的接垫厚度。
接着，请参考图1H，移除第一图案化光致抗蚀剂层132，以暴露出第一接垫140的第二侧表面142。
接着，请参考图1I，形成一导电层170于第一接垫140上，其中导电层170的材质例如是导电粘胶或焊料。于此，形成导电层170的目的在于：增加后续电子元件150设置时与第一接垫140之间粘附力。需说明的是，此形成导电层170的步骤为一选择性的步骤，而使用者可依据制作过程的需求来选择是否进行此形成导电层170步骤，在此并不加以限制。
之后，请再参考图1I，设置多个电子元件150于第一接垫140上，其中电子元件150可为主动元件或被动元件。更具体来说，本实施例的电子元件150是设置于位于第一接垫140上方的导电层170上，其中每一电子元件150是位于相邻两第一接垫140上，且通过导电层170与第一接垫140电连接。
最后，请参考图1J，压合一绝缘层160于金属层120上，其中绝缘层160覆盖电子元件150、第一接垫140以及部分金属层120。在本实施例中，绝缘层160的材质例如是ABF（Ajinomoto build-up film）树脂。至此，已完成元件内埋式半导体封装件100的制作。
由于本实施例的元件内埋式半导体封装件100的制作方法是将金属基板110及包覆金属基板110的金属层120视为一支撑载板，并通过暴露出部分金属层120的图案化光致抗蚀剂层132的设置来形成所需的接垫140。接着，再设置电子元件150于接垫140上且通过一次压合来形成包覆电子元件150、接垫140及部分金属层120的绝缘层160，而形成元件内埋式半导体封装件100。相较于现有技术而言，本实施例无需如使用胶体，可有效减少制作工艺困难度与制作工艺步骤，进而可增加了元件内埋式半导体封装件100的制作工艺良率。再者，本实施例通过图案化光致抗蚀剂层132的设置来形成接垫140，因此接垫140的厚度可由图案化光致抗蚀剂层132的厚度来决定。此外，本实施例仅通过一次压合绝缘层160的方式即将电子元件150及接垫140包覆于其内，故本实施例的元件内埋式半导体封装件100的制作方法可具有简化制作工艺的优势，且后续所形成的产品也可具有较薄的封装厚度。
图2A至图2C是本发明一实施例的一种元件内埋式半导体封装件的制作流程的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
本实施例的内埋式半导体封装件100a的制作流程的可以采用与前述实 施例的内埋式半导体封装件100的制作流程大致相同的制作方式，在图1I之后，即设置电子元件150于第一接垫140上之后，请参考图2A，形成一底胶180于金属层120上，其中底胶180填满第一接垫140之间的间隙且覆盖第一接垫140的第二侧表面142、电子元件150以及金属层120的部分上表面122、部分下表面124以及第一侧表面126。在本实施例中，底胶180的材质例如是环氧树脂及纯胶，其纯胶的材料体系为环氧系（epoxy）或丙烯酸（acrylic）。
之后，请参考图2B，压合绝缘层160a及位于其上的一铜箔层190于金属层120上，其中绝缘层160a包覆底胶180，且绝缘层160a材质例如是环氧树脂或RCC（Resin copper foil）。
最后，请参考图2C，进行一蚀刻制作工艺，以移除铜箔层190，而暴露出绝缘层160a。至此，即完成元件内埋式半导体封装件100a的制作。
图3A至图3G是本发明另一实施例的一种元件内埋式半导体封装件的制作流程的局部步骤的剖面示意图。在此必须说明的是，下述实施例沿用上述实施例的制作流程，并对元件内埋式半导体封装件100a进行后续的制作工艺。因此，下述实施例将沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
在本实施例中，元件内埋式半导体封装件的制作方法更包括下列步骤：首先，于图1J的步骤后，即压合绝缘层160于金属层120上之后，请参考图3A，形成多个盲孔310于绝缘层160上，其中盲孔310暴露出部分第一接垫140。在本实施例中，形成盲孔310的方法包括激光钻孔法。
接着，请参考图3B，形成一电镀籽晶层320于绝缘层160上，其中电镀籽晶层320覆盖盲孔310的内壁及绝缘层160。
接着，请参考图3C，形成一第二图案化光致抗蚀剂层330于电镀籽晶层320上，其中第二图案化光致抗蚀剂层330暴露出位于绝缘层160上及盲孔310内的部分电镀籽晶层320。
接着，请再参考图3D，以第二图案化光致抗蚀剂层330为电镀罩幕，形成多个导电柱340及多个第二接垫350于第二图案化光致抗蚀剂层330所暴露出的电镀籽晶层320上。导电柱340位于于盲孔310内，而第二接垫350位于绝缘层160上且部分第二接垫350连接导电柱340，如此，部分第二接 垫350即可通过导电柱340与第一接垫140电连接。
承上述，请接着参考图3E，移除第二图案化光致抗蚀剂层330，以暴露出部分电镀籽晶层320。
接着，请参考图3F，分离金属基板110与金属层120，以形成两个元件内埋式半导体封装件。在本实施例中，分离金属基板110与金属层120的方法包括掀离法。
当然，分离金属基板110与金属层120的方法不限定以上述的方式进行。
之后，如图3G所示，移除金属层120及位于绝缘层160上的电镀籽晶层320，以暴露出各第一接垫140的下表面及绝缘层160。在本实施例中，移除金属层120的方法包括蚀刻法，但本发明并不以此为限。至此，即完成两个元件内埋式半导体封装件100b的制作，且各元件内埋式半导体封装件100b可分别经由第一接垫140及第二接垫350与其他电子元件电连接。
综上所述，本发明的元件内埋式半导体封装件的制作方法是将金属基板及包覆金属基板的金属层视为一支撑载板，并通过暴露出部分金属层的图案化光致抗蚀剂层的设置来形成所需的接垫。接着，再设置电子元件于接垫上且通过一次压合来形成包覆电子元件、接垫及部分金属层的绝缘层，而形成元件内埋式半导体封装件。相较于现有技术而言，本发明无需如使用胶体，可有效减少制作工艺困难度与制作工艺步骤，进而可增加了元件内埋式半导体封装件的制作工艺良率。再者，本发明通过图案化光致抗蚀剂层的设置来形成接垫，因此接垫的厚度可由图案化光致抗蚀剂层的厚度来决定。此外，本发明仅通过一次压合绝缘层的方式即将电子元件及接垫包覆于其内，故本发明的元件内埋式半导体封装件的制作方法可具有简化制作工艺的优势，且所形成的产品具有较薄的封装厚度。
虽然已结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (17)
1.一种元件内埋式半导体封装件的制作方法，包括：
提供一金属基板；
形成一金属层于该金属基板上，其中该金属层包覆该金属基板，且该金属层具有彼此相对的一上表面与一下表面以及一连接该上表面与该下表面的第一侧表面；
形成一第一图案化光致抗蚀剂层于该金属层上，其中该第一图案化光致抗蚀剂层暴露出该金属层的部分该上表面与部分该下表面；
形成多个第一接垫于该第一图案化光致抗蚀剂层所暴露出的该金属层的该上表面与该下表面上，其中该第一图案化光致抗蚀剂层包覆各该第一接垫的一第二侧表面；
移除该第一图案化光致抗蚀剂层，以暴露出该些第一接垫的该些第二侧表面；
设置多个电子元件于该些第一接垫上；以及
压合一绝缘层于该金属层上，其中该绝缘层覆盖该些电子元件、该些第一接垫以及部分该金属层。
2.如权利要求1所述的元件内埋式半导体封装件的制作方法，其中该金属基板的材质包括铝、不锈钢及其他钢性导电金属。
3.如权利要求1所述的元件内埋式半导体封装件的制作方法，其中形成该金属层的方法包括电镀法或溅镀法。
4.如权利要求1所述的元件内埋式半导体封装件的制作方法，还包括：
在形成该第一图案化光致抗蚀剂层之前，对该金属层进行一表面处理，以形成一氧化层于该金属层上，其形成该氧化层的方式包括棕化或黑化处理。
5.如权利要求4所述的元件内埋式半导体封装件的制作方法，其中形成该第一图案化光致抗蚀剂层的步骤，包括：
形成一光致抗蚀剂层于该氧化层上，该光致抗蚀剂层包覆该氧化层；
图案化该光致抗蚀剂层，以形成暴露出部分该氧化层的该第一图案化光致抗蚀剂层；以及
以该第一图案化光致抗蚀剂层为一罩幕，移除被第一图案化光致抗蚀剂层所暴露出的该氧化层，而使该第一图案化光致抗蚀剂层暴露出该金属层的部分该上表面与部分该下表面。
6.如权利要求5所述的元件内埋式半导体封装件的制作方法，其中移除被该第一图案化光致抗蚀剂层所暴露的该氧化层的方法包括酸蚀法。
7.如权利要求1所述的元件内埋式半导体封装件的制作方法，其中形成该些第一接垫的方法包括电镀法。
8.如权利要求1所述的元件内埋式半导体封装件的制作方法，其中该些第一接垫的材质包括铜或金/镍/铜。
9.如权利要求1所述的元件内埋式半导体封装件的制作方法，还包括：
设置该些电子元件于该些第一接垫上之前，形成一导电层于该些第一接垫上，其中该些电子元件通过该导电层与该些第一接垫电连接。
10.如权利要求9所述的元件内埋式半导体封装件的制作方法，其中该导电层的材质包括导电粘胶或焊料。
11.如权利要求1所述的元件内埋式半导体封装件的制作方法，还包括：
在压合该绝缘层于该金属层上之前，形成一底胶于该金属层上，其中该底胶填满该些第一接垫之间的间隙且覆盖该些第一接垫的该些第二侧表面、该些电子元件以及该金属层的部分该上表面、部分该下表面以及该侧表面；以及
压合该绝缘层于该金属层上之后，该绝缘层包覆该底胶。
12.如权利要求1所述的元件内埋式半导体封装件的制作方法，该绝缘层的材质包括ABF（Ajinomoto build-up film）树脂及纯胶，其纯胶的材料为环氧系（epoxy）或丙烯酸（acrylic）。
13.如权利要求1所述的元件内埋式半导体封装件的制作方法，还包括：
压合该绝缘层于该金属层上的同时，压合一铜箔层于该绝缘层上；以及
进行一蚀刻制作工艺，以移除该铜箔层，而暴露出该绝缘层。
14.如权利要求1所述的元件内埋式半导体封装件的制作方法，还包括：
压合该绝缘层于该金属层上之后，形成多个盲孔于该绝缘层上，其中该些盲孔暴露出部分该些第一接垫；
形成一电镀籽晶层于该绝缘层上，该电镀籽晶层覆盖该些盲孔的内壁及该绝缘层；
形成一第二图案化光致抗蚀剂层于该电镀籽晶层上，其中该第二图案化光致抗蚀剂层暴露出位于该绝缘层上及该些盲孔内的部分该电镀籽晶层；
以该第二图案化光致抗蚀剂层为一电镀罩幕，形成多个导电柱及多个第二接垫于该第二图案化光致抗蚀剂层所暴露出的该电镀籽晶层上，其中该些导电柱位于该些盲孔内，而该些第二接垫位于该绝缘层上且部分该第二接垫连接该些导电柱，部分该些第二接垫通过该些导电柱与该些第一接垫电连接；
移除该第二图案化光致抗蚀剂层，以暴露出该部分该电镀籽晶层；
分离该金属基板与该金属层；以及
移除该金属层及位于该绝缘层上的该电镀籽晶层，而暴露出各该第一接垫的一下表面以及该绝缘层。
15.如权利要求14所述的元件内埋式半导体封装件的制作方法，其中形成该些盲孔的方法包括激光钻孔法。
16.如权利要求14所述的元件内埋式半导体封装件的制作方法，其中移除该金属层及位于该绝缘层上的该电镀籽晶层的方法包括蚀刻法。
17.如权利要求14所述的元件内埋式半导体封装件的制作方法，其中分离该金属基板与该金属层的方法包括掀离法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210193779.4A CN103489796B (zh) | 2012-06-13 | 2012-06-13 | 元件内埋式半导体封装件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210193779.4A CN103489796B (zh) | 2012-06-13 | 2012-06-13 | 元件内埋式半导体封装件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103489796A true CN103489796A (zh) | 2014-01-01 |
| CN103489796B CN103489796B (zh) | 2016-01-20 |
Family
ID=49829935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210193779.4A Active CN103489796B (zh) | 2012-06-13 | 2012-06-13 | 元件内埋式半导体封装件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489796B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105704926A (zh) * | 2014-12-15 | 2016-06-22 | Ge因百德电子公司 | 电子模块的制备方法以及电子模块 |
| CN107527825A (zh) * | 2016-06-17 | 2017-12-29 | 株式会社吉帝伟士 | 半导体封装件的制造方法 |
| CN112584622A (zh) * | 2019-09-27 | 2021-03-30 | 睿明科技股份有限公司 | 薄型线路制作方法 |
| CN113286440A (zh) * | 2020-02-19 | 2021-08-20 | 何崇文 | 导线架及其制作方法 |
| CN113991004A (zh) * | 2021-10-26 | 2022-01-28 | 东莞市中麒光电技术有限公司 | Led基板制作方法、led基板、led器件制作方法及led器件 |
| CN114449727A (zh) * | 2020-10-30 | 2022-05-06 | 碁鼎科技秦皇岛有限公司 | 线路板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070076391A1 (en) * | 2005-10-04 | 2007-04-05 | Shih-Ping Hsu | Chip embedded packaging structure |
| CN101192586A (zh) * | 2006-11-22 | 2008-06-04 | 南亚电路板股份有限公司 | 嵌入式芯片封装结构 |
| CN101930958A (zh) * | 2010-07-08 | 2010-12-29 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN102054710A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 无核层封装基板及其制法 |
| US20120079716A1 (en) * | 2010-10-04 | 2012-04-05 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
-
2012
- 2012-06-13 CN CN201210193779.4A patent/CN103489796B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070076391A1 (en) * | 2005-10-04 | 2007-04-05 | Shih-Ping Hsu | Chip embedded packaging structure |
| CN101192586A (zh) * | 2006-11-22 | 2008-06-04 | 南亚电路板股份有限公司 | 嵌入式芯片封装结构 |
| CN102054710A (zh) * | 2009-11-06 | 2011-05-11 | 欣兴电子股份有限公司 | 无核层封装基板及其制法 |
| CN101930958A (zh) * | 2010-07-08 | 2010-12-29 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| US20120079716A1 (en) * | 2010-10-04 | 2012-04-05 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105704926A (zh) * | 2014-12-15 | 2016-06-22 | Ge因百德电子公司 | 电子模块的制备方法以及电子模块 |
| CN105704926B (zh) * | 2014-12-15 | 2020-03-20 | Ge因百德电子公司 | 电子模块的制备方法以及电子模块 |
| CN107527825A (zh) * | 2016-06-17 | 2017-12-29 | 株式会社吉帝伟士 | 半导体封装件的制造方法 |
| CN107527825B (zh) * | 2016-06-17 | 2022-04-05 | 安靠科技日本公司 | 半导体封装件的制造方法 |
| CN112584622A (zh) * | 2019-09-27 | 2021-03-30 | 睿明科技股份有限公司 | 薄型线路制作方法 |
| CN113286440A (zh) * | 2020-02-19 | 2021-08-20 | 何崇文 | 导线架及其制作方法 |
| CN113286440B (zh) * | 2020-02-19 | 2022-09-02 | 何崇文 | 导线架及其制作方法 |
| CN114449727A (zh) * | 2020-10-30 | 2022-05-06 | 碁鼎科技秦皇岛有限公司 | 线路板及其制备方法 |
| CN113991004A (zh) * | 2021-10-26 | 2022-01-28 | 东莞市中麒光电技术有限公司 | Led基板制作方法、led基板、led器件制作方法及led器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103489796B (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101319808B1 (ko) | 경연성 인쇄회로기판 제조 방법 | |
| US9357647B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| CN103489796B (zh) | 元件内埋式半导体封装件的制作方法 | |
| KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
| CN104576596B (zh) | 半导体基板及其制造方法 | |
| JP2007150002A (ja) | 半導体ｉｃ内蔵基板及びその製造方法 | |
| US20140054785A1 (en) | Chip package structure and method for manufacturing same | |
| CN205028884U (zh) | 电子封装件与封装载板 | |
| US20080128911A1 (en) | Semiconductor package and method for manufacturing the same | |
| US20140069705A1 (en) | Printed circuit board and method for manufacturing the same | |
| JP2012169591A (ja) | 多層配線基板 | |
| US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| US20140036465A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| CN105637984A (zh) | 制造印刷电路的方法、通过该方法获得的印刷电路和包括该印刷电路的电子模块 | |
| TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
| US20150014849A1 (en) | Coreless package structure and method for manufacturing same | |
| TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
| CN110268510B (zh) | 一种分立器件的封装方法及分立器件 | |
| JP2013058775A (ja) | 半導体パッケージ基板の製造方法 | |
| JP6322075B2 (ja) | 多層プリント配線板の製造方法 | |
| JP5716948B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
| JP4123637B2 (ja) | フィルムキャリアの製造方法 | |
| JP2016100352A (ja) | プリント配線板およびその製造方法 | |
| KR20210030733A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| CN114900994B (zh) | 一种埋入线路式电路板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |