CN105637984A - 制造印刷电路的方法、通过该方法获得的印刷电路和包括该印刷电路的电子模块 - Google Patents

制造印刷电路的方法、通过该方法获得的印刷电路和包括该印刷电路的电子模块 Download PDF

Info

Publication number
CN105637984A
CN105637984A CN201480031136.7A CN201480031136A CN105637984A CN 105637984 A CN105637984 A CN 105637984A CN 201480031136 A CN201480031136 A CN 201480031136A CN 105637984 A CN105637984 A CN 105637984A
Authority
CN
China
Prior art keywords
conductive material
material layer
pattern
insulated substrate
joint hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480031136.7A
Other languages
English (en)
Other versions
CN105637984B (zh
Inventor
S·迪厄-戈蒙
B·霍夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Publication of CN105637984A publication Critical patent/CN105637984A/zh
Application granted granted Critical
Publication of CN105637984B publication Critical patent/CN105637984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Theoretical Computer Science (AREA)

Abstract

本发明涉及用于制造用于芯片卡模块的印刷电路的方法。本发明包括：生产通过绝缘材料层而彼此绝缘的两个导电材料层、穿过绝缘材料层延伸的并且被导电材料层中的一个导电材料层封闭的接合孔、在接合孔周围的没有另一个导电材料层中提供的导电材料的区域。本发明还涉及利用该方法制造的用于芯片卡的印刷电路和包括这种印刷电路的芯片卡模块。

Description

制造印刷电路的方法、通过该方法获得的印刷电路和包括该印刷电路的电子模块
本发明涉及印刷电路领域。这种印刷电路可以用于例如生产用于智能卡、RFID天线、发光二极管的电子模块。
以下使用用于智能卡的电子模块的示例对本发明进行了例示，但是容易转用到包括上述应用的印刷电路的其它应用。
智能卡是公众已知的，其具有很多用途：信用卡、用于移动电话的SIM卡、交通卡、身份证等。
智能卡通常由组成大部分卡的刚塑性基板型PVC、PVC/ABS或者聚碳酸酯构成，在卡中包括有单独制造的电子模块。电子模块包括配备有电子芯片(集成电路)的总体上柔性的印刷电路，以及用于从芯片向卡读卡器设备发送数据(读取)或者从设备向卡发送数据(写入)的传送装置。这些数据传送装置可以是“接触式”、“非接触式”或者当组合“接触式”和“非接触式”两个模式时的“双模式”。
在“接触式”智能卡中，连接器具有电气连接到芯片并且与基板的表面处的电子模块齐平的接触区域，用于通过电气接触与读卡器设备连接。在“非接触式”智能卡中，数据通过在位于读卡器内的天线与位于卡本身中的天线之间操作的无线电频率系统发送到芯片。在“双模式”智能卡中，传送装置既是“接触式”又是“非接触式”的，电子模块包括配备有单个电子芯片的柔性电路，该单个电子芯片可以管理两种数据传送模式。
在下文，尤其关注包括通过绝缘材料层彼此隔离的多个导电材料层的印刷电路。更具体地，我们将关注在绝缘材料层中形成接合孔(通孔)的这种印刷电路。这些电路例如是双面或者多层电路，其中图案(诸如导电导轨、电接触件、天线或者这些不同图案的组合)被蚀刻在这些层中的至少一个层中。
接合孔的优点之一是尤其允许导电导线穿过绝缘层。实际上，导电材料层中的一个层可以用于将芯片或者二极管连接到位于印刷电路的与设置芯片的面相对的一面上的接触焊盘。导线连接(例如，通过导线接合)到导电材料层的接合孔周围的导轨或者焊盘。或者导电导线直接连接到导电材料层中至少部分地封闭接合孔的一部分。在此情况下，位于接合孔的正面的该层的表面可以用于在其中连接导线的一个端部，而另一个端部连接到诸如芯片或者二极管这样的电子部件。
现有技术电路遇到的问题是：除了封闭接合孔的处理之外的在导电材料层中的图案制造处理导致在接合孔周围形成导电材料环。实际上，除封闭接合孔的处理之外的在导电材料层中的图案制造处理需要蚀刻步骤。因此，在蚀刻步骤期间，接合孔必须被封闭以保护(至少部分地)密封这些孔的导电材料层。为了确保蚀刻液不渗入接合孔，在每个接合孔周围维持大约50到250微米的光敏树脂环。在这些环的下方，将不去除导电材料层，因而在接合孔周围保留了导电材料环。如果在这些环中的一个环与导电导线之间建立了电气接触，则这些环可能是有问题的。
本发明的一个目的是至少部分克服这个问题。
这就是为何根据本发明提出印刷电路的制造处理，制造处理包括制造包含附接到绝缘基板的第一导电材料层和第二导电材料层在内的复合体。这些导电材料层可以覆盖绝缘基板的两个主表面以形成双面印刷电路。它们还可以提供两个多层印刷电路层(具有两个以上的导电材料层)。在此情况下，它们可以位于其上叠置了一个或几个其它绝缘或导电层的中间复合体(两个导电材料层通过绝缘基板彼此绝缘)中，或者它们可以位于已经包括两个以上的导电材料层的复合体中。在根据本发明的处理中，制造第一导电材料层和第二导电材料层的步骤的顺序并非总是特定的。在一些情况下，第一导电材料层可以在第二导电材料层之前或者之后进行。在一些其它情况下，根据本发明的处理的步骤可以插入在制造第一导电材料层和第二导电材料层的步骤之间。措辞“第一”或者“第二”并非必须指步骤的时序顺序。
其中第一导电材料层和第二导电材料层通过绝缘材料层彼此绝缘的复合体还包括穿过绝缘材料层的至少一个接合孔。每个接合孔在绝缘基板中延伸并且位于由第一导电材料层至少部分地封闭的底部与通向基板的面的开口之间。例如，第一导电材料层被布置在绝缘基板的先前已被穿孔以形成接合孔的一个面上。因此，第一导电材料层封闭接合孔。被涂覆和/或层压到基板上的第一导电材料层的这侧接着形成接合孔的底部。第一导电材料层可以是导电网格(引线结构)。接合孔的与形成底部的端部相对的相对端部被设计为保持开口以允许随后的连接导线通过。
根据本发明的处理包括通过光刻和蚀刻来制造第二导电材料层上的图案。如果电接触件被蚀刻到第一导电材料层中(接着构成用于智能卡模块的双面电路的接触面)，则这些图案可以例如是第二导电材料层中的蚀刻的导电导轨和/或天线。
根据本发明的处理还包括对接合孔的保护操作。如上面所说明的，该操作对于在第二导电材料层的图案的蚀刻期间保护第一导电材料层是必需的。这种保护可以通过多种方式实现：涂覆树脂以填充接合孔、通过电泳或者喷墨法沉积光敏化合物等。在所有情况下，我们使用可溶材料，以便能够之后将其去除以清洁接合孔并且能够使其用于连接导线穿过。
根据本发明，在与在第二导电材料层上生成图案的步骤不同的步骤期间执行借助可溶材料对接合孔的保护。因而，可以用与限定第二导电材料层的图案的光敏膜不同的另一种材料来保护接合孔。通过解除这个限制，按步骤或者按照一系列特定步骤处理接合孔的保护和图案制造也变得可能。尤其是，在第二导电材料层上的图案制造期间，可以在第二导电材料层上清除接合孔周围至少10微米的没有导电材料的区域。
连接到接合孔的底部的导线将不再具有触及留在接合孔的边缘周围的导电环的风险。
根据第一种情形，通过在绝缘基板上接合和/或层压第一导电材料层后在该第一导电材料层上进行光刻来形成图案。在第二导电材料层上的图案制造之后进行对接合孔的保护操作。在此情况下，在第二导电材料层上的图案制造之后并且在绝缘基板上接合和/或层压第一导电材料层之前，还可以在绝缘材料基板中打接合孔(在本文中，当使用措辞“层压”或者“层压的”时，是指简单地叠合的层或者接合的和层压的层)。
根据另一种情形，在第二导电材料层上制造图案之前进行对接合孔的保护操作。接着可以在第一导电材料层和第二导电材料层上于相同的步骤期间进行构图。用于保护接合孔的可溶材料可以是树脂，并且微显影(micro-development)的步骤可以位于在第一导电材料层和第二导电材料层上制造图案之前。
根据另一个方面，本发明涉及通过上述处理获得的印刷电路。该印刷电路包括复合体，该复合体包括：
-附接到绝缘基板的第一导电材料层和第二导电材料层，
-位于由第一导电材料层至少部分地封闭的底部与通向基板的一侧的开口之间在绝缘基板中延伸的至少一个接合孔，以及
-在第二导电材料层中的蚀刻图案。
另外，在接合孔周围包括没有第二导电材料层的导电材料的至少10微米的区域。
根据另一个方面，本发明涉及包括如以上限定的印刷电路的智能卡模块。
本发明的其它规格和优点将在阅读以下详细描述和附图后变得清楚，其中：
-图1示出根据本发明的用于容纳印刷电路的智能卡的示意立体图；
-图2A到图2N示意地示出根据本发明的处理示例的不同步骤；
-图3A到图3I示意地示出根据本发明的另一个处理示例的不同步骤；以及
-图4A到图4F示意地示出根据本发明的又一个处理示例的不同步骤。
以下将描述用于实现根据本发明的处理的多种方式。全部属于智能卡领域，但是如已经提到的，可以容易地转用到其它领域(RFID天线、LED等)中。
如图1所示，智能卡1具有模块2。模块2包括印刷电路3和芯片100。模块2一般被制造为被插入到设置在卡1中的空腔4中的独立元件，
印刷电路3具有与芯片100连接的多个接触件5。印刷电路3由其正面(接触面6)的图(在顶部)表示。还由其背面7的图(在底部)表示。所示的印刷电路3对应于用于“双模式”卡的双面印刷电路，具有位于正面6上的接触件5和在背面7上的天线8。
图2A到图2N示意性例示用于制造印刷电路3的根据本发明的示例处理的不同步骤。
如图2A所示，提供包括层压在电绝缘材料基板层20上的导电材料层10的结构。导电材料10可以是诸如铜钢、铝或者其合金的金属。导电材料层10的厚度例如是18μm或者25μm。绝缘材料20可以是电介质材料(玻璃-环氧树脂)或者塑料(PET、PEN、聚酰亚胺等)的复合类型。绝缘材料基板20通常较薄(其厚度例如在100微米量级)以维持与电子模块3的连续的制造处理相兼容的柔性。由被导电材料层10覆盖的绝缘材料基板20组成的组件形成柔性电路。导电材料层10和绝缘材料基板20形成层状复合体，根据英语术语还被称为“铜箔(copperclad)”(如果导电材料层10基本上由铜组成)。
在下一步骤中，如图2B所示，在导电材料层10的表面上层压或者涂覆光敏树脂膜或层30。
该光敏树脂膜30接着通过掩模40被曝光(图2C)，并且被显影(图2D)，以允许树脂保留在导电材料层10的要变为图案50(导电导轨、天线等)的区域上。
蚀刻(图2E)之后，除了要变为图案50的区域之外，绝缘材料基板20再次露出。保护树脂30接着被去除以允许图案50露出(图2F)。
在未示出的步骤中，在绝缘材料基板20的与承载图案50的面相对的的面上沉积粘结材料层60(具有例如20μm的数量级的厚度)。
接着穿过绝缘材料基板20和粘结层60打出接合孔70(图2G)。接着，在粘结材料层60上层压另一个导电材料层80(图2H)。新的导电材料层80可以由上述提到的形成先前的导电材料层10的材料中的一种材料组成。如所例示的，接合孔70在其一个端部处被新的导电材料层80覆盖和封闭。
在图2I所示的步骤中，两个光敏树脂膜32、34分别被涂覆或层压到由两个导电层10、80和绝缘材料基板20组成的复合体的一个面上。
两个光敏树脂膜32、34中的一个(34)接着通过掩模42被曝光(图2J)，接着被显影(图2K)，以使得树脂保留在导电层80的要变为图案50(导电导轨、天线等)区域上。
在蚀刻(图2L)并去除两个光敏树脂膜32、34(图2M)之后，获得包括复合体的印刷电路，该复合体具有：
-附接到绝缘基板20的第一导电材料层80和第二导电材料层10，
-在绝缘基板20中延伸的位于被第一导电材料层80至少部分地封闭的底部82与通向绝缘基板20的一个面的开口22之间的至少一个接合孔70，以及
-在第二导电材料层10中的蚀刻的图案50。
该复合体具有在接合孔70周围没有第二导电材料层10的导电材料的至少10微米的区域12。
该复合体可以用于生产模块2(图2N)，其中连接导线90在接合孔70的底部82通过它们的一个端部焊接到第一导电材料层80的接合面，而连接导线90的另一个端部焊接到芯片100。
图3A到图3I示意性例示用于制造印刷电路3的根据本发明的另一个处理示例的不同步骤。
如图3A所示，提供包括层压在电绝缘材料基板20上的两个导电材料层10、80的结构。导电材料和电绝缘材料的特性和厚度可以与关于实现以上方法的模式提到的材料的特性和厚度相似。图3A的结构基本上与图2H的结构相同。差别主要由于第二导电材料层10不包括图案50。
在图3B中例示的下一步骤中，接合孔70被树脂36保护。该树脂36可以通过涂覆、喷射或者电泳而被设置或者沉积在接合孔70中。树脂36对用于制造印刷电路的蚀刻槽有抵抗力。其可以是光敏的或者也可以不是。
接着光敏树脂36可以经受微显影(3C)。
实际上，根据树脂36在接合孔70中的沉积方法，可以在第二导电材料层10的表面上保留小的厚度。通过微显影的步骤去除该剩余沉积物，使得第二导电材料层10的表面清洁。微显影的特性依赖于树脂36。例如，其可以是化学的。
在图3D所示的步骤中，两个光敏树脂膜32、34分别被施加在由两个导电层10、80和绝缘材料基板20组成的复合体的一个面上。
树脂36在树脂32、34的显影槽中一定不能是可溶的。
两个光敏树脂膜32、34接着通过掩模40、42被曝光(图3E)，接着被显影(图3F)，以留下导电材料的导电材料层10、80的要变为图案50(接触件、导电导轨、天线等)的区域上的树脂32、34。
在蚀刻(图3G)并去除两个光敏树脂膜32、34和树脂36(图3H)之后，获得包括与图2M的复合体相同的复合体的印刷电路。
如之前所述，该复合体可以用于生产与图2N的模块相似的模块2(图3I)。
另选地，光敏树脂36通过电泳被施加在所有导电表面上。因此，在孔中以及在第一导电材料层80和第二导电材料层10的每个面上存在树脂36。微显影的步骤允许去除在第二导电材料层10的面上的树脂36。另一方面，树脂36保留在第一导电材料层80上。接着将与树脂36具有相反极性(正或者负)的膜或者树脂施加到第二导电材料层10的表面。接着，实现步骤3E和以下步骤。
通过上述一个或者另一个实现模式获得的模块2与智能卡模块的连续组装的普通处理和技术(芯片附接、引线接合、UV或热封装)兼容，并且与将模块插入卡体的通常处理兼容。
图4A到图4F示意性地示出根据本发明的用于制造印刷电路3的又一个示例性方法的多个步骤。
如在图4A中所例示的，提供了一个结构，该结构包括层压在电绝缘材料基板20上的导电材料层10。导电材料的特性和厚度可以与关于实现以上方法的模式提到的材料的特性和厚度相似。电绝缘材料基板20的与导电材料层10相反的一侧之后接受粘结层60。
在接下来的步骤中，如图4B所例示的，例如通过穿孔在之前的结构的整个厚度上产生接合孔70。两个膜即32i和34i之后(例如，通过涂覆或层压)分别在一侧被设置在导电层10上以及在另一侧被设置在粘结材料层60上(参见图4C)。膜32i是光敏树脂膜。膜34i是用于粘结层60的保护膜。它可以是光敏或非光敏树脂。
一系列未呈现的步骤(光敏膜32i的照射和曝光以及根据在该光敏树脂膜32i中曝光的图案的导电层10的化学蚀刻)之后被执行以在接合井70周围至少10μm的范围上暴露绝缘基板20。例如，如此暴露的区域对应于环(参见图4D)。
膜32i和34i之后被去除(例如，光敏树脂膜32i被分解，而膜34i被剥离)。接着，第二导电层80被层压在绝缘基板20的与已经从接合孔的周边去除导电材料的一侧相反的一侧上。
两个其它光敏树脂膜32ii和34ii每一个分别(通过涂覆或层压)被施加在导电层10、80上(参见图4E)。
两侧然后(例如，同时地)经历如下步骤：光敏膜32ii和34ii的照射和曝光，以及，根据对于每一侧所期望的图案的导电层10、80的化学蚀刻。光敏膜32ii和34ii之后被分解，并且获得的结构实质上与已经结合图2M和3H所描述的复合体等同。
如之前的，该复合体能够被用来产生与图2N的模块类似的模块2。

Claims (12)

1.一种用于制造用于智能卡电子模块的印刷电路(3)的方法，该方法包括以下步骤：
产生复合体，所述复合体包括：附接到绝缘基板(20)的第一导电材料层(80)和第二导电材料层(10)，以及位于由所述第一导电材料层(80)至少部分地封闭的底部(82)与通向所述绝缘基板(20)的一个面的开口(22)之间在所述绝缘基板(20)中延伸的至少一个接合孔(70)；以及
通过光刻和蚀刻来产生所述第二导电材料层(10)上的图案(50)，
其特征在于，所述方法进一步包括在与产生所述第二导电材料层(10)上的图案(50)的所述步骤不同的步骤期间利用可溶材料(36)保护所述接合孔(70)的操作，以及，产生所述第二导电材料层(10)上的图案(50)的所述步骤留下在所述接合孔(70)周围的没有所述第二导电材料层(10)的导电材料的至少10微米的区域(12)。
2.根据权利要求1所述的方法，其中，在所述第二导电材料层(10)上的图案(50)的产生之后执行保护所述接合孔(70)的所述操作。
3.根据权利要求1或2所述的方法，其中，在所述第二导电材料层(10)上的图案(50)的产生之后，通过所述绝缘基板(20)的穿孔来产生所述接合孔(70)。
4.根据权利要求1或2所述的方法，其中，在所述第二导电材料层(10)上的图案(50)的产生之前，通过所述绝缘基板(20)的穿孔来产生所述接合孔(70)。
5.根据权利要求3或4所述的方法，其中，在通过所述绝缘基板(20)的穿孔来产生所述接合孔(70)之后，所述第一导电材料层(80)被层压在所述绝缘基板(20)上。
6.根据权利要求5所述的方法，其中，在所述第一导电材料层(80)被层压在所述绝缘基板(20)上之后并且因此在所述接合孔(70)的穿孔之后，通过光刻在所述第一导电材料层(80)上产生图案(50)。
7.根据权利要求1所述的方法，其中，在所述第二导电材料层(10)上的图案(50)的产生之前执行保护所述接合孔(70)的所述操作。
8.根据权利要求1或7所述的方法，其中，在相同步骤的过程中，在所述第一导电材料层(80)和所述第二导电材料层(10)上产生图案(50)。
9.根据前述权利要求中的一项所述的方法，其中，所述可溶材料(36)是树脂。
10.根据权利要求9所述的方法，其中，在所述第一导电材料层(80)和所述第二导电材料层(10)上产生所述图案(50)之前执行微显影的步骤。
11.一种包括复合体的用于智能卡的电子模块的印刷电路，该复合体具有：
-附接到绝缘基板(20)的第一导电材料层(80)和第二导电材料层(10)，
-位于由所述第一导电材料层(80)至少部分地封闭的底部(82)与通向所述绝缘基板(20)的一个面的开口(22)之间在所述绝缘基板(20)中延伸的至少一个接合孔(70)，以及
-在所述第二导电材料层(10)中的蚀刻的图案(50)，
其特征在于，所述复合体包括在所述接合孔(70)周围的没有所述第二导电材料层(10)的导电材料的至少10微米的区域(12)。
12.一种包括柔性印刷电路(3)的用于智能卡的电子模块，所述柔性印刷电路(3)包括复合体，所述复合体具有：
-附接到绝缘基板(20)的第一导电材料层(80)和第二导电材料层(10)，
-位于由所述第一导电材料层(80)至少部分地封闭的底部(82)与通向所述绝缘基板(20)的一个面的开口(22)之间在所述绝缘基板中延伸的至少一个接合孔(70)，以及
-所述第二导电材料层(10)中的蚀刻的图案(50)，
其特征在于，所述复合体包括在所述接合孔(70)周围的没有所述第二导电材料层(10)的导电材料的至少10微米的区域(12)。
CN201480031136.7A 2013-05-30 2014-05-27 制造印刷电路的方法、印刷电路和电子模块 Active CN105637984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1354965 2013-05-30
FR1354965A FR3006551B1 (fr) 2013-05-30 2013-05-30 Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime
PCT/EP2014/060989 WO2014191428A1 (fr) 2013-05-30 2014-05-27 Procédé de fabrication d'un circuit imprimé, circuit imprimé obtenu par ce procédé et module électronique comportant un tel circuit imprimé

Publications (2)

Publication Number Publication Date
CN105637984A true CN105637984A (zh) 2016-06-01
CN105637984B CN105637984B (zh) 2018-10-02

Family

ID=49151093

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320451883.9U Expired - Fee Related CN203608443U (zh) 2013-05-30 2013-07-26 印刷电路和包括该印刷电路的电子模块
CN201480031136.7A Active CN105637984B (zh) 2013-05-30 2014-05-27 制造印刷电路的方法、印刷电路和电子模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320451883.9U Expired - Fee Related CN203608443U (zh) 2013-05-30 2013-07-26 印刷电路和包括该印刷电路的电子模块

Country Status (7)

Country Link
US (1) US9583459B2 (zh)
EP (1) EP3005846B1 (zh)
KR (1) KR102271136B1 (zh)
CN (2) CN203608443U (zh)
FR (1) FR3006551B1 (zh)
HK (1) HK1222086A1 (zh)
WO (1) WO2014191428A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3012644B1 (fr) * 2013-10-25 2017-03-24 Linxens Holding Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
CN107027239A (zh) * 2016-02-02 2017-08-08 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
FR3051313B1 (fr) * 2016-05-10 2019-08-02 Linxens Holding Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime
KR102521893B1 (ko) 2016-09-23 2023-04-14 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
CN109687100B (zh) * 2017-10-18 2020-11-06 康普技术有限责任公司 其中有具有减少的无源互调失真的馈电板的基站天线组件
FR3088515B1 (fr) * 2018-11-08 2022-01-28 Smart Packaging Solutions Module electronique pour carte a puce
FR3098996A1 (fr) * 2019-07-16 2021-01-22 Isorg Capteur d'images
CA3185591A1 (en) 2020-07-24 2022-01-27 Linxens Holding Electrical circuit for a smart card chip module, smart card chip module and method for manufacturing a smart card chip module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231765A (zh) * 1996-09-30 1999-10-13 西门子公司 特别用于置入芯片卡体的芯片模块
US6117706A (en) * 1997-07-28 2000-09-12 Matsushita Electric Works, Ltd. Print circuit board
US20060145345A1 (en) * 2004-12-30 2006-07-06 Samsung Electro-Mechanics Co., Ltd. BGA package substrate and method of fabricating same
CN101438636A (zh) * 2006-05-17 2009-05-20 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
CN201639856U (zh) * 2009-11-17 2010-11-17 王定锋 带元件的双面电路板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152143A (ja) 1992-11-13 1994-05-31 Ibiden Co Ltd 電子部品搭載用基板の製造方法
DE19534480C2 (de) * 1995-09-18 1999-11-11 David Finn IC-Kartenmodul zur Herstellung einer IC-Karte sowie IC-Karte mit einem IC-Kartenmodul
FR2765010B1 (fr) * 1997-06-20 1999-07-16 Inside Technologies Micromodule electronique, notamment pour carte a puce
DE19931694B4 (de) 1999-07-08 2006-05-24 Curamik Electronics Gmbh Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren
FR2812400B1 (fr) 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
FR2871335A1 (fr) 2004-06-02 2005-12-09 Possehl Electronic France Sa S Procede de depot selectif d'un revetement galvanique sur un circuit electrique miniaturise realise par gravure chimique
JP4799359B2 (ja) 2006-10-13 2011-10-26 株式会社東芝 高周波回路基板及び高周波回路基板の製造方法
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
US20120248201A1 (en) * 2011-01-31 2012-10-04 American Bank Note Company Dual-interface smart card
CN102999778B (zh) 2012-12-03 2015-08-26 恒汇电子科技有限公司 无铜环双界面智能卡封装框架制作方法
CN103020694B (zh) 2012-12-03 2015-08-26 恒汇电子科技有限公司 无铜环双界面智能卡封装框架

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231765A (zh) * 1996-09-30 1999-10-13 西门子公司 特别用于置入芯片卡体的芯片模块
US6117706A (en) * 1997-07-28 2000-09-12 Matsushita Electric Works, Ltd. Print circuit board
US20060145345A1 (en) * 2004-12-30 2006-07-06 Samsung Electro-Mechanics Co., Ltd. BGA package substrate and method of fabricating same
CN101438636A (zh) * 2006-05-17 2009-05-20 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
CN201639856U (zh) * 2009-11-17 2010-11-17 王定锋 带元件的双面电路板

Also Published As

Publication number Publication date
WO2014191428A1 (fr) 2014-12-04
FR3006551A1 (fr) 2014-12-05
US9583459B2 (en) 2017-02-28
KR102271136B1 (ko) 2021-06-29
EP3005846B1 (fr) 2023-12-13
CN105637984B (zh) 2018-10-02
HK1222086A1 (zh) 2017-06-16
CN203608443U (zh) 2014-05-21
FR3006551B1 (fr) 2016-12-09
EP3005846A1 (fr) 2016-04-13
KR20160014009A (ko) 2016-02-05
US20160105961A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
CN105637984A (zh) 制造印刷电路的方法、通过该方法获得的印刷电路和包括该印刷电路的电子模块
US5969951A (en) Method for manufacturing a chip card and chip card manufactured in accordance with said method
US6288905B1 (en) Contact module, as for a smart card, and method for making same
CN1881241B (zh) 非接触式数据载体及其制造方法
CN108352374B (zh) 通过直接沉积传导材料来制造具有集成电路芯片的装置的方法
US10306778B2 (en) Printed circuit board with dam around cavity and manufacturing method thereof
US8348170B2 (en) Method for producing an antenna on a substrate
CN103579128A (zh) 芯片封装基板、芯片封装结构及其制作方法
JP2014135389A (ja) 金属基材フィルムを用いたフレキシブルプリント配線基板、及びそれを用いた非接触型ｉｃカード。
US20170006707A1 (en) Electronic device module and method of manufacturing the same
CN111837210B (zh) 布线基板及其制造方法
CN104241231A (zh) 芯片封装基板及其制作方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
JP2010250467A (ja) デュアルインターフェイスｉｃカードの製造方法及びアンテナ内蔵カード
CN110268510B (zh) 一种分立器件的封装方法及分立器件
CN101499448B (zh) 半导体装置及其制造方法
JPH0216233B2 (zh)
TWI398815B (zh) 非接觸式智慧卡或標籤用天線及其製造方法
JP3979873B2 (ja) 非接触式データキャリアの製造方法
CN103456715B (zh) 中介基材及其制作方法
CN111863689B (zh) 一种封装载板、封装体及其工艺
CN103887180A (zh) 引线框架加工方法
US9633297B2 (en) IC module, IC card, and IC module substrate
KR101510625B1 (ko) 임베디드 연성회로기판의 제조방법
CN111863633B (zh) 一种封装载板、封装体及其工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant