CN113286440B - 导线架及其制作方法 - Google Patents
导线架及其制作方法 Download PDFInfo
- Publication number
- CN113286440B CN113286440B CN202010101479.3A CN202010101479A CN113286440B CN 113286440 B CN113286440 B CN 113286440B CN 202010101479 A CN202010101479 A CN 202010101479A CN 113286440 B CN113286440 B CN 113286440B
- Authority
- CN
- China
- Prior art keywords
- layer
- pad
- stainless steel
- dielectric layer
- patterned dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种导线架及其制作方法。导线架的制作方法包括以下步骤。提供已溅镀有至少一不锈钢层及已形成有绝缘层的载板。不锈钢层覆盖载板的至少一表面,而绝缘层配置于不锈钢层的周围区域并暴露出中央区域。形成至少一图案化介电层于不锈钢层上,其中图案化介电层暴露出部分不锈钢层。填充导电材料于图案化介电层所暴露出的不锈钢层上。导电材料与图案化介电层完全覆盖不锈钢层的上表面。移除图案化介电层与载板,而使导电材料至少定义出至少一芯片接垫以及至少一讯号接垫。
Description
技术领域
本发明涉及一种载板结构及其制作方法,且特别是涉及一种导线架及其制作方法。
背景技术
在熟知的无核心制程中,是先以黏着胶或用镀铜封边方式结合局部的载板的边缘与局部的线路板的边缘。另一习知做法为用一内含玻纤布的薄基板(厚度例如是100微米),双面各接着一片铜箔以及附着于其上的可剥除的超薄铜箔(厚度例如是3微米至5微米)作为载板。在线路板经过多道制程后,切除载板与线路板之间具有黏着胶或镀铜封边的部分,以获得用于封装制程的线路板。然而,在熟知的无核心制程中,部分的载板与部分的线路板需切除,因此,将缩小线路板的尺寸且切除后的载板无法重复使用,导致制造成本增加。
为了解决上述的问题,习知以不锈钢板来作为载体的基础,在线路结构的制作过程中,不锈钢板除了能够提供良好的稳定性外,于拆板时不须经过裁切,因此可以重复使用,进而能够有效地节省制造成本。然而,不锈钢板的体积很大也很重,于制作过程中,常常不易搬运,且其边角较为锐利,常造成基板或机台的损坏。
发明内容
本发明提供一种导线架及其制作方法,其在制作上较为安全且简便,具有较低的制作成本且适于大量生产。
根据本发明的实施例,导线架的制作方法包括以下步骤。提供已溅镀有至少一不锈钢层及已形成有绝缘层的载板。不锈钢层覆盖载板的至少一表面,且不锈钢层具有中央区域及围绕中央区域的周围区域。绝缘层配置于周围区域并暴露出中央区域。绝缘层自不锈钢层的上表面延伸并覆盖不锈钢层的侧边与载板的侧边。形成至少一图案化介电层于不锈钢层上,其中图案化介电层暴露出部分不锈钢层。填充导电材料于图案化介电层所暴露出的不锈钢层上,其中导电材料与图案化介电层完全覆盖不锈钢层的上表面。移除图案化介电层与载板,而使导电材料至少定义出至少一芯片接垫以及至少一讯号接垫。
在根据本发明的实施例的导线架的制作方法中,图案化介电层为图案化光致抗蚀剂层。
在根据本发明的实施例的导线架的制作方法中,移除图案化介电层与载板的步骤,包括:移除图案化介电层,而使导电材料定义出芯片接垫、讯号接垫以及至少一线路。移除载板,而使芯片接垫、讯号接垫以及线路形成至少一导线架。
在根据本发明的实施例的导线架的制作方法中,形成至少一第一表面处理层与至少一第二表面处理层于芯片接垫及讯号接垫的相对两侧表面上。
在根据本发明的实施例的导线架的制作方法中,图案化介电层为图案化光敏介电层。
在根据本发明的实施例的导线架的制作方法中,还包括:填充导电材料于图案化介电层所暴露出的不锈钢层上之后,且于移除图案化介电层与载板之前,形成种子层以覆盖图案化介电层、填充材料以及绝缘层。形成至少一图案化线路层于种子层上。移除种子层的第一部分,而暴露出图案化介电层的部分表面。种子层的第二部分位于填充材料与图案化线路层之间。移除图案化介电层与载板,而使导电材料、种子层的第二部分以及图案化线路层定义出芯片接垫、讯号接垫以及至少一线路。
在根据本发明的实施例的导线架的制作方法中,还包括:形成至少一第一表面处理层与至少一第二表面处理层于芯片接垫及讯号接垫的相对两侧表面上。
根据本发明的实施例,导线架包括至少一芯片接垫、至少一讯号接垫、至少一线路、第一表面处理层以及第二表面处理层。芯片接垫的第一表面、讯号接垫的第二表面以及线路的第三表面共平面。第一表面处理层配置于芯片接垫及讯号接垫上。第二表面处理层相对于第一表面处理层且配置于芯片接垫及讯号接垫上。
在根据本发明的实施例的导线架中,还包括:图案化种子层,配置于芯片接垫以及讯号接垫内。
在根据本发明的实施例的导线架中,芯片接垫相对于第一表面的第四表面、讯号接垫相对于第二表面的第五表面以及线路相对于第三表面的第六表面共平面。
综上所述,由于本发明是透过溅镀的方式来形成不锈钢层于载板上,以便利用不锈钢层和其上电镀铜层(即填充材料)间可以分离的特性,来达到制作出产品板和载板分离的效果。再者,透过溅镀方式所形成的不锈钢层,相较于习知的不锈钢板而言,可具有较小的积体与重量,且在操作上较为安全且简便。此外,载板不须经过裁切即可分离,因此载板可以重复使用,进而能够有效地节省制造成本。简言之,透过本发明的导线架的制作方法所形成的导线架,其在制作上较为安全且简便,具有较低的制作成本且适于大量生产。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1A至图1F为本发明的一实施例的一种导线架的制作方法的剖面示意图;
图2A至图2E为本发明的另一实施例的一种导线架的制作方法的局部步骤的剖面示意图。
附图标号说明
100a、100a’、100b、100b’:导线架;
110:载板;
111、113:表面;
112:基材;
114:第一导电层;
115:侧边;
116:第二导电层;
120:不锈钢层;
121:上表面;
122:中央区域;
124:周围区域;
125:侧边;
130:绝缘层;
135:图案化介电层;
140:导电材料;
142、P1:讯号接垫;
144、P2:芯片接垫;
146、T:线路;
150:种子层;
152:第一部分;
154:第二部分;
160:第一表面处理层;
165:第二表面处理层;
170:图案化线路层;
S1、S1’:第一表面;
S2、S2’:第二表面;
S3、S3’:第三表面;
S4、S4’:第四表面;
S5、S5’:第五表面;
S6:第六表面。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在图式和描述中用来表示相同或相似部分。
图1A至图1F为本发明的一实施例的一种导线架的制作方法的剖面示意图。关于本实施例的导线架的制作方法,首先,请参考图1A,提供已溅镀有至少一不锈钢层(示意地绘示二个不锈钢层120)及已形成有绝缘层130的载板110。不锈钢层120覆盖载板110的至少一表面(示意地绘示二个表面111、113),且不锈钢层120具有中央区域122及围绕中央区域122的周围区域124。绝缘层130配置于周围区域124并暴露出中央区域122。绝缘层130自不锈钢层120的上表面121延伸并覆盖不锈钢层120的侧边125与载板110的侧边115。
此处,本实施例的载板110包括基材112、第一导电层114与第二导电层116。第一导电层114与第二导电层116分别配置于基材112的相对两表面上,其中基材112的材质例如是玻纤树脂基材,而第一导电层114与第二导电层116的材质例如是铜箔,则载板110例如是可视为是核心(core)基板。于另一实施例中,基材112的材质亦可例如是聚酰亚胺(polyimide,PI)基材,则载板110可视为是软性铜箔基板(Flexible Copper CladLaminate,FCCL)。于又一未绘示的实施例中,载板亦可以是已电镀有钛层与铜层的玻璃基板,此仍属于本发明所欲保护的范围。此外,本实施例的不锈钢层120的材料例如是使用SUS304或其他适合的型号等,其中不锈钢层120的厚度例如是介于0.05微米至0.5微米之间。换言之,不锈钢层120可视为是不锈钢薄膜。
接着,请参考图1B,形成至少一图案化介电层(示意地绘示二个图案化介电层135)于不锈钢层120上,其中图案化介电层135暴露出不锈钢层120的部分上表面121。此处,图案化介电层135例如是图案化光致抗蚀剂层,且图案化介电层135的厚度例如是112微米至168微米,但不以此为限。
接着,请参考图1C,填充导电材料140于图案化介电层135所暴露出的不锈钢层120上,其中导电材料140与图案化介电层135完全覆盖不锈钢层120的上表面121。此处,导电材料140例如是铜,其透过电镀的方式形成于图案化介电层135内。
接着,请同时参考图1C与图1D,移除图案化介电层135,而使导电材料140定义出至少一讯号接垫142、至少一芯片接垫144以及至少一线路146。此处,讯号接垫142的线宽例如是200微米,而芯片接垫144的线宽例如是1毫米至4毫米,且线路146的线宽/线距例如是50微米/32微米或90微米/40微米,但不以此为限。
之后,请参考图1E,移除载板110及其上的绝缘层130,而使芯片接垫144、讯号接垫142以及线路146形成至少一导线架(示意地绘示二个导线架100a)。此处,导线架100a的厚度为112微米至135微米,且线宽/线距为50微米/32微米。至此,已完成导线架100a的制作。
为了进一步保护芯片接垫144、讯号接垫142以及线路146,请参考图1F,亦可形成至少一第一表面处理层(示意地绘示一个第一表面处理层160)与至少一第二表面处理层(示意地绘示一个第二表面处理层165)于芯片接垫144及讯号接垫142的相对两侧表面上。至此,已完成导线架100a’的制作。
在结构上,请再参考图1F,导线架100a’包括讯号接垫142、芯片接垫144、线路146、第一表面处理层160以及第二表面处理层165。特别是,芯片接垫144的第一表面S1、讯号接垫142的第二表面S2以及线路146的第三表面S3共平面。第一表面处理层160配置于芯片接垫144的第一表面S1及讯号接垫142的第二表面S2上。此处,芯片接垫144相对于第一表面S1的第四表面S4、讯号接垫142相对于第二表面S23的第五表面S5以及线路146相对于第三表面S3的第六表面S6共平面。第二表面处理层165相对于第一表面处理层160且配置芯片接垫144的第四表面S4及讯号接垫142的第五表面S5上。此处,导体厚度例如是112微米至135微米,而线路146的线宽/线距例如是50微米/32微米。
由于本实施例是透过溅镀的方式来形成不锈钢层120于载板110上,因此在导线架100a、100a’的制作过程中,能够提供良好的稳定性。再者,透过溅镀方式所形成的不锈钢层120,相较于习知的不锈钢板而言,可具有较小的积体与重量,且在操作上较为安全且简便。此外,载板110不须经过裁切即可分离,因此载板110可以重复使用,进而能够有效地节省制造成本。另外,本实施例的导线架100a、100a’的制作方法可同时形成二个导线架100a、100a’,可提高生产效率。简言之,透过本实施例的导线架的制作方法所形成的导线架100a、100a’,其在制作上较为安全且简便,具有较低的制作成本且适于大量生产。
图2A至图2E为本发明的另一实施例的一种导线架的制作方法的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例,本实施例不再重复赘述。
于图1C的步骤之后,即填充导电材料140于图案化介电层135所暴露出的不锈钢层120上,请参考图2A,形成种子层150以覆盖图案化介电层135、填充材料140以及绝缘层130。
接着,请参考图2B,形成至少一图案化线路层(示意地绘示二层图案化线路层170)于种子层150上。
接着,请同时参考图2B与图2C,移除种子层150的第一部分152,而暴露出图案化介电层135的部分表面137。种子层150的第二部分154位于填充材料140与图案化线路层170之间。
之后,请参考图2D,移除图案化介电层135与载板110,而使导电材料140、种子层150的第二部分154及图案化线路层170定义出芯片接垫P2、讯号接垫P1以及线路T。至此,已完成导线架100b的制作。
为了进一步保护芯片接垫P2、讯号接垫P1以及线路T,请参考图2E,亦可形成至少一第一表面处理层(示意地绘示一个第一表面处理层160)与至少一第二表面处理层(示意地绘示一个第二表面处理层165)于芯片接垫P2及讯号接垫P1的相对两侧表面上。至此,已完成导线架100b’的制作。
在结构上,请再参考图2E,导线架100b’包括讯号接垫P1、芯片接垫P2、线路T、第一表面处理层160以及第二表面处理层165。特别是,芯片接垫P2的第一表面S1’、讯号接垫P1的第二表面S2’以及线路T的第三表面S3’共平面。第一表面处理层160配置于芯片接垫P2的第一表面S1’及讯号接垫P1的第二表面S2’上。第二表面处理层165相对于第一表面处理层160且配置芯片接垫P2的第四表面S4’及讯号接垫P1的第五表面S5’上。此处,导线架100b’可视为是一种四方扁平无外引脚(quad flat no-lead,QFN)封装,其导体厚度例如是120微米,而线路146的线宽/线距例如是35微米/35微米。
综上所述,由于本发明是透过溅镀的方式来形成不锈钢层于载板上,因此在导线架的制作过程中,能够提供良好的稳定性。再者,透过溅镀方式所形成的不锈钢层,相较于习知的不锈钢板而言,可具有较小的积体与重量,且在操作上较为安全且简便。此外,载板不须经过裁切即可分离,因此载板可以重复使用,进而能够有效地节省制造成本。另外,本发明的导线架的制作方法可同时形成二个导线架,可提高生产效率。简言之,透过本发明的导线架的制作方法所形成的导线架,其在制作上较为安全且简便,具有较低的制作成本且适于大量生产。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种导线架的制作方法,其特征在于,包括:
提供已溅镀有至少一不锈钢层及已形成有绝缘层的载板,所述至少一不锈钢层覆盖所述载板的至少一表面,且所述至少一不锈钢层具有中央区域及围绕所述中央区域的周围区域,所述绝缘层配置于所述周围区域并暴露出所述中央区域,其中所述绝缘层自所述至少一不锈钢层的上表面延伸并覆盖所述至少一不锈钢层的侧边与所述载板的侧边;
形成至少一图案化介电层于所述至少一不锈钢层上,其中所述至少一图案化介电层暴露出部分所述至少一不锈钢层;
填充导电材料于所述至少一图案化介电层所暴露出的所述至少一不锈钢层上,其中所述导电材料与所述至少一图案化介电层完全覆盖所述至少一不锈钢层的所述上表面;以及
移除所述至少一图案化介电层与所述载板,而使所述导电材料至少定义出至少一芯片接垫以及至少一讯号接垫,其中所述至少一芯片接垫以及所述至少一讯号接垫的相对位置保持不变。
2.根据权利要求1所述的导线架的制作方法,其特征在于,所述图案化介电层为图案化光致抗蚀剂层。
3.根据权利要求2所述的导线架的制作方法,其特征在于,移除所述至少一图案化介电层与所述载板的步骤,包括:
移除所述至少一图案化介电层,而使所述导电材料定义出所述至少一芯片接垫、所述至少一讯号接垫以及至少一线路;以及
移除所述载板,而使所述至少一芯片接垫、所述至少一讯号接垫以及所述至少一线路形成至少一导线架。
4.根据权利要求3所述的导线架的制作方法,其特征在于,还包括:
形成至少一第一表面处理层与至少一第二表面处理层于所述至少一芯片接垫及所述至少一讯号接垫的相对两侧表面上。
5.根据权利要求1所述的导线架的制作方法,其特征在于,所述图案化介电层为图案化光敏介电层。
6.根据权利要求5所述的导线架的制作方法,其特征在于,还包括:
填充所述导电材料于所述至少一图案化介电层所暴露出的所述至少一不锈钢层上之后,且于移除所述至少一图案化介电层与所述载板之前,形成种子层以覆盖所述至少一图案化介电层、填充材料以及所述绝缘层;
形成至少一图案化线路层于所述种子层上;
移除所述种子层的第一部分,而暴露出所述至少一图案化介电层的部分表面,其中所述种子层的第二部分位于所述填充材料与所述至少一图案化线路层之间;以及
移除所述至少一图案化介电层与所述载板,而使所述导电材料、所述种子层的所述第二部分以及所述至少一图案化线路层定义出所述至少一芯片接垫、所述至少一讯号接垫以及至少一线路。
7.根据权利要求6所述的导线架的制作方法,其特征在于,还包括:
形成至少一第一表面处理层与至少一第二表面处理层于所述至少一芯片接垫及所述至少一讯号接垫的相对两侧表面上。
8.一种以权利要求1所述的导线架的制作方法所制作的导线架,其特征在于,包括:
至少一芯片接垫;
至少一讯号接垫,其中所述至少一芯片接垫以及所述至少一讯号接垫的相对位置保持不变;
至少一线路,其中所述至少一芯片接垫的第一表面、所述至少一讯号接垫的第二表面以及所述至少一线路的第三表面共平面;
第一表面处理层,配置于所述至少一芯片接垫及所述至少一讯号接垫上;以及
第二表面处理层,相对于所述第一表面处理层且配置于所述至少一芯片接垫及所述至少一讯号接垫上。
9.根据权利要求8所述的导线架,其特征在于,还包括:
图案化种子层,配置于所述至少一芯片接垫以及所述至少一讯号接垫内。
10.根据权利要求8所述的导线架,其特征在于,所述至少一芯片接垫相对于所述第一表面的第四表面、所述至少一讯号接垫相对于所述第二表面的第五表面以及所述至少一线路相对于所述第三表面的第六表面共平面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010101479.3A CN113286440B (zh) | 2020-02-19 | 2020-02-19 | 导线架及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010101479.3A CN113286440B (zh) | 2020-02-19 | 2020-02-19 | 导线架及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113286440A CN113286440A (zh) | 2021-08-20 |
CN113286440B true CN113286440B (zh) | 2022-09-02 |
Family
ID=77274998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010101479.3A Active CN113286440B (zh) | 2020-02-19 | 2020-02-19 | 导线架及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113286440B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187314A (zh) * | 2011-12-30 | 2013-07-03 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN103489796A (zh) * | 2012-06-13 | 2014-01-01 | 健鼎(无锡)电子有限公司 | 元件内埋式半导体封装件的制作方法 |
CN106803487A (zh) * | 2015-11-26 | 2017-06-06 | 恒劲科技股份有限公司 | 封装装置及其导线架及导线架的制作方法 |
CN109788666A (zh) * | 2017-11-14 | 2019-05-21 | 何崇文 | 线路基板及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6769174B2 (en) * | 2002-07-26 | 2004-08-03 | Stmicroeletronics, Inc. | Leadframeless package structure and method |
TWI664706B (zh) * | 2017-04-21 | 2019-07-01 | 新加坡商先進科技新加坡有限公司 | 包含可去除載體的可佈線電鑄襯底 |
-
2020
- 2020-02-19 CN CN202010101479.3A patent/CN113286440B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103187314A (zh) * | 2011-12-30 | 2013-07-03 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN103489796A (zh) * | 2012-06-13 | 2014-01-01 | 健鼎(无锡)电子有限公司 | 元件内埋式半导体封装件的制作方法 |
CN106803487A (zh) * | 2015-11-26 | 2017-06-06 | 恒劲科技股份有限公司 | 封装装置及其导线架及导线架的制作方法 |
CN109788666A (zh) * | 2017-11-14 | 2019-05-21 | 何崇文 | 线路基板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113286440A (zh) | 2021-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205609512U (zh) | 半导体封装体 | |
US20090316329A1 (en) | Chip component and method for producing the same and component built-in module and method for producing the same | |
CN103489796B (zh) | 元件内埋式半导体封装件的制作方法 | |
KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
CN106783790A (zh) | 一种具有低电阻损耗三维封装结构及其工艺方法 | |
KR20190115911A (ko) | 인쇄회로기판 및 인쇄회로기판 스트립 | |
CN113286440B (zh) | 导线架及其制作方法 | |
JP4708915B2 (ja) | 封止型プリント基板の製造方法 | |
KR20000023414A (ko) | 반도체장치 및 그 제조방법 | |
TW201409632A (zh) | 封裝基板之製法 | |
CN102136459A (zh) | 封装结构及其制法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
CN114503790A (zh) | 内埋式电路板及其制作方法 | |
CN112151433B (zh) | 基板结构、封装结构及其制作方法 | |
CN112151490B (zh) | 基板结构及其制作方法与封装载板及其制作方法 | |
US11189501B1 (en) | Chip package structure and manufacturing method thereof | |
CN113192896A (zh) | 芯片封装结构及其制作方法 | |
TWI758138B (zh) | 晶片封裝結構及其製作方法 | |
CN101740410B (zh) | 芯片封装结构的制程 | |
JPS6350862B2 (zh) | ||
CN114927427A (zh) | 嵌埋封装基板制作方法及封装基板 | |
CN101740424B (zh) | 芯片封装结构的制程 | |
JPH11345895A (ja) | 半導体装置、リードフレーム、及びそれらの製造方法 | |
JP2017034094A (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |