JP4708915B2 - 封止型プリント基板の製造方法 - Google Patents
封止型プリント基板の製造方法 Download PDFInfo
- Publication number
- JP4708915B2 JP4708915B2 JP2005235609A JP2005235609A JP4708915B2 JP 4708915 B2 JP4708915 B2 JP 4708915B2 JP 2005235609 A JP2005235609 A JP 2005235609A JP 2005235609 A JP2005235609 A JP 2005235609A JP 4708915 B2 JP4708915 B2 JP 4708915B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- printed circuit
- circuit board
- pattern
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
ることが可能である。
2 金属製フレーム(裏面パターン)
3 封止樹脂
4(4a、4b) 外装メッキ
5 プリント基板
5a 単層配線プリント基板
5b 多層配線プリント基板
6 封止金型
6a 上型
6b 下型
7 金属製フレーム(中間パターン)
8 表面パターン
9 裏面パターン
10 貫通孔
11 金属製フレーム(表面パターン)
12 金属製フレーム(裏面パターン)
13 非貫通孔
13a 側面端子
14 導電層(銅箔)
15 基板コア材
16 穴あけ部
17 導通メッキ
18 表面配線パターン
19 裏面配線パターン
20 パターン除去部
21 ソルダーレジスト
22(22a、22b) 位置決め穴
23 位置決めピン
24 配線パターン形成エリア
25 素子
26 Au線
27 モールド樹脂
Claims (2)
- 表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、
第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴と、所定の箇所に設ける位置決め用の第1の位置決め穴とを穿設して第1の金属製フレームを製造する第1の工程と、
第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴と、前記第1の金属板の第1の位置決め穴に対応する位置に設ける第2の位置決め穴とを穿設して第2の金属製フレームを製造する第2の工程と、
前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決め穴に挿通する第3の工程と、
前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程と、
一体成型された封止型プリント基板に外装メッキを施工する第5の工程とを有することを特徴とする封止型プリント基板の製造方法。 - 表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、
第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴と、所定の箇所に位置決め用の第1の位置決め穴とを穿設し、さらに、メッキ処理により、前記表面配線パターン部に外装メッキを施工して第1の金属製フレームを製造する第1の工程と、
第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴と、前記第1の金属板の第1の位置決め穴に対応する位置に設ける第2の位置決め穴とを穿設し、さらに、メッキ処理により、前記裏面配線パターン部に外装メッキを施工して第2の金属製フレームを製造する第2の工程と、
前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決め穴に挿通する第3の工程と、
前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程とを有することを特徴とする封止型プリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235609A JP4708915B2 (ja) | 2005-08-16 | 2005-08-16 | 封止型プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235609A JP4708915B2 (ja) | 2005-08-16 | 2005-08-16 | 封止型プリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053146A JP2007053146A (ja) | 2007-03-01 |
JP4708915B2 true JP4708915B2 (ja) | 2011-06-22 |
Family
ID=37917408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005235609A Expired - Fee Related JP4708915B2 (ja) | 2005-08-16 | 2005-08-16 | 封止型プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4708915B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008129877A1 (ja) * | 2007-04-17 | 2008-10-30 | Panasonic Corporation | Led実装基板 |
JP5246138B2 (ja) * | 2009-11-06 | 2013-07-24 | 富士通株式会社 | 配線基板及び電子装置 |
JP2013179299A (ja) * | 2013-03-12 | 2013-09-09 | Auto Network Gijutsu Kenkyusho:Kk | 回路ユニット、及び回路ユニットの製造方法 |
WO2020174674A1 (ja) * | 2019-02-28 | 2020-09-03 | 日立化成株式会社 | 回路基板の製造方法、回路基板及び回路パッケージの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076571A (ja) * | 2000-08-29 | 2002-03-15 | Shinwa:Kk | 回路基板の製造方法 |
JP2004006539A (ja) * | 2002-05-31 | 2004-01-08 | Dainippon Printing Co Ltd | プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法 |
JP2005056982A (ja) * | 2003-08-01 | 2005-03-03 | Densei Lambda Kk | 回路基板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181417A (ja) * | 1994-12-26 | 1996-07-12 | Furukawa Electric Co Ltd:The | 回路材の製造方法 |
-
2005
- 2005-08-16 JP JP2005235609A patent/JP4708915B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076571A (ja) * | 2000-08-29 | 2002-03-15 | Shinwa:Kk | 回路基板の製造方法 |
JP2004006539A (ja) * | 2002-05-31 | 2004-01-08 | Dainippon Printing Co Ltd | プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法 |
JP2005056982A (ja) * | 2003-08-01 | 2005-03-03 | Densei Lambda Kk | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2007053146A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
US8383950B1 (en) | Metal etch stop fabrication method and structure | |
CN101609830A (zh) | 包括嵌入其中的电子部件的印刷电路板及其制造方法 | |
US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
EP2733727B1 (en) | Packaging method of quad flat non-leaded package | |
US9977074B2 (en) | Semiconductor device, semiconductor apparatus and method for manufacturing semiconductor device | |
KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
JP4708915B2 (ja) | 封止型プリント基板の製造方法 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
TWI506758B (zh) | 層疊封裝結構及其製作方法 | |
KR20150135046A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP5562551B2 (ja) | 多層フレキシブルプリント配線板の製造方法 | |
KR20090121676A (ko) | 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
CN112151433B (zh) | 基板结构、封装结构及其制作方法 | |
JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
JPH11345895A (ja) | 半導体装置、リードフレーム、及びそれらの製造方法 | |
US7951697B1 (en) | Embedded die metal etch stop fabrication method and structure | |
KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
JP2006294825A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
LAPS | Cancellation because of no payment of annual fees |