JP4708915B2 - 封止型プリント基板の製造方法 - Google Patents

封止型プリント基板の製造方法 Download PDF

Info

Publication number
JP4708915B2
JP4708915B2 JP2005235609A JP2005235609A JP4708915B2 JP 4708915 B2 JP4708915 B2 JP 4708915B2 JP 2005235609 A JP2005235609 A JP 2005235609A JP 2005235609 A JP2005235609 A JP 2005235609A JP 4708915 B2 JP4708915 B2 JP 4708915B2
Authority
JP
Japan
Prior art keywords
wiring pattern
printed circuit
circuit board
pattern
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005235609A
Other languages
English (en)
Other versions
JP2007053146A (ja
Inventor
昌男 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2005235609A priority Critical patent/JP4708915B2/ja
Publication of JP2007053146A publication Critical patent/JP2007053146A/ja
Application granted granted Critical
Publication of JP4708915B2 publication Critical patent/JP4708915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、封止型プリント基板製造方法に関し、特に、半導体素子実装用プリント基板製造方法に関する。
近年、半導体デバイスの小型化、薄型化に伴い、半導体デバイスの形態も様々に変化してきており、BGA(ボールグリットアレイ)、CSP(チップサイズパッケージ)等の半導体デバイスが実用化されている。
これらの半導体デバイスを製造する際には、一般的に、素子をプリント基板へ搭載し、素子搭載面を樹脂封止した後、パッケージサイズに個片化する方法が採られている。ここで、プリント基板に求められる役割は、搭載された素子からの電気信号を、プリント基板内の導体を経て、外部端子より実装基板上の実装パターンへ伝達することであり、そのため、素子の仕様により、素子実装面(プリント基板上面)と、実装基板実装面(プリント基板下面)の表裏配線パターンを導通させる必要があった。
従来の単層配線プリント基板の製造方法について、図6及び図7を参照しながら説明する。
基板コア材層15の上下面に導電層14(銅箔等)を接着層を介して貼り付け、プリント基板の導通を必要とする箇所に、ドリル等を用いて貫通孔16(図6の場合)、又は不貫通孔16(図7の場合)を穿設し、その後、導通メッキ17(無電解銅メッキ等)を施工し、電気的にプリント基板の上下面の導通を確保する。
その後、プリント基板の上下面に各々感光性樹脂等を用い、必要に応じた任意の配線パターン形状を、マスクを用いて露光し、現像により焼付け、不要部分(パターン除去部20)を除去(エッチング等)した後、形成された配線パターン(導電層14)の酸化防止、素子実装時の実装性確保、及びワイヤーボンディング性の確保のため、Ni/Auメッキ又はNi/Pd/Auメッキ等の外装メッキ4をプリント基板の上下面の配線パターン18、19上へ施工している。
さらに、プリント基板の上下面の導通を図るために用いられる貫通孔(不貫通孔)16は、プリント基板上に素子が実装され、樹脂封止後、個々に個片化されてデバイスになる際に、中央部分で切り離され、図8に示すような側面端子13aとして用いられることもある。尚、図示の半導体デバイスは、素子25と外装メッキ4aとがAu線26を介して接続され、素子25等がモールド樹脂で覆われ、貫通孔10と側面端子13aとの間には封止樹脂3が充填される。
近年、半導体デバイスの小型化、薄型化の需要から、単層配線プリント基板から、多層配線プリント基板へのニーズが増えている。この多層配線プリント基板は、次の要領で製造される。
単層配線プリント基板を製造する場合と同様に、プリント基板の上下面の導通が確保され、かつ上下面の配線パターンが形成された状態のプリント基板を、必要な層分、接着層を介してプレス等により積層(多段に重ね合せて貼り合せる)して一体型させる。この一体化されたプリント基板の上下面の配線パターンを、単層配線プリント基板製造時と同様、外装メッキすることで最終的に多層配線プリント基板を構成している。
また、単層、多層配線プリント基板に関係なく、プリント基板上の配線パターン部上へソルダーレジスト21(図6及び図7参照)を塗布する際に、ソルダーレジスト21の塗布性を向上させるため、凹凸を避ける目的で、プリント基板の上下面の導通を図るために加工した各々の貫通孔及び不貫通孔を導電性ペースト材(Au、Cuを含有するエポキシ樹脂等)又は絶縁性ペースト材で予め孔埋め(充填)をする場合もある。
従来技術の応用例として、例えば、特許文献1の図2に記載されている方法では、図6に示す穴あけ加工と、導通メッキとを組み合わせる技術の代替として、多孔質フィルム上に導電層を形成し、導電層を形成した複数枚の多孔質フィルムを重ね合せてプレス(熱圧着)により一体化させる構造を採用し、薄い多層配線プリント基板を構成している。
一方、特許文献2においては、プリント基板の上下面の導通を図るための穴あけ部に、導電性ペーストを注入してポストを形成し、ポストが形成されたプリント基板を重ね合せてプレスすることで多層配線プリント基板を構成している。
特開2002−299826号公報(第5−6頁、及び図2) 特開2001−144445号公報(第2−3頁、及び図8)
従来工法、及び特許文献1、特許文献2でも同様であるが、図9に示すような単層又は多層配線プリント基板を製造する場合には、図10に示す工程で製造されている。すなわち、プリント基板5の上下の配線パターンは、上面、下面を異なるマスクで個々に露光し、現像により焼付け形成するが、穴あけ加工時に導通孔と同時に加工される位置決め穴22が、プリント基板の上下の配線パターンの位置合せ基準として用いられる。尚、参照番号24は、配線パターンの形成エリアを示す。
従来、導通孔を加工する際、生産効率を高める目的で、複数枚のプリント基板を重ね合わせて固定し、一括して穴あけ加工しているため、同一工程で加工される位置決め穴の精度は、重ね合わされたプリント基板の上面と下面とでは、穴あけに用いられるドリルのぶれなどにより、悪くなってしまう。プリント基板の上下面の配線パターンの形成を、精度の悪い位置決め穴を使用して、位置決めピンを用いて行なうため、位置決めピンと位置決め穴とのクリアランスがばらつき、各々の工程間でずれが発生するため、プリント基板の上下各面での配線パターンと、位置決め穴の相対位置精度と、プリント基板の上下面の配線パターン同士の相対位置精度が悪くなるという問題があった。尚、各工程での加工順序、及び処理枚数等を変更することによって、ある程度の改善は見込めるが、上下面の配線パターン同士の相対的な位置ずれをなくすことは不可能であり、処理枚数等の変更は、生産性を低下させることにも繋がる。
また、単層又は多層配線プリント基板を製造する場合には、基本的には、図10に示すような多数の工程を経ることとなるが、プリント基板の上下の配線パターンを個々に異なる仕様で外装メッキするためには、各々のメッキを施工する際に、メッキを施工しない側の配線パターンを一度マスクで覆う必要があるとともに、プリント基板の上下のパターン毎にメッキ液に通し、マスク樹脂の除去が必要になる。そのため、さらに6つ程度の工程が必要となり、生産性が低下するとともに、メッキ及びマスクの除去には薬液を使用するため、基板コア材15(図6及び図7参照)が損傷し、品質の低下に繋がるおそれがあった。そのため、プリント基板の上下の配線パターンへの外装メッキの仕様を任意に選択することができないという問題があった。
また、エッチング工法では、必要な部分をマスクした上で薬液により不要部分を除去するが、基板コア材15の両面にある導電層14を任意の配線パターンへ形成する場合、エッチング液を上下面から吹き付けて加工する際、基板コア材15が隔たりとなり、エッチング液の液回りが片側からのみとなるため、エッチング液の液回り及び薬液状態により加工状態が大きく左右される。このため、特に、配線パターンの間隔の狭い部分では、形成される配線パターンの精度が左右されるので、配線パターンの配置にはある一定のスペース(ライン及びスペース)が必要となり、狭ピッチで配線パターンを形成するのが困難であるという問題があった。
そこで、本発明は、上記従来の封止型プリント基板製造方法における問題点に鑑みてなされたものであって、プリント基板の製造時における相対的位置精度を向上させ、かつ生産性を向上させることが可能な封止型プリント基板製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴、所定の箇所に設ける位置決め用の第1の位置決め穴とを穿設して第1の金属製フレームを製造する第1の工程と、第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴、前記第1の金属板の第1の位置決めに対応する位置に設ける第2の位置決め穴とを穿設して第2の金属製フレームを製造する第2の工程と、前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決めに挿通する第3の工程と、前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程と、一体成型された封止型プリント基板に外装メッキを施工する第5の工程とを有することを特徴とする。
そして、本発明によれば、一体化された後の表裏配線パターンの相対位置精度を向上させることができるとともに、生産性を向上させること可能となる。
また、本発明は、表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴、所定の箇所に位置決め用の第1の位置決め穴とを穿設し、さらに、メッキ処理により、前記表面配線パターン部に外装メッキを施工して第1の金属製フレームを製造する第1の工程と、第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴、前記第1の金属板の第1の位置決めに対応する位置に設ける第2の位置決め穴とを穿設し、さらに、メッキ処理により、前記裏面配線パターン部に外装メッキを施工して第2の金属製フレームを製造する第2の工程と、前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決めに挿通する第3の工程と、前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程とを有することを特徴とする。
以上のように、本発明にかかるプリント基板製造方法によれば、プリント基板の製造時における相対的位置精度を向上させ、かつ生産性を向上させることが可能となる。
図1は、本発明にかかる封止型プリント基板の一実施の形態を示し、この封止型プリント基板は、単層配線プリント基板5aであって、プリント基板の表面配線パターンが形成された金属製フレーム1と、プリント基板の裏面パターンが形成された金属製フレーム2と、両金属製フレーム1、2を一体化する封止樹脂3と、上下パターン上に施工された外装メッキ4a、4b(Ni/Au、Ni/Pd/Auメッキ等)で構成される。
次に、上記構成を有する単層配線プリント基板5aの製造方法について、図2及び図3を参照しながら説明する。
まず、図2において、表面配線パターンを有する金属製フレーム1と、裏面パターンを有する金属製フレーム2とを、個別にプレス加工、又はエッチング加工により形成する。プレス加工又はエッチング加工のいずれで形成するかは、製造するプリント基板の仕様により決定する。この時に用いられるエッチング加工は、従来のプリント基板の表裏配線パターンを形成する際とは異なり、金属製フレームの表裏から同時に表裏を貫通させるように加工するため、液回りが良く、薬液の影響を受け難いものであり、かつ配線パターン部、位置決め穴22a、22b等を同時に加工するため工程間での累積交差(ずれ)を抑え
ることが可能である。
但し、エッチング加工には、エッチング加工部とフレーム厚との関係があるため、加工できる最小のパターン幅は、フレーム厚までが一般的な目安となる。また、プレス加工では、加工できる最小のパターン幅は、フレーム厚の80〜90%が目安となる。従って、今後の製品の小型化に対応して配線パターンの狭ピッチ化を図るには、使用する金属製フレームの厚みを薄くしていく必要ある。
このようにして製造された金属製フレーム1、2を、封止金型6内に個々に搬送し、位置決めピン23を用いて位置決めする。位置決めされた金属製フレーム1、2は、封止金型6の上型6aと下型6bとで型締めの際に押し付けられて固定される。そして、固定された状態で封止樹脂3により一体成型される。
これにより、金属製フレーム1、2は、一体化された単層配線プリント基板5aとなり、表裏配線パターン上の樹脂封止時の汚れ、樹脂バリ等を除去した後、最後に表裏配線パターン上に外装メッキ4a、4b(Ni/AU、Ni/Pd/AUメッキ)を施工する。尚、外装メッキ4a、4bは、樹脂封止前に予め金属製フレーム1、2に施工していてもよい。外装メッキ4a、4bを施した後、さらに洗浄し、外観検査、梱包を経て出荷される。
上述のように、プレス加工により高精度に加工し金属製フレーム1、2を、位置決めピン23による位置決めを行なって封止樹脂3により一体化するため、一体化された後の表裏配線パターンの相対位置精度を向上させることができ、また、金属製フレーム1、2を用いた一体成型によってプリント基板を製造できるため、生産性を向上させることができる。
また、外装メッキ4a、4bは、配線パターンの酸化防止、素子実装時の実装性確保及びワイヤーボンディング性等の確保のため施工されているが、プリント基板の上下パターンへ個々に異なる仕様で施工することができる。工程順を入れ替えることによって、金属製フレーム1、2の一体成型前に配線パターンとなる面側に個々の仕様で外装メッキ4a、4bを先に実施することで簡単にプリント基板の上下パターンに個別のメッキ仕様でメッキを施工することも可能である。これにより、各々の用途に応じた外装メッキ4a、4bを、仕様を選択的にかつ容易に施工することが可能であり、素子搭載、実装、ワイヤーボンディング性を考慮したプリント基板を製造する容易な手段を提供することができる。
図4は、本発明にかかる封止型プリント基板の第2の実施の形態としての多層配線プリント基板を示す。この多層配線プリント基板5bは、表面配線パターンを形成する金属製フレーム1と、裏面配線パターンを形成する金属製フレーム2との間に、金属製フレーム7を備え、これらを封止樹脂3により一体成型している。また、上下パターン上には、外装メッキ4a、4bが施工される。このように、本発明では、多層配線プリント基板5bについても、単層配線プリント基板5a(図1参照)と同様に構成することができる。
上述のように、本実施の形態では、高精度で加工された金属製フレーム1、2を用い、かつ一体化する際に樹脂封止工程を採用しているので、表裏配線パターンの高精度化を実現するとともに、封止型プリント基板の生産能力を増強することもできる。従って、表裏配線パターンの相対位置精度の向上並びに生産性向上という利点が得られる。さらに、本実施の形態では、金属製フレーム1、2の形状を変えることで、従来技術では難しい側面端子13aの形成を容易に行うことが可能である。
上記実施の形態において、図5に示す非貫通孔を有するプリント配線板を製造する場合には、表面パターン8を有する金属製フレーム11と、裏面パターン9を有する金属製フレーム12とを用い、これらの金属製フレーム11、12を封止樹脂3で一体成型して単層配線プリント基板5aとなる。
このとき、金属製フレーム12で裏面パターン9として形成されていた貫通孔10は、金属製フレーム11と重ね合せられることによって、一体成型後は非貫通孔13を形成することとなる。この単層配線プリント基板5aを用いることで、側面端子13aを有する半導体デバイス用のプリント基板を容易かつ確実に得ることができる。また、従来工法で製造した場合には、ドリルやレーザ加工による不貫通孔の形成に比べ、生産性をはるかに向上させることが可能である。さらに、本実施の形態では、非貫通孔の配置位置を表面パターン、多層配線プリント基板5bでの中間パターン等任意の場所に変更してもよい。
本発明の活用例として、半導体実装用、小型部品実装用電子機器や、携帯電話や、小型・薄型の電子機器等に使用されるプリント基板が挙げられる。
本発明にかかる封止型プリント基板の第1の実施の形態としての単層配線プリント基板を示す断面図である。 本発明にかかる封止型プリント基板の第1の実施の形態としての単層配線プリント基板の製造方法を示す工程図である。 本発明にかかる封止型プリント基板の第1の実施の形態としての単層配線プリント基板の製造工程を示すフローチャートである。 本発明にかかる封止型プリント基板の第2の実施の形態としての多層配線プリント基板を示す断面図である。 本発明にかかる封止型プリント基板の第3の実施の形態としての側面端子を有する単層配線プリント基板を示す図であって、(a)は表面パターンを有する金属フレーム、(b)は裏面パターンを有する金属フレーム、(c)は両金属フレームを一体化した状態を示す断面図である。 従来工法でのプリント基板表裏パターンの貫通穴による導通加工を示す工程図である。 従来工法でのプリント基板表裏パターンの不貫通穴による導通加工を示す工程図である。 従来の半導体デバイスの構造例を示す断面図である。 従来の半導体用プリント基板の一例を示す平面図である。 従来のプリント基板の製造方法の一例を示す工程フローチャートである。
符号の説明
1 金属製フレーム(表面パターン)
2 金属製フレーム(裏面パターン)
3 封止樹脂
4(4a、4b) 外装メッキ
5 プリント基板
5a 単層配線プリント基板
5b 多層配線プリント基板
6 封止金型
6a 上型
6b 下型
7 金属製フレーム(中間パターン)
8 表面パターン
9 裏面パターン
10 貫通孔
11 金属製フレーム(表面パターン)
12 金属製フレーム(裏面パターン)
13 非貫通孔
13a 側面端子
14 導電層(銅箔)
15 基板コア材
16 穴あけ部
17 導通メッキ
18 表面配線パターン
19 裏面配線パターン
20 パターン除去部
21 ソルダーレジスト
22(22a、22b) 位置決め穴
23 位置決めピン
24 配線パターン形成エリア
25 素子
26 Au線
27 モールド樹脂

Claims (2)

  1. 表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、
    第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴、所定の箇所に設ける位置決め用の第1の位置決め穴とを穿設して第1の金属製フレームを製造する第1の工程と、
    第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴、前記第1の金属板の第1の位置決めに対応する位置に設ける第2の位置決め穴とを穿設して第2の金属製フレームを製造する第2の工程と、
    前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決めに挿通する第3の工程と、
    前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程と、
    一体成型された封止型プリント基板に外装メッキを施工する第5の工程とを有することを特徴とする封止型プリント基板の製造方法。
  2. 表面に表面配線パターンが形成されるとともに、裏面に、該表面配線パターンと異なる裏面配線パターンが形成された封止型プリント基板の製造方法であって、
    第1の金属板に対し、プレス加工又はエッチング加工により、前記表面配線パターン部以外の箇所に設ける第1のパターン穴、所定の箇所に位置決め用の第1の位置決め穴とを穿設し、さらに、メッキ処理により、前記表面配線パターン部に外装メッキを施工して第1の金属製フレームを製造する第1の工程と、
    第2の金属板に対し、プレス加工又はエッチング加工により、前記裏面配線パターン部以外の箇所に設ける第2のパターン穴、前記第1の金属板の第1の位置決めに対応する位置に設ける第2の位置決め穴とを穿設し、さらに、メッキ処理により、前記裏面配線パターン部に外装メッキを施工して第2の金属製フレームを製造する第2の工程と、
    前記第1及び第2の金属製フレームを重ね合わせた状態で封止金型内に設置し、該封止金型内に形成した位置決めピンを前記第1及び第2の位置決めに挿通する第3の工程と、
    前記第1及び前記第2の金属製フレームを一体成型し、前記第1及び第2のパターン穴に樹脂を充填して封止型プリント基板を形成する第4の工程とを有することを特徴とする封止型プリント基板の製造方法。
JP2005235609A 2005-08-16 2005-08-16 封止型プリント基板の製造方法 Expired - Fee Related JP4708915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005235609A JP4708915B2 (ja) 2005-08-16 2005-08-16 封止型プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235609A JP4708915B2 (ja) 2005-08-16 2005-08-16 封止型プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007053146A JP2007053146A (ja) 2007-03-01
JP4708915B2 true JP4708915B2 (ja) 2011-06-22

Family

ID=37917408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235609A Expired - Fee Related JP4708915B2 (ja) 2005-08-16 2005-08-16 封止型プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP4708915B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129877A1 (ja) * 2007-04-17 2008-10-30 Panasonic Corporation Led実装基板
JP5246138B2 (ja) * 2009-11-06 2013-07-24 富士通株式会社 配線基板及び電子装置
JP2013179299A (ja) * 2013-03-12 2013-09-09 Auto Network Gijutsu Kenkyusho:Kk 回路ユニット、及び回路ユニットの製造方法
WO2020174674A1 (ja) * 2019-02-28 2020-09-03 日立化成株式会社 回路基板の製造方法、回路基板及び回路パッケージの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076571A (ja) * 2000-08-29 2002-03-15 Shinwa:Kk 回路基板の製造方法
JP2004006539A (ja) * 2002-05-31 2004-01-08 Dainippon Printing Co Ltd プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法
JP2005056982A (ja) * 2003-08-01 2005-03-03 Densei Lambda Kk 回路基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181417A (ja) * 1994-12-26 1996-07-12 Furukawa Electric Co Ltd:The 回路材の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076571A (ja) * 2000-08-29 2002-03-15 Shinwa:Kk 回路基板の製造方法
JP2004006539A (ja) * 2002-05-31 2004-01-08 Dainippon Printing Co Ltd プリント配線基板、プリント配線基板用レリーフパターン付金属板、及び、プリント配線基板の製造方法
JP2005056982A (ja) * 2003-08-01 2005-03-03 Densei Lambda Kk 回路基板

Also Published As

Publication number Publication date
JP2007053146A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8383950B1 (en) Metal etch stop fabrication method and structure
CN101609830A (zh) 包括嵌入其中的电子部件的印刷电路板及其制造方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
EP2733727B1 (en) Packaging method of quad flat non-leaded package
US9977074B2 (en) Semiconductor device, semiconductor apparatus and method for manufacturing semiconductor device
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP4708915B2 (ja) 封止型プリント基板の製造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
TWI506758B (zh) 層疊封裝結構及其製作方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP5562551B2 (ja) 多層フレキシブルプリント配線板の製造方法
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
CN112151433B (zh) 基板结构、封装结构及其制作方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2006294825A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

LAPS Cancellation because of no payment of annual fees