CN106803487A - 封装装置及其导线架及导线架的制作方法 - Google Patents

Abstract

本发明揭露一种封装装置及其导线架和导线架的制作方法，该制作方法包括于一载板的一表面形成一第一图案化光阻层及一图案化导线层；于第一图案化光阻层及图案化导线层上形成一第二图案化光阻层及一图案化导电柱层；移除第一图案化光阻层及第二图案化光阻层，并于对应位置中形成一介电材料层；移除载板以暴露原与载板接触的图案化导线层及介电材料层；于原与载板接触的图案化导线层及介电材料层上形成一第三图案化光阻层；通过第三图案化光阻层移除部分的图案化导线层以及部分的图案化导电柱层，以形成一干扰消除槽；以及移除第三图案化光阻层。本发明可以加强其抗干扰的能力，可以避免在导线架的使用、制作及运送过程中损伤其导电线路。

Description

封装装置及其导线架及导线架的制作方法

技术领域

本发明是关于一种封装装置及其导线架及导线架的制作方法，特别关于一种利用增层法制作的封装装置及其导线架及导线架的制作方法。

背景技术

在高度信息化社会的今日，多媒体应用市场不断地急速扩张，集成电路封装技术也朝集成电路封装的数字化、网络化、区域连接化以及使用人性化的趋势发展。为达到上述的要求，电子组件必须配合高速处理化、多功能化、集成化（Integrated）以及小型轻量化等多方面的要求，也因此集成电路封装技术也跟着朝向微型化、高密度化发展。其中球栅阵列封装（Ball Grid Array，BGA）、芯片尺寸封装（Chip-Scale Package，CSP）、覆晶封装（Flip Chip Package，F/C）、多芯片模块（Multi-Chip Module，MCM）以及四方扁平无脚封装（Quad Flat No-lead Package, QFN）等高密度集成电路封装技术也因应而生。

其中，QFN封装技术为了因应高通讯速度以及高频操作而使用的导线架，将使集成电路封装具有低功率电路、高频收发等产品特性。现行的导线架皆是利用减层法所制作，其除了限制其线宽及线距，亦有导电线路外露的缺陷。以下是以图1A至图1L简单说明现行的导线架制作方法。

如图1A所示，是于一载板10上形成一导电层11，其可利用压合组板的方式形成。再如图1B所示，是于载板10上以曝光显影技术形成一图案化光阻层12。接着，再如图1C所示，于图案化光阻层12中以电镀技术形成铜柱层13。接着，再搭配图1D所示，以蚀刻技术移除图案化光阻层12，而于载板10上留下铜柱层13。

再如图1E所示，接着以压模的方式形成介电材料层14包覆铜柱层13。再如图1F所示，研磨介电材料层14以露出铜柱层13的上表面131。接着，如图1G所示，利用激光切割技术将载板10与导电层11分离。再如图1H所示，利用回蚀（Etch back）技术降低铜柱层13的高度。

接着请再参照图1I所示，利用压膜技术于前述半成品二侧形成光阻层15。再如图1J所示，利用曝光显影技术将靠近导电层11一侧的光阻层图案化，形成一图案化光阻层151。接着，搭配图1K所示，再利用蚀刻技术，并依据图案化光阻层151而移除对应的导电层11，以形成一图案化导电层111。最后再搭配图1L所示，移除光阻层15以及图案化光阻层151，形成一导线架1。

承图1L所示，导线架1的图案化导电层111为导电线路，然而其是外露于介电材料层，因此在后续使用、制作或运送的过程中容易造成损伤。另外，由于导线架若应用于高通讯速度以及高频操作的状态下，其抗干扰的能力也将不可忽视，因此如何改善以及精进上述问题，实属当前一重要课题。

发明内容

有鉴于此，本发明的一目的在于提供一种具有干扰消除功能的封装装置及其导线架及导线架的制作方法，以加强其抗干扰的能力。

本发明的另一目的在于提供一种封装装置及其导线架及导线架的制作方法以避免在导线架的使用、制作及运送过程中损伤其导电线路。

为达上述目的，本发明提供一种导线架，其包括一图案化导线层、一图案化导电柱层以及一介电材料层。图案化导线层具有多个第一开孔。图案化导电柱层具有多个第二开孔及至少一干扰消除槽。其中，干扰消除槽是对应于至少一第一开孔而设置。介电材料层形成于第一开孔及第二开孔中。

依据本发明的一实施例，介电材料层至少包含一铸模化合物，其具有酚醛基树脂、环氧基树脂或硅基树脂至少一。

依据本发明的一实施例，介电材料层具有相对设置的一第一表面及一第二表面，第一表面是突出于图案化导电柱层的一表面，而第二表面是突出于图案化导线层的一表面。

另外，为达上述目的，本发明提供一种封装装置，其包括一图案化导线层、一图案化导电柱层、一介电材料层以及一主动组件。图案化导线层具有多个第一开孔。图案化导电柱层具有多个第二开孔及至少一干扰消除槽。其中，干扰消除槽是对应于该些第一开孔的至少一个而设置。介电材料层形成于第一开孔及第二开孔中。主动组件是至少部分对应于干扰消除槽而设置于图案化导线层。

依据本发明的一实施例，介电材料层至少包含一铸模化合物，其具有酚醛基树脂、环氧基树脂和硅基树脂至少其中一种。

依据本发明的一实施例，介电材料层具有相对设置的一第一表面及一第二表面，第一表面是突出于图案化导电柱层的一表面，而第二表面是突出于图案化导线层的一表面。

依据本发明的一实施例，主动组件是产生一无线信号、一微波信号或一辐射信号。前述的该些信号在由主动组件本体发射后，将有部分进入干扰消除槽，再搭配将干扰消除槽接地，以消除该些信号对主动组件本身或对其他组件的干扰。

另外，为达上述目的，本发明提供一种导线架的制作方法，其包括步骤S01至步骤S10。步骤S01是于一载板的一表面形成一第一图案化光阻层，且第一图案化光阻层具有多个第一开孔。步骤S02是于第一图案化光阻层的该些第一开孔中形成一图案化导线层。步骤S03是于第一图案化光阻层及图案化导线层上形成一第二图案化光阻层，且第二图案化光阻层具有多个第二开孔。步骤S04是于第二图案化光阻层的该些第二开孔中形成一图案化导电柱层。步骤S05是移除第一图案化光阻层及第二图案化光阻层，以形成对应于第一图案化光阻层及第二图案化光阻层的多个第三开孔。步骤S06是于第三开孔中形成一介电材料层。步骤S07是移除载板，以暴露与图案化导电柱层对向侧的图案化导线层及部分的介电材料层。步骤S08是于图案化导线层及暴露的介电材料层形成一第三图案化光阻层，其具有至少一第四开孔。步骤S09是移除与第四开孔对应位置的图案化导线层以及部分的图案化导电柱层，以形成一干扰消除槽。步骤S10是移除第三图案化光阻层。

依据本发明的一实施例，载板是由金属复合材或金属与非金属叠设而成。

依据本发明的一实施例，图案化导线层是通过电镀技术、无电镀技术、溅镀技术或蒸镀技术所形成。另外，介电材料层是通过真空压模技术或铸模技术所形成。

依据本发明的一实施例，于介电材料层形成后，介电材料层的一表面是突出于图案化导电柱层的一表面。另外，于移除第三图案化光阻层后，介电材料层的一表面是突出于图案化导线层的一表面。换句话说，图案化导电柱层以及图案化导线层皆是内缩于介电材料层，以避免刮伤。

承上所述，依据本发明的一种封装装置及其导线架及导线架的制作方法是利用增层法制作导线架，使介电材料层能够突出于图案化导线层，因此能够减少作为导电线路的图案化导电层于使用、制作或运送的过程中受损的机率。另外，在制程当中，可一并于导线架上制作至少一干扰消除槽，并将会产生干扰信号的主动组件对应干扰消除槽设置，将可吸收干扰信号而使得封装装置得以正常运作。

在参阅图式及随后描述的实施方式后，所属技术领域具有通常知识者便可了解本发明的其它目的、优点以及本发明的技术手段及实施态样。

附图说明

图1A至图1L为现有的一种导线架的制作方法示意图。

图2是本发明的实施例的导线架的示意图。

图3是图2的导线架的分解示意图。

图4是图2的部分导线架的俯视示意图。

图5是本发明的实施例的封装装置的示意图。

图6A至图6J是本发明的实施例的一种导线架的制作方法示意图。

附图标记

1 导线架

10载板

11导电层

111图案化导电层

12图案化光阻层

13铜柱层

131上表面

14介电材料层

15光阻层

151图案化光阻层

2 导线架

21图案化导线层

211第一开孔

212表面

21A主动组件设置区

21B电性连接垫

21C导电线路

22图案化导电柱层

221第二开孔

222干扰消除槽

223表面

23介电材料层

231第一表面

232第二表面

3封装装置

31主动组件

4导线架

40载板

401表面

41第一图案化光阻层

411第一开孔

42图案化导线层

421表面

43第二图案化光阻层

431第二开孔

44图案化导电柱层

441第三开孔

442表面

443干扰消除槽

45介电材料层

451表面

452表面

46保护层

47第三图案化光阻层

471第四开孔。

具体实施方式

以下将通过实施例来解释本发明内容，本发明的实施例并非用以限制本发明须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。须说明的是，以下实施例及图式中，与本发明非直接相关的组件已省略而未绘示；且图式中各组件间的尺寸关系仅为求容易了解，非用以限制实际比例。

本发明的一种导线架是应用于集成电路封装领域，例如是球栅阵列封装（Ball Grid Array，BGA）、芯片尺寸构装（Chip-Scale Package，CSP）、覆晶构装（Flip Chip Package，F/C）、多芯片模块（Multi-Chip Module，MCM）或四方扁平无脚封装（Quad Flat No-lead Package, QFN），尤其是对于需要应用高速或高频操作的集成电路封装。请参照图2所示，依据本发明较佳实施例的一种导线架2其包括一图案化导线层21、一图案化导电柱层22以及一介电材料层23。而为便于说明，图3是图2所示的导线架2的分解图。

请同时参照图2与图3所示，图案化导线层21具有多个第一开孔211。于本实施例中，图案化导线层21是可具有导电线路以及电性连接垫，其材质为金属，例如但不限于选自铜、铁、银、镍及其组合，且依据不同的材质可应用电镀技术、无电镀（Electroless Plating）技术、溅镀(Sputtering Coating）技术或蒸镀（Thermal Coating）技术所形成。其中，导电线路是作为信号或电源传导用，而电性连接垫则是用以与例如主动组件或被动组件等电子组件电性连接。

图案化导电柱层22具有多个第二开孔221及至少一干扰消除槽222。与图案化导线层21相似，图案化导电柱层22的材质为金属，例如但不限于选自铜、铁、银、镍及其组合，且依据不同的材质可应用无电镀（Electroless Plating）技术、溅镀(Sputtering Coating）技术或蒸镀（Thermal Coating）技术所形成。干扰消除槽222是对应于图案化导线层21的该些第一开孔211的至少一个而设置。于本实施例中，是以二个干扰消除槽222分别对应一个第一开孔211为例说明。

介电材料层23是形成于图案化导线层21的第一开孔211及图案化导电柱层22的第二开孔221中，以达到绝缘隔离以及保护图案化导线层21的功效。介电材料层23的材质是可选用芯片封装用的铸模化合物(Molding Compound），其例如但不限于具有酚醛基树脂（Novolac-Based Resin）、环氧基树脂（Epoxy-Based Resin）、硅基树脂(Silicone-Based Resin）或其他适当的铸模化合物，且铸模化合物亦可包含适当的填充剂，例如是粉状二氧化硅。

在本实施例中，介电材料层23具有一第一表面231，其是可突出于图案化导电柱层22的一表面223，另外，介电材料层23具有与第一表面231相对设置的一第二表面232，其是突出于图案化导线层21的一表面212。换句话说，不论是图案化导电柱层22或是图案化导线层21皆是内缩于介电材料层23的第一表面231及第二表面232，因而不易在使用、制程或运送的过程中受到损伤。

另外，值得一提的是，干扰消除槽222是利用槽型结构，使得干扰信号在进入干扰消除槽222后能在其中进行反射，再辅以将干扰消除槽222区域接地（Grounding），将可导引干扰信号至接地端。

请同时参照图2与图4所示，图4是图2的导线架2的俯视示意图，其中，图4仅绘示部分的导线架2，而图2是图4中A-A线段的一剖面图。

导线架2的图案化导线层21是至少可区分为一主动组件设置区21A、一电性连接垫21B以及一导电线路21C。主动组件，例如芯片是对应于主动组件设置区21A设置。在本实施例中，主动组件是以黏合方式固定于主动组件设置区21A并对应于干扰消除槽222，再利用打线技术将主动组件与电性连接垫21B电性连接。导电线路21C是可在导线架2中扮演绕线的角色，以使得导线架2的线路布局可以更为灵活，使其应用更加广泛。

以下请参照图5所示，依据本发明较佳实施例的一种封装装置3，其是包括前述实施例的导线架2以及至少一主动组件31。主动组件31是至少部分对应于干扰消除槽222而设置于图案化导线层21，其可利用例如但不限于打线接合技术或表面黏着技术而设置于图案化导线层21的电性连接垫。在本实施例中，主动组件会产生一无线信号、一微波信号或一辐射信号等会干扰其他电子组件的干扰信号（尤其是具有高频的干扰信号）。由于主动组件31是至少部分对应于干扰消除槽222，因此当干扰信号由主动组件31发射到外界后，将有部分会经由反射进入干扰消除槽222，进而经由干扰消除槽222导引接地，以消除干扰信号。如此一来，封装装置3可以避免产生干扰信号而影响其他电子组件，或遭受其他干扰信号的影响而产生误动作。

以下，请参照图6A至图6J所示，依据本发明较佳实施例的一种导线架4的制作方法包括步骤S01至步骤S10。

如图6A所示，步骤S01是于一载板40的一表面401形成一第一图案化光阻层41，且第一图案化光阻层41具有多个第一开孔411。第一图案化光阻层41是应用曝光显影技术所形成。在本实施例中，载板40是由一金属复合材或金属与非金属叠设而成，当然依据不同的技术需求，载板40的组成是可任意变化的。

搭配图6B所示，步骤S02是在第一图案化光阻层41的该些第一开孔411中形成一图案化导线层42。于本实施例中，图案化导线层42是可具有导电线路以及电性连接垫（图中未显示），其材质为金属，例如但不限于选自铜、铁、银、镍及其组合，且依据不同的材质可应用电镀技术、无电镀（Electroless Plating）技术、溅镀(Sputtering Coating）技术或蒸镀（Thermal Coating）技术所形成。其中，导电线路是作为信号或电源传导用，而电性连接垫则是用以与例如主动组件或被动组件等电子组件电性连接。

如图6C所示，步骤S03是于第一图案化光阻层41及图案化导线层42上形成一第二图案化光阻层43，且第二图案化光阻层43具有多个第二开孔431。第二图案化光阻层43的形成方式与第一图案化光阻层41相似，是应用曝光显影技术所形成。

再搭配图6D所示，步骤S04是于第二图案化光阻层43的该些第二开孔431中形成一图案化导电柱层44。与图案化导线层42相似，图案化导电柱层44的材质为金属，例如但不限于选自铜、铁、银、镍及其组合，且依据不同的材质可应用电镀技术、无电镀技术、溅镀技术或蒸镀技术所形成。

再搭配图6E所示，步骤S05是移除第一图案化光阻层41及第二图案化光阻层43，以形成对应于第一图案化光阻层41及第二图案化光阻层43的多个第三开孔441。于本实施例中，第一图案化光阻层41及第二图案化光阻层43是可应用蚀刻技术加以移除。

再搭配图6F所示，步骤S06是于第三开孔441中形成一介电材料层45。于本实施例中，介电材料层45是可应用真空压模技术或是铸模技术所形成。当应用铸模技术时，介电材料层45的材质是可选用芯片封装用的铸模化合物，其例如但不限于具有酚醛基树脂、环氧基树脂、硅基树脂或其他适当的铸模化合物，且铸模化合物亦可包含适当的填充剂，例如是粉状二氧化硅。

另外，当应用铸模技术时，形成介电材料层45的步骤还可包括：提供一铸模化合物，其中铸模化合物具有树脂及粉状的二氧化硅；加热铸模化合物至液体状态；注入呈液态的铸模化合物于第三开孔441中，并使铸模化合物在高温和高压下包覆图案化导线层42以及图案化导电柱层44；固化铸模化合物，使铸模化合物形成介电材料层45；应用磨削（Grinding)的方式移除铸模化合物的一部分，以露出图案化导电柱层44上表面。需注意的是，形成介电材料层45的步骤并不以此为限。更甚者，为了保护图案化导电柱层44，亦可对其研磨，使得介电材料层45的一表面451突出于图案化导电柱层44的一表面442。

再搭配图6G所示，步骤S07是移除载板40，以暴露与图案化导电柱层44对向侧的图案化导线层42及部分的介电材料层45。于本实施例中，载板40的移除是可应用例如但不限于蚀刻（Etching）技术、剥离（Debonding）技术或研磨技术。

值得一提的是，在移除载板40前，为了保护外露的图案化导电柱层44及介电材料层45，其是可先于其外露的表面形成一保护层46，其例如但不限于光阻。

如图6H所示，步骤S08是于图案化导线层42及暴露的介电材料层45形成一第三图案化光阻层47，其具有至少一第四开孔471。于本实施例中，第三图案化光阻层47是应用曝光显影技术，而形成于与图案化导电柱层44相对侧的外露的图案化导线层42及介电材料层45上。

再搭配图6I所示，步骤S09是移除与第四开孔471对应位置的图案化导线层42以及部分的图案化导电柱层44，以形成一干扰消除槽443。于此步骤中，移除的方式例如但不限于蚀刻技术，另外，依据实际的需求可选用等向性蚀刻或非等向性蚀刻，于此亦无限制。

再搭配图6J所示，步骤S10是移除第三图案化光阻层47，以形成导线架4。于本实施例中，第三图案化光阻层47与前述第一图案化光阻层41及第二图案化光阻层43的移除相同，是可应用蚀刻技术加以移除的。需注意的是，在移除第三图案化光阻层47的同时，亦可一并移除先前所形成的保护层46。然，保护层46并非为必要组件，因此若于先前步骤并无保护层46的配置，当然于此亦无移除的必要。

另外，值得一提的是，为了保护图案化导线层42，亦可对其研磨，使得介电材料层45的一表面452突出于图案化导线层42的一表面421。另外，亦可在蚀刻移除第三图案化光阻层47时选用能够对图案化导线层42产生反应的蚀刻液，如此一来将可于移除第三图案化光阻层47后，同时使得介电材料层45的表面452突出于图案化导线层42的表面421。

综上所述，在导线架完成后，由于介电材料层的二个相对表面是分别突出于图案化导电柱层以及图案化导线层，因此能够减少导线架于使用、制作或运送的过程中受损的机率。另外，在后续形成封装装置时，可令会产生干扰信号的主动组件对应于干扰消除槽而设置，并将干扰消除槽接地，如此一来，在封装装置运作的过程中，主动组件所产生的干扰信号，如在反射至干扰消除槽后，将会被导引至接地端，而可消除干扰。

上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求的范围为准。

Claims (15)

1.一种导线架的制作方法，其特征在于，包含：

形成一第一图案化光阻层于一载板的一表面，该第一图案化光阻层具有多个第一开孔；

形成一图案化导线层于该第一图案化光阻层的该些第一开孔中；

形成一第二图案化光阻层于该第一图案化光阻层及该图案化导线层上，该第二图案化光阻层具有多个第二开孔；

形成一图案化导电柱层于该第二图案化光阻层的该些第二开孔中；

移除该第一图案化光阻层及该第二图案化光阻层，以形成对应于该第一图案化光阻层及该第二图案化光阻层的多个第三开孔；

形成一介电材料层于该第三开孔中；

移除该载板，以暴露该图案化导线层及部分的该介电材料层；

形成一第三图案化光阻层于该图案化导线层及暴露的该介电材料层，其具有至少一第四开孔；

移除与该第四开孔对应位置的该图案化导线层以及部分的该图案化导电柱层，以形成一干扰消除槽；以及

移除该第三图案化光阻层。

2.如权利要求1所述的导线架的制作方法，其特征在于：该载板是由金属复合材或金属与非金属叠设而成。

3.如权利要求1所述的导线架的制作方法，其特征在于：该图案化导线层是通过电镀技术、无电镀技术、溅镀技术或蒸镀技术所形成。

4.如权利要求1所述的导线架的制作方法，其特征在于：该介电材料层是通过真空压模技术或铸模技术所形成。

5.如权利要求1所述的导线架的制作方法，其特征在于：于该介电材料层形成后，该介电材料层的一表面是突出于该图案化导电柱层的一表面。

6.如权利要求1所述的导线架的制作方法，其特征在于：于移除该第三图案化光阻层后，该介电材料层的一表面是突出于该图案化导线层的一表面。

7.一种导线架，其特征在于，其包含：

一图案化导线层，具有多个第一开孔；

一图案化导电柱层，具有多个第二开孔及至少一干扰消除槽，该干扰消除槽是对应于该些第一开孔的至少一而设置；以及

一介电材料层，形成于该第一开孔及该第二开孔中。

8.如权利要求7所述的导线架，其特征在于：该介电材料层至少包含一铸模化合物。

9.如权利要求8所述的导线架，其特征在于：该铸模化合物具有酚醛基树脂、环氧基树脂和硅基树脂至少其中一种。

10.如权利要求7所述的导线架，其特征在于：该介电材料层具有相对设置的一第一表面及一第二表面，该第一表面是突出于该图案化导电柱层的一表面，而该第二表面是突出于该图案化导线层的一表面。

11.一种封装装置，其特征在于，其包含：

一图案化导线层，具有多个第一开孔；

一图案化导电柱层，具有多个第二开孔及至少一干扰消除槽，该干扰消除槽是对应于该些第一开孔的至少一个而设置；

一介电材料层，形成于该第一开孔及该第二开孔中；以及

一主动组件，至少部分对应于该干扰消除槽而设置于该图案化导线层。

12.如权利要求11所述的封装装置，其特征在于：该介电材料层至少包含一铸模化合物。

13.如权利要求12所述的封装装置，其特征在于：该铸模化合物具有酚醛基树脂、环氧基树脂和硅基树脂至少其中一种。

14.如权利要求11所述的封装装置，其特征在于：该介电材料层具有相对设置的一第一表面及一第二表面，该第一表面是突出于该图案化导电柱层的一表面，而该第二表面是突出于该图案化导线层的一表面。

15.如权利要求11所述的封装装置，其特征在于：该主动组件是产生一无线信号、一微波信号或一辐射信号。