CN102054710A - 无核层封装基板及其制法 - Google Patents
无核层封装基板及其制法 Download PDFInfo
- Publication number
- CN102054710A CN102054710A CN 200910212022 CN200910212022A CN102054710A CN 102054710 A CN102054710 A CN 102054710A CN 200910212022 CN200910212022 CN 200910212022 CN 200910212022 A CN200910212022 A CN 200910212022A CN 102054710 A CN102054710 A CN 102054710A
- Authority
- CN
- China
- Prior art keywords
- layer
- electric contact
- seedless
- package substrate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种无核层封装基板及其制法,此基板包括:一增层结构,具有一第一外侧及一相对的第二外侧,且包括至少一第二介电层,其具有一面向该第一外侧的第一表面及一面向该第二外侧的第二表面、至少一叠置于该第二介电层的该第二表面的第二线路层、及设于该第二介电层中的多个导电盲孔,其中,该第二外侧最外层的该第二线路层具有多个第二电性接触垫;以及一第一线路层,嵌埋且外露于该增层结构第一外侧最外层的该第二介电层的该第一表面,其中,该第一线路层具有多个第一电性接触垫,且该第一线路层通过该增层结构的所述多个导电盲孔电性连接至该第二线路层。因此,本发明可适用于现行机台工艺能力、减少成本等目标,进而提升封装基板可靠度及良率。
Description
技术领域
本发明涉及一种承载板、无核层封装基板及其制法,尤其涉及一种适用于制作无核层封装基板的承载板及其制法,以及由此承载板所制得的无核层封装基板及其制法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐迈入具有多功能、高性能的发展趋势。为满足半导体封装件高集成度(integration)及微型化(miniaturization)的封装需求,以供更多有源无源元件及线路载接,半导体封装基板也逐渐由双层演变成多层(multi-layer),使在有限的空间下运用层间连接技术(interlayer connection)以扩大半导体封装基板上可供利用的线路布局面积,借此配合高线路密度的集成电路(integrated circuit)需要。
一般半导体装置的工艺,首先由芯片载板制造业者生产适用于该半导体装置的芯片载板,如基板或导线架。之后再将这些芯片载板交由半导体封装业者进行置晶、打线、封胶以及植球等封装工艺。又一般半导体封装是将半导体芯片背面黏贴于封装基板顶面进行打线接合(wire bonding),或者将半导体芯片的作用面以覆晶接合(flip chip)方式与封装基板接合,接着将半导体芯片与封装基板间填入底胶保护电性连接点,加强其两者间的机械性连接,之后再于基板的背面植以焊球以供与其他电子装置进行电性连接。
上述芯片载板可为有核层或无核层的封装基板,而公知无核层封装基板的制法可参考图1A至图1G。首先,如图1A及图1B所示,提供一承载板10,并于此承载板10表面压合一第一介电层11,接着于此第一介电层11表面形成一第一线路层15,而此第一线路层15具有多个电性连接垫15a。再如图1C及图1D所示,于第一介电层11及第一线路层15表面形成增层结构16,此增层结构16包括第二介电层161、设于第二介电层161表面的第二线路层162、及设于第二介电层161中的多个导电盲孔163,且可依需求增加此增层结构16的层数。
然后,如图1E所示,移除第一介电层11下方的承载板10。接着,如图1F及图1G所示,于第一介电层11下方因承载板10受到移除而暴露的表面、以及增层结构16中最外层的第二介电层161及第二线路层162表面,分别形成一防焊层17及17’,而防焊层17’具有开孔174’,然后于第一介电层11中形成连接至电性连接垫15a的导电盲孔18a、以及于开孔174’中形成经由导电盲孔18a连接至电性连接垫15a的第二电性接触垫18b,再于防焊层17上形成显露第一电性接触垫162a的开孔174。最后,如图1G所示,可于第二电性接触垫18b及第一电性接触垫162a表面形成一表面处理层19。由图1A至图1G可知,公知仅于承载板10单面上制作无核层封装基板,不利于增加生产率,此外,移除第一介电层11下方的承载板10时,容易产生承载板10与其上的封装基板不易分离的问题。
此外,随着细间距趋势的发展,封装基板中焊垫的尺寸也越来越小,致使显露焊垫的防焊层开孔同样随之缩小。当置晶侧的防焊层17’上开孔174’的孔径接近50μm以下时,现行技术的显影效果不良,再加上后续以公知的模版印刷方式于第二电性接触垫18b上形成焊料凸块,开孔174’孔径缩小易产生空隙,同时焊料与表面处理层19的接合力也因接合面积变小而下降。另一方面,上述制出的无核层封装基板,因没有核心层支撑,所以整体基板的刚性不足,易使基板发生翘曲(warpage),上述缺点会导致整体封装基板的可靠度不佳。
因此,如何提供一种无核层封装基板及其制法,不易发生翘曲现象,同时可减少耗材量进而减少成本,达到提升封装基板可靠度的目标,业已成为此产业界目前的重要课题。
发明内容
鉴于上述,为了解决现有技术存在的上述问题,本发明提供一种用于制造无核层封装基板的承载板,包括:一核心层;一第一介电层,设于该核心层的表面;一离型膜,配置于该第一介电层的表面,其中该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区;以及一金属层,设于该离型膜及该第一介电层的表面,且该金属层与该框状区叠接。
关于上述用于制造无核层封装基板的承载板,本发明也提供一种此承载板的制法,包括以下步骤:提供一核心层;以及依序形成一第一介电层、一离型膜、以及一金属层于该核心层的表面,其中,该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区,并使该框状区与该金属层叠接。
上述承载板及其制法中,该核心层可为一铜箔基板(copper-clad laminate,CCL)。
另外,应用上述承载板,本发明另提供一种无核层封装基板的制法,包括以下步骤:提供一承载板,该承载板包括一核心层、一设于该核心层表面的第一介电层、一配置于该第一介电层表面的离型膜、以及一设于该离型膜表面及该第一介电层表面的金属层,其中该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区,且该金属层与该框状区叠接;于该承载板的该金属层上形成一第一线路层,其中该第一线路层具有多个第一电性接触垫;于该第一线路层及该金属层上形成一增层结构,其中,该增层结构包括至少一第二介电层、至少一叠置于该第二介电层表面的第二线路层、及设于该第二介电层中的多个导电盲孔,所述多个导电盲孔电性连接该第一线路层与该第二线路层,且最外层的该第二线路层具有多个第二电性接触垫;对应该离型膜周缘以内切割该增层结构、该金属层、该离型膜、以及该第一介电层,以自该增层结构上移除该承载板,使所述多个第一电性接触垫嵌入并外露于该第二介电层表面。
上述无核层封装基板的制法,还可包括于所述多个第一电性接触垫及所述多个第二电性接触垫上形成一表面处理层。其中,该表面处理层可选自锡、银、镍、金、铬/钛、镍/金、镍/钯、镍/钯/金、有机保焊膜(Organic SolderabilityPreservatives,OSP)、化镍浸金(electroless nickel/immersion gold,ENIG)、化镍化钯浸金(electroless nickel/electroless palladium/immersion gold,ENEPIG)、化钯浸金(electroless palladium/immersion gold,EPIG)、焊锡及无铅焊锡其中之一。
应用上述承载板,本发明另提供一种无核层封装基板的制法,包括以下步骤:提供一承载板,该承载板包括一核心层、一设于该核心层表面的第一介电层、一配置于该第一介电层表面的离型膜、以及一设于该离型膜表面及该第一介电层表面的金属层,其中该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区,且该金属层与该框状区叠接;于该承载板的该金属层上形成一第一线路层,其中该第一线路层具有多个第一电性接触垫;于该第一线路层及该金属层上形成一增层结构,其中,该增层结构包括至少一第二介电层、至少一叠置于该第二介电层表面的第二线路层、及设于该第二介电层中的多个导电盲孔,所述多个导电盲孔电性连接该第一线路层与该第二线路层,且最外层的该第二线路层具有多个第二电性接触垫;于该增层结构表面形成一绝缘保护层,其中,该绝缘保护层具有多个开孔显露最外层该第二线路层的所述多个第二电性接触垫;以及对应该离型膜周缘以内切割该绝缘保护层、该增层结构、该金属层、该离型膜、以及该第一介电层,以自该增层结构上移除该承载板,使所述多个第一电性接触垫嵌入并外露于该第二介电层表面。
上述无核层封装基板的制法,还可包括于该第一电性接触垫及所述多个开孔显露的所述多个第二电性接触垫上形成一表面处理层,表面处理层的材料可如前述。
上述无核层封装基板的制法于切割之前,还可包括于所述多个开孔显露的所述多个第二电性接触垫表面,形成多个电镀金属凸块,再于该第一电性接触垫及所述多个电镀金属凸块上形成一表面处理层,表面处理层可材料可如前述。
应用上述无核层封装基板的制法,本发明也提供一种无核层封装基板,包括:一增层结构,具有一第一外侧及一相对的第二外侧,且包括至少一第二介电层,其具有一面向该第一外侧的第一表面及一面向该第二外侧的第二表面、至少一叠置于该第二介电层的该第二表面的第二线路层、及设于该第二介电层中的多个导电盲孔,其中,该第二外侧最外层的该第二线路层具有多个第二电性接触垫;以及一第一线路层,嵌埋且外露于该增层结构第一外侧最外层的该第二介电层的该第一表面,其中,该第一线路层具有多个第一电性接触垫,且该第一线路层通过该增层结构的所述多个导电盲孔电性连接至该第二线路层。
上述无核层封装基板,还可包括一表面处理层,配置于该第一电性接触垫及所述多个第二电性接触垫上并将其包覆。
上述无核层封装基板,还可包括一绝缘保护层,设于该第二外侧最外层该第二介电层的该第二表面及最外层该第二线路层表面,且具有多个开孔显露所述多个第二电性接触垫,然后再包括一表面处理层,配置于该第一电性接触垫及所述多个开孔显露的所述多个第二电性接触垫上;或者,再包括多个电镀金属凸块,配置于所述多个开孔显露的所述多个第二电性接触垫表面,而后还包括一表面处理层,配置于该第一电性接触垫及所述多个电镀金属凸块上并将其包覆。
此外,嵌入并外露有所述多个第一电性接触垫的该第二介电层的热膨胀系数(coefficient of thermal expansion,CTE),可落于10~30ppm/℃的范围内,且其杨格系数(Young’s modulus)可超过8 Gpa,以增加无核层封装基板的刚性、减少板翘曲的发生率。若所述多个第一电性接触垫为凸块焊垫,则所述多个第二电性接触垫为植球焊垫。反之,若所述多个第一电性接触垫为植球焊垫,则所述多个第二电性接触垫为凸块焊垫。
因此,本发明设计出上述的承载板,其中设置有离型膜,所以当此承载板应用于制作无核层封装基板时,仅通过简单的切割步骤,便可经由离型膜将承载板自无核层封装基板上移除,所以可以减少工艺复杂度以及所需时间。同时,此承载板中以第一介电层与金属层中间夹置离型膜的结构,可使离型膜上的金属层在制作增层结构的过程中难以发生剥离。
另一方面,应用本发明承载板制作无核层封装基板的工艺中,可视线路布局而无须形成防焊层,只于凸块焊垫及植球焊垫上形成表面处理层保护其暴露的表面,因此可减少封装基板因不同材料间膨胀系数不同所造成的翘曲现象,同时避免防焊层开孔的显影效果不良、后续焊料产生空隙、焊料与焊垫接合力差等问题,但仍能具有细线路、线距小、可布线密度高、电性效能高等优点。
此外,不论于本发明或公知技术中,很难避免进行蚀刻工艺,但公知技术中,无法避免蚀刻酸液沿着核心基板与介电层之间的界面缝隙侵蚀内部的线路;相反地,在本发明中,承载板与增层结构的介电层结合后,蚀刻酸液仅会影响承载板而不会渗入结构中而侵蚀第一线路层。并且,相较于公知有核层封装基板,本发明的无核层封装基板无需制作电镀导通孔电性连接核心基板两侧线路,减少布线空间的浪费,毋须额外的工艺步骤增加叠层数目,同时可缩短信号传递路径,进而减少阻抗、降低串扰、噪声或信号衰减。
综上所述,本发明所提供的承载板、无核层封装基板、以及其两者的制法,可实现上述目标,进而提升封装基板可靠度及良率。
附图说明
图1A至图1G为公知有核层封装基板制法的流程剖视图。
图2A为本发明实施例一的承载板剖视图。
图2A’为图2A的承载板中离型膜22及第一介电层21的上方透视图。
图2A至图2H为本发明实施例二的无核层封装基板制法的流程剖视图。
图2E’至图2H’为本发明实施例三的无核层封装基板制法的流程剖视图。
图3A至图3H为本发明实施例四的无核层封装基板制法的流程剖视图。
图3E’至图3H’为本发明实施例五的无核层封装基板制法的流程剖视图。
图3E”至3H”为本发明实施例六的无核层封装基板制法的流程剖视图。
上述附图中的附图标记说明如下:
核心基板10
芯层101
线路层102,162
电镀导通孔103
电性连接垫15a
介电层161
承载板2
核心层20
第一介电层21
框状区21a
阻层24,34
开口区244,344
第一线路层25,35
第一电性接触垫162a,25a,35a
增层结构16,26,36
导电盲孔18a,163,263,363
第一外侧26a,36a
第二外侧26b,36b
第二介电层261,361
第一表面261a,361a
第二表面261b,361b
第二线路层262,362
第二电性接触垫18b,262a,362a
线路262b,362b
绝缘保护层27,37
开孔274,374
金属凸块38
表面处理层29,39
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式,本领域普通技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用,本说明书中的各项细节也可基于不同观点与应用,在不悖离本发明的精神下进行各种修饰与变更。
实施例一
请参考图2A及2A’,其中图2A为本发明用于无核层封装基板的承载板剖视图,另外图2A’为图2A的承载板中离型膜22及第一介电层21的上方透视图。
如图2A所示,提供一核心层20,此核心层20举例可为一铜箔基板,但本发明不限于此。然后,依序形成一第一介电层21、一离型膜22、以及一金属层23于核心层20的表面。由图2A’所示,可发现离型膜22的面积小于第一介电层21,且第一介电层21具有不为离型膜22覆盖的框状区21a,因此第一介电层21与金属层23叠接的部分即为框状区21a。
如此,可制出用于制造整版面的无核层封装基板的承载板2,其包括:一核心层20;一第一介电层21,设于核心层20的表面;一离型膜22,配置于第一介电层21的表面,其中离型膜22的面积小于第一介电层21,以使第一介电层21具有不为离型膜22覆盖的框状区21a;以及一金属层23,设于离型膜22及第一介电层21的表面,且金属层23与框状区21a叠接。
由上述可知,本实施例的承载板中设置有离型膜,所以当应用于无核层封装基板的制作时,可有利于承载板移除,增加工艺的方便性,且即使于承载板双面进行工艺,也不会有公知技术中承载板不易剥离的问题。
实施例二
请参考图2A至图2G,其为本发明无核层封装基板的制法流程剖视图,用于制作出嵌埋且外露于无核层封装基板的凸块焊垫。
首先,如图2A所示,提供一承载板2,承载板2为实施例一中用于制作无核层封装基板的承载板。
接着,如图2B所示,于承载板2的金属层23及核心层20上,压合一阻层24,此阻层24主要压合在金属层23表面,并且超过金属层23周缘,且此阻层24经曝光显影图案化工艺而具有开口区244显露部分金属层23表面。接着,于开口区244中,例如利用电镀,形成一第一线路层25,之后如图2C所示,移除阻层24。其中第一线路层25具有多个第一电性接触垫25a,本实施例中该第一电性接触垫25a作为凸块焊垫,以供电性连接半导体芯片。
然后,如图2D所示,于第一线路层25及金属层23上形成一增层结构26,其中,增层结构26包括至少一第二介电层261、至少一叠置于第二介电层261表面的第二线路层262、及设于第二介电层261中的多个导电盲孔263,多个导电盲孔263电性连接第一线路层25与第二线路层262。此时,若需要更多布线,则可依需求增加此增层结构26的层数,即如图2E所示,重复图2D的步骤制作第二层及第三层,且使最外层的第二线路层262具有多个第二电性接触垫262a,本实施例中该第二电性接触垫262a作为植球焊垫,以供电性连接印刷电路板。另外,嵌入并外露有第一电性接触垫25a的第二介电层261,可使用热膨胀系数落于10~30ppm/℃的范围内、杨格系数超过8GPa的材料,举例如含有玻璃纤维的ABF(Ajinomoto Build-up Film),上述材料有助于后续整版面的无核层封装基板脱离承载板乃至切单后,增加基板的刚性,以减少翘曲发生。
之后,如图2E所示,沿着整版面周边所示虚线,对应离型膜22周缘以内切割增层结构26、金属层23、离型膜22、以及第一介电层21,以形成如图2F所示的结构。再如图2G所示,自增层结构26上移除承载板2,即是自增层结构26上依序移除核心层20、第一介电层21、及离型膜22,并用研磨或蚀刻去除金属层23,以得到整版面的无核层封装基板,其中第一电性接触垫25a嵌入并外露于第二介电层261表面。最后,如图2H所示,于第一电性接触垫25a及第二电性接触垫262a上形成一表面处理层29,此表面处理层29的材料,可选自锡、银、镍、金、铬/钛、镍/金、镍/钯、镍/钯/金、有机保焊膜、化镍浸金、化镍化钯浸金、化钯浸金、焊锡及无铅焊锡其中之一。
另外,因承载板为整版面,其上排版布设有多个无核层封装基板单元,只要再经过切割工艺,即可得到多个无核层封装基板单元。
如此,即完成本发明无核层封装基板,其包括:一增层结构26,具有一第一外侧26a及一相对的第二外侧26b,且包括至少一第二介电层261,其具有一面向第一外侧26a的第一表面261a及一面向第二外侧26b的第二表面261b、至少一叠置于第二介电层261的第二表面261b的第二线路层262、及设于第二介电层261中的多个导电盲孔263,其中,第二外侧26b最外层的第二线路层262具有多个第二电性接触垫262a;一第一线路层25,嵌埋且外露于增层结构26第一外侧26a最外层的第二介电层261的第一表面261a,其中,第一线路层25具有多个第一电性接触垫25a,且第一线路层25通过增层结构26的多个导电盲孔263电性连接至第二线路层262;以及一表面处理层29,配置于多个第一电性接触垫25a及多个第二电性接触垫262a上并将其包覆。
由此可知,若在线路布局上,表面仅需有焊垫而无线路的封装基板时,则可应用本实施例的无核层封装基板。另因表面仅有焊垫而无线路,所以仅要于焊垫表面形成表面处理层,就可保护焊垫免受环境影响,同时表面可以不需有其他如防焊层保护,减少封装基板因不同材料间膨胀系数不同所造成的翘曲现象,也可避免置晶侧防焊层开孔显影效果不良、焊料凸块接合力差等问题。
实施例三
本实施例的制法大致上同于实施例二,不同之处详述如下。
如图2E’所示,于增层结构26最外层的第二介电层261表面,第二线路层262不仅具有多个第二电性接触垫262a,也具有线路262b,且于增层结构26表面形成一绝缘保护层27,绝缘保护层27例如可为使用绿漆的防焊层,或者使用本领域常用的介电材料。其中,可根据绝缘保护层27的材料,利用曝光显影或激光烧融(laser ablation)等方法,于绝缘保护层27上形成多个开孔274,以显露最外层第二线路层262的第二电性接触垫262a。
如图2E’所示,沿着整版面周边所示虚线,对应离型膜22周缘以内切割绝缘保护层27、增层结构26、金属层23、离型膜22、以及第一介电层21,以形成如图2F’所示的结构。再如图2G所示,自增层结构26上移除承载板2,以得到无核层封装基板。最后,如图2H’所示,于第一电性接触垫25a及开孔274显露的第二电性接触垫262a上,形成表面处理层29。
如此,即完成本发明无核层封装基板。本实施例的无核层封装基板大致结构同于实施例二所述的无核层封装基板,但本实施例的无核层封装基板中,增层结构26最外层的第二线路层262,同时具有第二电性接触垫262a及线路262b,因此有绝缘保护层27覆盖增层结构26最外层表面,同时覆盖第二线路层262的线路262b,但绝缘保护层27具有多个开孔274显露第二电性接触垫262a,由开孔274显露的部分第二电性接触垫262a,则以表面处理层29保护。
实施例四
请参考图3A至图3G,其为本发明无核层封装基板的制法流程剖视图,用于制作出嵌埋且外露于无核层封装基板的植球焊垫。
首先,如图3A所示,提供一承载板2,承载板2为实施例一中用于制作整版面的无核层封装基板的承载板。
接着,如同上述实施例二所述步骤,参考图3B至图3C所示,利用经曝光显影图案化工艺而具有开口区344的阻层34,形成具有多个第一电性接触垫35a的第一线路层35,本实施例中该第一电性接触垫35a作为植球焊垫,以供电性连接印刷电路板。而后,参考图3D至图3E,于第一线路层35及金属层23上形成增层结构36,其含有第二介电层361、叠置于第二介电层361表面的第二线路层362、以及设于第二介电层361中的多个导电盲孔363,且最外层第二线路层362具有多个第二电性接触垫362a,本实施例中该第二电性接触垫362a作为凸块焊垫,以供电性连接半导体芯片。接着,参考图3E至图3G,进行切割步骤、移除承载板2,便可得到无核层封装基板,其中第一电性接触垫35a嵌入并外露于第二介电层361表面。最后,参考图3H,于第一电性接触垫35a及第二电性接触垫362a上形成表面处理层39。
如此,即完成本发明无核层封装基板,其包括:一增层结构36,具有一第一外侧36a及一相对的第二外侧36b,且包括至少一第二介电层361,其具有一面向第一外侧36a的第一表面361a及一面向第二外侧36b的第二表面361b、至少一叠置于第二介电层361的第二表面361b的第二线路层362、及设于第二介电层361中的多个导电盲孔363,其中,第二外侧36b最外层的第二线路层362具有多个第二电性接触垫362a;一第一线路层35,嵌埋且外露于增层结构36第一外侧36a最外层的第二介电层361的第一表面361a,其中,第一线路层35具有多个第一电性接触垫35a,且第一线路层35通过增层结构36的多个导电盲孔363电性连接至第二线路层362;以及一表面处理层39,配置于多个第一电性接触垫35a及多个第二电性接触垫362a上并将其包覆。
由上述可知,本发明无核层封装基板的工艺中,当需要进行蚀刻步骤时,本发明承载板2及增层结构36的第二介电层361可防止蚀刻酸液渗入结构中而侵蚀第一线路层35。
实施例五
本实施例的制法大致上同于实施例四,不同之处详述如下。
如图3E’所示,于增层结构36最外层的第二介电层361表面,第二线路层362不仅具有多个第二电性接触垫362a,同时也具有线路362b,因此于增层结构36表面形成一绝缘保护层37,并于绝缘保护层37上形成多个开孔374,以显露最外层第二线路层362的第二电性接触垫362a。
接着,沿着整版面周边所示虚线,对应离型膜22周缘以内切割绝缘保护层37、增层结构36、金属层23、离型膜22、以及第一介电层21,以形成如图3F’所示的结构,再如图3G’所示,自增层结构36上移除承载板2,最后如图3H’所示,于第一电性接触垫35a及开孔374显露的第二电性接触垫362a上,形成表面处理层39,以得到无核层封装基板。
如此,即完成本发明无核层封装基板。本实施例的无核层封装基板大致结构同于实施例四所述的无核层封装基板,但本实施例的无核层封装基板中,增层结构36最外层的第二线路层362,同时具有第二电性接触垫362a及线路362b,因此有绝缘保护层37覆盖增层结构36最外层表面,同时覆盖第二线路层362的线路362b,但其具有多个开孔374显露第二电性接触垫362a,由开孔374显露的部分第二电性接触垫362a,则以表面处理层39保护。
实施例六
本实施例的制法大致上同于实施例五,不同之处详述如下。
如图3E”所示,形成具有开孔374的绝缘保护层37之后,更利用电镀工艺,于开孔374显露的部分第二电性接触垫362a上,形成电镀金属凸块38。此电镀金属凸块的材料,可使用制作线路的惯用材料。
后续再如图3F”及3G”所示,进行切割步骤。最后如图3H”所示,于第一电性接触垫35a及电镀金属凸块38上,形成表面处理层39,以得到无核层封装基板。于此,电镀金属凸块38供电性连接至一半导体芯片。
上述实施例仅为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求所述为准,而非仅限于上述实施例。
Claims (24)
1.一种无核层封装基板的制法,包括以下步骤:
提供一承载板,该承载板包括一核心层、一设于该核心层表面的第一介电层、一配置于该第一介电层表面的离型膜、以及一设于该离型膜表面及该第一介电层表面的金属层,其中该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区,且该金属层与该框状区叠接;
于该承载板的该金属层上形成一第一线路层,其中该第一线路层具有多个第一电性接触垫;
于该第一线路层及该金属层上形成一增层结构,其中,该增层结构包括至少一第二介电层、至少一叠置于该第二介电层表面的第二线路层、及设于该第二介电层中的多个导电盲孔,所述多个导电盲孔电性连接该第一线路层与该第二线路层,且最外层的该第二线路层具有多个第二电性接触垫;
对应该离型膜周缘以内切割该增层结构、该金属层、该离型膜、以及该第一介电层,以自该增层结构上移除该承载板,使所述多个第一电性接触垫嵌入并外露于该第二介电层表面。
2.如权利要求1所述的无核层封装基板的制法,还包括于所述多个第一电性接触垫及所述多个第二电性接触垫上形成一表面处理层。
3.如权利要求2所述的无核层封装基板的制法,其中,该表面处理层选自锡、银、镍、金、铬/钛、镍/金、镍/钯、镍/钯/金、有机保焊膜、化镍浸金、化镍化钯浸金、化钯浸金、焊锡及无铅焊锡其中之一。
4.如权利要求1所述的无核层封装基板的制法,其中,嵌入并外露有该第一电性接触垫的该第二介电层的热膨胀系数落于10~30ppm/℃的范围内,且其杨格系数超过8GPa。
5.如权利要求1所述的无核层封装基板的制法,其中,该核心层为一铜箔基板。
6.如权利要求1所述的无核层封装基板的制法,其中,所述多个第一电性接触垫为凸块焊垫,且所述多个第二电性接触垫为植球焊垫。
7.如权利要求1所述的无核层封装基板的制法,其中,所述多个第一电性接触垫为植球焊垫,且所述多个第二电性接触垫为凸块焊垫。
8.一种无核层封装基板的制法,包括以下步骤:
提供一承载板,该承载板包括一核心层、一设于该核心层表面的第一介电层、一配置于该第一介电层表面的离型膜、以及一设于该离型膜表面及该第一介电层表面的金属层,其中该离型膜的面积小于该第一介电层,以使该第一介电层具有不为该离型膜覆盖的框状区,且该金属层与该框状区叠接;
于该承载板的该金属层上形成一第一线路层,其中该第一线路层具有多个第一电性接触垫;
于该第一线路层及该金属层上形成一增层结构,其中,该增层结构包括至少一第二介电层、至少一叠置于该第二介电层表面的第二线路层、及设于该第二介电层中的多个导电盲孔,所述多个导电盲孔电性连接该第一线路层与该第二线路层,且最外层的该第二线路层具有多个第二电性接触垫;
于该增层结构表面形成一绝缘保护层,其中,该绝缘保护层具有多个开孔显露最外层该第二线路层的所述多个第二电性接触垫;以及
对应该离型膜周缘以内切割该绝缘保护层、该增层结构、该金属层、该离型膜、以及该第一介电层,以自该增层结构上移除该承载板,使所述多个第一电性接触垫嵌入并外露于该第二介电层表面。
9.如权利要求8所述的无核层封装基板的制法,还包括于该第一电性接触垫及所述多个开孔显露的所述多个第二电性接触垫上形成一表面处理层。
10.如权利要求8所述的无核层封装基板的制法,于切割之前还包括于所述多个开孔显露的所述多个第二电性接触垫表面,形成多个电镀金属凸块。
11.如权利要求10所述的无核层封装基板的制法,还包括于该第一电性接触垫及所述多个电镀金属凸块上形成一表面处理层。
12.如权利要求8所述的无核层封装基板的制法,其中,嵌入并外露有该第一电性接触垫的该第二介电层的热膨胀系数落于10~30ppm/℃的范围内,且其杨格系数超过8GPa。
13.如权利要求8所述的无核层封装基板的制法,其中,该核心层为一铜箔基板。
14.如权利要求8所述的无核层封装基板的制法,其中,所述多个第一电性接触垫为凸块焊垫,且所述多个第二电性接触垫为植球焊垫。
15.如权利要求8所述的无核层封装基板的制法,其中,所述多个第一电性接触垫为植球焊垫,且所述多个第二电性接触垫为凸块焊垫。
16.一种无核层封装基板,包括:
一增层结构,具有一第一外侧及一相对的第二外侧,且包括至少一第二介电层,其具有一面向该第一外侧的第一表面及一面向该第二外侧的第二表面、至少一叠置于该第二介电层的该第二表面的第二线路层、及设于该第二介电层中的多个导电盲孔,其中,该第二外侧最外层的该第二线路层具有多个第二电性接触垫;以及
一第一线路层,嵌埋且外露于该增层结构第一外侧最外层的该第二介电层的该第一表面,其中,该第一线路层具有多个第一电性接触垫,且该第一线路层通过该增层结构的所述多个导电盲孔电性连接至该第二线路层。
17.如权利要求16所述的无核层封装基板,还包括一表面处理层,配置于该第一电性接触垫及所述多个第二电性接触垫上并将其包覆。
18.如权利要求16所述的无核层封装基板,还包括一绝缘保护层,设于该第二外侧最外层该第二介电层的该第二表面及最外层该第二线路层表面,且具有多个开孔显露所述多个第二电性接触垫。
19.如权利要求18项所述的无核层封装基板,更包括一表面处理层,配置于该第一电性接触垫及所述多个开孔显露的所述多个第二电性接触垫上。
20.如权利要求18项所述的无核层封装基板,更包括多个电镀金属凸块,配置于所述多个开孔显露的所述多个第二电性接触垫表面。
21.如权利要求20项所述的无核层封装基板,更包括一表面处理层,配置于该第一电性接触垫及所述多个电镀金属凸块上并将其包覆。
22.如权利要求16项所述的无核层封装基板,其中,嵌入并外露有所述多个第一电性接触垫的该第二介电层的热膨胀系数落于10~30ppm/℃的范围内,且其杨格系数超过8GPa。
23.如权利要求16项所述的无核层封装基板,其中,所述多个第一电性接触垫为凸块焊垫,且所述多个第二电性接触垫为植球焊垫。
24.如权利要求16项所述的无核层封装基板,其中,所述多个第一电性接触垫为植球焊垫,且所述多个第二电性接触垫为凸块焊垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910212022 CN102054710B (zh) | 2009-11-06 | 2009-11-06 | 无核层封装基板的制法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910212022 CN102054710B (zh) | 2009-11-06 | 2009-11-06 | 无核层封装基板的制法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102054710A true CN102054710A (zh) | 2011-05-11 |
CN102054710B CN102054710B (zh) | 2013-01-16 |
Family
ID=43958903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910212022 Expired - Fee Related CN102054710B (zh) | 2009-11-06 | 2009-11-06 | 无核层封装基板的制法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102054710B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867807A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 无核心层的封装基板及其制造方法 |
CN103489796A (zh) * | 2012-06-13 | 2014-01-01 | 健鼎(无锡)电子有限公司 | 元件内埋式半导体封装件的制作方法 |
CN103531573A (zh) * | 2012-07-05 | 2014-01-22 | 日月光半导体制造股份有限公司 | 用于半导体封装结构的基板及其制造方法 |
CN103681586A (zh) * | 2012-08-30 | 2014-03-26 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
CN104681531A (zh) * | 2013-11-27 | 2015-06-03 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
CN105097558A (zh) * | 2014-04-21 | 2015-11-25 | 富葵精密组件(深圳)有限公司 | 芯片封装结构、制作方法及芯片封装基板 |
CN106340461A (zh) * | 2016-07-22 | 2017-01-18 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106409802A (zh) * | 2015-07-31 | 2017-02-15 | 矽品精密工业股份有限公司 | 承载体、封装基板、电子封装件及其制法 |
CN106409688A (zh) * | 2016-07-22 | 2017-02-15 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN107845620A (zh) * | 2016-09-20 | 2018-03-27 | 矽品精密工业股份有限公司 | 基板结构及其制法 |
CN110536538A (zh) * | 2018-05-25 | 2019-12-03 | 何崇文 | 基板结构及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1956635A (zh) * | 2005-10-27 | 2007-05-02 | 全懋精密科技股份有限公司 | 增层电路板细线路的结构及其制作方法 |
CN1972554A (zh) * | 2005-11-25 | 2007-05-30 | 全懋精密科技股份有限公司 | 薄型化电路板结构 |
-
2009
- 2009-11-06 CN CN 200910212022 patent/CN102054710B/zh not_active Expired - Fee Related
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102867807A (zh) * | 2011-07-08 | 2013-01-09 | 欣兴电子股份有限公司 | 无核心层的封装基板及其制造方法 |
CN102867807B (zh) * | 2011-07-08 | 2015-11-25 | 欣兴电子股份有限公司 | 无核心层的封装基板的制造方法 |
US9257379B2 (en) | 2011-07-08 | 2016-02-09 | Unimicron Technology Corporation | Coreless packaging substrate and method of fabricating the same |
CN103489796A (zh) * | 2012-06-13 | 2014-01-01 | 健鼎(无锡)电子有限公司 | 元件内埋式半导体封装件的制作方法 |
CN103489796B (zh) * | 2012-06-13 | 2016-01-20 | 健鼎(无锡)电子有限公司 | 元件内埋式半导体封装件的制作方法 |
CN103531573A (zh) * | 2012-07-05 | 2014-01-22 | 日月光半导体制造股份有限公司 | 用于半导体封装结构的基板及其制造方法 |
US9224707B2 (en) | 2012-07-05 | 2015-12-29 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
US9437532B2 (en) | 2012-07-05 | 2016-09-06 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
CN103681586A (zh) * | 2012-08-30 | 2014-03-26 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
CN103681586B (zh) * | 2012-08-30 | 2016-07-06 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
CN104681531B (zh) * | 2013-11-27 | 2019-01-15 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
CN104681531A (zh) * | 2013-11-27 | 2015-06-03 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
CN105097558A (zh) * | 2014-04-21 | 2015-11-25 | 富葵精密组件(深圳)有限公司 | 芯片封装结构、制作方法及芯片封装基板 |
CN106409802A (zh) * | 2015-07-31 | 2017-02-15 | 矽品精密工业股份有限公司 | 承载体、封装基板、电子封装件及其制法 |
CN106409688A (zh) * | 2016-07-22 | 2017-02-15 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106409688B (zh) * | 2016-07-22 | 2018-08-21 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106340461B (zh) * | 2016-07-22 | 2019-01-01 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN106340461A (zh) * | 2016-07-22 | 2017-01-18 | 深南电路股份有限公司 | 一种超薄无芯封装基板的加工方法和结构 |
CN107845620A (zh) * | 2016-09-20 | 2018-03-27 | 矽品精密工业股份有限公司 | 基板结构及其制法 |
CN110536538A (zh) * | 2018-05-25 | 2019-12-03 | 何崇文 | 基板结构及其制作方法 |
CN110536538B (zh) * | 2018-05-25 | 2020-11-20 | 何崇文 | 基板结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102054710B (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102054710B (zh) | 无核层封装基板的制法 | |
US8177577B2 (en) | Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP6503687B2 (ja) | プリント配線板 | |
CN101978799B (zh) | 印刷电路板及其制造方法 | |
TWI507096B (zh) | 多層電路板及其製作方法 | |
KR101006619B1 (ko) | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
JP4848451B2 (ja) | プリント基板の製造方法 | |
CN100514616C (zh) | 内埋式芯片封装制程及具有内埋芯片的电路基板 | |
US10306778B2 (en) | Printed circuit board with dam around cavity and manufacturing method thereof | |
CN102026480A (zh) | 刚挠性电路板及其制造方法 | |
CN101409238A (zh) | 无核层封装基板的制作方法 | |
US9706652B2 (en) | Printed circuit board and method for manufacturing same | |
JP2011129859A (ja) | 基板製造用キャリア部材及びこれを用いた基板の製造方法 | |
JP2008016844A (ja) | プリント基板及びその製造方法 | |
CN102111952A (zh) | 多层布线基板 | |
JP2011129860A (ja) | 基板製造用キャリア部材及びこれを用いた基板の製造方法 | |
KR20150135048A (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
KR101231286B1 (ko) | 부품 내장형 인쇄회로기판 및 그 제조 방법 | |
KR102534940B1 (ko) | 인쇄회로기판 | |
JP2019047063A (ja) | プリント配線板およびその製造方法 | |
JP2006049536A (ja) | 多層回路基板 | |
JP2004327940A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130116 Termination date: 20151106 |
|
EXPY | Termination of patent right or utility model |