DE112014002405T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014002405T5
DE112014002405T5 DE112014002405.8T DE112014002405T DE112014002405T5 DE 112014002405 T5 DE112014002405 T5 DE 112014002405T5 DE 112014002405 T DE112014002405 T DE 112014002405T DE 112014002405 T5 DE112014002405 T5 DE 112014002405T5
Authority
DE
Germany
Prior art keywords
circuit board
metal layer
electrically
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112014002405.8T
Other languages
English (en)
Inventor
Masafumi Horio
Yoshinari Ikeda
Hideyo Nakamura
Hayato Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112014002405T5 publication Critical patent/DE112014002405T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, bei der ein die Schaltkreisimpedanz verringerndes Element zwischen eine Gateelektrode und eine Sourceelektrode eines Halbleiterchips geschaltet ist und die eine Strombypasswirkung aufweist. Die Halbleitervorrichtung enthält ein Isoliersubstrat (3) mit einer Isolierplatte und einer Schaltkreisplatte, einen Halbleiterchip (4) mit einer Gateelektrode und einer Sourceelektrode auf einer Vorderfläche, eine Leiterplatte (5), die eine erste Metallschicht und eine zweite Metallschicht enthält und zum Isoliersubstrat (3) weist, einen ersten leitenden Pfosten (8), der mit der Gateelektrode und der ersten Metallschicht elektrisch und mechanisch verbunden ist, einen zweiten leitenden Pfosten (9), der mit der Sourceelektrode und der zweiten Metallschicht elektrisch und mechanisch verbunden ist; und ein die Schaltkreisimpedanz verringerndes Element (10), das durch den ersten leitenden Pfosten (8) und den zweiten leitenden Pfosten (9) elektrisch zwischen die Gateelektrode und die Sourceelektrode geschaltet ist.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung wie etwa einen Schalt-IC für eine Leistungsvorrichtung oder eine hohe Frequenz und insbesondere eine Halbleitervorrichtung, die ein Leistungshalbleiterelement enthält.
  • STAND DER TECHNIK
  • Eine Halbleitervorrichtung (Leistungshalbleitermodul) wird bisher unabhängig von einer Hauptvorrichtung beispielsweise in einer Umrichtervorrichtung, einem unterbrechungsfreien Versorgungssystem, einer Werkzeugmaschine und einem Industrieroboter verwendet.
  • Beispielsweise wurde ein in 17 veranschaulichtes Leistungshalbleitermodul als Leistungshalbleitermodul nach dem Stand der Technik vorgeschlagen.
  • Ein Leistungshalbleitermodul 100 mit Doppelfunktion ist als Beispiel für das Leistungshalbleitermodul nach dem Stand der Technik angegeben.
  • Beim Leistungshalbleitermodul 100 wird ein Isoliersubstrat 102 durch Lot 103 an eine Grundplatte 101 zur Abstrahlung gebunden. Das Isoliersubstrat 102 enthält eine Isolierplatte 102a, eine Schaltkreisplatte 102b, die an einer Vorderfläche der Isolierplatte 102a befestigt ist, und eine Metallplatte 102c, die an einer Rückfläche der Isolierplatte 102a befestigt ist.
  • Ein Halbleiterchip (Leistungshalbleiterelement) 104 ist durch Lot 105 an der Schaltkreisplatte 102b des Isoliersubstrats 102 befestigt.
  • Die Grundplatte 101, das Isoliersubstrat 102 und der Halbleiterchip 104 sind in einem kastenförmigen Harzgehäuse 106 mit einem offenen oberen Ende bereitgestellt. Das Harzgehäuse 106 ist mit einem Dichtharz gefüllt. Außerdem gibt die Bezugszahl 107 einen externen Kontakt an, der an die Schaltkreisplatte 102b gelötet ist, und die Bezugszahl 108 gibt einen Bonddraht an, der die Halbleiterchips 104 verbindet, oder einen Bonddraht, der den Halbleiterchip 104 und die Schaltkreisplatte 102b verbindet.
  • Als weiteres Beispiel für die Halbleitervorrichtung nach dem Stand der Technik wurde eine Halbleitervorrichtung vorgeschlagen, bei der eine Vielzahl leitender Pfosten an einer Leiterplatte, die eine Metallschicht aufweist, befestigt sind, und die leitenden Pfosten an einem Halbleiterchip auf einem Isoliersubstrat oder einer Schaltkreisplatte des Isoliersubstrats befestigt sind (Patentschriften 1 und 2).
  • Außerdem wurde eine Halbleitervorrichtung vorgeschlagen, bei der ein Kondensator zusätzlich zwischen dem Gate und dem Emitter eines Schaltelementes bereitgestellt ist, um zu verhindern, dass das Schaltelement versehentlich eingeschaltet wird (Patentschrift 3).
  • LISTE DER ANFÜHRUNGEN
  • PATENTSCHRIFT
    • Patentschrift 1: JP 2009-64852 A
    • Patentschrift 2: JP 2004-228403 A
    • Patentschrift 3: JP 2000-243905 A
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Da jedoch bei der in 17 veranschaulichten Halbleitervorrichtung 100 der Bonddraht 108 verwendet wird, ist es schwierig, die Induktivität einer Leitung in der Halbleitervorrichtung zu verringern. Deshalb ist es schwierig, den Halbleiterchip 104 in der Halbleitervorrichtung 100 schnell zu schalten. Außerdem sollte die Schaltkreisplatte 102b mit einer Verdrahtungsstruktur, die mit dem Bonddraht verbunden ist, auf dem Isoliersubstrat 102 bereitgestellt sein, was es erschwert, die Größe der Halbleitervorrichtung zu verringern.
  • Bei den Halbleitervorrichtungen, die in den Patentschriften 1 und 2 offenbart werden, ist der Bonddraht kurz und es wird der leitende Pfosten mit großer Querschnittsfläche verwendet. Deshalb ist es möglich, die Induktivität der Leitung in der Halbleitervorrichtung zu verringern. Außerdem ist es möglich, einen Mehrschichtschaltkreis aus dem Isoliersubstrat und der Leiterplatte zu bilden und somit die Größe der Halbleitervorrichtung zu verringern. Die Struktur ist jedoch unzureichend, um ein schnelles Schaltelement, das durch ein SiC-Halbleiterelement versinnbildlicht wird, seine Leistung ausreichend erfüllen zu lassen.
  • Bei der Halbleitervorrichtung, die in der Patentschrift 3 offenbart wird, werden das Schaltelement und die Schaltkreisplatte durch den Bonddraht miteinander verbunden. Deshalb ist die Induktivität der Leitung in der Halbleitervorrichtung groß und die Strombypasswirkung, die durch den Kondensator gewonnen wird, ist verringert, was es erschwert, wirksam zu verhindern, dass das Schaltelement versehentlich eingeschaltet wird.
  • Die Erfindung wurde im Hinblick auf die oben genannten Probleme gemacht, und eine Aufgabe der Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, bei der eine ausgezeichnete Strombypasswirkung durch ein die Schaltkreisimpedanz verringerndes Element gewonnen wird.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Um die Aufgabe zu erfüllen, wird gemäß einem ersten Aspekt der Erfindung eine Halbleitervorrichtung mit Folgendem bereitgestellt: einem Isoliersubstrat mit einer Isolierplatte und einer Schaltkreisplatte; einem Halbleiterchip mit einer Vorderfläche, auf der eine Gateelektrode und eine Sourceelektrode bereitgestellt sind, und einer Rückfläche, die an der Schaltkreisplatte befestigt ist; einer Leiterplatte, die eine erste Metallschicht und eine zweite Metallschicht enthält und zum Isoliersubstrat weist; einem ersten leitenden Pfosten, dessen beide Enden mit der Gateelektrode und der ersten Metallschicht elektrisch und mechanisch verbunden sind; einem zweiten leitenden Pfosten, bei dem beide Enden elektrisch und mechanisch mit der Sourceelektrode und der zweiten Metallschicht verbunden sind; und einem die Schaltkreisimpedanz verringernden Element, das durch den ersten leitenden Pfosten und den zweiten leitenden Pfosten elektrisch zwischen die Gateelektrode und die Sourceelektrode geschaltet ist.
  • Gemäß einem zweiten Aspekt der Erfindung wird eine Halbleitervorrichtung mit Folgendem bereitgestellt: einem Isoliersubstrat mit einer Isolierplatte und einer Schaltkreisplatte; einem Halbleiterchip mit einer Vorderfläche, auf der eine Gateelektrode und eine Sourceelektrode bereitgestellt sind, und einer Rückfläche, die an der Schaltkreisplatte befestigt ist; einer Leiterplatte, die eine erste Metallschicht und eine zweite Metallschicht enthält und zum Isoliersubstrat weist; einem ersten leitenden Pfosten, bei dem beide Enden mit der Gateelektrode und der ersten Metallschicht elektrisch und mechanisch verbunden sind; einem zweiten leitenden Pfosten, bei dem beide Enden mit der Sourceelektrode und der zweiten Metallschicht elektrisch und mechanisch verbunden sind; und einem die Schaltkreisimpedanz verringernden Element, das durch den ersten leitenden Pfosten und den zweiten leitenden Pfosten elektrisch zwischen die Gateelektrode und die Sourceelektrode geschaltet ist.
  • WIRKUNG DER ERFINDUNG
  • Erfindungsgemäß werden die Gateleitung und die Sourceleitung, die mit dem Halbleiterchip verbunden sind, durch den leitenden Pfosten und die Leiterplatte gebildet. Deshalb ist es möglich, die Induktivität der internen Leitungen zu verringern, ohne die Größe der Halbleitervorrichtung zu vergrößern. Außerdem ist das die Schaltkreisimpedanz verringernde Element durch den leitenden Pfosten elektrisch zwischen die Gateelektrode und die Sourcelektrode des Halbleiterchips geschaltet. Deshalb ist es möglich, die Strombypasswirkung des die Schaltkreisimpedanz verringernden Elements wirksam zu erzielen. Als Ergebnis ist es möglich, die Schwingung einer Gateelektrodenspannung im Halbleiterchip zu unterdrücken und zuverlässig zu verhindern, dass der Halbleiterchip versehentlich eingeschaltet wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, die einen Hauptabschnitt einer ersten Ausführungsform einer erfindungsgemäßen Leistungshalbleitervorrichtung veranschaulicht.
  • 2 ist ein Schaltplan, der einen äquivalenten Schaltkreis der ersten Ausführungsform veranschaulicht;
  • 3 ist ein Schaltplan, der einen äquivalenten Schaltkreis einer zweiten Ausführungsform veranschaulicht;
  • 4 ist eine perspektivische Ansicht, die eine dritte Ausführungsform der erfindungsgemäßen Halbleitervorrichtung veranschaulicht.
  • 5 ist eine vertikale Schnittansicht, die die in 4 veranschaulichte Halbleitervorrichtung veranschaulicht;
  • 6(a) ist eine Draufsicht, die ein in 5 veranschaulichtes Isoliersubstrat veranschaulicht, 6(b) ist eine Seitenansicht, die das Isoliersubstrat veranschaulicht, und 6(c) ist eine Ansicht von unten, die das Isoliersubstrat veranschaulicht.
  • 7(a) ist eine Vorderansicht, die eine in 5 veranschaulichte Leiterplatte veranschaulicht und 7(b) ist eine Rückansicht, die die Leiterplatte veranschaulicht;
  • 8 ist ein Schaltplan, der einen gleichwertigen Schaltkreis der in 5 veranschaulichten Halbleitervorrichtung veranschaulicht;
  • 9 ist eine a perspektivische Ansicht, die einen Zustand veranschaulicht, in dem die Leiterplatte auf dem Isoliersubstrat montiert ist;
  • 10 ist ein Diagramm, das Spannungs- und Stromverläufe während eines Betriebs in der dritten Ausführungsform veranschaulicht;
  • 11(a) ist eine Draufsicht, die eine Modifikation des Isoliersubstrats veranschaulicht, 11(b) ist eine Seitenansicht, die die Modifikation des Isoliersubstrats veranschaulicht, und 11(c) ist eine Ansicht von unten, die die Modifikation des Isoliersubstrats veranschaulicht;
  • 12(a) ist eine Vorderansicht, die eine Leiterplatte gemäß einer vierten Ausführungsform veranschaulicht und 12(b) ist eine Rückansicht, die die Leiterplatte veranschaulicht;
  • 13 ist ein Diagramm, das die Beziehung zwischen der Kapazität eines Kondensators und dem Sperrerholungsverlust bei der vierten Ausführungsform veranschaulicht;
  • 14 ist eine Schnittansicht, die einen Hauptabschnitt einer fünften Ausführungsform der erfindungsgemäßen Halbleitervorrichtung veranschaulicht.
  • 15 ist eine Schnittansicht, die einen Hauptabschnitt einer sechsten Ausführungsform der erfindungsgemäßen Halbleitervorrichtung veranschaulicht;
  • 16 ist eine Schnittansicht, die einen Hauptabschnitt einer siebten Ausführungsform der erfindungsgemäßen Halbleitervorrichtung veranschaulicht;
  • 17 ist eine Schnittansicht, die den Stand der Technik veranschaulicht.
  • ART(EN) DER AUSFÜHRUNG DER ERFINDUNG
  • Nachstehend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
  • Der Ausdruck „elektrisch und mechanisch verbunden”, der in der Anmeldung verwendet wird, ist nicht auf einen Fall beschränkt, bei dem Objekte durch direktes Binden miteinander verbunden sind, und schließt einen Fall ein, bei dem Objekte durch ein leitendes Bindungsmaterial wie etwa Lot oder ein gesintertes metallisches Material verbunden sind.
  • 1 ist eine Schnittansicht, die die schematische Struktur einer ersten Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung veranschaulicht.
  • 1 veranschaulicht ein Leistungshalbleitermodul 2 als die erfindungsgemäße Halbleitervorrichtung. Das Leistungshalbleitermodul 2 enthält ein Isoliersubstrat 3, einen Halbleiterchip 4, eine Leiterplatte 5, einen ersten leitenden Pfosten 8, einen zweiten leitenden Pfosten 9 und ein die Schaltkreisimpedanz verringerndes Element 10.
  • Das Isoliersubstrat 3 enthält eine Isolierplatte 3a, eine Schaltkreisplatte 3b, die an einer Hauptfläche der Isolierplatte 3a befestigt ist, und eine Metallplatte 3c, die an einer der Hauptfläche entgegengesetzte Fläche der Isolierplatte 3a befestigt ist. Die Isolierplatte 3a ist beispielsweise aus Keramik hergestellt und die Schaltkreisplatte 3b und die Metallplatte 3c sind beispielsweise aus Kupfer oder Aluminium hergestellt. Die Schaltkreisplatte 3b enthält eine erste Schaltkreisplatte 3g für eine Gateelektrode, eine zweite Schaltkreisplatte 3s für eine Sourceelektrode und eine dritte Schaltkreisplatte 3d für eine Drainelektrode, die gegeneinander isoliert sind.
  • Der Halbleiterchip 4 ist durch ein Bindungsmaterial 7 wie etwa Lot an der Fläche der Schaltkreisplatte 3b befestigt. Der Halbleiterchip 4 enthält ein schaltendes Leistungshalbleiterelement wie etwa einen Leistungs-MOSFET oder einen Bipolartransistor mit isolierter Gateelektrode (IGBT). In der Beschreibung der Ausführungsform in der Spezifikation wird angenommen, dass es sich beim Halbleiterchip 4 um einen Leistungs-MOSFET handelt.
  • Eine Leiterplatte 5 wird so bereitgestellt, dass sie zur Fläche des Isoliersubstrats 3 weist, an dem die Schaltkreisplatte 3b befestigt ist. Die Leiterplatte 5 enthält erste Metallschichten 5g1 und 5g2 und zweite Metallschichten 5s1 und 5s2, die beispielsweise aus Kupfer hergestellt sind. Die ersten Metallschichten 5g1 und 5g2 werden als Gateleitung und die zweiten Metallschichten 5s1 und 5s2 werden als Sourceleitung verwendet. Die ersten Metallschichten 5g1 und 5g2 sind beispielsweise durch einen leitenden Pfosten, der in einem Durchgangsloch vergraben ist, elektrisch miteinander verbunden. Die zweiten Metallschichten 5s1 und 5s2 sind durch dasselbe Verfahren wie oben beschrieben elektrisch miteinander verbunden.
  • Die Schaltkreisplatte 3b, der Halbleiterchip 4 und die Leiterplatte 5 sind durch ein Isolierharz 6 abgedichtet. Die Metallplatte 3c des Isoliersubstrats 3 liegt vom Isolierharz 6 frei. Beim Isolierharz 6 handelt es sich beispielsweise um ein Epoxidharz, das ein duroplastisches Harz ist.
  • Der Halbleiterchip 4 beinhaltet eine Gateelektrode 4g und eine Sourceelektrode 4s, die an der Vorderfläche bereitgestellt sind, und eine Drainelektrode, die an der Rückfläche bereitgestellt ist. Die Drainelektrode 4d ist durch das Bindungsmaterial 7 mit der dritten Schaltkreisplatte 3c elektrisch und mechanisch verbunden.
  • Der erste leitende Pfosten 8 und der zweite leitende Pfosten 9, die eine säulenartige Form aufweisen, sind zwischen dem Isoliersubstrat 3 und der Leiterplatte 5 bereitgestellt. Beide Enden des ersten leitenden Pfostens 8 sind mit der Gateelektrode 4g und der ersten Metallschicht 5g1 elektrisch und mechanisch verbunden. Außerdem sind beide Enden des zweiten leitenden Pfostens 9 mit der Sourceelektrode 4s und der zweiten Metallschicht 5s1 elektrisch und mechanisch verbunden.
  • Die ersten Metallschichten 5g1 und 5g2 sind durch einen leitenden Pfosten 11g mit der ersten Schaltkreisplatte 3g elektrisch verbunden. Außerdem ist ein externer Kontakt 12g für eine Gateelektrode mit der ersten Schaltkreisplatte 3g elektrisch und mechanisch verbunden.
  • Die zweiten Metallschichten 5s1 und 5s2 sind durch einen leitenden Pfosten 11s elektrisch mit der zweiten Schaltkreisplatte 3s verbunden. Außerdem ist ein externer Kontakt 12s für eine Sourceelektrode mit der zweiten Schaltkreisplatte 3g elektrisch und mechanisch verbunden.
  • Ein externer Kontakt 12d für eine Drainelektrode ist mit der dritten Schaltkreisplatte 3d elektrisch und mechanisch verbunden. Außerdem ragen die Enden der externen Kontakte 12g, 12s und 12d, die den mit der Schaltkreisplatte 3b verbundenen Enden entgegengesetzt sind, aus dem Isolierharz 6 heraus.
  • Der Kondensator 10, der als ein die Schaltkreisimpedanz verringerndes Element dient, ist elektrisch und mechanisch zwischen die erste Metallschicht 5g2 und die zweite Metallschicht 5s2 geschaltet.
  • 2 veranschaulicht einen äquivalenten Schaltkreis des ersten Halbleitermoduls 2 gemäß der ersten Ausführungsform.
  • Eine Gateelektrode G0 eines MOSFET Q0 ist mit einer negativen Elektrode einer Vorspannungsversorgung B durch einen Gatewiderstand R und eine Gateleitungsinduktivitäten Li und Lo verbunden. Eine Sourceelektrode S0 ist mit einer positiven Elektrode der Vorspannungsversorgung B und der Masse verbunden. Ein parasitäre Diode Di0 ist antiparallel zwischen den Drain D0 und die Source S0 des MOSFET Q0 geschaltet. Außerdem ist der Kondensator 10, der das die Schaltkreisimpedanz verringernde Element darstellt, zwischen das Gate G0 und die Source S0 des MOSFET Q0 geschaltet.
  • Außerdem wird beim MOSFET Q0 eine parasitäre Eingangskapazität Ciss zwischen der Gateelektrode und der Drainelektrode erzeugt, eine parasitäre Rückkopplungskapazität (Rückübertragungskapazität) Crss wird zwischen der Gateelektrode und der Sourceelektrode erzeugt, und eine parasitäre Ausgangskapazität Coss wird zwischen der Drainelektrode und der Sourceelektrode erzeugt.
  • Wenn der Halbleiterchip 4 mit dem MOSFET Q0 ausgeschaltet wird, schwingt ein Strom aufgrund der Resonanz zwischen einem Strom Ig, der zum Gate G0 fließt, der Induktivität Lg(Lo + Li) der Gateleitung und dem Gatewiderstand R. In manchen Fällen steigt eine Gatespannung, wenn der Strom schwingt, so an, dass sie gleich oder größer als ein Schwellenwert ist, und der MOSFET Q0, der sich ursprünglich in einem Aus-Zustand befindet, wird versehentlich eingeschaltet.
  • Es ist effektiv, das die Schaltkreisimpedanz verringernde Element (hier den Kondensator 10) mit einer Strombypasswirkung zwischen das Gate und die Source des MOSFET Q0 zu schalten, um zu verhindern, dass der MOSFET Q0 versehentlich eingeschaltet wird. Außerdem wurde festgestellt, dass eine Verringerung der Induktivität der Gateleitung wirksam zur Verbesserung der Strombypasswirkung des die Schaltkreisimpedanz verringernden Elements war. Die Induktivität der Gateleitung wird durch die Summe aus der Induktivität Li der Leitung im Leistungshalbleitermodul 2 und der Induktivität Lo der Leitung mit Gatetreiberschaltkreis dargestellt. Deshalb ist es wirksam, die Induktivität Li der Leitung in dem Leistungshalbleitermodul 2 zu verringern.
  • Wenn jedoch ein Bonddraht als Gateleitung verwendet wird, wird die Induktivität Li der Leitung im Leistungshalbleitermodul beispielsweise nur auf 20 nH bis 40 nH verringert.
  • Wenn dagegen wie bei dieser Ausführungsform der erste leitende Pfosten 8, der leitende Pfosten 11g und die ersten Metallschichten 5g1 und 5g2 als Gateleitung verwendet werden, ist es möglich, die Induktivität Li der Leitung beispielsweise auf 5 nH bis 10 nH zu verringern. Das heißt, die Induktivität Li der Leitung kann auf ein Viertel bis ein Achtel der Induktivität der Leitung verringert werden, wenn der Bonddraht als Gateleitung verwendet wird.
  • Deshalb ist es gemäß dieser Ausführungsform möglich, die Strombypasswirkung des die Schaltkreisimpedanz verringernden Elements wirksam zu erzielen (Kondensator 10). Deshalb ist es möglich, zu verhindern, dass der MOSFET Q0 versehentlich eingeschaltet wird, und den Wertebereich von di/dt oder dV/dt, in dem der MOSFET Q0 eingesetzt werden kann, zu erweitern.
  • Als Nächstes wird eine zweite Ausführungsform der Erfindung unter Bezugnahme auf 1 und 3 beschrieben.
  • Bei der zweiten Ausführungsform sind zwei Leistungshalbleitermodule 2 gemäß der in 1 veranschaulichten ersten Ausführungsform in Reihe geschaltet, um einen Brückenschaltkreis zu bilden. 3 veranschaulicht einen gleichwertigen Schaltkreis.
  • Das heißt, bei der zweiten Ausführungsform wie in 3 veranschaulicht ist eine Drainelektrode D1 eines MOSFET Q1 im Leistungshalbleitermodul 2, der einen oberen Arm bildet, mit einer Gleichstromversorgung verbunden (nicht veranschaulicht). Eine Sourceelektrode S1 des MOSFET Q1 ist mit einer Drainelektrode D2 eines MOSFET Q2 im Leistungshalbleitermodul 2 verbunden, der einen unteren Arm bildet. Eine Sourceelektrode S2 des MOSFET Q2 liegt an Masse an.
  • Wenn der MOSFET Q1 des oberen Arms eingeschaltet wird und der MOSFET Q2 des unteren Arms dabei ausgeschaltet ist, erfolgt eine Sperrerholung der parasitären Diode Di2 im MOSFET Q2 des unteren Arms und die Drainspannung des unteren Arms steigt rasch an. Ein Strom, der das Produkt aus dem steigenden Spannungsgradienten (dV/dt) und der Rückkopplungskapazität Crss des MOSFET Q2 darstellt, erhöht das Gatepotenzial des MOSFET Q2. Wenn das Gatepotenzial des MOSFET Q2 höher als eine Schwellenspannung ist, wird der MOSFET Q2 versehentlich eingeschaltet. Das heißt, da die MOSFETs Q1 und Q2 beide eingeschaltet sind, wird der Brückenschaltkreis kurzgeschlossen. Dies wird nachstehend detailliert beschrieben.
  • Im MOSFET Q2 wird eine parasitäre Eingangskapazität Ciss zwischen einer Gateelektrode und einer Drainelektrode erzeugt, eine parasitäre Rückkopplungskapazität (Rückübertragungskapazität) Crss wird zwischen der Gateelektrode und einer Sourceelektrode erzeugt, und eine parasitäre Ausgangskapazität Coss wird zwischen der Drainelektrode und der Sourceelektrode erzeugt. Deshalb werden der Gatewiderstand R, die Induktivitäten Li und Lo der Gateleitung, die parasitären Kapazitäten Ciss und Crss mit der Gateelektrode verbunden und ein RLC-Reihenschaltkreis bildet sich. Deshalb findet aufgrund des Schwingens des RLC-Reihenschaltkreises eine Potenzialschwankung ΔVg statt.
  • Wenn die Summe (Vg + ΔVg) aus einem Gatepotenzial Vg und der Potenzialschwankung ΔVg größer als eine Schwellenspannung Vth ist, wird der MOSFET Q2 versehentlich eingeschaltet und der obere und der untere Arm werden kurzgeschlossen.
  • Es wurde festgestellt, dass das Schalten des die Schaltkreisimpedanz verringernden Elements (hier des Kondensators 10) zwischen die Gate und die Source des MOSFET Q2 wirksam verhinderte, dass der MOSFET Q2 des unteren Arms versehentlich eingeschaltet wurde. Dies ist deshalb gegeben, weil das die Schaltkreisimpedanz verringernde Element eine Strombypasswirkung hat. Außerdem wurde festgestellt, dass eine Verringerung der Induktivität der Gateleitung (insbesondere die Induktivität L1 der Leitung im Modul) wirksam war, die Strombypasswirkung hervorzurufen.
  • Aus diesem Grund ist es möglich, wenn wie in 1 veranschaulicht der erste leitende Pfosten 8, der leitende Pfosten 11g und die ersten Metallschichten 5g1 und 5g2 als Gateleitung verwendet werden, die Induktivität Li der Leitung beispielsweise auf 5 nH bis 10 nH zu verringern und die Induktivität Li der Leitung auf ein Viertel bis ein Achtel der Induktivität zu verringern, wenn der Bonddraht verwendet wird.
  • Deshalb ist bei dieser Ausführungsform möglich, die Strombypasswirkung des die Schaltkreisimpedanz verringernden Elements (des Kondensators 10) zu verbessern. Als Ergebnis ist es möglich, zu verhindern, dass der MOSFET Q2 versehentlich eingeschaltet wird, und den Wertebereich von di/dt oder dV/dt, in dem der MOSFET Q2 eingesetzt werden kann, zu erweitern.
  • Wenn der MOSFET Q2 des unteren Arms eingeschaltet wird und der MOSFET Q1 des oberen Arms dabei ausgeschaltet ist, wird in manchen Fällen der MOSFET Q1 des oberen Arms versehentlich eingeschaltet, ähnlich wie oben. Wie in 3 veranschaulicht, ist es deshalb wirksam, das die Schaltkreisimpedanz verringernde Element (hier den Kondensator 10) zwischen die Gateelektrode G1 und die Sourceelektrode S1 des MOSFET Q1 zu schalten.
  • Bei der ersten und der zweiten Ausführungsform wird der Kondensator 10 zwischen die erste Metallschicht 5g2 und die zweite Metallschicht 5s2 auf der Vorderfläche der Leiterplatte 5 geschaltet. Jedoch ist die Erfindung nicht darauf beschränkt.
  • Als Nächstes wird ein Leistungshalbleitermodul gemäß einer dritten Ausführungsform unter Bezugnahme auf 4 bis 10 beschrieben. In 4 bis 10 werden Komponenten, die denjenigen aus 1 entsprechen, mit denselben Bezugszahlen bezeichnet.
  • Die dritte Ausführungsform ist eine detailliertere Struktur der zweiten Ausführungsform.
  • Das heißt, bei der dritten Ausführungsform bezeichnet PM ein Leistungshalbleitermodul als Halbleitervorrichtung mit zwei Leistungshalbleitermodulen 2. Das Leistungshalbleitermodul PM enthält ein Isoliersubstrat 3A und einen unteren Armabschnitt 13A mit einem ersten Halbleiterchip 4A und einem zweiten Halbleiterchip 4B, die am Isoliersubstrat 3A befestigt sind. Außerdem enthält das Leistungshalbleitermodul PM ein Isoliersubstrat 3B und einen oberen Armabschnitt 13B mit einem ersten Halbleiterchip 4A und einem zweiten Halbleiterchip 4B, die am Isoliersubstrat 3B befestigt sind. Ferner beinhaltet das Leistungshalbleitermodul PM eine Leiterplatte 5, die zu den Isoliersubstraten 3A und 3B weist, und beinhaltet eine Verdrahtungsmetallschicht.
  • Der erste Halbleiterchip 4A ist ein Leistungshalbleiterelement zum Schalten wie etwa ein Leistungs-MOSFET, der der Gleiche ist wie bei der ersten und der zweiten Ausführungsform. Der zweite Halbleiterchip 4B ist eine Freilaufdiode (FWD), die antiparallel zum ersten Halbleiterchip 4A geschaltet ist.
  • Wie in 6(a) veranschaulicht, sind zwei Halbleiterchips 4B in einem vorbestimmten Intervall in Längsrichtung auf einer Mittellinie jedes der Isoliersubstrate 3A und 3B angeordnet. Außerdem sind vier Halbleiterchips 4A in vorbestimmten Intervallen außerhalb der zweiten Halbleiterchips 4B angeordnet.
  • Der erste Halbleiterchip 4A weist eine Drainelektrode 4d auf der Rückfläche und eine Sourceelektrode 4s und eine Gateelektrode 4g auf der Vorderfläche auf. Die Gateelektrode 4g ist am entgegengesetzten Ende des zweiten Halbleiterchips 4B angeordnet. Der zweite Halbleiterchip 4B hat eine Kathodenelektrode auf der Rückfläche und eine Anodenelektrode auf der Vorderfläche.
  • Die Halbleiterchips 4A und 4B sind verschiedene Arten von Leistungshalbleitereinheiten wie oben beschrieben. Jedoch können die Halbleiterchips 4A und 4B auf einem Siliziumsubstrat, einem SiC-Substrat oder sonstigen Substraten gebildet sein.
  • Das Isoliersubstrat 3A beinhaltet eine quadratisch geformte Isolierplatte 3a, eine Schaltkreisplatte 3b, die an einer Hauptfläche der Isolierplatte 3a befestigt ist, und eine Metallplatte 3c, die an einer der Hauptfläche entgegengesetzten Fläche der Isolierplatte 3a befestigt ist.
  • Wie in 6(a) veranschaulicht, beinhaltet die Schaltkreisplatte 3b des Isoliersubstrats 3A eine dritte Schaltkreisplatte 14c für eine Drainelektrode, die einen breiten Abschnitt 14a und einen schmalen Abschnitt 14b enthält und in einer Draufsicht eine T-Form aufweist.
  • Außerdem enthält die Schaltkreisplatte 3b des Isoliersubstrats 3A zweite Schaltkreisplatten 14d und 14e für eine Sourceelektrode, die in einem vorbestimmten Intervall außerhalb des schmalen Abschnitts 14b angeordnet sind.
  • Der erste Halbleiterchip 4A und der zweite Halbleiterchip 4B sind mit der dritten Schaltkreisplatte 14c elektrisch und mechanisch verbunden. Ein Loch 14f, in das der externe Kontakt 19, der ein S1/D2-Kontakt wird, gesteckt wird, ist in der dritten Schaltkreisplatte 14c bereitgestellt. Außerdem ist ein Loch 14g, in das ein externer Kontakt 20, der ein S2-Kontakt wird, gesteckt wird, in jeder der zweiten Schaltkreisplatten 14d und 14e bereitgestellt.
  • Genauso wie das Isoliersubstrat 3A enthält das Isoliersubstrat 3B eine Isolierplatte 2a, eine Schaltkreisplatte 3b und eine Metallplatte 3c. Die Schaltkreisplatte 3b des Isoliersubstrats 3B enthält eine dritte Schaltkreisplatte 14j für eine Drainelektrode, die einen breiten Abschnitt 14h und einen schmalen Abschnitt 14i enthält. Außerdem enthält die Schaltkreisplatte 3b des Isoliersubstrats 3B Schaltkreisplatten 14k, 14l, 14m und 14n, die in vorbestimmten Intervallen außerhalb des schmalen Abschnitts 14i der dritten Schaltkreisplatte 14j angeordnet sind. Von diesen sind die Schaltkreisplatten 14k und 14l vierte Schaltkreisplatten für eine Source-Hilfselektrode und die Schaltkreisplatten 14m und 14n sind erste Schaltkreisplatten für eine Gateelektrode.
  • Der erste Halbleiterchip 4A und der zweite Halbleiterchip 4B sind elektrisch und mechanisch mit der dritten Schaltkreisplatte 14j verbunden. Ein Loch 14o, in das der externe Kontakt 18, der ein D1-Kontakt wird, gesteckt wird, ist in der dritten Schaltkreisplatte 14j bereitgestellt. Außerdem sind Löcher 14p, in die die externen Kontakte 21a und 21b, die die Kontakte SS1 und SS2 werden, gesteckt werden, in den vierten Schaltkreisplatten 14k und 14l bereitgestellt. Außerdem sind Löcher 14q, in die die externen Kontakte 22a und 22b, die die Kontakte G1 und G2 werden, gesteckt werden, in den ersten Schaltkreisplatten 14ml und 14n bereitgestellt.
  • Die externen Kontakte 18, 19, 20, 21a, 21b, 22a und 22b sind vorzugsweise aus einem hochleitfähigen Material auf Kupfer- oder Aluminiumbasis hergestellt. Wenn jeder externe Kontakt durch Lot an die Schaltkreisplatte 3b gebunden ist, ist es wirksam, eine Oberflächenbehandlung der externen Kontakte 18, 19, 20, 21a, 21b, 22a und 22b mit einem Material auf Nickel- oder Zinnbasis durchzuführen.
  • Wie dem in 8 veranschaulichten äquivalenten Schaltplan zu entnehmen ist, sind der erste Halbleiterchip 4A (MOSFETs Q1a bis Q1d) und der zweite Halbleiterchip 4B (Dioden Di1a und Di1b), die den oberen Arm bilden, auf den Isoliersubstrat 3B antiparallel zueinander geschaltet. Außerdem sind der erste Halbleiterchip 4A (MOSFETs Q2a bis Q2d) und der zweite Halbleiterchip 4B (Dioden Di2a und Di2b), die den unteren Arm bilden, auf dem Isoliersubstrat 3A antiparallel zueinander geschaltet.
  • Zwei antiparallele Schaltkreise, die auf dem Isoliersubstrat 3B und dem Isoliersubstrat 3A gebildet sind, sind durch die Leiterplatte 5 und die leitenden Pfosten 17b miteinander in Reihe geschaltet.
  • Die Drainelektrode 4d jedes der MOSFETs Q1a bis Q1d ist mit dem externen Kontakt 18 verbunden, der den Drain-Kontakt D1 des Leistungshalbleitermoduls PM durch die dritte Schaltkreisplatte 14j bildet. Die Drainelektrode 4d jedes der MOSFETs Q2a bis Q2d ist mit dem externen Kontakt 19 verbunden, der den Kontakt S1/D1 des Leistungshalbleitermoduls PM durch die dritte Schaltkreisplatte 14c bildet.
  • Wie in 4 veranschaulicht, sind die externen Kontakte 18 bis 20 so gebildet, dass jedes Paar von zwei externen Kontakten in Breitenrichtung symmetrisch zu einer Mittellinie des Leistungshalbleitermoduls PM ist. Das Leistungshalbleitermodul PM enthält ferner insgesamt vier externe Kontakte 21a, 21b, 22a und 22b, die in Längsrichtung außerhalb des externen Kontakts 18 bereitgestellt sind. Die externen Kontakte 18, 19, 20, 21a, 21b, 22a und 22b sind in zwei Reihen in einer im Wesentlichen geraden Line entlang von zwei Seiten des Leistungshalbleitermoduls PM angeordnet.
  • Die externen Kontakte 21a, 21b sind Sourcehilfskontakte und bilden Stromerkennungskontakte SS1 und SS2, die einen Strom erfassen, der zwischen dem Drain und der Source jedes der MOSFETs Q1a bis Q1d und der MOSFETs Q2a bis Q2d fließt. Die externen Kontakte 22a und 22b bilden Gatekontakte G1 und G2 zum Einspeisen eines Gatesteuersignals in die Gateelektrode 4g jedes der MOSFETs Q1a bis Q1d und der MOSFETs Q2a bis Q2d in einem halben Brückenschaltkreis.
  • Die Metallplatte 3c, die an der Rückfläche jedes der Isoliersubstrate 3A und 3B bereitgestellt ist, weist eine untere Fläche auf, die mit der Unterseite eines Isolierharzes 24 bündig ist oder leicht aus dem Boden des Isolierharzes 24 hervorragt.
  • 7(a) veranschaulicht die Vorderfläche der Leiterplatte und 7(b) veranschaulicht die Rückfläche der Leiterplatte. T-förmige zweite Metallschichten 16a und 16b, die die Strompfade des unteren Armabschnitts 13A und des oberen Armabschnitts 13B werden, sind auf der Leiterplatte 5 gebildet. Die zweiten Metallschichten 16a und 16b und die Sourceelektroden 4s der ersten Halbleiterchips 4A des unteren Armabschnitts 13A und des oberen Armabschnitts 13B sind mit beiden Enden der zweiten leitenden Pfosten 17s elektrisch und mechanisch verbunden. Außerdem haben die zweiten Metallschichten 16a auf der Vorderfläche und der Rückfläche der Leiterplatte 5 dasselbe Potenzial. Genauso haben die zweiten Metallschichten 16b auf der Vorderfläche und der Rückfläche dasselbe Potenzial.
  • Die ersten Metallschichten 16c und 16d, die Steuerschaltkreise für den unteren Armabschnitt 13A und den oberen Armabschnitt 13B darstellen, sind auf der Vorderfläche der Leiterplatte 5 gebildet. Die ersten Metallschichten 16c und 16d und die Gateelektroden 4g der ersten Halbleiterchips 4A im unteren Armabschnitt 13A und im oberen Armabschnitt 13B sind mit beiden Enden der ersten leitenden Pfosten 17g elektrisch und mechanisch verbunden.
  • Die erste Metallschicht 16c enthält erste Metallschichten 16e1, 16e2, 16e3 und 16h. Die erste Metallschicht 16d enthält erste Metallschichten 16j1, 16j2, 16j3 und 16m. Wie in 7 veranschaulicht, ist die erste Metallschicht 16c so angeordnet, dass die Länge der Drähte zu den Gateelektroden 4g der MOSFETs Q1a bis Q1d durch die ersten Metallschichten 16e1 und 16e2 gleich ist. Genauso ist die erste Metallschicht 16d so angeordnet, dass die Länge der Drähte zu den Gateelektroden 4g der MOSFETs Q2a bis Q2d durch die ersten Metallschichten 16j1 und 16j2 gleich ist.
  • Die Leiterplatte 5 weist die Durchgangslöcher 16o, 16p und 16q auf, durch die die externen Kontakte 18, 19 und 20 verlaufen, ohne in Kontakt mit der Leiterplatte 5 zu kommen.
  • Außerdem sind zweite Metallschichten 16r und 16s als Strompfade des unteren Armabschnitts 13A und des oberen Armabschnitts 13B auf der Rückfläche der Leiterplatte 5 bereitgestellt. Die zweiten Metallschichten 16r und 16s sind so angeordnet, dass sie die ersten Metallschichten 16h und 16m überlappen, die in einer Draufsicht auf der Vorderfläche bereitgestellt sind. Die zweiten Metallschichten 16r und 16s sind elektrisch mit den zweiten Metallschichten 16v und 16w verbunden.
  • Von daher ist es möglich, die gegenseitige Induktivität zwischen den beiden Arten von Metallschichten zu verringern, da die ersten Metallschichten 16h und 16m, die Gateleitungen darstellen, und die zweiten Metallschichten 16r und 16s, die Source-Leitungen darstellen, an den entgegengesetzten Positionen angeordnet sind. Da die gegenseitige Induktivität verringert wird, ist es möglich, die Steuerung der MOSFETs Q1a bis Q1d und der MOSFETs Q2a bis Q2d zu stabilisieren.
  • Die zweite Metallschicht 16b der Leiterplatte 5 ist durch eine Vielzahl leitender Pfosten 17b mit der zweiten Leiterplatte 14c des Isoliersubstrats 3A elektrisch verbunden und bildet einen Strompfad zwischen dem unteren Armabschnitt 13A und dem oberen Armabschnitt 13B.
  • Außerdem ist an der Vorderfläche der Leiterplatte 5 ein Kondensator 10A, der als ein die Schaltkreisimpedanz verringerndes Element fungiert, elektrisch und mechanisch zwischen eine Verbindungszone zwischen den ersten Metallschichten 16e und 16h, die mit der Gateelektrode des ersten Halbleiterchips 4A im unteren Armabschnitt 13A elektrisch verbunden ist, und die zweite Metallschicht 16a, die der Verbindungszone benachbart ist, geschaltet.
  • Genauso ist an der Vorderfläche der Leiterplatte 5 ein Kondensator 10B, der als ein die Schaltkreisimpedanz verringerndes Element fungiert, elektrisch und mechanisch zwischen eine Verbindungszone zwischen den ersten Metallschichten 16j und 16m, die mit der Gateelektrode des ersten Halbleiterchips 4A im oberen Armabschnitt elektrisch verbunden ist, und die zweite Metallschicht 16a, die der Verbindungszone benachbart ist, geschaltet.
  • Als Nächstes wird ein Prozess für das Fertigen des Leistungshalbleitermoduls PM beschrieben.
  • Die Enden der leitenden Pfosten 17a, 17b, 17g und 17s werden elektrisch und mechanisch mit vorbestimmten Positionen der Leiterplatte 5 verbunden, die im Voraus vorbereitet wird.
  • Dann werden, wie in 9 veranschaulicht, die externen Kontakte 18, 19, 20, 21a, 21b, 22a und 22b in das Isoliersubstrat 3A und 3B gesteckt und senkrecht gehalten. In diesem Zustand wird die Leiterplatte 5 über den Isoliersubstraten 3A und 3B angeordnet.
  • Dabei kommen die anderen Enden der leitenden Pfosten 17a, 17b, 17g und 17s beispielsweise durch Lot- oder Metallpartikelpaste in Kontakt mit dem ersten Halbleiterchip 4A, dem zweiten Halbleiterchip 4B und den zweiten Schaltkreisplatten 14c und 14j. Außerdem wird der Kondensator 10A zwischen der Verbindungszone zwischen den ersten Metallschichten 16e und 16h und der zweiten Metallschicht 16a, die der Verbindungszone benachbart ist, durch Lot bereitgestellt. Der Kondensator 10B wird zwischen der Verbindungszone zwischen den ersten Metallschichten 16j und 16m und der zweiten Metallschicht 16b, die der Verbindungszone benachbart ist, durch Lot bereitgestellt.
  • In diesem Zustand wird ein Wiederaufschmelzprozess durchgeführt, um die Enden der leitenden Pfosten 17a, 17b, 17e, 17g und 17s mit den ersten Halbleiterchips 4A, den zweiten Halbleiterchips 4B und den zweiten Schaltkreisplatten 14c und 14j elektrisch und mechanisch zu verbinden. Außerdem werden die Kondensatoren 10A und 10B elektrisch zwischen die ersten Metallschichten 16c und 16d und die zweiten Metallschichten 16a und 16b geschaltet.
  • Während des oben genannten Prozesses werden die dritten Schaltkreisplatten 14d und 14e des Isoliersubstrats 3A und die zweite Metallschicht 16a der Leiterplatte 5 durch leitende Pfosten (nicht veranschaulicht) elektrisch miteinander verbunden. Die vierten Schaltkreisplatten 14k und 14l des Isoliersubstrats 3B werden durch leitende Pfosten (nicht veranschaulicht) jeweils mit den zweiten Metallschichten 16w und 16v der Leiterplatte 5 verbunden. Die ersten Schaltkreisplatten 14m und 14n des Isoliersubstrats 3B werden durch leitende Pfosten (nicht veranschaulicht) jeweils mit den ersten Metallschichten 16l und 16g der Leiterplatte 5 verbunden.
  • Als solche werden sie, nachdem die Isoliersubstrate 3A und 3B und die Leiterplatte 5 elektrisch und mechanisch miteinander verbunden sind, in eine Gussform gelegt (nicht veranschaulicht) und ein Epoxidharzmaterial wie etwa ein duroplastisches Harz wird in die Gussform eingespritzt. Dann wird das Isolierharz 24 mit einer parallelflächigen Form, in 4 veranschaulicht, als äußere Form des Leistungshalbleitermoduls PM gebildet. Das Leistungshalbleitermodul PM wird durch diese Prozesse gefertigt.
  • Wie in 4 veranschaulicht, werden Isolierwände 25A und 25B in Längsrichtung an beiden Enden des Isolierharzes 24 gebildet. Außerdem werden Befestigungslöcher 27 am Boden der konkaven Abschnitte 26 bereitgestellt, die die Isolierwände 25A und 25B bilden, so dass sie durch den Boden des Isolierharzes 24 verlaufen.
  • Die externen Kontakte 21a, 21b, 22a und 22b des Leistungshalbleitermoduls PM mit der oben genannten Struktur werden mit einem Treiberschaltkreis verbunden, um eine Phase eines Umrichterschaltkreises zu bilden. Außerdem können die drei Leistungshalbleitermodule miteinander kombiniert werden, um einen dreiphasigen (U, V und W) Umrichterschaltkreis zu bilden.
  • Wenn die Umrichtervorrichtung auf diese Weise gebildet wird, wird das Schalten der MOSFETs Q1a bis Q1d des unteren Armabschnitts 13A und der MOSFETs Q2a bis Q2d des oberen Armabschnitts 13B im Leistungshalbleitermodul PM abwechselnd so gesteuert, dass beim Einschalten eines der beiden Sätze von MOSFETs der andere Satz von MOSFETs ausgeschaltet ist. Wie durch einen durchgezogenen Pfeil in 5 dargestellt, wird im Leistungshalbleitermodul PM ein Strom Ia, der vom externen Kontakt 18 ausgegeben wird, durch die Schaltkreisplatte 3b des oberen Armabschnitts 13B in die Drainelektroden der MOSFETs Q1a bis Q1d eingespeist. Wenn sich die MOSFETs Q1a bis Q1d in einem eingeschalteten Zustand befinden, wird der Strom Ia durch den zweiten leitenden Pfosten 17s, die zweite Metallschicht 16b der Leiterplatte 5 und den leitenden Pfosten 17b in die Schaltkreisplatte 3b des Isoliersubstrats 3A eingespeist.
  • Der Strom Ia, der in die Schaltkreisplatte des Isoliersubstrats 3A eingespeist wird, wird beispielsweise durch den externen Kontakt 19 als U-Phasenausgang an eine Last ausgegeben.
  • Da sich in diesem Fall die MOSFETs Q2a bis Q2d des unteren Armabschnitts 13A in einem ausgeschalteten Zustand befinden, wird der Strom nicht an die Sourceelektrode ausgegeben und der externe Kontakt 20 befindet sich in einem Stromsperrmodus.
  • Wenn dann die MOSFETs Q1a bis Q1d des oberen Armabschnitts 13B ausgeschaltet werden, wird der Strom Ia allmählich verringert. Dabei werden die MOSFETs Q2a bis Q2d des unteren Armabschnitts 13A eingeschaltet. In diesem Zustand wird, wie durch einen gestrichelten Pfeil in 5 dargestellt, ein Strom von der Last durch den externen Kontakt 19 und die Schaltkreisplatte 3b des Isoliersubstrats 3A in die Drainelektroden der MOSFETs Q2a bis Q2d eingespeist. Da sich in diesem Fall die MOSFETs Q2a bis Q2d in eingeschaltetem Zustand befinden, wird der Stromeingang an die Drainelektrode von der Sourceelektrode durch den zweiten leitenden Pfosten 17s und die zweite Metallschicht 16a der Leiterplatte 5 an den externen Kontakt 20 ausgegeben. Der Strom fließt vom externen Kontakt 20 beispielsweise zur negativen Elektrode der Stromversorgung.
  • Deshalb wird in der Schaltkreisplatte 3b des Isoliersubstrats 3A der Strom, der durch einen durchgezogenen Pfeil dargestellt ist, verringert und eine Stromänderungsgeschwindigkeit di/dt ist negativ. Dann nimmt der Strom zu, der durch eine gestrichelte Linie dargestellt ist und der zur Leiterplatte 5 fließt, und die Stromänderungsgeschwindigkeit di/dt ist positiv. Deshalb wird die Selbstinduktivität L1 der Schaltkreisplatte 3b mit der Selbstinduktivität L2 der zweiten Metallschicht 16a der Leiterplatte 5 in Reihe geschaltet. Wenn die wechselseitige Induktivität M ist, kann die Spannung v zwischen den Kontakten durch den folgenden Ausdruck dargestellt werden. v = {L1(di/dt) + M(di/dt)} + {L2(di/dt) + M(di/dt)}.
  • Deshalb ist die Stromänderungsgeschwindigkeit di/dt der Schaltkreisplatte 3b des Isoliersubstrats 3A negativ und die Stromänderungsgeschwindigkeit di/dt der zweiten Metallschicht 16a der Leiterplatte 5 ist positiv. Es ist möglich, die wechselseitige Induktivität M aufzuheben.
  • Wie oben beschrieben wird der Strompfad zwischen dem unteren Armabschnitt 13A und dem oberen Armabschnitt 13B durch den zweiten leitenden Pfosten 17s, die zweite Metallschicht 16b der Leiterplatte 5 und einer Vielzahl leitender Pfosten 17b gebildet. Deshalb ist es möglich, einen Verdrahtungsabstand zu verringern und die Querschnittsfläche des Strompfads zu vergrößern. Als Ergebnis ist es möglich, die Induktivität Li des internen Drahts beispielsweise auf 5 nH bis 10 nH zu verringern.
  • Da der Kondensator 10A als die Schaltkreisimpedanz verringerndes Element elektrisch zwischen die erste Metallschicht 16c und die zweite Metallschicht 16a der Leiterplatte 5 geschaltet ist, ist es möglich, mit Hilfe der Strombypasswirkung eine Änderung der Gate-Spannung des MOSFET Q2 zu unterdrücken. Da außerdem der Kondensator 10A als die Schaltkreisimpedanz verringerndes Element elektrisch zwischen die erste Metallschicht 16d und die zweite Metallschicht 16b der Leiterplatte 5 geschaltet ist, ist es möglich, mit Hilfe der Strombypasswirkung eine Änderung der Gatespannung des MOSFET Q1 zu unterdrücken. Deshalb ist es möglich, den Wertebereich von di/dt oder dV/dt, in dem die MOSFETs Q1 und Q2 eingesetzt werden können, zu erweitern.
  • 10 veranschaulicht das Vergleichsergebnis zwischen den Beispielen 1 und 2, bei denen die Kondensatoren 10A und 10B mit Hilfe des Leistungshalbleitermoduls PM verbunden sind, und einem Vergleichsbeispiel, bei dem die Kondensatoren 10A und 10B nicht verbunden sind.
  • In Beispiel 1 beträgt die Kapazität jedes der Kondensatoren 10A und 10B 0,15 nF. In Beispiel 2 beträgt die Kapazität jedes der Kondensatoren 10A und 10B 1,5 nF. In 10 veranschaulicht die linke Seite den Spannungsverlauf und den Stromverlauf des oberen Arms (MOSFET Q1) beim Schalten und die rechte Seite veranschaulicht die Gate-Source-Spannung Vgs und den Gatestromverlauf des unteren Arms (MOSFET Q2). Hier sind die MOSFETs Q2a bis Q2d nicht eingeschaltet und werden bei einer Gate-Source-Spannung Vgs von –9 V in ausgeschaltetem Zustand gehalten.
  • Das Ergebnis bewies, dass beim Schalten des MOSFET Q1 die maximale Stromänderungsgeschwindigkeit ΔVgs (max) der Gate-Source-Spannung Vgs des MOSFET Q2 beim Vergleichsbeispiel bis zu 11,4 V betrug. Das heißt, da eine positive Spannung, die höher als eine Schwellenspannung Vth (= –9 V) ist, am MOSFET Q2 anliegt, wird der MOSFET Q2 versehentlich eingeschaltet.
  • Dagegen kann im Beispiel 1 die maximale Stromänderungsgeschwindigkeit ΔVgs (max) auf 7,3 V unterdrückt werden und es ist möglich zu verhindern, dass der MOSFET Q2 versehentlich eingeschaltet wird. Im Beispiel 2 kann die maximale Stromänderungsgeschwindigkeit ΔVgs (max) auf 4,5 V unterdrückt werden und es ist möglich, zuverlässig zu verhindern, dass der MOSFET Q2 versehentlich eingeschaltet wird.
  • Bei den oben beschriebenen Ausführungsformen dient der Kondensator als die Schaltkreisimpedanz verringerndes Element. Jedoch ist das die Schaltkreisimpedanz verringernde Element nicht auf den Kondensator beschränkt. Als die Schaltkreisimpedanz verringerndes Element kann eine Diode oder ein MOSFET verwendet werden. Das heißt, jedes beliebige Element kann verwendet werden, solange es eine Strombypasswirkung hat, durch die nötigenfalls die Gateleitung und die Sourceleitung des MOSFET elektrisch verbunden werden, um eine Änderung der Gate-Spannung zu unterdrücken.
  • Da bei den oben beschriebenen Ausführungsformen die Isoliersubstrate 3A und 3B separat bereitgestellt werden, ist es möglich, die internen Spannungen des Isoliersubstrats, die durch die vom ersten Halbleiterchip 4A erzeugte Wärme verursacht werden, zu unterdrücken. Daher ist es möglich, die Zuverlässigkeit des Leistungshalbleitermoduls PM weiter zu verbessern.
  • Da außerdem die Gateelektrode des ersten Halbleiterchips 4A auf der dem zweiten Halbleiterchip 4B entgegengesetzten Seite angeordnet ist, ist es möglich, den Pfad der ersten Metallschicht (16c und 16d) anzuordnen, ohne die zweite Metallschicht (16a und 16b) zu queren. Deshalb ist es möglich, die Leitungen der Leiterplatte 5 einfach anzuordnen.
  • Bei den oben beschriebenen Ausführungsformen sind die Isoliersubstrate 3A und 3B im unteren Armabschnitt 13A bzw. im oberen Armabschnitt 13B bereitgestellt. Jedoch ist die Erfindung nicht darauf beschränkt. Wenn beispielsweise der Unterschied zwischen dem linearen Ausdehungskoeffizienten eines Isoliersubstrats und einem Dichtmaterial keine Rolle spielt, kann eine Schaltkreisplatte 3b für den unteren Armabschnitt 13A und eine Schaltkreisplatte 3b für den oberen Armabschnitt 13B an einer Isolierplatte 3a befestigt werden und eine gemeinsame Metallplatte 3c kann an der Isolierplatte 3a befestigt werden.
  • Bei den oben beschriebenen Ausführungsformen sind die Isoliersubstrate 3, 3A und 3B nicht auf die oben genannten Strukturen beschränkt. Beispielsweise können folgende Substrate verwendet werden: ein so genanntes aktivmetallgelötetes (active metal brazing AMB) Substrat, das durch Löten von Keramik und Kupfer gewonnen wird, und Struktieren des Kupfers durch Ätzen; und ein direkt mit Kupfer gebundenes (direct copper bonding DCB) Substrat, das durch direktes Binden eines Keramiksubstrats und Kupfer gewonnen wird. Außerdem können beispielsweise Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder Siliziumnitrid (Si3N4) als Isolierplatte 3a aufgebracht werden. Ein Harzsubstrat kann als Isolierplatte 3a aufgebracht werden. Das heißt, jedes beliebige Substrat kann verwendet werden, solange es eine Isolierung gewährleisten kann.
  • Bei den oben beschriebenen Ausführungsformen haben die leitenden Pfosten 17a, 17b, 17g und 17s eine zylindrische Form. Jedoch ist die Erfindung nicht darauf beschränkt. Beispielsweise können leitende Pfosten mit jeder beliebigen Form wie etwa einer quadratischen Prismenform, einer dreieckigen Prismenform, einer polygonalen Prismenform oder einer elliptischen Zylinderform angewandt werden. Das heißt, jeder beliebige leitende Pfosten kann verwendet werden, solange er dazu beiträgt, die Induktivität zu verringern.
  • Bei den oben beschriebenen Ausführungsformen sind alle externen Kontakte am Isoliersubstrat angebracht. Jedoch ist die Erfindung nicht darauf beschränkt. Der externe Kontakt wie etwa der Gatekontakt oder der Sourcehilfskontakt, durch den keine große Menge Strom fließt, kann direkt an der Leiterplatte angebracht sein. In diesem Fall können, wie in 11(a) bis 11(c) veranschaulicht, zwei Schaltkreisplatten 41 bis 42 auf dem Isoliersubstrat 3 bereitgestellt werden und die Schaltkreisplatten 43a und 43b können unabhängig außerhalb der Schaltkreisplatten 41 und 42 bereitgestellt werden. In diesem Fall vergrößert sich die Fläche der Schaltkreisplatte und eine Kühlleistung wird verbessert, verglichen mit den oben beschriebenen Ausführungsformen.
  • Bei den oben beschriebenen Ausführungsformen dient der Leistungs-MOSFET als erster Halbleiterchip 4A. Jedoch ist die Erfindung nicht darauf beschränkt. Der erste Halbleiterchip 4A kann ein IGBT sein. In diesem Fall können die Sourceelektrode und die Drainelektrode bei den oben beschriebenen Ausführungsformen durch eine Emitterelektrode bzw. eine Kollektorelektrode ersetzt werden. Außerdem kann ein spannungsgesteuertes Halbleiterelement verwendet werden.
  • Bei den oben beschriebenen Ausführungsformen sind sowohl der erste Halbleiterchip 4A (MOSFET) und der zweite Halbleiterchip 4B (Diode) auf dem jeweiligen Isoliersubstrat 3A und 3B angeordnet. Jedoch ist die Erfindung nicht darauf beschränkt. Wenn beispielsweise eine Diode mit einem darin bereitgestellten MOSFET verwendet werden kann oder wenn ein synchrones Gleichrichtungsverfahren verwendet wird, kann der zweite Halbleiterchip 4B entfallen und nur der erste Halbleiterchip 4A bereitgestellt sein. Außerdem kann der erste Halbleiterchip 4A nur durch rückwärts leitenden IGBT (RC-IGBT) gebildet sein, der durch Integrieren eines IGBT und einer FWD auf einem Chip gewonnen wird.
  • Bei den oben beschriebenen Ausführungsformen weist der externe Kontakt eine Stabform auf. Jedoch können ein Leiterrahmen oder ein Kontakt mit anderen Formen als externer Kontakt verwendet werden. Bei den oben beschriebenen Ausführungsformen ragt der externe Kontakt von der oberen Fläche des Leistungshalbleitermoduls PM hervor. Jedoch kann der externe Kontakt von der Seitenfläche des Leistungshalbleitermoduls PM hervorragen und nach oben gebogen sein.
  • Als Nächstes wird eine vierte Ausführungsform der Erfindung unter Bezugnahme auf 12 und 13 beschrieben.
  • 12 ist ein Schaubild, das ein weiteres Beispiel der Anordnung von Kondensatoren als die Schaltkreisimpedanz verringernde Elemente veranschaulicht, das 7 bei der dritten Ausführungsform entspricht.
  • Auf der Vorderfläche der Leiterplatte 5 ist ein Kondensator 10C elektrisch und mechanisch zwischen eine Verbindungszone zwischen die ersten Metallschichten 16e1 und 16e3, die mit einer Gateelektrode des ersten Halbleiterchips 4A eines unteren Armabschnitts 13A elektrisch verbunden ist, und eine zweite Metallschicht 16a, die der Verbindungszone benachbart ist, geschaltet. Der Kondensator 10D ist elektrisch und mechanisch zwischen eine Verbindungszone zwischen die ersten Metallschichten 16e2 und 16e3 und die zweite Metallschicht 16a, die der Verbindungszone benachbart ist, geschaltet.
  • Genauso ist auf der Vorderfläche der Leiterplatte 5 ein Kondensator 10E elektrisch und mechanisch zwischen eine Verbindungszone zwischen den ersten Metallschichten 16j1 und 16j3, die mit einer Gateelektrode des ersten Halbleiterchips 4A eines oberen Armabschnitts 13B elektrisch verbunden ist, und eine der Verbindungszone benachbarten zweiten Metallschicht 16a geschaltet. Ein Kondensator 10F ist elektrisch und mechanischzwischen eine Verbindungszone zwischen den ersten Metallschichten 16j2 und 16j3 und die der Verbindungszone benachbarten zweiten Metallschicht 16b geschaltet.
  • Von daher ist es möglich, die Strombypasswirkung des die Schaltkreisimpedanz verringernden Elements zu verbessern, da das die Schaltkreisimpedanz verringernde Element an der Position bereitgestellt wird, die nahe der Gateelektrode des ersten Halbleiterchips 4A liegt und an der die Leitungsinduktivität gering ist. Wenn beispielsweise ein Kondensator als die Schaltimpedanz verringerndes Element angewandt wird, wird durch eine geringe Kapazität eine ausgezeichnete Strombypasswirkung erzielt. Dies ist in 13 veranschaulicht.
  • 13 ist ein Diagramm, das die Beziehung zwischen der Kapazität des Kondensators und dem Sperrerholungsverlust des ersten Halbleiterchips 4A veranschaulicht, wenn der Kondensator an den Positionen angeordnet ist, an denen die Induktivität Lg der Leitung 5,1 nH und 2,6 nH von der Gateelektrode des ersten Halbleiterchips 4A beträgt. Wenn der erste Halbleiterchip 4A versehentlich eingeschaltet wird, nimmt der Sperrerholungsverlust zu. Wie aus 13 ersichtlich ist, wird der Sperrerholungsverlust durch die geringe Kapazität des Kondensators verringert, wenn der Kondensator an der Position angeordnet ist, an der die Induktivität Lg der Leitung gering ist. Das heißt, wenn der Kondensator an der Position angeordnet ist, an der die Induktivität Lg der Leitung gering ist, wird verhindert, dass der erste Halbleiterchip 4A versehentlich eingeschaltet wird und eine ausgezeichnete Strombypasswirkung erzielt.
  • Bei der Halbleitervorrichtung 100 nach dem Stand der Technik, die in 17 veranschaulicht ist, muss das die Schaltkreisimpedanz verringernde Element auf der Leiterplatte bereitgestellt sein, die sich von der Leiterplatte unterscheidet, auf der der Halbleiterchip auf dem Isoliersubstrat bereitgestellt ist. Da außerdem die Gateleitung ein Bonddraht ist, ist es schwierig, das die Schaltkreisimpedanz verringernde Element an der Position bereitzustellen, an der die Induktivität Lg der Leitung gering ist, anders als bei dieser Ausführungsform.
  • Dagegen kann bei dieser Ausführungsform, da der leitende Pfosten und die Leiterplatte als Gateleitung verwendet werden, das die Schaltkreisimpedanz verringernde Element auf der Leiterplatte bereitgestellt werden, um nahe an der Gateelektrode des Halbleiterchips zu liegen. Da außerdem das die Schaltimpedanz verringernde Element und der Halbleiterchip durch den leitenden Pfosten miteinander verbunden sind, kann die Induktivität der Leitung auf beispielsweise 5 nH oder weniger verringert werden. Mit anderen Worten, das die Schaltkreisimpedanz verringernde Element (Kondensatoren 10C bis 10F) können an der Position bereitgestellt werden, an der die Induktivität der Leitung gleich oder weniger als 5 nH von der Gateelektrode des Halbleiterchips ist. Deshalb ist es möglich, die ausgezeichnete Strombypasswirkung zu erzielen, die in 13 veranschaulicht ist.
  • Als Nächstes wird eine fünfte Ausführungsform der Erfindung unter Bezugnahme auf 14 beschrieben.
  • Bei der fünften Ausführungsform ist ein Kondensator elektrisch und mechanisch mit den leitenden Pfosten verbunden, die aus einem Isolierharz des Leistungshalbleitermoduls 2 hervorragen, anstelle der Struktur gemäß der ersten Ausführungsform, bei der der Kondensator mit der Leiterplatte 5 verbunden ist.
  • Das heißt, bei der fünften Ausführungsform, wie in 14 veranschaulicht, verläuft ein erster leitender Pfosten 8 durch eine Leiterplatte 5 und erstreckt sich so, dass er aus einem Isolierharz 6 in der in 1 veranschaulichten Struktur hervorragt. Außerdem verläuft ein zweiter leitender Pfosten 9 durch die Leiterplatte 5 und erstreckt sich so, dass er aus dem Isolierharz 6 hervorragt. Dann ist ein Kondensator 10 zwischen die Abschnitte des ersten leitenden Pfostens 8 und des zweiten leitenden Pfostens 9 geschaltet, die aus dem Isolierharz 6 hervorragen.
  • Bei der fünften Ausführungsform ist der Kondensator 10 durch den ersten leitenden Pfosten 8 und den zweiten leitenden Pfosten 9 elektrisch zwischen eine Gateelektrode 4g und eine Sourceelektrode 4s des Halbleiterchips 4 geschaltet. Deshalb ist ein äquivalenter Schaltkreis genau der gleiche wie bei der in 2 veranschaulichten ersten Ausführungsform. Außerdem werden eine breite Metallschicht und ein dicker leitender Pfosten als Gateleitung verwendet, genauso wie bei der ersten Ausführungsform.
  • Deshalb hat bei der fünften Ausführungsform das Leistungshalbleitermodul eine ausgezeichnete Strombypasswirkung und kann eine Schwankung der Gate-Spannung des Halbleiterchips 4 unterdrücken.
  • Da der Kondensator zwischen dem ersten leitenden Pfosten 8 und dem zweiten leitenden Pfosten 9, die aus dem Isolierharz 6 hervorragen, angeschlossen ist, ist es möglich, einen Kondensator mit beliebiger Kapazität entsprechend verschiedenen Spezifikationen, die vom Benutzer verlangt werden, anzuschließen. Deshalb ist es möglich, die Anzahl der Baureihen von Leistungshalbleitermodulen zu verringern, ausgenommen den Kondensator bei der Erweiterung der Baureihe der Leistungshalbleitermodule 2. Als Ergebnis ist es möglich, die Fertigungskosten zu senken.
  • Auch wenn der Kondensator 10 wie bei der ersten Ausführungsform an die Leiterplatte 5 angeschlossen ist, kann außerdem ein Zusatzkondensator zwischen den ersten leitenden Pfosten 8 und den zweiten leitenden Pfosten 9, die aus dem Isolierharz 6 hervorragen, angeschlossen werden, um die Gesamtkapazität einzustellen.
  • Als Nächstes wird eine sechste Ausführungsform der Erfindung unter Bezugnahme auf 15 beschrieben.
  • Bei der sechsten Ausführungsform, wie in 15 veranschaulicht, ist in der Struktur gemäß der in 1 veranschaulichten ersten Ausführungsform ein dritter leitender Pfosten 51 mit der ersten Metallschicht 5g1 oder 5g2 der Leiterplatte elektrisch und mechanisch verbunden. Außerdem ist ein vierter leitender Pfosten 52 so bereitgestellt, dass er mit der zweiten Metallschicht 5s1 oder 5s2 der Leiterplatte elektrisch und mechanisch verbunden ist. Der dritte leitende Pfosten 51 und der vierte leitende Pfosten 52 sind jeweils zueinander benachbart angeordnet. Der dritte leitende Pfosten 51 und der vierte leitende Pfosten 52 ragen aus dem Isolierharz 6 hervor und der Kondensator 10 ist elektrisch und mechanisch zwischen die herausragenden Abschnitte geschaltet. In 15 ist kein externer Kontakt für einen Drain veranschaulicht.
  • Bei dieser Ausführungsform ist ein äquivalenter Schaltkreis der gleiche wie bei den oben beschriebenen Ausführungsformen und es ist möglich, die gleiche Wirkung zu erzielen wie bei den oben beschriebenen Ausführungsformen.
  • Bei der sechsten Ausführungsform kann die Montageposition des Kondensators 10 auf jede Position eingestellt werden, in der die erste Metallschicht und die zweite Metallschicht zueinander benachbart sind. Deshalb ist es möglich, eine Flexibilität in der Konstruktion des Leistungshalbleitermoduls 2 zu erhöhen, verglichen mit der fünften Ausführungsform.
  • Als Nächstes wird eine siebte Ausführungsform der Erfindung unter Bezugnahme auf 16 beschrieben.
  • Bei der siebten Ausführungsform liegt eine beliebige Position, an der die erste Metallschicht 5g2 für ein Gate und die zweite Metallschicht 5s2 für eine Source zueinander benachbart sind, vom Isolierharz 6 in der Struktur gemäß der in 1 veranschaulichten ersten Ausführungsform frei. Der Kondensator 10 ist elektrisch und mechanisch zwischen die freiliegende erste Metallschicht 5g2 und die freiliegende zweite Metallschicht 5s2 geschaltet.
  • Bei dieser Ausführungsform ist ein äquivalenter Schaltkreis der gleiche wie bei den oben beschriebenen Ausführungsformen und es ist möglich, die gleiche Wirkung zu erzielen wie bei den oben beschriebenen Ausführungsformen.
  • Bei der siebten Ausführungsform kann der Kondensator 10 angeordnet werden, ohne aus dem Isolierharz hervorzuragen. Deshalb ist es möglich, die Größe des Leistungshalbleitermoduls 2 zu verringern, verglichen mit der sechsten Ausführungsform.
  • Bei der fünften bis siebten Ausführungsform stellt der Hersteller das Leistungshalbleitermodul für den Benutzer bereit, wobei ein die Schaltkreisimpedanz verringerndes Element wie etwa ein Kondensator vorab mit dem Leistungshalbleitermodul verbunden wird. In manchen Fällen möchte der Benutzer jedoch das die Schaltkreisimpedanz verringernde Element nach den Bedürfnissen des Benutzers anpassen. Deshalb kann der Hersteller das Halbleitermodul mit einem Elementanschlusskontakt zum Dazwischenschalten des die Schaltkreisimpedanz verringernden Elements zwischen die Gateelektrode und die Sourceelektrode durch den ersten leitenden Pfosten und den zweiten leitenden Pfosten für den Benutzer bereitstellen, ohne das die Schaltkreisimpedanz verringernde Element mit dem Leistungshalbleitermodul zu verbinden.
  • Der Elementanschlusskontakt entspricht dem ersten leitenden Pfosten 8 und dem zweiten leitenden Pfosten 9 bei der fünften Ausführungsform, entspricht dem dritten leitenden Pfosten 51 und dem vierten leitenden Pfosten 52 bei der sechsten Ausführungsform und entspricht der ersten Metallschicht 5g2 und der zweiten Metallschicht 5s2, die vom Isolierharz 6 freiliegen, bei der siebten Ausführungsform.
  • Der Benutzer, der das Leistungshalbleitermodul 2 nutzt, verbindet ein die Schaltkreisimpedanz verringerndes Element mit einer Spezifikation entsprechend dem Benutzerzweck elektrisch mit dem Elementanschlusskontakt. Es ist deshalb möglich, die gleiche Wirkung zu erzielen wie bei den oben beschriebenen Ausführungsformen.
  • Bei der Erfindung kann eine gewünschte Schaltkreisstruktur nur durch eine Kombination der Anschlusskontakte des Leistungshalbleitermoduls erzielt werden. Die Erfindung ist nicht auf die oben genannte Umrichtervorrichtung für die Leistungsumwandlung beschränkt. Beispielsweise kann die Erfindung auf andere Leistungsumwandlungsvorrichtungen angewandt werden, die das Leistungshalbleitermodul und andere Halbleitervorrichtungen wie etwa hochfrequente Schalt-ICs verwenden.
  • Bezugszeichenliste
    • 2, PM
    LEISTUNGSHALBLEITERMODUL
    3, 3A, 3B
    ISOLIERSUBSTRAT
    3a
    ISOLIERPLATTE
    3b, 14
    ZWEITE SCHALTKREISPLATTE
    3c
    METALLPLATTE
    4
    HALBLEITERCHIP
    4d
    DRAINELEKTRODE
    4s
    SOURCEELEKTRODE
    4g
    GATEELEKTRODE
    4A
    ERSTER HALBLEITERCHIP
    4B
    ZWEITER HALBLEITERCHIP
    5
    LEITERPLATTE
    5g1, 5g2
    ERSTE METALLSCHICHT
    5s1, 5s2
    ZWEITE METALLSCHICHT
    6
    ISOLIERHARZ
    7
    BINDUNGSMATERIAL
    8
    ERSTER LEITENDER PFOSTEN
    9
    ZWEITER LEITENDER PFOSTEN
    10, 10A, 10B
    KONDENSATOR
    11s, 11g
    LEITENDER PFOSTEN
    12d, 12s, 12g
    EXTERNER KONTAKT
    13A
    UNTERER ARMABSCHNITT
    13B
    OBERER ARMABSCHNITT
    16a, 16b
    ZWEITE METALLSCHICHT
    16c, 16d
    ERSTE METALLSCHICHT
    17a, 17b
    LEITENDER PFOSTEN
    17g
    ERSTER LEITENDER PFOSTEN
    17s
    ZWEITER LEITENDER PFOSTEN
    18, 19, 20, 21a, 21b, 22a, 22b
    EXTERNER KONTAKT
    24
    ISOLIERHARZ
    51
    DRITTER LEITENDER PFOSTEN
    52
    VIERTER LEITENDER PFOSTEN

Claims (16)

  1. Leistungshalbleitervorrichtung, umfassend: ein Isoliersubstrat mit einer Isolierplatte und einer Schaltkreisplatte; einen Halbleiterchip mit einer Vorderfläche, auf der eine Gateelektrode und eine Sourceelektrode bereitgestellt sind, und einer Rückfläche, die an der Schaltkreisplatte befestigt ist; eine Leiterplatte, die eine erste Metallschicht und eine zweite Metallschicht enthält und zum Isoliersubstrat weist; einen ersten leitenden Pfosten, dessen beide Enden mit der Gateelektrode und der ersten Metallschicht elektrisch und mechanisch verbunden sind; einen ersten leitenden Pfosten, dessen beide Enden mit der Sourceelektrode und der zweiten Metallschicht elektrisch und mechanisch verbunden sind; ein die Schaltkreisimpedanz verringerndes Element, das durch den leitenden Pfosten und den zweiten leitenden Pfosten elektrisch zwischen die Gateelektrode und die Sourceelektrode geschaltet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das die Schaltkreisimpedanz verringernde Element durch die erste Metallschicht und die zweite Metallschicht elektrisch angeschlossen ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das die Schaltkreisimpedanz verringernde Element mit den Flächen der ersten Metallschicht und der zweiten Metallschicht elektrisch und mechanisch verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2, ferner umfassend: einen dritten leitenden Pfosten, der mit der ersten Metallschicht elektrisch und mechanisch verbunden ist; und einen vierten leitenden Pfosten, der mit der zweiten Metallschicht elektrisch und mechanisch verbunden ist, wobei das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch zwischen den dritten leitenden Pfosten und den vierten leitenden Pfosten geschaltet ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch zwischen den ersten leitenden Pfosten und den zweiten leitenden Pfosten geschaltet ist.
  6. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip, die Schaltkreisplatte und die Leiterplatte mit einem Isolierharz bedeckt sind.
  7. Halbleitervorrichtung nach Anspruch 3, wobei der Halbleiterchip, die Schaltkreisplatte und die Leiterplatte außer bei einem Abschnitt der ersten Metallschicht und einen Abschnitt der zweiten Metallschicht mit einem Isolierharz bedeckt sind, und das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch mit Abschnitten der ersten Metallschicht und der zweiten Metallschicht verbunden ist, die nicht mit dem Isolierharz bedeckt sind.
  8. Halbleitervorrichtung nach Anspruch 4, wobei der Halbleiterchip, die Schaltkreisplatte und die Leiterplatte mit einem Isolierharz bedeckt sind, der dritte leitende Pfosten und der vierte leitende Pfosten aus dem Isolierharz hervorragen und das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch zwischen den hervorragenden dritten leitenden Pfosten und den hervorragenden vierten leitenden Pfosten geschaltet ist.
  9. Halbleitervorrichtung nach Anspruch 5, wobei der Halbleiterchip, die Schaltkreisplatte und die Leiterplatte mit einem Isolierharz bedeckt sind, der erste leitende Pfosten und der zweite leitende Pfosten aus dem Isolierharz hervorragen und das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch zwischen den hervorragenden ersten und zweiten leitenden Pfosten geschaltet ist.
  10. Halbleitervorrichtung nach Anspruch 1, wobei das die Schaltkreisimpedanz verringernde Element elektrisch und mechanisch mit einer Position verbunden ist, an der die Induktivität einer Leitung gleich oder weniger als 5 nH von der Gateelektrode des Halbleiterchips beträgt.
  11. Halbleitervorrichtung nach Anspruch 1, wobei das die Schaltkreisimpedanz verringernde Element ein Element ist, das aus einer Gruppe, bestehend aus einem Kondensator, einer Diode und einem MOSFET, ausgewählt ist.
  12. Halbleitervorrichtung nach Anspruch 1, wobei eine Vielzahl von Halbleiterchips bereitgestellt ist und eine Vielzahl von die Schaltkreisimpedanz verringernden Elementen bereitgestellt ist.
  13. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip, der einen oberen Arm bildet, und der Halbleiterchip, der einen unteren Arm bildet, bereitgestellt sind, und das die Schaltkreisimpedanz verringernde Element mit dem Halbleiterchip, der den oberen Arm bildet, oder dem Halbleiterchip, der den unteren Arm bildet, elektrisch verbunden ist.
  14. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip ein Leistungshalbleiterelement mit einer Drainelektrode auf der Rückfläche ist und die Drainelektrode mit der Schaltkreisplatte elektrisch verbunden ist.
  15. Leistungshalbleitervorrichtung, umfassend: ein Isoliersubstrat mit einer Isolierplatte und einer Schaltkreisplatte; einen Halbleiterchip mit einer Vorderfläche, auf der eine Gateelektrode und eine Sourceelektrode bereitgestellt sind, und einer Rückfläche, die an der Schaltkreisplatte befestigt ist; eine Leiterplatte, die eine erste Metallschicht und eine zweite Metallschicht enthält und zum Isoliersubstrat weist; einen ersten leitenden Pfosten, dessen beide Enden mit der Gateelektrode und der ersten Metallschicht elektrisch und mechanisch verbunden sind; einen ersten leitenden Pfosten, dessen beide Enden mit der Sourceelektrode und der zweiten Metallschicht elektrisch und mechanisch verbunden sind; einen Elementanschlusskontakt, der dafür ausgebildet ist, ein die Schaltkreisimpedanz verringerndes Element durch den ersten leitenden Pfosten und den zweiten leitenden Pfosten zwischen die Gateelektrode und die Sourceelektrode zu schalten.
  16. Halbleitervorrichtung nach Anspruch 15, wobei das die Schaltkreisimpedanz verringernde Element ein Element ist, das aus einer Gruppe, bestehend aus einem Kondensator, einer Diode und einem MOSFET, ausgewählt ist.
DE112014002405.8T 2013-05-16 2014-05-12 Halbleitervorrichtung Withdrawn DE112014002405T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-104077 2013-05-16
JP2013104077 2013-05-16
JP2013006366 2013-10-28
JPPCT/JP2013/006366 2013-10-28
PCT/JP2014/002498 WO2014185050A1 (ja) 2013-05-16 2014-05-12 半導体装置

Publications (1)

Publication Number Publication Date
DE112014002405T5 true DE112014002405T5 (de) 2016-05-19

Family

ID=51898040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014002405.8T Withdrawn DE112014002405T5 (de) 2013-05-16 2014-05-12 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10163868B2 (de)
JP (1) JP6202094B2 (de)
CN (1) CN105103289B (de)
DE (1) DE112014002405T5 (de)
WO (1) WO2014185050A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3467871A4 (de) * 2016-06-02 2019-07-03 Mitsubishi Electric Corporation Stromwandler
DE102022210147A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
DE102022210146A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612690B (zh) * 2014-04-14 2018-11-09 富士电机株式会社 半导体装置
WO2016002385A1 (ja) 2014-07-03 2016-01-07 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
EP3226294B1 (de) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Halbbrückenleistungshalbleitermodul und verfahren zu dessen herstellung
JP6464787B2 (ja) * 2015-02-09 2019-02-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6485235B2 (ja) 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
JP6682824B2 (ja) * 2015-11-25 2020-04-15 富士電機株式会社 半導体装置
JP6604183B2 (ja) 2015-12-16 2019-11-13 富士電機株式会社 半導体モジュール
CN105450056A (zh) * 2016-01-08 2016-03-30 詹济铭 同步整流模块、整流装置以及整流电路
JP6672908B2 (ja) * 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2017175686A1 (ja) * 2016-04-04 2019-02-14 ローム株式会社 パワーモジュールおよびその製造方法
JPWO2018043535A1 (ja) * 2016-09-02 2019-06-24 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー
JP2018074088A (ja) * 2016-11-02 2018-05-10 富士電機株式会社 半導体装置
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
US11145634B2 (en) * 2017-07-21 2021-10-12 Mitsubishi Electric Corporation Power converter
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
KR102048478B1 (ko) 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
DE112019003082T5 (de) * 2018-06-21 2021-03-04 Mitsubishi Electric Corporation Leistungsmodulvorrichtung
JP7183591B2 (ja) * 2018-07-02 2022-12-06 富士電機株式会社 半導体装置
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP7215265B2 (ja) * 2019-03-19 2023-01-31 富士電機株式会社 半導体ユニット、半導体モジュール及び半導体装置
JP6562173B1 (ja) 2019-03-27 2019-08-21 富士電機株式会社 半導体モジュールの製造方法
CN110010597B (zh) * 2019-03-29 2021-06-18 上海中航光电子有限公司 芯片封装结构及其封装方法
JP7211268B2 (ja) * 2019-05-30 2023-01-24 株式会社デンソー 半導体モジュール
JP7392308B2 (ja) 2019-07-19 2023-12-06 富士電機株式会社 半導体装置
JP7180570B2 (ja) * 2019-09-03 2022-11-30 三菱電機株式会社 半導体モジュール
JP6741135B1 (ja) * 2019-10-02 2020-08-19 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
JP7347153B2 (ja) * 2019-11-19 2023-09-20 富士電機株式会社 電力用半導体モジュール
JP7427927B2 (ja) * 2019-11-19 2024-02-06 富士電機株式会社 半導体装置
WO2021100747A1 (ja) * 2019-11-20 2021-05-27 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7484156B2 (ja) 2019-12-18 2024-05-16 富士電機株式会社 半導体装置
JP7476540B2 (ja) 2020-01-23 2024-05-01 富士電機株式会社 半導体装置
CN115039222A (zh) 2020-01-30 2022-09-09 日立能源瑞士股份公司 可自由配置的功率半导体模块
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
WO2022009348A1 (ja) * 2020-07-08 2022-01-13 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102645308B1 (ko) * 2022-09-14 2024-03-08 주식회사 아모센스 파워 모듈
CN115714138B (zh) * 2022-11-10 2023-08-15 上海功成半导体科技有限公司 Igbt器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629240A (en) * 1994-12-09 1997-05-13 Sun Microsystems, Inc. Method for direct attachment of an on-chip bypass capacitor in an integrated circuit
JPH08204065A (ja) 1995-01-24 1996-08-09 Hitachi Ltd 半導体装置
JP2765621B2 (ja) 1995-07-31 1998-06-18 日本電気株式会社 半導体装置用パッケージ
JP3787037B2 (ja) 1999-02-22 2006-06-21 株式会社東芝 半導体モジュール
WO2002082541A1 (fr) * 2001-04-02 2002-10-17 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur a puissance
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
JP3960230B2 (ja) 2003-01-24 2007-08-15 富士電機ホールディングス株式会社 半導体モジュールおよびその製造方法並びにスイッチング電源装置
JP4346504B2 (ja) * 2004-06-03 2009-10-21 株式会社東芝 パワー半導体モジュールを備えた電力変換装置
JP2006121861A (ja) * 2004-10-25 2006-05-11 Fuji Electric Fa Components & Systems Co Ltd 電力変換装置
JP2007234696A (ja) * 2006-02-28 2007-09-13 Toyota Industries Corp 半導体モジュール
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5339800B2 (ja) * 2008-07-10 2013-11-13 三菱電機株式会社 半導体装置の製造方法
US8907477B2 (en) * 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
JP5644440B2 (ja) * 2010-12-03 2014-12-24 富士電機株式会社 パワー半導体モジュール
CN104040715B (zh) * 2012-02-09 2017-02-22 富士电机株式会社 半导体器件
CN104919589B (zh) * 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
JP6168145B2 (ja) * 2013-05-30 2017-07-26 富士電機株式会社 半導体装置
US10242969B2 (en) * 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN105612690B (zh) * 2014-04-14 2018-11-09 富士电机株式会社 半导体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3467871A4 (de) * 2016-06-02 2019-07-03 Mitsubishi Electric Corporation Stromwandler
US10886247B2 (en) 2016-06-02 2021-01-05 Mitsubishi Electric Corporation Power converter
DE102022210147A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls
DE102022210146A1 (de) 2022-06-22 2023-12-28 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls

Also Published As

Publication number Publication date
JPWO2014185050A1 (ja) 2017-02-23
JP6202094B2 (ja) 2017-09-27
CN105103289A (zh) 2015-11-25
CN105103289B (zh) 2018-08-24
US20170077068A1 (en) 2017-03-16
US10163868B2 (en) 2018-12-25
WO2014185050A1 (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
DE112014002405T5 (de) Halbleitervorrichtung
DE102005007373B4 (de) Leistungshalbleiterbaugruppe
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE112009001638B4 (de) Leistungshalbleitermodul
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102009030965B4 (de) Leistungsvorrichtung mit monolithisch integriertem RC-Snubber
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
DE102005036116B4 (de) Leistungshalbleitermodul
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102018106357A1 (de) Leistungsumwandlungsgerät
DE102017110962A1 (de) Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017215480A1 (de) Package für Die-Brücken-Kondensator
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014106102B4 (de) Leistungstransistor mit einer zumindest teilweise integrierten Treiberstufe
DE112015001270T5 (de) Halbleitervorrichtung und Sammelschiene
EP3032581B1 (de) Schaltzellenanordnung für Wechselrichter
DE112020003012T5 (de) Halbleiterbauteil
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee