DE102017110962A1 - Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor - Google Patents

Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor Download PDF

Info

Publication number
DE102017110962A1
DE102017110962A1 DE102017110962.5A DE102017110962A DE102017110962A1 DE 102017110962 A1 DE102017110962 A1 DE 102017110962A1 DE 102017110962 A DE102017110962 A DE 102017110962A DE 102017110962 A1 DE102017110962 A1 DE 102017110962A1
Authority
DE
Germany
Prior art keywords
conductive support
structured conductive
semiconductor package
structured
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017110962.5A
Other languages
English (en)
Other versions
DE102017110962B4 (de
Inventor
Eung San Cho
Parviz Parto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017110962A1 publication Critical patent/DE102017110962A1/de
Application granted granted Critical
Publication of DE102017110962B4 publication Critical patent/DE102017110962B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Bei einer Implementierung enthält ein Halbleiter-Package eine integrierte Schaltung (IC) auf einem ersten strukturierten leitfähigen Träger Flip-Chip-montiert einen zweiten strukturierten leitfähigen Träger, der sich über dem IC befindet, und ein magnetisches Material, das sich über dem zweiten strukturierten leitfähigen Träger befindet. Das Halbleiter-Package enthält auch einen dritten strukturierten leitfähigen Träger, der sich über dem magnetischen Material befindet. Der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger sind elektrisch gekoppelt, um Wicklungen eines integrierten Induktors in dem Halbleiter-Package auszubilden.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Integrierte Schaltungen (ICs) werden in modernen elektronischen Anwendungen sehr viel verwendet. Beispielsweise kann eine Leistungswandlerschaltstufe zur Verwendung in einem Spannungsregler als ein IC hergestellt und gekapselt werden. Ein derartiger Leistungswandlerschaltstufen-IC enthält typischerweise einen Hochspannungs-Steuertransistor und einen Niederspannungs-Synchrontransistor (Sync-Transistor) sowie eine Treiberschaltungsanordnung, die ausgelegt ist zum Ansteuern des Steuer- und Sync-Transistors.
  • Bei vielen herkömmlichen Implementierungen wird ein den Leistungswandlerschaltstufen-IC enthaltendes Halbleiter-Package in Kombination mit einem Ausgangsinduktor des Leistungswandlers genutzt, der oft eine relativ große diskrete Komponente ist. Folglich erfordern herkömmliche Ansätze zum Implementieren eines Leistungswandlers auf einer Leiterplatte (PCB) ausreichend PCB-Fläche, um ein Seite-an-Seite-Layout aufzunehmen, das nicht nur das den Leistungswandlerschaltstufen-IC enthaltende Halbleiter-Package enthält, sondern auch den Ausgangsinduktor für den Leistungswandler.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Die vorliegende Offenbarung betrifft ein Halbleiter-Package mit einer Flip-Chip-montierten integrierten Schaltung (IC) und einem vertikal integrierten Induktor, im Wesentlichen wie in mindestens einer der Figuren gezeigt und/oder in Verbindung damit beschrieben und wie in den Ansprüchen dargelegt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein Diagramm eines beispielhaften Halbleiter-Package mit einer integrierten Schaltung (IC), die an einen in das Halbleiter-Package integrierten Induktor gekoppelt ist, gemäß einer Implementierung.
  • 2 zeigt ein Flussdiagramm, das ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Package, das einen IC und einen vertikal integrierten Induktor enthält, gemäß einer Implementierung darstellt.
  • 3A zeigt eine Draufsicht, die ein Ergebnis des Durchführens einer anfänglichen Handlung gemäß dem beispielhaften Flussdiagramm von 2 darstellt, gemäß einer Implementierung.
  • 3B zeigt eine Querschnittsansicht der in 3A gezeigten Struktur gemäß einer Implementierung.
  • 3C zeigt eine Draufsicht, die ein Ergebnis des Durchführens einer nachfolgenden Handlung gemäß dem beispielhaften Flussdiagramm von 2 darstellt, gemäß einer Implementierung.
  • 3D zeigt eine erste Querschnittsansicht der in 3C gezeigten Struktur gemäß einer Implementierung.
  • 3E zeigt eine zweite Querschnittsansicht der in 3C gezeigten Struktur gemäß einer Implementierung.
  • 3F zeigt eine dritte Querschnittsansicht der in 3C gezeigten Struktur gemäß einer Implementierung.
  • 3G zeigt eine Draufsicht, die ein Ergebnis des Durchführens einer nachfolgenden Handlung gemäß dem beispielhaften Flussdiagramm von 2 darstellt, gemäß einer Implementierung.
  • 3H zeigt eine Draufsicht, die ein Ergebnis des Durchführens einer finalen Handlung gemäß dem beispielhaften Flussdiagramm von 2 darstellt, gemäß einer Implementierung.
  • 3I zeigt eine erste Querschnittsansicht der in 3H gezeigten Struktur gemäß einer Implementierung.
  • 3J zeigt eine zweite Querschnittsansicht der in 3H gezeigten Struktur gemäß einer Implementierung.
  • 4 zeigt eine Querschnittsansicht eines Halbleiter-Package mit einem IC und einem vertikal integrierten Induktor gemäß einer Implementierung.
  • 5 zeigt eine Querschnittsansicht eines Halbleiter-Package mit einem IC und einem vertikal integrierten Induktor gemäß einer weiteren Implementierung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Beschreibung enthält spezifische Informationen betreffend Implementierungen in der vorliegenden Offenbarung. Der Fachmann erkennt, dass die vorliegende Offenbarung auf eine Weise implementiert werden kann, die von der verschieden ist, die spezifisch hierin erörtert ist. Die Zeichnungen in der vorliegenden Anmeldung und ihre begleitende detaillierte Beschreibung beziehen sich auf lediglich beispielhafte Implementierungen. Sofern nicht etwas anderes angegeben ist, können gleiche oder entsprechende Elemente unter den Figuren durch gleiche oder entsprechende Bezugszahlen angezeigt werden. Zudem sind die Zeichnungen und Darstellungen in der vorliegenden Anmeldung im Allgemeinen nicht maßstabsgetreu und sollen nicht tatsächlichen relativen Dimensionen entsprechen.
  • Wie oben festgestellt, finden integrierte Schaltungen (ICs) in modernen elektronischen Anwendungen breite Verwendung. Beispielsweise kann eine Leistungswandlerschaltstufe zur Verwendung in einem Spannungsregler als ein IC hergestellt und gekapselt werden. Ein derartiger Leistungswandlerschaltstufen-IC enthält typischerweise einen Hochspannungs-Steuertransistor und einen Niederspannungs-Synchrontransistor (Sync-Transistor) sowie eine Treiberschaltungsanordnung, die ausgelegt ist zum Ansteuern des Steuer- und Sync-Transistors. Als ein spezifisches Beispiel kann ein Abwärtswandler einen Schaltstufen-IC enthalten, um einen eingegebenen Gleichstrom (DC) mit höherer Spannung in einen DC ausgegebenen mit niedrigerer Spannung zur Verwendung in Niederspannungsanwendungen umzuwandeln.
  • 1 zeigt ein Diagramm eines Leistungswandlers mit einem beispielhaften Schaltstufen-IC in Kombination mit einem Ausgangsinduktor für den Leistungswandler gemäß einer Implementierung. Der Leistungswandler 100 enthält ein Halbleiter-Package 102 und einen Ausgangskondensator 108, der zwischen den Ausgang 106 des Halbleiter-Package 102 und Masse gekoppelt ist. Wie in 1 gezeigt, enthält das Halbleiter-Package 102 einen IC 110, der als eine monolithisch integrierte Schaltstufe des Leistungswandlers 100 implementiert ist, und einen Ausgangsinduktor 104 des Leistungswandlers 100, der zwischen den IC 110 und den Ausgang 106 des Halbleiter-Package 102 gekoppelt ist. Wie weiter in 1 gezeigt ist, ist der Leistungswandler 100 konfiguriert zum Empfangen einer Eingangsspannung VIN und zum Liefern einer umgewandelten Spannung, zum Beispiel einer gleichgerichteten und/oder heruntergesetzten Spannung, als VOUT am Ausgang 106.
  • Es wird angemerkt, dass im Interesse der Leichtigkeit und Kürze der Beschreibung die durch die vorliegende Anmeldung offenbarten IC-Kapselungslösungen in einigen Fällen unter Bezugnahme auf spezifische Implementierungen eines Leistungswandlers, wie etwa der in 1 gezeigten Abwärtswandlerimplementierung, beschrieben werden. Es wird jedoch betont, dass solche Implementierungen lediglich beispielhaft sind und die hierin erörterten erfindungsgemäßen Prinzipien auf einen großen Bereich von Anwendungen breit anwendbar sind, nicht nur auf Abwärts- und Aufwärtswandler, sondern auf eine beliebige Anwendung, bei der eine gleichzeitige Kapselung eines IC und eines integrierten Induktors vorteilhaft oder wünschenswert wäre.
  • Gemäß der in 1 gezeigten spezifischen, aber nichtbeschränkenden Implementierung kann der IC 110 zwei Leistungsschalter in Form von Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) enthalten, die beispielsweise als eine Halbbrücke konfiguriert sind. Das heißt, der IC 110 kann einen Hochspannungs- oder Steuer-FET 112 (Q1) und einen Niederspannungs- oder Synchron(Sync)-FET 116 (Q2) sowie eine Treiberschaltungsanordnung 118 zum Ansteuern des Steuer-FET 112 und des Sync-FET 116 enthalten. Wie weiter in 1 gezeigt ist, ist der Steuer-FET 112 an den Sync-FET 116 an einem Schaltknoten 114 gekoppelt, der wiederum durch den Ausgangsinduktor 104 an den Ausgang 106 des Halbleiter-Package 102 gekoppelt ist. Wie ebenfalls in 1 gezeigt, ist der Ausgangsinduktor 104 des Leistungswandlers 100 in das Halbleiter-Package 102 integriert, wie etwa dadurch, dass er vertikal mit dem IC 110 integriert ist, wie unten ausführlicher beschrieben.
  • Der Steuer FET 112 und der Sync-FET 116 können als Gruppe-IV-basierte Leistungs-FETs implementiert werden, wie etwa Siliziumleistungs-MOSFETs mit einem vertikalen Design, als Beispiel. Es wird jedoch angemerkt, dass bei einigen Implementierungen möglicherweise nur einer oder beide des Steuer-FET 112 und des Sync-FET 116 die Form von anderen Gruppe-IV-Material-basierten oder Gruppe-III-V-Halbleiter-basierten Leistungstransistoren annehmen können.
  • Es wird weiter angemerkt, dass, wie hierin verwendet, der Ausdruck "Gruppe-III-V" sich auf einen Verbundhalbleiter bezieht, der mindestens ein Gruppe-III-Element und mindestens ein Gruppe-V-Element enthält. Beispielhaft kann ein Gruppe-III-V-Halbleiter die Form eines III-Nitrid-Halbleiters annehmen, der Stickstoff und mindestens ein Gruppe-III-Element enthält. Beispielsweise kann ein III-Nitrid-Leistungs-FET unter Verwendung von Galliumnitrid (GaN) hergestellt werden, bei dem das Gruppe-III-Element oder die Gruppe-III-Elemente etwas oder eine wesentliche Menge an Gallium enthalten, kann aber zusätzlich zu Gallium auch andere Gruppe-III-Elemente enthalten. Somit können bei einigen Implementierungen einer oder beide des Steuer-FET 112 und des Sync-FET 116 die Form eines III-Nitridleistungs-FET annehmen, wie etwa eines III-Nitrid-HEMT (High Electron Mobility Transistor).
  • Weitergehend zu 2 zeigt 2 ein Flussdiagramm 220, das ein beispielhaftes Verfahren zum Herstellen eines Halbleiter-Package vorlegt, das einen IC und einen vertikal integrierten Induktor enthält. Das durch das Flussdiagramm 220 beschriebene beispielhafte Verfahren wird an einem Abschnitt einer leitfähigen Trägerstruktur durchgeführt, die ein Halbleiter-Package-Systemträger sein kann, oder kann die Form einer leitfähigen Folie oder Platte annehmen, als Beispiel.
  • Bezüglich der 3A, 3B, 3C, 3D, 3E, 3F, 3G, 3H, 3I und 3J (im Folgenden "Figuren 3A–3J") veranschaulichen in jenen Figuren gezeigte Strukturen 322, 324, 326 und 328 das Ergebnis des Durchführens des Verfahrens von Flussdiagramm 220 gemäß einer Implementierung. Beispielsweise stellt Struktur 322 in den 3A und 3B einen ersten strukturierten leitfähigen Träger 330 mit einem darauf Flip-Chip-montierten IC 310 dar (Handlung 222). Die Struktur 324 in 3C, 3D, 3E und 3F zeigt den über dem IC 310 befindlichen zweiten strukturierten leitfähigen Träger 340 (Handlung 224). Die Struktur 326 in 3G zeigt über dem zweiten strukturierten leitfähigen Träger 340 befindliches magnetisches Material 350 (Handlung 226), usw.
  • Unter Bezugnahme auf das Flussdiagramm 220 beginnt in 2 in Kombination mit den 1 und 3A das Flussdiagramm 220 mit dem Flip-Chip-Montieren des IC 310 auf einem ersten strukturierten leitfähigen Träger 330 (Handlung 222). Der erste strukturierte leitfähige Träger 330 kann ein vollständig strukturierter leitfähiger Träger sein zur Verwendung als Teil des Halbleiter-Package 102, in 1. Wie in 3A gezeigt, besitzt der erste strukturierte leitfähige Träger 330 mehrere Segmente einschließlich des Segments 332, des Schaltknotensegments 314 und des Ausgangssegments 306.
  • Der IC 310 und das Ausgangssegment 306 des ersten strukturierten leitfähigen Trägers 330 entsprechen im Allgemeinen jeweils dem IC 110 und dem Ausgang 106 des Halbleiter-Package 102 in 1 und können sich beliebige der jenen entsprechenden Merkmalen in der vorliegenden Anmeldung zugeschriebenen Charakteristika teilen. Somit kann bei einer Implementierung der IC 310 ein Leistungswandlerschaltstufen-IC mit dem Steuer-FET 112, dem Sync-FET 116, dem Schaltknoten 114 und der Treiberschaltungsanordnung 118 sein. Zudem kann bei einer derartigen Implementierung das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 elektrisch an den Schaltknoten 114 des IC 110/310 gekoppelt sein, während das Ausgangssegment 306 des ersten strukturierten leitfähigen Trägers 330 die durch den Leistungswandler 100 erzeugte VOUT liefern kann.
  • Der erste strukturierte leitfähige Träger 330 kann aus einem beliebigen leitfähigen Material mit einem geeignet niedrigen elektrischen Widerstand ausgebildet werden. Zu Beispielen von Materialien, aus denen der erste strukturierte leitfähige Träger 330 ausgebildet werden kann, zählen Kupfer (Cu), Aluminium (Al) oder eine leitfähige Legierung. Bei einer Implementierung kann, wie oben angemerkt, der erste strukturierte leitfähige Träger 330 unter Verwendung eines Abschnitts eines Halbleiter-Package-Systemträgers implementiert werden.
  • Unter Bezugnahme auf 3B zeigt 3B eine Querschnittsansicht der Struktur 322 entlang von Perspektivlinien 3B-3B in 3A gemäß einer Implementierung. Wie in 3B gezeigt, ist der IC 310 auf der Die-empfangenden Seite 334 des ersten strukturierten leitfähigen Trägers 330 unter Verwendung von elektrischen Kontaktkörpern einschließlich Kontaktkörpern 336A und 336B Flip-Chip-montiert. Wie weiter in 3B gezeigt, ist der IC 310 durch Kontaktkörper 336a an das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 gekoppelt und ist durch Kontaktkörper 336b an das Segment 332 des ersten strukturierten leitfähigen Trägers 330 gekoppelt.
  • Die Kontaktkörper 336a und 336b können beliebige geeignete elektrisch leitfähige Körper für das Flip-Chip-Montieren des IC 310 an die Die-empfangende Seite 334 des ersten strukturierten leitfähigen Trägers 330 sein. Als ein spezifisches Beispiel können die Kontaktkörper 336a und 336b Lotkörper sein wie etwa Lotkugeln oder -höcker, als Beispiel. Es wird angemerkt, dass bei Implementierungen, bei denen der IC 310 ein Leistungswandlerschaltstufen-IC ist, wie etwa der IC 110, in 1, die Kontaktkörper 336a den Schaltknoten 114 des IC 110/310 elektrisch an das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 koppeln.
  • Bei Weiterschreiten zur Struktur 324 in 3C bei weiterer Bezugnahme auf 2 geht das Flussdiagramm 220 weiter mit dem Anordnen des zweiten strukturierten leitfähigen Trägers 340 über den IC 310 (Handlung 224). Wie in 3C gezeigt, enthält der zweite strukturierte leitfähige Träger 340 mehrere Finger einschließlich der Finger 342, 344, 346 und 348. Wie der erste leitfähige Träger 330 kann der zweite strukturierte leitfähige Träger 340 aus einem beliebigen leitfähigen Material mit einem geeignet niedrigen elektrischen Widerstand ausgebildet werden. Zu Beispielen für Materialien, aus denen der zweite strukturierte leitfähige Träger 340 ausgebildet sein kann, zählen Cu, Al oder eine leitfähige Legierung. Bei einer Implementierung kann der zweite strukturierte leitfähige Träger 340 unter Verwendung eines Abschnitts eines Halbleiter-Package-Systemträgers implementiert werden.
  • Unter Bezugnahme auf 3D zeigt 3D eine Querschnittsansicht der Struktur 324 entlang Perspektivlinien 3D-3D in 3C gemäß einer Implementierung. Wie in 3D gezeigt, kann der zweite strukturierte leitfähige Träger 340 zusätzlich dazu, dass er mehrere Finger wie etwa den Finger 342 besitzt, Schenkel wie etwa einen ersten Schenkel 352 enthalten. Der erste Schenkel 352 kann ein Abschnitt des zweiten strukturierten leitfähigen Trägers 340 sein, der im Wesentlichen senkrecht zum Finger 342 orientiert ist, als Beispiel. Wie weiter in 3D gezeigt, grenzt der erste Schenkel 352 des zweiten strukturierten leitfähigen Trägers 340 an den Finger 342 an und ist durch elektrisch leitfähiges Bondmaterial 354 gleichzeitig an dem Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 befestigt.
  • Das elektrisch leitfähige Bondmaterial 354 kann eine beliebige geeignete Substanz zur Verwendung als ein elektrisch leitfähiger Kleber sein. Beispielsweise kann das elektrisch leitfähige Bondmaterial 354 ein leitendes Epoxid, Lot, ein leitfähiges gesintertes Material oder ein diffusionsgebondetes Material sein. Somit sind gemäß der in 3D gezeigten Implementierung der erste Schenkel 352 und der Finger 342 des zweiten strukturierten leitfähigen Trägers 340 elektrisch an das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 gebondet.
  • Unter Bezugnahme auf 3E zeigt 3E eine Querschnittsansicht der Struktur 324 entlang der Perspektivlinien 3E-3E in 3C gemäß einer Implementierung. Wie in 3E gezeigt, befindet sich der Finger 344 des zweiten strukturierten leitfähigen Trägers 340 über dem IC 310. Im Gegensatz zu dem Finger 342 des zweiten leitfähigen strukturierten Trägers 340 jedoch ist der Finger 344 nicht mit einem dem ersten Schenkel 352 in 3D entsprechenden Schenkel verbunden. Es wird angemerkt, dass wie der in 3E gezeigte Finger 344 der Finger 346 und alle anderen Finger des zweiten strukturierten leitfähigen Trägers 340, die sich zwischen dem Finger 342 und dem Finger 348 befinden, nicht mit Schenkeln wie etwa dem ersten Schenkel 352 in 3D verbunden sind.
  • Nunmehr unter Bezugnahme auf 3F, zeigt 3F eine Querschnittsansicht der Struktur 324 entlang der Perspektivlinien 3F-3F in 3C gemäß einer Implementierung. Wie in 3F gezeigt, ist wie der Finger 342 in 3D der Finger 348 des zweiten strukturierten leitfähigen Trägers 340 mit einem Schenkel des zweiten strukturierten leitfähigen Trägers 340, d.h. dem zweiten Schenkel 358, verbunden. Zudem und analog zum ersten Schenkel 352 kann der zweite Schenkel 358 ein Abschnitt des zweiten strukturierten leitfähigen Trägers 340 sein, der im Wesentlichen senkrecht zum Finger 348 orientiert ist. Wie weiter in 3F gezeigt, ist der zweite Schenkel 358 zusätzlich dazu, dass er an den Finger 348 angrenzt, durch elektrisch leitfähiges Bondmaterial 354 am Ausgangssegment 306 des ersten strukturierten leitfähigen Trägers befestigt.
  • Gemäß der in 3C, 3D, 3E und 3F gezeigten Implementierung befindet sich somit der zweite strukturierte leitfähige Träger 340 über dem IC 310, enthält mehrere Finger wie etwa die Finger 342, 344, 346 und 348 und enthält einen ersten und zweiten Schenkel 352 und 356. Außerdem ist der zweite strukturierte leitfähige Träger 340 durch den ersten Schenkel 352 und elektrisch leitfähiges Bondmaterial 354 elektrisch an das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 gekoppelt. Der zweite strukturierte leitfähige Träger 340 ist weiterhin durch den zweiten Schenkel 358 des zweiten strukturierten leitfähigen Trägers 340 und elektrisch leitfähiges Bondmaterial 354 elektrisch an das Ausgangssegment 306 des ersten strukturierten leitfähigen Trägers 330 gekoppelt.
  • Unter Weitergehen zur Struktur 326 in 3G unter weiterer Bezugnahme auf 2 geht das Flussdiagramm 220 weiter mit dem Anordnen des magnetischen Materials 350 über dem zweiten strukturierten leitfähigen Träger 340 (Handlung 226). Das magnetische Material 350 kann ein beliebiges Material sein, das sich zur Verwendung als ein Induktorkern eignet. Beispielsweise kann das magnetische Material 350 die Form eines magnetischen Kerns wie etwa eines hochstabilen Ferritkerns des Ausgangsinduktors 104, in 1, annehmen.
  • Unter Weitergehen zur Struktur 328 in 3H kann das Flussdiagramm 220 mit dem Anordnen des dritten strukturierten leitfähigen Trägers 360 über dem magnetischen Material 350 enden (Handlung 228). Wie in 3H gezeigt, kann der dritte strukturierte leitfähige Träger 360 ein vollstrukturierter leitfähiger Träger mit mehreren schrägen Fingern einschließlich der schrägen Finger 362, 364 und 366 sein.
  • Wie der erste strukturierte leitfähige Träger 330 und der zweite strukturierte leitfähige Träger 340 kann der dritte strukturierte leitfähige Träger 360 aus einem beliebigen leitfähigen Material mit einem geeignet niedrigen elektrischen Widerstand ausgebildet werden. Zu Beispielen für Materialien, aus denen der dritte strukturierte leitfähige Träger 360 ausgebildet werden kann, zählen Cu, Aluminium Al oder eine leitfähige Legierung. Bei einer Implementierung kann der dritte strukturierte leitfähige Träger 360 unter Verwendung eines Abschnitts eines Halbleiter-Package-Systemträgers implementiert werden. Mit anderen Worten können bei verschiedenen Implementierungen beliebige, alle oder eine beliebige Kombination aus erstem strukturierten leitfähigen Träger 330, zweitem strukturierten leitfähigen Träger 340 und drittem strukturierten leitfähigen Trägers 360 unter Verwendung jeweiliger Halbleiter-Package-Systemträger implementiert werden.
  • Unter Bezugnahme auf 3I zeigt 3I eine Querschnittsansicht der Struktur 328 gemäß der Perspektivlinien 3I-3I in 3H gemäß einer Implementierung. Wie in 3I gezeigt, enthält der dritte strukturierte leitfähige Träger 360 zusätzlich dazu, dass er mehrere schräge Finger wie etwa den schrägen Finger 362 besitzt, auch mehrere Schenkel wie etwa den Schenkel 372. Der Schenkel 372 kann ein Abschnitt des dritten strukturierten leitfähigen Trägers 360 sein, der im Wesentlichen senkrecht zum schrägen Finger 362 orientiert ist. Es wird angemerkt, dass der schräge Finger 362 in 3I nur teilweise gezeigt ist, weil der schräge Finger 362 nur teilweise aus der Perspektive entsprechend den Perspektivlinien 3I-3I in 3H sichtbar wäre.
  • Wie weiter in 3I gezeigt, grenzt der Schenkel 372 des dritten strukturierten leitfähigen Trägers 360 an den schrägen Finger 362 und ist gleichzeitig durch elektrisch leitfähiges Bondmaterial 354 an dem Finger 342 des zweiten strukturierten leitfähigen Trägers 340 befestigt. Somit sind gemäß der in 3I gezeigten Implementierung der Schenkel 372 und der schräge Finger 362 des dritten strukturierten leitfähigen Trägers 360 elektrisch an den zweiten strukturierten leitfähigen Träger 340 gekoppelt.
  • Infolgedessen, und wie unten ausführlicher beschrieben, sind der zweite strukturierte leitfähige Träger 340 und der dritte strukturierte leitfähige Träger 360 elektrisch gekoppelt, um Wicklungen für den vertikal integrierten Induktor 304 bereitzustellen. Der Induktor 304 entspricht im Allgemeinen dem Ausgangsinduktor 104, in 1, und kann beliebige der jenem entsprechenden Merkmal in der vorliegenden Anmeldung zugewiesenen Charakteristika teilen. Das heißt, bei einer Implementierung kann der Induktor 304 ein Ausgangsinduktor eines Leistungswandlers sein, wie etwa des Leistungswandlers 100, in 1.
  • Nunmehr unter Bezugnahme auf 3J, zeigt 3J eine Querschnittsansicht der Struktur 324 entlang der Perspektivlinien 3J-3J in 3H gemäß einer Implementierung. Wie in 3J gezeigt, liegt jeder des schrägen Fingers 364 und des schrägen Fingers 366 des dritten strukturierten leitfähigen Trägers 360 teilweise über dem Finger 344 des zweiten strukturierten leitfähigen Trägers 340. Wie der schräge Finger 362 ist jeder der schrägen Finger 364 und 366 des dritten strukturierten leitfähigen Trägers 360 mit zwei Schenkeln des dritten strukturierten leitfähigen Trägers 360 verbunden. Beispielsweise offenbart eine Bezugnahme auf 3H und 3J in Kombination, dass der schräge Finger 366 des dritten strukturierten leitfähigen Trägers 360 durch den Schenkel 376 des dritten strukturierten leitfähigen Trägers 360 und elektrisch leitfähiges Bondmaterial 354 elektrisch an den Finger 344 des zweiten strukturierten leitfähigen Trägers 340 gekoppelt ist. Der schräge Finger 366 ist weiterhin durch einen weiteren Schenkel 376 (in 3J nicht sichtbar) und elektrisch leitfähiges Bondmaterial 354 weiter elektrisch an den Finger 346 gekoppelt, der dem Finger 344 benachbart ist.
  • Analog offenbart eine Bezugnahme auf die 3H und 3J in Kombination, dass der schräge Finger 364 des dritten strukturierten leitfähigen Trägers 360 durch den Schenkel 374 des dritten strukturierten leitfähigen Trägers 360 und elektrisch leitfähiges Bondmaterial 354 elektrisch an den Finger 344 des zweiten strukturierten leitfähigen Trägers 340 gekoppelt ist. Der schräge Finger 364 ist weiterhin elektrisch an einen Finger des zweiten strukturierten leitfähigen Trägers 340 gekoppelt, der sich zwischen jedem der Finger 342 und 344 befindet und diesen benachbart ist, durch einen weiteren Schenkel 374 (in 3J nicht sichtbar) und elektrisch leitfähiges Bondmaterial 354. Die Schenkel 374 und 376 können Abschnitte des dritten strukturierten leitfähigen Trägers 360 sein, die im Wesentlichen senkrecht zu jeweiligen schrägen Fingern 364 und 366 und an diese angrenzend orientiert sind.
  • Somit ist gemäß der in 3H, 3I und 3J gezeigten Implementierung jeder schräge Finger des dritten leitfähigen Trägers 360 an benachbarte Finger des zweiten strukturierten leitfähigen Trägers 360 gekoppelt und bildet eine elektrisch leitfähige Brücke dazwischen. Infolgedessen sind die Finger des zweiten strukturierten leitfähigen Trägers 340 und die schrägen Finger des dritten strukturierten leitfähigen Trägers 360 elektrisch gekoppelt, um eine kontinuierliche Wicklung des Ausgangsinduktors 304 zu bilden, die das magnetische Material 350 von Finger 342 bis Finger 348 umgibt. Folglich sind der zweite strukturierte leitfähige Träger 340 und der dritte strukturierte leitfähige Träger 360 zwischen das Schaltknotensegment 314 des ersten strukturierten leitfähigen Trägers 330 und das Ausgangssegment 306 des ersten strukturierten leitfähigen Trägers 330 gekoppelt.
  • Weitergehend zu 4 zeigt 4 eine Querschnittsansicht des Halbleiter-Package 402 mit IC 410 und vertikal integriertem Induktor 404 gemäß einer Implementierung. Es wird angemerkt, dass das Halbleiter-Package 402 im Allgemeinen dem Halbleiter-Package 102 in 1 entspricht und sich beliebige der diesem entsprechenden Merkmal in der vorliegenden Anmeldung zugeschriebenen Charakteristika teilen kann. Es wird weiter angemerkt, dass die Merkmale, die durch das Halbleiter-Package 402 enthaltend gezeigt sind, im Allgemeinen der Struktur 328 in den 3H, 3I und 3J entsprechen, von einer Perspektive entsprechend den Perspektivlinien 3J-3J in 3 betrachtet.
  • Das Halbleiter-Package 402 enthält den durch Kontaktkörper 436a und 436b auf der Die-empfangenden Seite 434 des Schaltknotensegments 414 und Segments 432 des ersten strukturierten leitfähigen Trägers 430 Flip-Chip-montierten IC 410. Wie in 4 gezeigt, enthält das Halbleiter-Package 402 auch den zweiten strukturierten leitfähigen Träger 440 mit dem über dem IC 410 befindlichen Finger 444 und dem über dem zweiten strukturierten leitfähigen Träger 440 befindlichen magnetischen Material 450. Wie weiter in 4 gezeigt, enthält das Halbleiter-Package 402 den dritten strukturierten leitfähigen Träger 460 mit schrägen Fingern 464 und 466 und die Schenkel 474 und 476, die sich über dem magnetischen Material 450 befinden. In 4 sind auch elektrisch leitfähiges Bondmaterial 454 und kapselndes Kapselungsmittel 480 gezeigt.
  • Der IC 410, die Kontaktkörper 436a und 436b und der erste strukturierte leitfähige Träger 430 entsprechen jeweils allgemein dem IC 310, den Kontaktkörpern 336a und 336b und dem ersten strukturierten leitfähigen Träger 330 in den 3A–3J, und sie können sich beliebige der jenen entsprechenden Merkmalen oben zugewiesenen Charakteristika teilen. Zusätzlich zu der Entsprechung zu dem IC 310 entspricht der IC 410 im Allgemeinen auch dem IC 110 in 1 und kann sich beliebige der jenem entsprechenden Merkmal oben zugewiesene Charakteristika teilen. Das heißt, bei einer Implementierung kann der IC 410 ein Schaltstufen-IC zur Verwendung im Leistungswandler 100 sein.
  • Der zweite strukturierte leitfähige Träger 440, das magnetische Material 450, der dritte strukturierte leitfähige Träger 460 und das elektrisch leitfähige Bondmaterial 454 entsprechen jeweils im Allgemeinen dem zweiten strukturierten leitfähigen Träger 340, dem magnetischen Material 350, dem dritten strukturierten leitfähigen Träger 360 und dem elektrisch leitfähigen Bondmaterial 354 und sie können sich beliebige der jenen entsprechenden Merkmalen oben zugewiesenen Charakteristika teilen. Es wird angemerkt, dass das kapselnde Kapselungsmittel 480 eine beliebige geeignete dielektrische Formmasse oder Kapselungsmaterial sein kann, das typischerweise beim Halbleiterkapseln verwendet wird.
  • Wie oben unter Bezugnahme auf die 3H, 3I und 3J erörtert, sind die Finger des zweiten strukturierten leitfähigen Trägers 440 und die schrägen Finger des dritten strukturierten leitfähigen Trägers 460 elektrisch gekoppelt, um eine kontinuierliche Wicklung des Ausgangsinduktors 404 auszubilden, der das magnetische Material 450 von einem Finger des zweiten strukturierten leitfähigen Trägers 440 entsprechend dem Finger 342 in 3H zu einem Finger des zweiten strukturierten leitfähigen Trägers 440 entsprechend dem Finger 348 in 3H umgibt. Folglich sind der zweite strukturierte leitfähige Träger 440 und der dritte strukturierte leitfähige Träger 460 zwischen das Schaltknotensegment 414 des ersten strukturierten leitfähigen Trägers 430 und ein Ausgangssegment des ersten strukturierten leitfähigen Trägers 430 entsprechend dem Ausgangssegment 306 in 3H gekoppelt. Infolgedessen ist der Ausgangsinduktor 404 vertikal in das Halbleiter-Package 402 integriert, indem das magnetische Material 450 den magnetischen Kern des Ausgangsinduktors 404 bereitstellt, der von durch den zweiten strukturierten leitfähigen Träger 440 und den dritten strukturierten leitfähigen Träger 460 bereitgestellten Induktorwicklungen umgeben ist.
  • Weitergehend zu 5 zeigt 5 eine Querschnittsansicht des Halbleiter-Package 502 mit IC 510 und vertikal integriertem Induktor 504 gemäß einer anderen Implementierung. Es wird angemerkt, dass das Halbleiter-Package 502 im Allgemeinen dem Halbleiter-Package 102/402 in 1/4 entspricht und sich beliebige der diesem entsprechenden Merkmal in der vorliegenden Anmeldung zugeschriebenen Charakteristika teilen kann. Es wird weiter angemerkt, dass die Merkmale, die durch das Halbleiter-Package 502 enthaltend gezeigt sind, im Allgemeinen der Struktur 328 in den 3H, 3I und 3J entsprechen, von einer Perspektive entsprechend den Perspektivlinien 3J-3J in 3 betrachtet.
  • Das Halbleiter-Package 502 enthält den durch Kontaktkörper 536a und 536b auf der Die-empfangenden Seite 534 des Schaltknotensegments 514 und Segments 532 des ersten strukturierten leitfähigen Trägers 530 Flip-Chip-montierten IC 510. Wie in 5 gezeigt, enthält das Halbleiter-Package 502 auch den zweiten strukturierten leitfähigen Träger 540 mit dem über dem IC 510 befindlichen Finger 544 und dem über dem zweiten strukturierten leitfähigen Träger 540 befindlichen magnetischen Material 590. Wie weiter in 5 gezeigt, enthält das Halbleiter-Package 502 den dritten strukturierten leitfähigen Träger 560 mit schrägen Fingern 564 und 566 und die Schenkel 574 und 576, die sich über dem magnetischen Material 590 befinden. In 5 sind auch elektrisch leitfähiges Bondmaterial 554 und kapselndes Kapselungsmittel 580 gezeigt.
  • Der IC 510, die Kontaktkörper 536a und 536b und der erste strukturierte leitfähige Träger 530 entsprechen jeweils allgemein dem IC 310, den Kontaktkörpern 336a und 336b und dem ersten strukturierten leitfähigen Träger 330 in den 3A–3J, und sie können sich beliebige der jenen entsprechenden Merkmalen oben zugewiesenen Charakteristika teilen. Zusätzlich zu der Entsprechung zu dem IC 310 entspricht der IC 510 im Allgemeinen auch dem IC 110 in 1 und kann sich beliebige der jenem entsprechenden Merkmal oben zugewiesenen Charakteristika teilen. Das heißt, bei einer Implementierung kann der IC 510 ein Schaltstufen-IC zur Verwendung im Leistungswandler 100 sein.
  • Der zweite strukturierte leitfähige Träger 540, der dritte strukturierte leitfähige Träger 560 und das elektrisch leitfähige Bondmaterial 554 entsprechen jeweils im Allgemeinen dem zweiten strukturierten leitfähigen Träger 340, dem dritten strukturierten leitfähigen Träger 360 und dem elektrisch leitfähigen Bondmaterial 354 und sie können sich beliebige der jenen entsprechenden Merkmalen oben zugewiesenen Charakteristika teilen. Das kapselnde Kapselungsmittel 580 kann eine beliebige geeignete dielektrische Formmasse oder ein beliebiges geeignetes dielektrisches Kapselungsmaterial sein, das typischerweise beim Halbleiter-Kapseln verwendet wird.
  • Das Halbleiter-Package 502 unterscheidet sich von dem Halbleiter-Package 402 dadurch, dass gemäß der vorliegenden Implementierung das magnetische Material 590 des Ausgangsinduktors 504 durch kapselndes Kapselungsmittel 580 bereitgestellt wird, das eine mit magnetischen Partikeln 592 imprägnierte Formmasse sein kann, als Beispiel. Die magnetischen Partikel 592 können beispielsweise Ferritpartikel sein, die im kapselnden Kapselungsmittel 580 zwischen dem Finger 544 des zweiten strukturierten leitfähigen Trägers 540 und den schrägen Fingern 564 und 566 des dritten strukturierten leitfähigen Trägers 560 dispergiert sind, sowie zwischen allen anderen Fingern des zweiten strukturierten leitfähigen Trägers 540 und den schrägen Fingern des dritten strukturierten leitfähigen Trägers 560, wodurch Wicklungen des Ausgangsinduktors 504 bereitgestellt werden.
  • Wie oben unter Bezugnahme auf die 3H, 3I und 3J erörtert, sind die Finger des zweiten strukturierten leitfähigen Trägers 540 und die schrägen Finger des dritten strukturierten leitfähigen Trägers 560 elektrisch gekoppelt, um eine kontinuierliche Wicklung des Ausgangsinduktors 504 auszubilden, der das magnetische Material 590 von einem Finger des zweiten strukturierten leitfähigen Trägers 540 entsprechend dem Finger 342 in 3H zu einem Finger des zweiten strukturierten leitfähigen Trägers 540 entsprechend dem Finger 348 in 3H umgibt. Folglich sind der zweite strukturierte leitfähige Träger 540 und der dritte strukturierte leitfähige Träger 560 zwischen das Schaltknotensegment 514 des ersten strukturierten leitfähigen Trägers 530 und ein Ausgangssegment des ersten strukturierten leitfähigen Trägers 530 entsprechend dem Ausgangssegment 306 in 3H gekoppelt. Infolgedessen ist der Ausgangsinduktor 504 vertikal in das Halbleiter-Package 502 integriert, indem das magnetische Material 590 des Ausgangsinduktors 504 durch Induktorwicklungen umgeben, durch den zweiten strukturierten leitfähigen Träger 540 und den dritten strukturierten leitfähigen Träger 560 bereitgestellt wird.
  • Somit offenbart die vorliegende Anmeldung ein Halbleiter-Package mit einem Flip-Chip-montierten IC mit einem vertikal integrierten Induktor, der ein sehr kompaktes Design bereitstellt. Bei einer Implementierung, als Beispiel, kann das offenbarte Halbleiter-Package eine Kapselung für einen Leistungswandlerschaltstufen-IC bereitstellen, der zur Verwendung als Spannungsregler geeignet ist. Durch Koppeln von Fingern eines zweiten strukturierten leitfähigen Trägers, der sich über einem an einem ersten strukturierten leitfähigen Träger Flip-Chip-montierten IC befindet, an schräge Finger eines dritten strukturierten leitfähigen Trägers ermöglichen die hierin offenbarten Implementierungen die Verwendung des zweiten und dritten strukturierten leitfähigen Trägers, um Wicklungen eines Ausgangsinduktors bereitzustellen, dessen magnetischer Kern sich zwischen dem zweiten und dritten strukturierten leitfähigen Träger befindet. Folglich resultieren die hierin offenbarten Kapselungslösungen vorteilhafterweise in einer substantiellen Reduktion bei der Leiterplattenoberfläche, die zum Implementieren eines IC in Kombination mit einem Induktor erforderlich ist.
  • Aus der obigen Beschreibung ist es offensichtlich, dass verschiedene Techniken zum Implementieren der in der vorliegenden Anmeldung beschriebenen Konzepte verwendet werden können, ohne von dem Schutzbereich jener Konzepte abzuweichen. Zudem sind zwar die Konzepte unter spezifischer Bezugnahme auf bestimmte Implementierungen beschrieben worden, doch würde ein Durchschnittsfachmann erkennen, dass Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne von dem Schutzbereich jener Konzepte abzuweichen. Als solches sind die beschriebenen Implementierungen in jeglicher Hinsicht als veranschaulichend und nicht restriktiv anzusehen. Es versteht sich außerdem, dass die vorliegende Anmeldung nicht auf die hierin beschriebenen bestimmten Implementierungen beschränkt ist, dass aber viele Umordnungen, Modifikationen und Substitutionen möglich sind, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleiter-Package, umfassend: eine integrierte Schaltung (IC) auf einem ersten strukturierten leitfähigen Träger Flip-Chip-montiert; einen zweiten strukturierten leitfähigen Träger, der sich über dem IC befindet; ein magnetisches Material, das sich über dem zweiten strukturierten leitfähigen Träger befindet; einen dritten strukturierten leitfähigen Träger, der sich über dem magnetischen Material befindet; wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger elektrisch gekoppelt sind, um Wicklungen eines integrierten Induktors in dem Halbleiter-Package auszubilden.
  2. Halbleiter-Package nach Anspruch 1, wobei das magnetische Material einen magnetischen Kern umfasst.
  3. Halbleiter-Package nach Anspruch 1 oder 2, wobei das magnetische Material eine mit magnetischen Partikeln imprägnierte Formmasse umfasst.
  4. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei der IC eine Leistungswandlerschaltstufe umfasst, wobei der integrierte Induktor als ein Ausgangsinduktor der Leistungswandlerschaltstufe implementiert ist.
  5. Halbleiter-Package nach Anspruch 4, wobei ein Schaltknoten der Leistungswandlerschaltstufe an ein Schaltknotensegment des ersten strukturierten leitfähigen Trägers gekoppelt ist.
  6. Halbleiter-Package nach Anspruch 5, wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger zwischen das Schaltknotensegment und ein Leistungswandlerausgangssegment des ersten strukturierten leitfähigen Trägers gekoppelt sind.
  7. Halbleiter-Package nach Anspruch 5 oder 6, wobei die Leistungswandlerschaltstufe einen an einen Sync-Transistor an dem Schaltknoten gekoppelten Steuertransistor enthält und wobei der Steuer- und Sync-Transistor Siliziumtransistoren umfassen.
  8. Halbleiter-Package nach einem der Ansprüche 5 oder 6, wobei die Leistungswandlerschaltstufe einen an einen Sync-Transistor an dem Schaltknoten gekoppelten Steuertransistor enthält und wobei der Steuer- und Sync-Transistor Gruppe-III-V-Transistoren umfassen.
  9. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei der dritte strukturierte leitfähige Träger einen Abschnitt eines Systemträgers umfasst.
  10. Halbleiter-Package nach einem der vorhergehenden Ansprüche, wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger Abschnitte eines Systemträgers umfassen.
  11. Verfahren zum Herstellen eines Halbleiter-Package, wobei das Verfahren Folgendes umfasst: Flip-Chip-Montieren einer integrierten Schaltung (IC) auf einem ersten strukturierten leitfähigen Träger; Anordnen eines zweiten strukturierten leitfähigen Trägers über dem IC; Anordnen eines magnetischen Materials über dem zweiten strukturierten leitfähigen Träger; Anordnen eines dritten strukturierten leitfähigen Trägers über dem magnetischen Material; wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger elektrisch gekoppelt sind, um Wicklungen eines integrierten Induktors in dem Halbleiter-Package auszubilden.
  12. Verfahren nach Anspruch 11, wobei das magnetische Material einen magnetischen Kern umfasst.
  13. Verfahren nach Anspruch 11 oder 12, wobei das magnetische Material eine mit magnetischen Partikeln imprägnierte Formmasse umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der IC eine Leistungswandlerschaltstufe umfasst, wobei der integrierte Induktor als ein Ausgangsinduktor der Leistungswandlerschaltstufe implementiert ist.
  15. Verfahren nach Anspruch 14, wobei ein Schaltknoten der Leistungswandlerschaltstufe an ein Schaltknotensegment des ersten strukturierten leitfähigen Trägers gekoppelt ist.
  16. Verfahren nach Anspruch 15, wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger zwischen das Schaltknotensegment und ein Leistungswandlerausgangssegment des ersten strukturierten leitfähigen Trägers gekoppelt sind.
  17. Verfahren nach Anspruch 15 oder 16, wobei die Leistungswandlerschaltstufe einen an einen Sync-Transistor an dem Schaltknoten gekoppelten Steuertransistor enthält und wobei der Steuer- und Sync-Transistor Siliziumtransistoren umfassen.
  18. Verfahren nach einem der Ansprüche 15 oder 16, wobei die Leistungswandlerschaltstufe einen an einen Sync-Transistor an dem Schaltknoten gekoppelten Steuertransistor enthält und wobei der Steuer- und Sync-Transistor Gruppe-III-V-Transistoren umfassen.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei der dritte strukturierte leitfähige Träger einen Abschnitt eines Systemträgers umfasst.
  20. Verfahren nach einem der Ansprüche 11 bis 19, wobei der zweite strukturierte leitfähige Träger und der dritte strukturierte leitfähige Träger Abschnitte eines Systemträgers umfassen.
DE102017110962.5A 2016-05-20 2017-05-19 Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür Active DE102017110962B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/161,077 US10332825B2 (en) 2016-05-20 2016-05-20 Semiconductor package including flip chip mounted IC and vertically integrated inductor
US15/161,077 2016-05-20

Publications (2)

Publication Number Publication Date
DE102017110962A1 true DE102017110962A1 (de) 2017-11-23
DE102017110962B4 DE102017110962B4 (de) 2022-06-15

Family

ID=60255247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017110962.5A Active DE102017110962B4 (de) 2016-05-20 2017-05-19 Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür

Country Status (3)

Country Link
US (1) US10332825B2 (de)
CN (1) CN107403794B (de)
DE (1) DE102017110962B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) * 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11437303B2 (en) * 2019-02-12 2022-09-06 Texas Instruments Incorporated Floated singulation
CN116631989A (zh) * 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板
US11183934B2 (en) * 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908374B4 (de) 1999-02-26 2004-11-18 Magnequench Gmbh Teilchenverbundwerkstoff aus einer thermoplastischen Kunststoffmatrix mit eingelagertem weichmagnetischen Material, Verfahren zur Herstellung eines solchen Verbundkörpers, sowie dessen Verwendung
US20020097129A1 (en) * 2000-02-16 2002-07-25 Johnson F. Scott Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication
JP2004274004A (ja) 2003-01-16 2004-09-30 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
JP4243162B2 (ja) 2003-10-15 2009-03-25 本田技研工業株式会社 軽車両
JP4609152B2 (ja) * 2005-03-30 2011-01-12 富士電機システムズ株式会社 超小型電力変換装置
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US7884696B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
TWI523195B (zh) * 2011-01-28 2016-02-21 精材科技股份有限公司 電源模組及其封裝方法
US20120274366A1 (en) * 2011-04-28 2012-11-01 International Rectifier Corporation Integrated Power Stage
US20120299150A1 (en) * 2011-05-26 2012-11-29 Primarion, Inc. Power Semiconductor Module with Embedded Chip Package
US9524957B2 (en) 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
US8432017B2 (en) * 2011-09-28 2013-04-30 Chipbond Technology Corporation Method for fabricating a three-dimensional inductor carrier with metal core and structure thereof
US8760872B2 (en) 2011-09-28 2014-06-24 Texas Instruments Incorporated DC-DC converter vertically integrated with load inductor structured as heat sink
US20130307117A1 (en) * 2012-05-18 2013-11-21 Texas Instruments Incorporated Structure and Method for Inductors Integrated into Semiconductor Device Packages
US9111776B2 (en) 2012-10-18 2015-08-18 International Rectifier Corporation Power semiconductor package with non-contiguous, multi-section conductive carrier
US20150200156A1 (en) * 2014-01-13 2015-07-16 Altera Corporation Module having mirror-symmetric terminals and methods of forming the same
US9768099B1 (en) 2016-05-06 2017-09-19 Infineon Technologies Americas Corp. IC package with integrated inductor

Also Published As

Publication number Publication date
DE102017110962B4 (de) 2022-06-15
CN107403794B (zh) 2020-06-30
US10332825B2 (en) 2019-06-25
US20170338171A1 (en) 2017-11-23
CN107403794A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
DE102017110962B4 (de) Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102012213407A1 (de) Halbleiteranordnung
DE4040691A1 (de) Halbleitervorrichtungs- und halbbrueckenschaltungsbaustein
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102014109771A1 (de) Mehrchipvorrichtung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102016104813A1 (de) Halbleiterpackage mit integrierter Ausgangsinduktivität auf einer gedruckten Leiterplatte
EP1708346A2 (de) Aktive primärseitige Schaltungsanorndung für ein schaltnetzteil
DE102011082986A1 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015106151A1 (de) Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102016111871A1 (de) Stromverteilung in Gleichspannungswandlern
DE102017203030A1 (de) Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen
DE10103144A1 (de) Halbbrückenschaltung
DE19908458C2 (de) Kompakte Montagekonfiguration und Verfahren zur Verminderung der Leiterdrahtverbindungen und Lötverbindungen
DE102022128468A1 (de) Eingebettetes gehäuse mit elektrisch isolierender dielektrischer auskleidung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative