DE10103144A1 - Halbbrückenschaltung - Google Patents
HalbbrückenschaltungInfo
- Publication number
- DE10103144A1 DE10103144A1 DE10103144A DE10103144A DE10103144A1 DE 10103144 A1 DE10103144 A1 DE 10103144A1 DE 10103144 A DE10103144 A DE 10103144A DE 10103144 A DE10103144 A DE 10103144A DE 10103144 A1 DE10103144 A1 DE 10103144A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- bridge circuit
- connection
- semiconductor body
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
Die Erfindung betrifft eine Halbbrückenschaltung, die folgende Merkmale aufweist: DOLLAR A - einen n-leitenden ersten MOS-Transistor (N) in vertikaler Bauweise, der in einem ersten Halbleiterkörper mit einer Vorderseite und einer Rückseite (HL1) integriert ist, DOLLAR A - einen p-leitenden zweiten MOS-Transistor (P) in vertikaler Bauweise, der in einem zweiten Halbleiterkörper mit einer Vorderseite und einer Rückseite integriert ist und der in Reihe zu dem ersten Transistor (N) geschaltet ist, wobei die Reihenschaltung mit dem ersten und zweiten Transistor zwischen einer ersten und zweiten Anschlussklemme (K1, K2) verschaltet ist, DOLLAR A - eine Ansteuerschaltung (10) zur Ansteuerung des ersten und zweiten Transistors, DOLLAR A - der erste und zweite Transistor (P, N) sind auf eine gemeinsame Anschlussplatte (20) aufgebracht.
Description
Die vorliegende Erfindung betrifft eine Halbbrückenschaltung
mit einem ersten und zweiten Transistor, die in Reihe ge
schaltet sind, und mit einer Ansteuerschaltung zur Ansteue
rung der Transistoren. Die Erfindung betrifft insbesondere
eine Halbbrückenschaltung zur Verwendung in einem Schaltreg
ler.
In dem Handbuch "1999/2000 Industrial Power Seminar", Seiten
6-3 und 6-7, der Firma Intersil Corporation, Irvine, CA USA
92618 ist ein Schaltregler mit einer Halbbrücke gemäß der
Darstellung in Fig. 1 beschrieben. Die Halbbrückenschaltung
weist zwei n-Kanal-MOSFT M1, M2 auf, deren Drain-Source-
Strecken zu einer Reihenschaltung verschaltet sind, wobei
diese Reihenschaltung an eine Versorgungsspannung U1 ange
schlossen sind. Zur Ansteuerung der MOSFET M1, M2 ist eine
Ansteuerschaltung 100 vorgesehen, die an die Gate-Anschlüsse
der MOSFET M1, M2 und zur Spannungsversorgung an die Versor
gungsspannung angeschlossen ist. Um in der Ansteuerschaltung
100 das erforderliche Ansteuerpotential für den ersten MOSFET
M1, der als High-Side-Schalter funktioniert, zur Verfügung
stellen zu können, ist eine Bootstrap-Schaltung mit einem
Kondensator C2 und einer Diode vorgesehen, die ebenfalls an
die Ansteuerschaltung angeschlossen ist. Das für den ersten
MOSFET M1 erforderliche Ansteuerpotential ist höher als die
Versorgungsspannung U1.
Die bekannte Halbbrückenschaltung nach Fig. 1 ist Bestand
teil eines Schaltreglers, in dem dargestellten Beispiel eines
sogenannten Buck-Converters, der aus der Versorgungsspannung
U1 eine kleinere Ausgangsspannung U2 zur Verfügung stellt.
Parallel zu dem als Low-Side-Schalter funktionierenden zwei
ten MOSFET M2 ist dabei eine Reihenschaltung aus einer Spule
L1 und einer Kapazität C1 geschaltet, wobei die Ausgangsspan
nung U2 über der Kapazität C1 abgreifbar ist.
Derartige Schaltregler finden insbesondere in Computern zur
Spannungsversorgung der CPU Verwendung. Die Eingangsspannung
beträgt dabei üblicherweise 5 V, die Ausgangsspannung zwischen
1,3 V und 2 V. Eine übliche Taktfrequenz, mit der die beiden
MOSFET geschaltet werden beträgt etwa 200 kHz. Die Ansteuerung
der beiden MOSFET M1, M2 erfolgt dabei abhängig von der Aus
gangsspannung U2 derart, dass die Ausgangsspannung unabhängig
von der Last und von Schwankungen der Eingangsspannung we
nigstens annäherungsweise konstant ist.
Für zukünftige Anwendungen in Computern sollen die Schaltreg
ler in der Lage, einen Lastwechsel am Ausgang des Schaltreg
lers innerhalb einer Zeitdauer von weniger als 100 ns auszure
geln. Dazu sind Taktfrequenzen für die Schalter von 2 MHz, und
mehr, erforderlich.
Dabei sollten die Leitungsverbindungen zwischen den Komponen
ten und der Halbbrücke möglichst kurz sein. Des weiteren
sollten die beiden Transistoren möglichst in einem Gehäuse
untergebracht werden, um Platz zu sparen.
Das Unterbringen der beiden Transistoren und möglicherweise
auch der Ansteuerschaltung ist bei der bekannten Halbbrücken
schaltung nur mit einem vergleichsweise hohen Aufwand erfor
derlich. Als Leistungstransistoren in Schaltreglern werden
üblicherweise Transistoren in vertikaler Bauweise eingesetzt.
Solche Transistoren werden üblicherweise mit ihrer Rückseite,
die den Drain-Anschluss des Transistors bildet auf eine Lei
terplatte aufgebracht. Bei der bekannten Schaltungsanordnung
nach Fig. 1 sind unterschiedliche Potentiale an den Drain-
Anschlüssen der Transistoren erforderlich, so dass eine Lei
terplatte, auf der die beiden Transistoren gemeinsam aufge
bracht werden sollen wenigstens zwei Inseln mit unterschied
lichen Potentialen aufweisen muss. Soll zudem die Ansteuerschaltung
auf derselben Leiterplatte untergebracht werden,
müssen wenigstens drei solcher Potentialinseln vorgesehen
werden.
Ziel der vorliegenden Erfindung ist es, eine Halbbrücken
schaltung, insbesondere eine Halbbrückenschaltung für Schalt
regler zur Verfügung zu stellen, die platzsparend realisier
bar ist und die bei vergleichsweise hohen Schaltfrequenzen
einsetzbar ist.
Dieses Ziel wird durch eine Halbbrückenschaltung nach den
Merkmalen des Anspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Die erfindungsgemäße Halbbrückenschaltung weist einen n-
leitenden ersten Transistor in vertikaler Bauweise, der in
einem ersten Halbleiterkörper integriert ist, einen p-
leitenden zweiten Transistor in vertikaler Bauweise, der in
einem zweiten Halbleiterkörper integriert ist, und der in
Reihe zu dem ersten Transistor geschaltet ist, und eine An
steuerschaltung zur Ansteuerung des ersten und zweiten Tran
sistors auf. Die Reihenschaltung mit dem ersten und zweiten
Transistor ist dabei zwischen einer ersten und zweiten An
schlussklemme verschaltet und der erste und zweite Transistor
sind erfindungsgemäß auf eine gemeinsame Anschlussplatte auf
gebracht.
Die Erfindung macht sich zu Nutze, dass bei einer Halbbrü
ckenschaltung mit einem p-leitenden Transistor und einem n-
leitenden Transistor, von denen nur jeweils einer leitend an
gesteuert werden soll, die Drain-Anschlüsse der beiden Tran
sistoren miteinander verbunden sind und somit auf einem ge
meinsamen Potential liegen. Die beiden Halbleiterkörper, in
denen die beiden Transistoren integriert sind, können somit
an ihren Rückseiten, an denen der jeweilige Drainanschluss
zugänglich ist, auf eine gemeinsame, elektrisch leitende An
schlussplatte aufgebracht werden. Diese Anschlussplatte ist
insbesondere ein Leadframe eines Gehäuses für integrierte
Schaltungen. An den jeweiligen Vorderseiten der Halbleiter
körper stehen die Source-Anschlüsse und die Gate-Anschlüsse
der Transistoren zur weiteren Verschaltung zur Verfügung.
Bei der erfindungsgemäßen Halbbrückenschaltung sind der erste
p-leitende Transistor und der zweite n-leitende Transistor in
Reihe zwischen einer ersten Klemme für ein erstes Versor
gungspotential und einer zweiten Klemme für ein zweites Ver
sorgungspotential verschaltet. Die miteinander verbundenen
Drain-Anschlüsse der beiden Transistoren bilden dabei den
Ausgang der Halbbrückenschaltung. Bei einer üblichen Ver
schaltung der erfindungsgemäßen Halbbrückenschaltung liegt an
der ersten Anschlussklemme ein positives Versorgungspotential
und an der zweiten Anschlussklemme ein negatives Versorgungs
potential, bzw. Masse, an. Der p-Kanal-Transistor funktio
niert dann als High-Side-Schalter und der n-Kanal-Transistor
funktioniert als Low-Side-Schalter. Die Verwendung eines p-
Kanal-Transistors als High-Side-Schalter bei der erfindungs
gemäßen Schaltungsanordnung bietet den Vorteil, daß keine
Bootstrap-Schaltung zur Bereitstellung eines erhöhten Ansteu
erpotentials für den High-Side-Schalter erforderlich ist.
Der Einschaltwiderstand eines p-Kanal-Transistors ist größer
als der eines n-Kanal-Transistors gleichen Kanalquerschnitts.
Bei der vorliegenden Erfindung stellt die Verwendung eines p-
Kanal-Transistors im Hinblick auf zukünftig zu erwartende An
wendungen keinen Nachteil dar. Bei zukünftigen Schaltreglern
wird erwartet, daß sich das Verhältnis von Eingangsspannung
zu Ausgangsspannung noch erhöhen wird. Bei derzeitigen
Schaltreglern mit einer Eingangsspannung von 5 V und einer
Ausgangsspannung von etwa 1,2 V beträgt dieses Verhältnis etwa
4,17. Bei Schaltreglern für zukünftige Anwendungen, insbeson
dere bei Schaltreglern zur Spannungsversorgung einer CPU in
einem Computer ist ein Verhältnis von Eingangsspannung zu
Ausgangsspannung von 10 und mehr zu erwarten. Bei sogenannten
Buck-Convertern, die aus einer Eingangsspannung eine kleinere
Ausgangsspannung zur Verfügung stellen, verhält sich die
Zeitdauer, während der ein Strom über den High-Side-Schalter
fließt, zu der Dauer einer Taktperiode wie die Ausgangsspan
nung zu der Eingangsspannung. Bei einem Verhältnis von Ein
gangsspannung zu Ausgangsspannung von 10 ist der p-Kanal-
Transistor als High-Side-Schalter nur noch etwa 10% der Zeit
von Strom durchflossen, während über 90% der Zeit ein Strom
über den Low-Side-Schalter fließt. Um die auftretende Ver
lustwärme besser nach Außen abführen zu können, ist es dabei
erwünscht, daß sich die Verlustleistung gleichmäßig auf die
beiden Transistoren verteilt. Da der Low-Side-Schalter neun
mal so lange wie der High-Side-Schalter leitet, darf der Wi
derstand des Low-Side-Schalters nur 1/9 des Widerstandes des
High-Side-Schalters betragen, wenn an beiden Transistoren die
gleiche Verlustleistung anfällt. Mit anderen Worten: der Wi
derstand des High-Side-Schalters darf neunmal so groß wie der
Widerstand des Low-Side-Schalters sein. Die Kosten und der
Platzbedarf eines als High-Side-Schalter eingesetzten p-
Kanal-Transistors, dessen Einschaltwiderstand neunmal so groß
wie der Einschaltwiderstand des zugehörigen als Low-Side-
Schalter verwendeten n-Kanal-Transistors, sind eher geringer
als die des Low-Side-Schalters.
Durch den Verzicht auf die Bootstrap-Schaltung ist die erfin
dungsgemäße Halbbrückenschaltung zudem platzsparend und kos
tengünstig realisierbar. Dies gilt um so mehr, als der Kon
densator der Bootstrap-Schaltung üblicherweise als externes
Bauelement ausgeführt ist, was sich bei herkömmlichen Halb
brückenschaltungen besonders auf die Kosten niederschlägt.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, daß
ein Kondensator zwischen den Source-Anschluss des ersten
Transistors und den Source-Anschluss des zweiten Transistors,
also parallel zu den Versorgungsklemmen geschaltet ist. Die
ser Kondensator dient zur Überbrückung von Schaltspitzen, die
bei der getakteten Ansteuerung der beiden Transistoren auf
treten können. Bei hohen Schaltfrequenzen kann der Kapazi
tätswert dieses Kondensators vergleichsweise klein sein. Bei
einer Ausführungsform der Erfindung ist daher vorgesehen, daß
dieser Kondensator mit einem ersten Anschluss direkt auf den
Source-Anschluss an der Vorderseite des ersten Halbleiterkör
per des ersten Transistors und mit einem anderen Anschluss
direkt an den Source-Anschluss an der Vorderseite des Halb
leiterkörper des zweiten Transistors aufgebracht ist. Die
Verbindung zwischen dem Kondensator und den Source-
Anschlüssen erfolgt vorzugsweise durch Bonddrähte oder direk
tes Auflöten oder Aufkleben der Kondensatoranschlüsse auf die
Source-Anschlüsse. Der Kondensator ist insbesondere ein Kera
mikkondensator, der eine langgestreckte Form aufweist und an
dessen Enden jeweils ein Anschluss frei liegt und der im üb
rigen von einer isolierenden Keramikschicht bedeckt ist.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorge
sehen, daß die Ansteuerschaltung in einem dritten Halbleiter
körper integriert ist, der direkt auf den Source-Anschluss an
der Vorderseite des Halbleiterkörpers des n-leitenden zweiten
Transistors aufgebracht ist.
Die beiden Transistoren, die Ansteuerschaltung und gegebenen
falls der Kondensator der Halbbrückenschaltung können auf
diese Weise platzsparend in einem Gehäuse untergebracht wer
den.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei
spielen anhand von Figuren näher erläutert. In den Figuren
zeigt:
Fig. 2 ein elektrisches Ersatzschaltbild einer erfin
dungsgemäßen Halbbrückenschaltung;
Fig. 3 Draufsicht (Fig. 3a) und seitliche Schnittdar
stellung (Fig. 3b) einer erfindungsgemäßen
Halbbrückenschaltung mit einem ersten und einem
zweiten Transistor auf einer gemeinsamen An
schlussplatte;
Fig. 4 Draufsicht (Fig. 4a) und seitliche Schnittdar
stellung (Fig. 4b) einer erfindungsgemäßen
Halbbrückenschaltung mit einer auf den Halblei
terkörper des ersten Transistors aufgebrachten
Ansteuerschaltung;
Fig. 5 elektrisches Ersatzschaltbild einer erfindungs
gemäßen Halbbrückenschaltung gemäß einer weite
ren Ausführungsform der Erfindung;
Fig. 6 Draufsicht (Fig. 6a) und seitliche Schnittdar
stellung (Fig. 6b) der Halbbrückenschaltung
nach Fig. 5, die auf eine gemeinsame Anschluss
platte aufgebracht ist.
In den Figuren bezeichnen, sofern nicht anders angegeben,
gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Fig. 2 zeigt das elektrische Schaltbild einer erfindungsge
mäßen Halbbrückenschaltung. Die Schaltungsanordnung weist ei
nen p-Kanal-Transistor P und einen n-Kanal-Transistor N auf,
die jeweils als vertikale Leistungs-MOSFET ausgebildet sind.
Die Transistoren P, N sind in Reihe zwischen einer ersten
Klemme K1 und einer zweiten Klemme K2 verschaltet, zwischen
denen eine Eingangsspannung Uin anlegbar ist. Ein Source-
Anschluss SP des p-Kanal-Transistors P ist dabei an die erste
Klemme K1 und ein Source-Anschluss SN des n-Kanal-Transistors
ist N an die zweite Klemme K2 angeschlossen. Die miteinander
verbundenen Drain-Anschlüsse DP, DN der beiden Transistoren
P, N bilden einen Ausgang OUT der Halbbrückenschaltung.
Zur Ansteuerung der beiden Transistoren P, N ist eine Ansteu
erschaltung 10 vorgesehen, die Versorgungsanschlüsse 102, 103
aufweist, wobei der Versorgungsanschluss 102 an die erste
Klemme K1 und der Versorgungsanschluss 103 an die zweite
Klemme K2 angeschlossen ist. Ein Gate-Anschluß GP des p-
Kanal-Transistors P ist an einen ersten Ausgang 104 der An
steuerschaltung 10 angeschlossen, und ein Gate-Anschluß GN
des n-Kanal-Transistors N ist an einen zweiten Ausgang 105
der Ansteuerschaltung 10 angeschlossen. Die Ansteuerung der
beiden Transistoren P, N über die Ausgängen 104, 105 der An
steuerschaltung 10 erfolgt nach Maßgabe eines an einem Ein
gang 101 der Ansteuerschaltung 10 anliegenden Ansteuersignals
Sin. Die Ansteuerung der beiden Transistoren P, N erfolgt da
bei derart, daß nur jeweils einer der beiden Transistoren
leitet, so daß die beiden Anschlussklemmen K1, K2 nie kurzge
schlossen sind.
Zum besseren Verständnis der Funktionsweise und der Einsatz
möglichkeit einer solchen Halbbrückenschaltung ist in Fig. 2
mit strichpunktierten Linien eine mögliche Verschaltung der
Halbbrückenschaltung in einem Schaltregler eingezeichnet.
Während des Betriebs des Schaltreglers wird dabei eine Ein
gangsspannung Uin an die Anschlussklemmen K1, K2 angelegt,
die in eine an Ausgangsklemmen AK1, AK2 anliegende Ausgangs
spannung Uout umgesetzt wird. Dazu ist eine Reihenschaltung
einer Spule L und eines Kondensators Cout parallel zu der
Drain-Source-Strecke DN-SN des n-Kanal-Transistors N ge
schaltet, wobei die Ausgangsspannung Uout über dem Kondensa
tor Cout abgreifbar ist. Das Verhältnis von Eingangsspannung
Uin zu Ausgangsspannung Uout ist abhängig von den Zeitdauern,
während derer der p-Kanal-Transistor P und der n-Kanal-
Transistor N abwechselnd eingeschaltet sind. Leitet der p-
Kanal-Transistor P, so liegt die Reihenschaltung aus Spule L
und Kapazität Cout an der Eingangsspannung Uin an, sperrt der
p-Kanal-Transistor P und leitet der n-Kanal-Transistor N, so
schließt der n-Kanal-Transistor N den Stromkreis zwischen der
Induktivität L und der Kapazität Cout, wobei die Induktivität
L die zuvor gespeicherte Energie an die Kapazität Cout ab
gibt.
Um den n-Kanal-Transistor N leitend anzusteuern, ist an dem
Gate GN ein Potential erforderlich, welches größer ist als
das Potential an dem Source-Anschluss SN. Der Gate-Anschluß
GN wird dazu vorzugsweise an die erste Anschlussklemme K1 an
geschlossen. Um den n-Kanal-Transistor N zu sperren, wird der
Gate-Anschluß GN durch die Ansteuerschaltung 10 vorzugsweise
an die zweite Versorgungsklemme K2 angeschlossen. Um den p-
Kanal-Transistor P leitend anzusteuern, wird der Gate-
Anschluß GP vorzugsweise über den Ausgang 104 der Ansteuer
schaltung 10 an die zweite Versorgungsklemme K2 angeschlos
sen, und um den p-Kanal-Transistor P zu sperren, wird dessen
Gate-Anschluß GP vorzugsweise über den Ausgang 104 der An
steuerschaltung 10 an die erste Versorgungsklemme K1 ange
schlossen. Zur Ansteuerung des p-Kanal-Transistors P ist kei
ne Bootstrap-Schaltung erforderlich.
Die beiden Transistoren P, N sind als vertikale Leistungs-
MOSFETs ausgebildet, wobei jeder der beiden Transistoren in
einem Halbleiterkörper CH1, CH2 mit einer Vorderseite und ei
ner Rückseite integriert ist. Die Drain-Anschlüsse DP, DN der
beiden Transistoren P, N stehen an den Rückseiten der Halb
leiterkörper CH1, Ch2 zur Verfügung. Die Ansteuerschaltung 10
ist vorzugsweise in einem dritten Halbleiterkörper mit einer
Vorderseite und einer Rückseite integriert, wobei die Rück
seite dieses Halbleiterkörpers den Anschluss 103 der Ansteu
erschaltung bildet.
Fig. 3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen
Halbbrückenschaltung, bei welcher die beiden in jeweils einem
Halbleiterkörper CH1, CH2 integrierten Transistoren P, N auf
einer gemeinsamen Anschlussplatte 20 angeordnet sind. Fig.
3a zeigt die Anordnung in Draufsicht, Fig. 3b in seitlicher
Schnittdarstellung entlang der in Fig. 3a eingezeichneten
Schnittlinie A-A'.
Der n-Kanal-Transistor N und der p-Kanal-Transistor P sind
jeweils in einem Halbleiterkörper beziehungsweise einen Chip
CH1, CH2 integriert, die jeweils im wesentlichen quaderförmig
ausgebildet sind. Ein Rückseite CH1R des Halbleiterkörpers
CH1 des n-Kanal-Transistors N bildet dabei den Drain-
Anschluss DN dieses Transistors N und eine Rückseite CH2R des
Halbleiterkörpers CH2 des p-Kanal-Transistors P bildet dabei
den Drain-Anschluss DP dieses Transistors. Die beiden Tran
sistoren N, P, bzw. die Halbleiterkörper CH1, CH2 sind mit
tels ihrer Rückseiten CH1R, CH2R nebeneinander auf die An
schlussplatte 20 aufgebracht und elektrisch leitend mit die
ser verbunden. Verbindungsschichten 42, 44 zwischen den Halb
leiterkörpern CH1, CH2 und der Anschlussplatte 20 bestehen
beispielsweise aus einem elektrisch leitenden Lötmaterial o
der einem elektrisch leitenden Klebstoff. Die Drain-
Anschlüsse DN, DP sind auf diese Weise über die Verbindungs
schichten 42, 44 und über die Anschlussplatte 20 elektrisch
leitend miteinander verbunden.
An der Vorderseite CH1V des Halbleiterkörpers CH1 stehen der
Source-Anschluss SN und der Gate-Anschluß GN des n-Kanal-
Transistors N zur Verfügung. Entsprechend stehen an der Vor
derseite CH2V des Halbleiterkörpers CH2 der Source-Anschluss
SP und der Gate-Anschluss GP des p-Kanal-Transistors P zur
Verfügung. Die Source-Anschlüsse SN, SP nehmen dabei jeweils
einen Großteil der Flächen der Vorderseiten CH1V, CH2V ein.
Die Gate-Anschlüsse GN, GP befinden sich in dem dargestellten
Beispiel jeweils in einer Ecke der im wesentlichen quadrati
schen Vorderseiten CH1V, CH2V und sind mittels Isolations
schichten OX1, OX2 gegenüber den die Gate-Anschlüsse GN, GP
umgebenden Source-Anschlüsse SN, SP elektrisch isoliert. Die
Gate-Anschlüsse GN, GP können sich an nahezu beliebigen ande
ren Positionen an den Vorderseiten CH1V, CH2V der Halbleiter
körper CH1, CH2 befinden. So können die Gate-Anschlüsse GP,
GN insbesondere am Rand der jeweiligen Vorderseite CHV1, CHV2
in der Mitte zwischen zwei Ecken angeordnet sein, wie gestrichelt
für den Halbleiterkörper CH1 in Fig. 3a dargestellt
ist.
Die Anschlussplatte 20 mit den darauf angeordneten Transisto
ren N, P ist vorzugsweise von einer Kunststoffschicht 50 um
geben, um die Transistoren vor mechanischen Beeinflussungen
zu schützen. Diese Kunststoffschicht bildet ein Gehäuse 50,
welches in den Fig. 3a, 3b gestrichelt dargestellt ist.
Die Anschlussplatte 20 weist einen Anschlussstift 203 auf,
der aus diesem Gehäuse 50 herausragt, um die Anschlussplatte
20 und damit die Drain-Anschlüsse DN, DP der beiden Transis
toren P, N von außen kontaktieren zu können. An dem Gehäuse
sind weitere elektrisch leitende Anschlussstifte 201, 202,
204, 205 vorgesehen, die aus dem Gehäuse herausragen. Der An
schlussstift 201 dient zum Kontaktieren des Source-
Anschlusses SN des ersten Transistors N und ist daher mittels
eines Bonddrahtes B1 an den Source-Anschluss SN an der Vor
derseite CH1V des Chips CH1 angeschlossen. Der Anschlussstift
202 dient zum Kontaktieren des Gates GN des n-Kanal-
Transistors N. Das Gate GN an der Vorderseite CH1V des Chips
CH1 ist deshalb mittels eines Bonddrahtes B2 an den An
schlussstift 202 angeschlossen. In entsprechender Weise ist
das Gate GP an der Vorderseite CH2V des Chips CH2 mittels ei
nes Bonddrahtes B3 an den Anschlussstift 204 und der Source-
Anschluss SP mittels eines Bonddrahtes B4 an den Anschluss
stift 205 angeschlossen. Der Anschlussstift 201 der in Fig.
3a dargestellten Anordnung bildet die Anschlussklemme K2
Schaltung nach Fig. 2, der Anschlussstift 205 bildet die An
schlussklemme K1, der Anschlussstift 202 bildet die An
schlussklemme zum Anschließen des zweiten Ausgangs 105 der in
Fig. 3a nicht näher dargestellten Ansteuerschaltung 10, der
Anschlussstift 204 bildet die Anschlussklemme für den ersten
Ausgang 104 der Ansteuerschaltung und der Anschlussstift 203
der gemeinsamen Anschlussplatte 20 bildet den Ausgang OUT der
Halbbrückenschaltung.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel der erfin
dungsgemäßen Halbbrückenschaltung, bei welcher die Ansteuer
schaltung 10 in einem Halbleiterkörper CH3 bzw. einem Chip
CH3 integriert ist, der direkt auf die Vorderseite CH1V des
Halbleiterkörpers CH1 aufgebracht ist. An einer Vorderseite
CH3V der Ansteuerschaltung 10 liegen der Eingangsanschluss
101 zum Zuführen des Eingangssignals Sin, der Anschluss 102
zum Anschließen an die Klemme K1, der Anschluss 103 zum An
schließen an die Klemme 103 und die Ausgänge 104, 105 der An
steuerschaltung 10.
Die Anordnung gemäß Fig. 4 ist bei dem dargestellten Ausfüh
rungsbeispiel ebenfalls teilweise von einer Kunststoffschicht
umgeben, aus welcher fünf Anschlussbeine 201, 202, 203, 204,
205 herausragen, wobei eines der Anschlussbeine 203 Teil der
Anschlussplatte 20 ist und den Ausgang OUT der Halbbrücken
schaltung bildet.
Die Belegung der Anschlussbeine gemäß Fig. 4a unterscheidet
sich von der in Fig. 3a, weil die Ansteuerschaltung 10 in
dem Gehäuse 50 untergebracht ist und nicht über die An
schlussbeine an die Transistoren N, P angeschlossen werden
muss. So sind bei dem Ausführungsbeispiel gemäß Fig. 4a die
Anschlussbeine 201, 202 zum Anschließen an die zweite Klemme
vorgesehen bzw. bilden die zweite Versorgungsklemme K2. Der
Source-Anschluss SN1 des ersten Transistors N wird dazu mit
tels zweier Bonddrähte B1, B2 mit den Anschlussbeinen 201,
202 verbunden. Das Anschließen mittels zweier Bonddrähte B1,
B2 bietet den Vorteil, daß das Source SN des Transistors N
niederohmig an die Klemme K2, bzw. das dort zur Verfügung
stehende Versorgungspotential, üblicherweise Masse ange
schlossen ist. Das Source SP an der Vorderseite CH2V des
Halbleiterkörpers CH2 ist mittels eines Bonddrahtes B3 an das
Anschlussbein 205 angeschlossen, das die erste Klemme K1 bil
det. Des weiteren ist der Eingangsanschluss 101 der Ansteuer
schaltung 10 mittels eines Bonddrahtes B5 an das Anschluss
bein 204 angeschlossen, welches den Eingangsanschluss 101 der
Ansteuerschaltung zur Zuführung des Eingangssignals Sin bil
det.
Innerhalb des Gehäuses sind der Anschluss 102 der Ansteuer
schaltung 10 mittels eines Bonddrahtes B6 an das Source SP
des p-Kanal-Transistors P und über das Source SP und über den
Bonddraht B3 an die Klemme K1 angeschlossen. Der erste Aus
gang 104 der Ansteuerschaltung 10 ist mittels eines Bonddrah
tes B7 an das Gate GP an dem Chip CH2, und der Ausgang 105
ist mittels eines Bonddrahtes B8 mit dem Gate GN an dem Chip
CH1 des n-Kanal-Transistors N angeschlossen. Der Anschluss
103 ist mittels eines Bonddrahtes B9 an das Source SN und so
mit über die Bonddrähte B1, B2 an die Anschlussbeine 201, 202
angeschlossen, die die zweite Klemme K2 bilden.
Der Halbleiterkörper 103 ist, wie insbesondere der Fig. 4b
zu entnehmen ist, mit seiner Rückseite CH3R auf die Vorder
seite CH1V des ersten Halbleiterkörpers CH1 aufgebracht.
Auf die Vorderseiten der CHV1, CHV2 der Halbleiterkörper CH1,
CH2 sind üblicherweise Schutzschichten aus einem Imid aufge
bracht, die von den Bonddrähten B1, B2, B3, B9 zur Herstel
lung elektrischer Kontakte durchdrungen sind. Die auf die
Vorderseite CHV1 aufgebrachte Schutzschicht verhindert, dass
ein elektrischer Kontakt zwischen dem Source SN an der Vor
derseite CHV1 des ersten Halbleiterkörpers CH1 und der Rück
seite CH3R des Halbleiterkörpers CH3 besteht. Aufgabe der
Schutzschicht ist es, die Halbleiterkörper CH1, CH2 vor einer
Beschädigung, insbesondere beim Aufsetzen des Halbleiterkör
pers CH3 auf den Halbleiterkörper CH1 zu schützen.
Bei einer in Fig. 4c dargestellten Ausführungsform ist auf
eine solche Schutzschicht an der Vorderseite CH1V des Halb
leiterkörpers CH1 verzichtet und die Rückseite CH3R des Halb
leiterkörpers CH3 bildet den Anschluss 103 der Ansteuerschal
tung 10 zum Anschließen an die Klemme K2. Der Halbleiterkör
per CH3 ist an seiner Rückseite CH3R mittels einer elektrisch
leitenden Schicht 46, beispielsweise einer Lötschicht oder
eines elektrisch leitenden Klebers, auf den Source-Anschluss
SN1 an der Vorderseite CH1V des Halbleiterkörpers CH1 des n-
Kanal-Transistors N aufgebracht. Der Anschluss 103 der An
steuerschaltung 10 und der Source-Anschluss SN1 sind mittels
der elektrisch leitenden Schicht 46 elektrisch miteinander
verbunden. Dadurch kann auf eine Kontaktfläche für den An
schluss 103 an der Vorderseite CH3V des Halbleiterkörpers CH3
und den Bonddraht B9 verzichtet werden.
Die Schaltungsanordnung gemäß Fig. 4 stellt eine platzspa
rende Realisierung der in Fig. 2 im Schaltbild dargestellten
Halbbrückenschaltung mit der Ansteuerschaltung 10 und den
Transistoren P, N dar.
Fig. 5 zeigt das Schaltbild eines weiteren Ausführungsbei
spiels einer erfindungsgemäßen Halbbrückenschaltung, welche
sich von der in Fig. 2 dargestellten durch einen Kondensator
Cb unterscheidet, der an die Anschlussklemmen K1, K2 ange
schlossen ist.
Fig. 6 zeigt eine platzsparende Realisierung der Schaltungs
anordnung gemäß Fig. 5, wobei der Kondensator Cb, vorzugs
weise als keramischer Vielschichtkondensator ausgebildet ist,
der eine quaderförmige Form aufweist. An Enden des quaderför
migen Kondensators Cb sind dessen Anschlüsse angeordnet.
Bei einer nicht näher dargestellten Ausführungsform ist einer
der Anschlüsse mittels eines Bonddrahtes an den Source-
Bereich SN an der Vorderseite CHV1 des Chips CH1 des n-
Kanaltransistors N angeschlossen und der andere Anschluss ist
mittels eines Bonddrahtes elektrisch leitenden mit dem Sour
ce-Bereich SP an der Vorderseite CH2V des Chips CH2 verbun
den. Das Anschließen des Kondensators Cb an die Source-
Anschlüsse SN, SP mittels Bonddrähten ist insbesondere dann
erforderlich, wenn auf die Vorderseiten CH1V, CH2V der Halbleiterkörper
elektrisch isolierende Schutzschichten aufge
bracht sind, die von den Bonddrähten zur Herstellung eines
elektrischen Kontaktes durchdrungen werden.
Bei dem in Fig. 6b dargestellten Ausführungsbeispiel ist
keine derartige Schutzschicht auf die Vorderseiten CH1V, CH2V
der Halbleiterkörper CH1, CH2 aufgebracht. Einer der An
schlüsse des Kondensators Cb ist bei dieser Ausführungsform
mittels einer elektrisch leitenden Schicht 47 auf den Source-
Bereich SN an der Vorderseite CH1V des Chips CH1 des n-Kanal-
Transistors N aufgebracht. Der andere Anschluss ist mittels
einer elektrisch leitenden Schicht 49 mit dem Source-Bereich
SP an der Vorderseite CH2 V des Chips CH2 des p-Kanal-
Transistors P verbunden. Die elektrisch leitenden Schichten
47, 49 sind vorzugsweise Schichten aus Lötmaterial oder
Schichten aus elektrisch leitendem Klebstoff.
Auch die Anordnung gemäß Fig. 6 ist vorzugsweise von einer
ein Gehäuse für die Anordnung bildenden Kunststoffschicht 50
umschlossen.
10
Ansteuerschaltung
101
Eingang der Ansteuerschaltung
102
,
103
Versorgungsanschlüsse der Ansteuerschaltung
104
,
105
Ausgänge der Ansteuerschaltung
20
gemeinsame Anschlussplatte
201-205
Anschlussbeine
50
Gehäuse
B1-B8 Bonddrähte
Cb Kapazität
CH1
B1-B8 Bonddrähte
Cb Kapazität
CH1
, CH2
Halbleiterkörper
CH1R, CH2R Rückseite
CH1V, CH2V Vorderseite
Cin Eingangskapazität
Cout Ausgangskapazität
DP, DN Drain-Anschluss
GP, GN Gate-Anschluß
K1, K2 Versorgungspotentialklemmen
L Induktivität
N n-Kanal-Transistor
OUT Ausgang der Halbbrückenschaltung
OX1, OX2 Isolationsschichten
P p-Kanal-Transistor
Sin Eingangssignal
SP, SN Source-Anschluss
Uin Eingangsspannung
Uout Ausgangsspannung
CH1R, CH2R Rückseite
CH1V, CH2V Vorderseite
Cin Eingangskapazität
Cout Ausgangskapazität
DP, DN Drain-Anschluss
GP, GN Gate-Anschluß
K1, K2 Versorgungspotentialklemmen
L Induktivität
N n-Kanal-Transistor
OUT Ausgang der Halbbrückenschaltung
OX1, OX2 Isolationsschichten
P p-Kanal-Transistor
Sin Eingangssignal
SP, SN Source-Anschluss
Uin Eingangsspannung
Uout Ausgangsspannung
Claims (10)
1. Halbbrückenschaltung, die folgende Merkmale aufweist:
- - einen n-leitenden ersten MOS-Transistor (N) in vertikaler Bauweise, der in einem ersten Halbleiterkörper (CH1) integ riert ist,
- - einen p-leitenden zweiten MOS-Transistor (P) in vertikaler Bauweise, der in einem zweiten Halbleiterkörper (CH2) integ riert ist, und der in Reihe zu dem ersten Transistor (N) ge schaltet ist, wobei die Reihenschaltung mit dem ersten und zweiten Transistor (N, P) zwischen einer ersten und zweiten Anschlussklemme (K1, K2) verschaltet ist,
- - eine Ansteuerschaltung (10) zur Ansteuerung des ersten und zweiten Transistors (N, P),
- - der erste und zweite Transistor (P, N) sind auf eine ge meinsame Anschlussplatte (20) aufgebracht.
2. Halbbrückenschaltung nach Anspruch 1, bei der der erste
und zweite Halbleiterkörper (CH1, CH2) des ersten und zweiten
Transistors (N, P) jeweils eine Vorderseite (CH1V, CH2V), an
der ein Ansteueranschluss (GN, GP) und ein erster Laststre
ckenanschluss (SN, SP) des jeweiligen Transistors (N, P) zu
gänglich sind, und eine Rückseite (CH1R, CH2R), an der ein
zweiter Laststreckenanschluss (DN, DP) zugänglich ist, auf
weisen, wobei die Halbleiterkörper (CH1, CH2) an ihrer Rück
seite (CH1R, CH2R) auf die gemeinsame Anschlussplatte (20)
aufgebracht sind.
3. Halbbrückenschaltung nach einem der vorangehenden Ansprü
che, die einen Kondensator (Cb) aufweist, der zwischen den
ersten Laststreckenanschluss (SN) des ersten Transistors (N)
und dem ersten Laststreckenanschluss (SP) des zweiten Tran
sistors (P) verschaltet ist.
4. Halbbrückenschaltung nach Anspruch 3, bei der der Konden
sator (Cb) auf den ersten und zweiten Halbleiterkörper (CH1,
CH2) aufgebracht ist und einen ersten und zweiten Anschluss
aufweist, wobei der erste Anschluss mit dem ersten Halblei
terkörper (CH1) und der zweite Anschluss mit dem zweiten
Halbleiterkörper (CH2) verbunden ist.
5. Halbbrückenschaltung nach Anspruch 4, bei der Anschlüsse
des Kondensators (Cb) mittels Bonddrähten elektrisch leitend
mit dem ersten bzw. zweiten Halbleiterkörper (CH1, CH2) ver
bunden sind.
6. Halbbrückenschaltung nach Anspruch 4, bei der Anschlüsse
des Kondensators (Cb) mittels Schichten (47, 49) aus Lötmate
rial oder einem elektrisch leitfähigen Kleber elektrisch mit
dem ersten bzw. zweiten Halbleiterkörper (CH1, CH2) verbunden
sind.
7. Halbbrückenschaltung nach einem der vorangehenden Ansprü
che, bei der der erste und zweite Halbleiterkörper (CH1, CH2)
auf die gemeinsame Anschlussplatte (20) aufgelötet oder mit
tels eines elektrisch leitfähigen Klebers aufgeklebt sind.
8. Halbbrückenschaltung nach einem der vorangehenden Ansprü
che, bei der die Ansteuerschaltung (10) in einem Halbleiter
körper integriert ist, die auf die Vorderseite (CH1V) des
Halbleiterkörpers (CH1) des Transistors (N) aufgebracht ist.
9. Halbbrückenschaltung nach einem der vorangehenden Ansprü
che, die von einem gemeinsamen Gehäuse (50) umgeben ist.
10. Verwendung einer Halbbrückenschaltung nach einem der vo
rangehenden Ansprüche in einem Schaltregler.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103144A DE10103144A1 (de) | 2001-01-24 | 2001-01-24 | Halbbrückenschaltung |
US10/056,767 US6822399B2 (en) | 2001-01-24 | 2002-01-24 | Half-bridge circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103144A DE10103144A1 (de) | 2001-01-24 | 2001-01-24 | Halbbrückenschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10103144A1 true DE10103144A1 (de) | 2002-08-01 |
Family
ID=7671604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10103144A Ceased DE10103144A1 (de) | 2001-01-24 | 2001-01-24 | Halbbrückenschaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6822399B2 (de) |
DE (1) | DE10103144A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7955901B2 (en) | 2007-10-04 | 2011-06-07 | Infineon Technologies Ag | Method for producing a power semiconductor module comprising surface-mountable flat external contacts |
DE102006012007B4 (de) * | 2005-03-16 | 2013-05-16 | Infineon Technologies Ag | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung |
DE102019126623B4 (de) | 2019-10-02 | 2024-03-14 | Semikron Elektronik Gmbh & Co. Kg Patentabteilung | Leistungselektronische Schalteinrichtung mit einer Vergussmasse |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10255629A1 (de) * | 2002-11-28 | 2004-06-24 | Siemens Ag | Schaltungsanordnung und Spannungswandler |
EP1876693B1 (de) * | 2006-07-04 | 2013-08-28 | Infineon Technologies AG | Verfahren zur Ansteuerung einer Transistor- Halbbrücke |
DE102006034679A1 (de) | 2006-07-24 | 2008-01-31 | Infineon Technologies Ag | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben |
DE602006010884D1 (de) * | 2006-10-30 | 2010-01-14 | Infineon Technologies Austria | Schaltungsanordnung und Verfahren zum Treiben einer spannungsseitigen Halbleiterschaltung |
DE102007013186B4 (de) * | 2007-03-15 | 2020-07-02 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
US7956550B2 (en) * | 2008-03-07 | 2011-06-07 | General Electric Company | Complementary application specific integrated circuit for compact fluorescent lamps |
JP4924685B2 (ja) * | 2009-09-23 | 2012-04-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
EP3975225A1 (de) * | 2020-09-24 | 2022-03-30 | Infineon Technologies Austria AG | Halbleitermodul |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4005333A1 (de) | 1990-02-20 | 1991-08-22 | Rehm Schweisstechnik Gmbh | Elektronischer leistungs-schalter |
JP2741697B2 (ja) | 1990-07-17 | 1998-04-22 | 本田技研工業株式会社 | 半導体装置 |
EP0544047B1 (de) | 1991-11-25 | 1998-02-18 | STMicroelectronics S.r.l. | Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten |
DE69126618T2 (de) | 1991-11-25 | 1998-01-08 | Cons Ric Microelettronica | Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten |
US5481178A (en) * | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
DE19935100B4 (de) * | 1999-07-27 | 2004-10-28 | Infineon Technologies Ag | Halbbrückenkonfiguration |
US6160722A (en) * | 1999-08-13 | 2000-12-12 | Powerware Corporation | Uninterruptible power supplies with dual-sourcing capability and methods of operation thereof |
-
2001
- 2001-01-24 DE DE10103144A patent/DE10103144A1/de not_active Ceased
-
2002
- 2002-01-24 US US10/056,767 patent/US6822399B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006012007B4 (de) * | 2005-03-16 | 2013-05-16 | Infineon Technologies Ag | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung |
US7955901B2 (en) | 2007-10-04 | 2011-06-07 | Infineon Technologies Ag | Method for producing a power semiconductor module comprising surface-mountable flat external contacts |
DE102019126623B4 (de) | 2019-10-02 | 2024-03-14 | Semikron Elektronik Gmbh & Co. Kg Patentabteilung | Leistungselektronische Schalteinrichtung mit einer Vergussmasse |
Also Published As
Publication number | Publication date |
---|---|
US6822399B2 (en) | 2004-11-23 |
US20020096779A1 (en) | 2002-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007013186B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102010000208B4 (de) | Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung | |
DE102007012154B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102006005420B4 (de) | Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben | |
DE102005055761B4 (de) | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben | |
DE69935182T2 (de) | Halbleiteranordnung | |
DE60214894T2 (de) | Mehrchipmodulhalbleiterbauelemente | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
DE102012213407A1 (de) | Halbleiteranordnung | |
DE102006034679A1 (de) | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben | |
DE10004196A1 (de) | Elektronische Halbbrücken-Moduleinheit | |
DE102017110962A1 (de) | Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor | |
DE102012217624A1 (de) | Niederinduktives Halbleitermodul | |
EP3361836A1 (de) | Niederinduktive halbbrückenanordnung | |
DE102013210146A1 (de) | Leistungshalbleitermodulanordnung | |
DE102005014746A1 (de) | Aktive primärseitige Schaltungsanordnung für ein Schaltnetzteil | |
EP1083599A2 (de) | Leistungshalbleitermodul | |
DE10103144A1 (de) | Halbbrückenschaltung | |
DE10142119A1 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE102015104996A1 (de) | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung | |
DE112020003012T5 (de) | Halbleiterbauteil | |
DE102015104995B4 (de) | Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger | |
DE102005049978A1 (de) | Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements | |
DE102006002381B3 (de) | Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung | |
DE19960013A1 (de) | Gehäuse für Hochstrom-Bauleiterteile |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |