JP2741697B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2741697B2 JP2741697B2 JP18998490A JP18998490A JP2741697B2 JP 2741697 B2 JP2741697 B2 JP 2741697B2 JP 18998490 A JP18998490 A JP 18998490A JP 18998490 A JP18998490 A JP 18998490A JP 2741697 B2 JP2741697 B2 JP 2741697B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- pair
- semiconductor device
- metal bases
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は発熱量の多いパワー半導体素子を装填した半
導体装置に関する。
導体装置に関する。
（従来の技術） 従来、パワー半導体素子をフェースダウンボンディン
グにより装填する半導体装置において放熱効果を高める
ように改良した半導体装置が例えば特開昭48−101085号
公報にて公知である。
グにより装填する半導体装置において放熱効果を高める
ように改良した半導体装置が例えば特開昭48−101085号
公報にて公知である。
当該公報に示された装置によれば、第７図に示すよう
に、絶縁基板20上に電極配線20aが形成され、この配線2
0aの所定位置に半導体素子21の電極21aがフェースダウ
ンボンディングにより装填され、また、放熱性を向上さ
せるために、半導体素子21の背面には半田メッキから成
る接着層22を介して放熱板23が固着されている。
に、絶縁基板20上に電極配線20aが形成され、この配線2
0aの所定位置に半導体素子21の電極21aがフェースダウ
ンボンディングにより装填され、また、放熱性を向上さ
せるために、半導体素子21の背面には半田メッキから成
る接着層22を介して放熱板23が固着されている。
（発明が解決しようとする課題） しかしながら、上記従来装置では、半導体素子21の背
面が放熱板23に連接しているため半導体素子21からの放
熱がある程度は行なわれるが、半導体素子21の電極21a
が配された面は放熱性が悪い絶縁基板20に連接している
ため半導体素子１からの放熱効果が十分であるとは言え
ない。
面が放熱板23に連接しているため半導体素子21からの放
熱がある程度は行なわれるが、半導体素子21の電極21a
が配された面は放熱性が悪い絶縁基板20に連接している
ため半導体素子１からの放熱効果が十分であるとは言え
ない。
また、上記従来装置では、放熱板23を金属の接着層22
を介して半導体素子１の背面に接合する構造であるた
め、背面からも電極を取り出す構造の半導体素子に対し
ては、前記放熱板23を設けることができず、従ってこう
した半導体素子では放熱を適切に行なうことはできな
い。
を介して半導体素子１の背面に接合する構造であるた
め、背面からも電極を取り出す構造の半導体素子に対し
ては、前記放熱板23を設けることができず、従ってこう
した半導体素子では放熱を適切に行なうことはできな
い。
また、上記従来装置では半導体素子21が外気に対して
露出しているため、有害な化学物質を含んだ外気による
半導体素子の汚染や、水分の侵入による配線のエレクト
ロマイグレーション（electro−migration）等に対し、
従来装置は無防備である。
露出しているため、有害な化学物質を含んだ外気による
半導体素子の汚染や、水分の侵入による配線のエレクト
ロマイグレーション（electro−migration）等に対し、
従来装置は無防備である。
更に、上記従来装置では半導体素子が１つしか載置で
きないため、例えば、モータのドライブ回路を半導体素
子を複数用いて構成しようとした場合、このような半導
体装置が複数必要となるため、当該ドライブ回路が大型
化してしまうという問題があった。
きないため、例えば、モータのドライブ回路を半導体素
子を複数用いて構成しようとした場合、このような半導
体装置が複数必要となるため、当該ドライブ回路が大型
化してしまうという問題があった。
本発明は、上記事情に鑑みてなされたもので、放熱性
の向上を図るとともに小型に構成でき、更には環境から
の保護を図った半導体装置を提供することを目的とす
る。
の向上を図るとともに小型に構成でき、更には環境から
の保護を図った半導体装置を提供することを目的とす
る。
（課題を解決するための手段） 上記目的を達成するために本発明によれば、１対の金
属ベースと、この１対の金属ベースの互に対向する各面
に夫々形成された絶縁層と、これらの絶縁層に夫々形成
された電極配線と、腹面及び背面に電極を有し、これら
の電極が前記電極配線の各々に対向するように配置され
た半導体素子とを有することを特徴とする半導体装置が
提供される。
属ベースと、この１対の金属ベースの互に対向する各面
に夫々形成された絶縁層と、これらの絶縁層に夫々形成
された電極配線と、腹面及び背面に電極を有し、これら
の電極が前記電極配線の各々に対向するように配置され
た半導体素子とを有することを特徴とする半導体装置が
提供される。
（作用） 本発明によると、半導体素子は各電極を経て対向する
各電極配線に接続されて電気的に作動されると共に、該
作動により半導体素子で発生した熱は各電極、電極配
線、絶縁層を経て１対の金属ベースに伝導され、放熱性
の良い該金属ベースから空気中へ放散される。
各電極配線に接続されて電気的に作動されると共に、該
作動により半導体素子で発生した熱は各電極、電極配
線、絶縁層を経て１対の金属ベースに伝導され、放熱性
の良い該金属ベースから空気中へ放散される。
（実施例） 以下、本発明の実施例を添付図面を参照して説明す
る。
る。
第１図は本発明に係る半導体装置の全体構成を示す縦
断面図であり、図中１は例えばアルミニウム、鉄等から
成る第１の金属ベースであり、該第１の金属ベース１は
底面に放熱フィン1aを有し、かつ側面（４辺中３辺の
み）に上方へ突出した側壁部1bを有する。第１の金属ベ
ース１の上面には例えばアルミナから成る薄い絶縁層２
が一面に形成され、この絶縁層２の上にはドレイン電極
配線３が形成される。該ドレイン電極配線３は第２図
（ａ）の平面図に示すような形状の導電材から成り、後
述の４つのCMOS半導体素子４の腹面に設けられたドレイ
ン電極4aは、このドレイン電極配線３の４つのパット部
3aに夫々電気的に接続されるとともに、熱伝導も十分可
能な接触面積をもって接続される。
断面図であり、図中１は例えばアルミニウム、鉄等から
成る第１の金属ベースであり、該第１の金属ベース１は
底面に放熱フィン1aを有し、かつ側面（４辺中３辺の
み）に上方へ突出した側壁部1bを有する。第１の金属ベ
ース１の上面には例えばアルミナから成る薄い絶縁層２
が一面に形成され、この絶縁層２の上にはドレイン電極
配線３が形成される。該ドレイン電極配線３は第２図
（ａ）の平面図に示すような形状の導電材から成り、後
述の４つのCMOS半導体素子４の腹面に設けられたドレイ
ン電極4aは、このドレイン電極配線３の４つのパット部
3aに夫々電気的に接続されるとともに、熱伝導も十分可
能な接触面積をもって接続される。
半導体素子４の上方には、側壁部1bと係合する第２の
金属ベース５が設けられ、該第２の金属ベース５の下面
には例えばアルミナから成る薄い絶縁層６が一面に形成
され、該絶縁層６の下面にはソース電極配線７及びゲー
ト電極配線８が形成される。該ソース電極配線７及びゲ
ート電極配線８は第２図（ｂ）の平面図に示すような形
状の導電材から成り、４つの半導体素子４の背面に設け
られたソース電極4b及びゲート電極4cは夫々、ソース電
極配線７及びゲート電極配線８の各パット部7a,8aに電
気的に接続されるとともに熱伝導も十分可能な接触面積
をもって接続される。
金属ベース５が設けられ、該第２の金属ベース５の下面
には例えばアルミナから成る薄い絶縁層６が一面に形成
され、該絶縁層６の下面にはソース電極配線７及びゲー
ト電極配線８が形成される。該ソース電極配線７及びゲ
ート電極配線８は第２図（ｂ）の平面図に示すような形
状の導電材から成り、４つの半導体素子４の背面に設け
られたソース電極4b及びゲート電極4cは夫々、ソース電
極配線７及びゲート電極配線８の各パット部7a,8aに電
気的に接続されるとともに熱伝導も十分可能な接触面積
をもって接続される。
前記４つの半導体素子４によって構成される回路を第
４図に示す。当該回路は、モータ制御用のCMOSブリッヂ
回路であり、ＰチャネルバーティカルMOSトランジスタQ
1のドレインとＮチャネルバーティカルMOSトランジスタ
Q2のドレインとを接続したCMOSインバータ回路を、同様
にQ3,Q4によって構成されるインバータ回路と並列に接
続し、夫々のドレイン接続点である出力端子をDCモータ
Ｍに接続したものである。
４図に示す。当該回路は、モータ制御用のCMOSブリッヂ
回路であり、ＰチャネルバーティカルMOSトランジスタQ
1のドレインとＮチャネルバーティカルMOSトランジスタ
Q2のドレインとを接続したCMOSインバータ回路を、同様
にQ3,Q4によって構成されるインバータ回路と並列に接
続し、夫々のドレイン接続点である出力端子をDCモータ
Ｍに接続したものである。
尚、トランジスタQ1のソースとトランジスタQ3のソー
ス、及びトランジスタQ2のソースとトランジスタQ4のソ
ースは夫々接続されて、それらの接続点は夫々図示しな
いモータ駆動電流源に接続される。また、トランジスタ
Q1のゲートとトランジスタQ2のゲート、及びトランジス
タQ3のゲートとトランジスタQ4のゲートは外部にて夫々
接続され、これらの接続点は図示しないゲート制御回路
に接続される。
ス、及びトランジスタQ2のソースとトランジスタQ4のソ
ースは夫々接続されて、それらの接続点は夫々図示しな
いモータ駆動電流源に接続される。また、トランジスタ
Q1のゲートとトランジスタQ2のゲート、及びトランジス
タQ3のゲートとトランジスタQ4のゲートは外部にて夫々
接続され、これらの接続点は図示しないゲート制御回路
に接続される。
ゲート制御回路からの制御信号によってトランジスタ
Q1及びQ4をオンにすることによりモータ駆動電流がトラ
ンジスタQ1、モータＭ、トランジスタQ4の順に流れ、モ
ータＭが一方向に回転する。一方、トランジスタQ2及び
Q3をオンにすることにより、モータ駆動電流はトランジ
スタQ2、モータＭ、トランジスタQ3の順に流れ、モータ
Ｍは逆方向に回転する。
Q1及びQ4をオンにすることによりモータ駆動電流がトラ
ンジスタQ1、モータＭ、トランジスタQ4の順に流れ、モ
ータＭが一方向に回転する。一方、トランジスタQ2及び
Q3をオンにすることにより、モータ駆動電流はトランジ
スタQ2、モータＭ、トランジスタQ3の順に流れ、モータ
Ｍは逆方向に回転する。
こうしたトランジスタQ1,Q2,Q3,Q4の作動により該ト
ランジスタにはモータ駆動電流が流れ、トランジスタは
発熱する。この熱は主にドレイン電極4a、ドレイン電極
配線３、絶縁層２を経て放熱フィン1aを備えた第１の金
属ベース１に伝導されるとともに、ソース電極4b又はゲ
ート電極4c、ソース電極配線７又はゲート電極配線８、
絶縁層６を経て第２の金属ベース２にも伝導され、更に
第２の金属ベース２から、係合された第１の金属ベース
１に伝導され、これらの伝導された熱は第１の金属ベー
ス１の放熱フィン1aから空気中へ放散される。
ランジスタにはモータ駆動電流が流れ、トランジスタは
発熱する。この熱は主にドレイン電極4a、ドレイン電極
配線３、絶縁層２を経て放熱フィン1aを備えた第１の金
属ベース１に伝導されるとともに、ソース電極4b又はゲ
ート電極4c、ソース電極配線７又はゲート電極配線８、
絶縁層６を経て第２の金属ベース２にも伝導され、更に
第２の金属ベース２から、係合された第１の金属ベース
１に伝導され、これらの伝導された熱は第１の金属ベー
ス１の放熱フィン1aから空気中へ放散される。
第１図に示すように構成される半導体装置は更に第３
図に示すように、半導体素子４の載置空間、即ち３辺か
ら成る側壁部1bを含む第１の金属ベース１と第２の金属
ベース５とで画成される空間に、側壁部1bの欠けた１辺
部から樹脂（例えばシリコン含有樹脂）９が充填装置10
により充填されることにより封止される。これにより、
放熱効果はさらに向上し、かつ、水分の侵入や外気中に
含まれる有害化学物質による半導体素子４の汚染を防止
することができる。
図に示すように、半導体素子４の載置空間、即ち３辺か
ら成る側壁部1bを含む第１の金属ベース１と第２の金属
ベース５とで画成される空間に、側壁部1bの欠けた１辺
部から樹脂（例えばシリコン含有樹脂）９が充填装置10
により充填されることにより封止される。これにより、
放熱効果はさらに向上し、かつ、水分の侵入や外気中に
含まれる有害化学物質による半導体素子４の汚染を防止
することができる。
上記実施例においては放熱フィン1aは第１の金属ベー
ス１に設けているが第２の金属ベース５に設けてもよ
い。
ス１に設けているが第２の金属ベース５に設けてもよ
い。
また、半導体素子４の載置数や電極配線3,7,8の導電
材形状は上記実施例に限られるものではなく、任意に変
更することが可能である。
材形状は上記実施例に限られるものではなく、任意に変
更することが可能である。
尚、本発明は第４図に示したモータ制御回路以外の、
例えば、第５図に示すような４つのパワーMOSトランジ
スタで夫々負荷Ｒを駆動する回路にも適用することがで
きる。第５図に示す回路に用いられる、第１図の電極配
線3,7,8に相当する電極配線の導電材形状は、例えば第
６図（ａ）及び（ｂ）のようにしてもよい。
例えば、第５図に示すような４つのパワーMOSトランジ
スタで夫々負荷Ｒを駆動する回路にも適用することがで
きる。第５図に示す回路に用いられる、第１図の電極配
線3,7,8に相当する電極配線の導電材形状は、例えば第
６図（ａ）及び（ｂ）のようにしてもよい。
第６図（ａ）のa1はドレイン電極配線、第６図（ｂ）
のb1はソース電極配線、b2はゲート電極配線を示す。
のb1はソース電極配線、b2はゲート電極配線を示す。
また、本発明における半導体素子は第３図及び第５図
に示されるMOSトランジスタに限定されるものではな
く、パワー半導体一般に対して適用可能である。
に示されるMOSトランジスタに限定されるものではな
く、パワー半導体一般に対して適用可能である。
（発明の効果） 以上詳述したように本発明は、１対の金属ベースと、
この１対の金属ベースの互に対向する各面に夫々形成さ
れた絶縁層と、これらの絶縁層に夫々形成された電極配
線と、腹面及び背面に電極を有し、これらの電極が前記
電極配線の各々に対向するように配置された半導体素子
とを有するので、半導体装置の放熱性を向上できるとと
もに半導体装置を小型に構成することができる。
この１対の金属ベースの互に対向する各面に夫々形成さ
れた絶縁層と、これらの絶縁層に夫々形成された電極配
線と、腹面及び背面に電極を有し、これらの電極が前記
電極配線の各々に対向するように配置された半導体素子
とを有するので、半導体装置の放熱性を向上できるとと
もに半導体装置を小型に構成することができる。
また、１対の金属ベースと、この１対の金属ベースの
互に対向する各面に夫々形成された絶縁層と、これらの
絶縁層に夫々形成された電極配線と、腹面及び背面に電
極を有し、これらの電極が前記電極配線の各々に対向す
るように配置された複数の半導体素子とを有するので、
複数の半導体素子を任意の配置にて１つの半導体装置に
収納・載置でき、小型化できるという効果を奏する。
互に対向する各面に夫々形成された絶縁層と、これらの
絶縁層に夫々形成された電極配線と、腹面及び背面に電
極を有し、これらの電極が前記電極配線の各々に対向す
るように配置された複数の半導体素子とを有するので、
複数の半導体素子を任意の配置にて１つの半導体装置に
収納・載置でき、小型化できるという効果を奏する。
更に、半導体素子の少なくとも３方の側面を囲む側壁
部と、この側壁部と前記１対の金属ベースとにより形成
される空間に樹脂を充填することにより形成される半導
体素子封止層とを有するので、放熱用金属ベースにて半
導体素子の周辺に樹脂を充填できる空間を形成すること
ができ、従って金型などを必要とせず半導体素子を簡単
に封止することが可能となる。また、この半導体素子封
止層によりさらに放熱性を向上することが可能となり、
また、外気による半導体素子の汚染や水分の侵入による
半導体素子の損傷等を防止するという効果を奏する。
部と、この側壁部と前記１対の金属ベースとにより形成
される空間に樹脂を充填することにより形成される半導
体素子封止層とを有するので、放熱用金属ベースにて半
導体素子の周辺に樹脂を充填できる空間を形成すること
ができ、従って金型などを必要とせず半導体素子を簡単
に封止することが可能となる。また、この半導体素子封
止層によりさらに放熱性を向上することが可能となり、
また、外気による半導体素子の汚染や水分の侵入による
半導体素子の損傷等を防止するという効果を奏する。
第１図は本発明に係る半導体装置の全体構成を示す縦断
面図、第２図は第１図に示す半導体装置の電極配線の平
面図、第３図は第１図に示す半導体装置に樹脂を充填す
る様子を示すＡ−Ａ方向断面図、第４図は第１図に示す
半導体装置の電気回路図、第５図は第４図に示す回路の
他の実施例、第６図は第５図に示す回路における電極配
線の平面図、第７図は従来装置の全体構成図である。 １……第１の金属ベース、1b……側壁部、２……絶縁
層、３……ドレイン電極配線、４……半導体素子、５…
…第２の金属ベース、６……絶縁層、７……ソース電極
配線、８……ゲート電極配線、９……樹脂。
面図、第２図は第１図に示す半導体装置の電極配線の平
面図、第３図は第１図に示す半導体装置に樹脂を充填す
る様子を示すＡ−Ａ方向断面図、第４図は第１図に示す
半導体装置の電気回路図、第５図は第４図に示す回路の
他の実施例、第６図は第５図に示す回路における電極配
線の平面図、第７図は従来装置の全体構成図である。 １……第１の金属ベース、1b……側壁部、２……絶縁
層、３……ドレイン電極配線、４……半導体素子、５…
…第２の金属ベース、６……絶縁層、７……ソース電極
配線、８……ゲート電極配線、９……樹脂。
Claims (3)
- 【請求項１】１対の金属ベースと、この１対の金属ベー
スの互に対向する各面に夫々形成された絶縁層と、これ
らの絶縁層に夫々形成された電極配線と、腹面及び背面
に電極を有し、これらの電極が前記電極配線の各々に対
向するように配置された半導体素子とを有することを特
徴とする半導体装置。 - 【請求項２】１対の金属ベースと、この１対の金属ベー
スの互に対向する各面に夫々形成された絶縁層と、これ
らの絶縁層に夫々形成された電極配線と、腹面及び背面
に電極を有し、これらの電極が前記電極配線の各々に対
向するように配置された複数の半導体素子とを有するこ
とを特徴とする半導体装置。 - 【請求項３】更に、半導体素子の少なくとも３方の側面
を囲む側壁部と、この側壁部と前記１対の金属ベースと
により形成される空間に樹脂を充填することにより形成
される半導体素子封止層とを有することを特徴とする請
求項１又は２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18998490A JP2741697B2 (ja) | 1990-07-17 | 1990-07-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18998490A JP2741697B2 (ja) | 1990-07-17 | 1990-07-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475368A JPH0475368A (ja) | 1992-03-10 |
| JP2741697B2 true JP2741697B2 (ja) | 1998-04-22 |
Family
ID=16250457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18998490A Expired - Fee Related JP2741697B2 (ja) | 1990-07-17 | 1990-07-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741697B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147707B2 (en) | 2017-02-20 | 2018-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19635582C1 (de) * | 1996-09-02 | 1998-02-19 | Siemens Ag | Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern |
| DE19935100B4 (de) * | 1999-07-27 | 2004-10-28 | Infineon Technologies Ag | Halbbrückenkonfiguration |
| DE10103144A1 (de) | 2001-01-24 | 2002-08-01 | Infineon Technologies Ag | Halbbrückenschaltung |
| JP4796359B2 (ja) * | 2005-09-05 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| EP3547367A1 (en) * | 2018-03-30 | 2019-10-02 | Mitsubishi Electric R&D Centre Europe B.V. | Power module incorporating pre-packed power cells |
-
1990
- 1990-07-17 JP JP18998490A patent/JP2741697B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147707B2 (en) | 2017-02-20 | 2018-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US10861833B2 (en) | 2017-02-20 | 2020-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475368A (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100616129B1 (ko) | 고 전력 ｍｃｍ 패키지 | |
| JP4698225B2 (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JP3868777B2 (ja) | 半導体装置 | |
| US9941257B2 (en) | Embedded stacked die packages and related methods | |
| WO2007035862A2 (en) | Semiconductor package | |
| KR20130094234A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001332687A (ja) | 半導体装置及びその製造方法 | |
| JP5285224B2 (ja) | 回路装置 | |
| JP2002325467A (ja) | インバータ装置 | |
| JP2002141463A (ja) | 半導体モジュール | |
| JP2741697B2 (ja) | 半導体装置 | |
| WO2001082376A1 (fr) | Dispositif a semi-conducteur | |
| US10062632B2 (en) | Semiconductor device having improved heat dissipation efficiency | |
| JPH0846134A (ja) | 半導体装置 | |
| US6664629B2 (en) | Semiconductor device | |
| JP2009141150A (ja) | 半導体装置 | |
| JP2000200861A (ja) | 電力用半導体パッケージ | |
| JPS63308943A (ja) | 半導体装置 | |
| JP5039388B2 (ja) | 回路装置 | |
| JP2022099720A5 (ja) | ||
| JP3855726B2 (ja) | パワーモジュール | |
| JP2006294729A (ja) | 半導体装置 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JP2002158322A (ja) | 半導体モジュール | |
| WO2024029336A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |