JP2022099720A5

JP2022099720A5 -

Info

Publication number: JP2022099720A5
Application number: JP2020213686A
Authority: JP
Filing date: 2020-12-23
Publication date: 2022-11-14
Anticipated expiration: 2040-12-23

Description

上記目的を達成するため、請求項１に記載の半導体パッケージは、複数の半導体素子（１）と、１つまたは複数の半導体素子が搭載される実装部（２１）と、実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、半導体素子のうち実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および被接続部に接続され、半導体素子と被接続部とを電気的に接続する架橋部材（５）と、リードフレームの一部、複数の半導体素子および架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、複数の半導体素子のうち少なくとも１つの半導体素子は、他の半導体素子とは素子サイズまたは駆動時の消費電力が異なっており、半導体素子は、矩形板状であり、架橋部材は、半導体素子よりも幅が広く、半導体素子の角部のうち少なくとも隣接する２つの角部を覆う配置とされている。

これによれば、１つまたは複数の半導体素子の一面が実装部に搭載され、半導体素子の他面に架橋部材が接続されると共に、架橋部材が電気絶縁性を有する封止樹脂に覆われた上面放熱構造の半導体パッケージとなる。そして、架橋部材は、矩形板状の半導体素子よりも幅が広く、半導体素子の角部のうち少なくとも隣接する２つの角部を覆う配置とされている。この半導体パッケージは、架橋部材が電気絶縁性の封止樹脂に覆われ、外部に露出していないため、放熱部位である架橋部材と外部との絶縁性が確保される。また、この半導体パッケージは、架橋部材により半導体素子の広範囲が覆われ、架橋部材を介して半導体素子の熱を外部に拡散しやすい配置となっているため、放熱性も確保されている。また、複数の半導体素子の少なくとも１つが他の半導体素子とは素子サイズまたは駆動時の消費電力が異なることで、半導体素子間の発熱量が不均一ととなり、半導体パッケージ内における熱拡散の有効領域が増加するため、放熱特性が向上する。よって、小型化された場合であっても、上面における絶縁性確保および放熱性確保を両立することが可能な半導体パッケージとなる。

請求項１０に記載の半導体パッケージは、矩形板状の半導体素子（１）と、半導体素子が搭載される実装部（２１）と、実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、半導体素子のうち実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および被接続部に接続され、半導体素子と被接続部とを電気的に接続する架橋部材（５）と、リードフレームの一部、半導体素子および架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、架橋部材は、半導体素子よりも幅が広く、半導体素子の角部のうち少なくとも隣接する２つの角部を覆う配置とされている。

これによれば、半導体素子の一面が実装部に搭載され、半導体素子の他面に当該半導体素子よりも幅広の架橋部材が接続されると共に、架橋部材が電気絶縁性を有する封止樹脂に覆われた上面放熱構造の半導体パッケージとなる。そして、架橋部材は、矩形板状の半導体素子よりも幅が広く、半導体素子の角部のうち少なくとも隣接する２つの角部を覆う配置とされている。この半導体パッケージは、架橋部材が電気絶縁性の封止樹脂に覆われ、外部に露出していないため、放熱部位である架橋部材と外部との絶縁性が確保される。また、この半導体パッケージは、架橋部材により半導体素子の広範囲が覆われ、架橋部材を介して半導体素子の熱を外部に拡散しやすい配置となっているため、放熱性も確保されている。また、封止樹脂により架橋部材と外部との絶縁性を確保しているため、架橋部材を半導体素子よりも幅広とし、放熱の有効面積を大きくすることができる。よって、小型化された場合であっても、上面における絶縁性確保および放熱性確保を両立することが可能な半導体パッケージとなる。

請求項１５に記載の電子装置は、素子サイズまたは駆動時の消費電力が異なる複数の半導体素子（１）と、１つまたは複数の半導体素子が搭載される実装部（２１）と、実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、半導体素子のうち実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および被接続部に接続され、半導体素子と被接続部とを電気的に接続する架橋部材（５）と、リードフレームの一部、複数の半導体素子および架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、半導体素子は矩形板状であり、架橋部材は、半導体素子よりも幅が広く、半導体素子の角部のうち少なくとも隣接する２つの角部を覆う配置とされている、半導体パッケージ（Ｐ１～Ｐ９）と、半導体パッケージが搭載される回路基板（１０）と、半導体パッケージを挟んで回路基板とは反対側に配置され、外部に熱を拡散する放熱部材（３０）と、封止樹脂のうち架橋部材を覆う側の面であって、放熱部材と向き合う上面（６ａ）に配置され、放熱部材に当接する放熱層（２０）と、を備える。

これによれば、矩形板状の半導体素子に接続された架橋部材が封止樹脂により覆われ、半導体素子よりも幅が広い架橋部材が、半導体素子のうち少なくとも隣接する２つの角部を覆う、上面放熱構造の半導体パッケージを、放熱層を介して放熱部材に接続した電子装置となる。半導体パッケージは、架橋部材が電気絶縁性を有し、かつ半導体素子が所定以上の広範囲において架橋部材に覆われ、外部に露出してないため、小型化された場合であっても、上面における絶縁性確保および放熱性確保が両立可能な構造である。また、この半導体パッケージを用いて構成された電子装置は、半導体パッケージと放熱部材との隙間に配置される放熱層の厚みが薄くされ、熱抵抗が小さくされることが可能であり、従来よりも放熱特性が向上する。また、この電子装置は、半導体パッケージの上面と他の部材との絶縁性が確保されているため、信頼性も向上する。

Claims

半導体パッケージであって、
複数の半導体素子（１）と、
１つまたは複数の前記半導体素子が搭載される実装部（２１）と、前記実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、
前記半導体素子のうち前記実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および前記被接続部に接続され、前記半導体素子と前記被接続部とを電気的に接続する架橋部材（５）と、
前記リードフレームの一部、複数の前記半導体素子および前記架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、
複数の前記半導体素子のうち少なくとも１つの前記半導体素子は、他の前記半導体素子とは素子サイズまたは駆動時の消費電力が異なっており、
前記半導体素子は、矩形板状であり、
前記架橋部材は、前記半導体素子よりも幅が広く、前記半導体素子の角部のうち少なくとも隣接する２つの前記角部を覆う配置とされている、半導体パッケージ。
複数の前記半導体素子は、前記実装部および前記架橋部材の少なくとも一方を介して電気的に接続されている、請求項１に記載の半導体パッケージ。
前記封止樹脂は、２つの前記半導体素子を覆っており、
２つの前記半導体素子は、トランジスタであって、前記実装部または前記架橋部材を介して直列接続され、ハーフブリッジ回路を構成している、請求項１または２に記載の半導体パッケージ。
前記リードフレームは、独立した２つの前記実装部を有し、
２つの前記半導体素子は、ドレイン電極（１１）を前記一面に、ソース電極（１２）およびゲート電極（１３）を前記他面に、それぞれ有すると共に、互いに異なる前記実装部に搭載され、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｎチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｎチャネル型である、請求項３に記載の半導体パッケージ。
２つの前記半導体素子は、ドレイン電極（１１）を前記一面に、ソース電極（１２）およびゲート電極（１３）を前記他面に、それぞれ有すると共に、１つの前記実装部に搭載され、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｐチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｎチャネル型である、請求項３に記載の半導体パッケージ。
前記リードフレームは、独立した２つの前記実装部を有し、
２つの前記半導体素子は、ドレイン電極（１１）を前記一面に、ソース電極（１２）およびゲート電極（１３）を前記他面に、それぞれ有し、互いに異なる前記実装部に搭載されると共に、共通の前記架橋部材が接続されており、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｎチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｐチャネル型である、請求項３に記載の半導体パッケージ。
前記リードフレームは、独立した２つの前記実装部を有し、
２つの前記半導体素子は、ソース電極（１２）およびゲート電極（１３）を前記一面に、ドレイン電極（１１）を前記他面に、それぞれ有すると共に、互いに異なる前記実装部に搭載され、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｎチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｎチャネル型である、請求項３に記載の半導体パッケージ。
前記リードフレームは、独立した２つの前記実装部を有し、
２つの前記半導体素子は、ソース電極（１２）およびゲート電極（１３）を前記一面に、ドレイン電極（１１）を前記他面に、それぞれ有し、互いに異なる前記実装部に搭載されると共に、共通の前記架橋部材が接続されており、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｐチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｎチャネル型である、請求項３に記載の半導体パッケージ。
２つの前記半導体素子は、ソース電極（１１）およびゲート電極（１２）を前記一面に、ドレイン電極（１３）を前記他面に、それぞれ有すると共に、１つの前記実装部に搭載され、
２つの前記半導体素子のうちハイサイドトランジスタは、Ｎチャネル型であり、
２つの前記半導体素子のうちローサイドトランジスタは、Ｐチャネル型である、請求項３に記載の半導体パッケージ。
半導体パッケージであって、
矩形板状の半導体素子（１）と、
前記半導体素子が搭載される実装部（２１）と、前記実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、
前記半導体素子のうち前記実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および前記被接続部に接続され、前記半導体素子と前記被接続部とを電気的に接続する架橋部材（５）と、
前記リードフレームの一部、前記半導体素子および前記架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、
前記架橋部材は、前記半導体素子よりも幅が広く、前記半導体素子の角部のうち少なくとも隣接する２つの前記角部を覆う配置とされている、半導体パッケージ。
前記封止樹脂の外表面のうち前記実装部の厚み方向に沿った面を側面（６ｃ）として、前記架橋部材は、一部が前記側面において外部に露出している、請求項１ないし１０のいずれか１つに記載の半導体パッケージ。
前記半導体素子は、６０Ｖ以下の外部電源に接続され、６０Ｖ以下の電圧で駆動する、請求項１ないし１１のいずれか１つに記載の半導体パッケージ。
前記実装部のうち前記半導体素子が搭載される面を実装面とし、前記実装面に対する法線方向における前記実装面との距離を高さとして、前記架橋部材は、前記封止樹脂に覆われる部材の中で最も前記高さが大きい、請求項１ないし１２のいずれか１つに記載の半導体パッケージ。
前記封止樹脂のうち少なくとも前記架橋部材を覆う表層部（６１）の熱伝導率が２．２Ｗ／ｍ・Ｋ以上である、請求項１ないし１３のいずれか１つに記載の半導体パッケージ。
素子サイズまたは駆動時の消費電力が異なる複数の半導体素子（１）と、１つまたは複数の前記半導体素子が搭載される実装部（２１）と、前記実装部から独立した被接続部（２２）とを有するリードフレーム（２）と、前記半導体素子のうち前記実装部に接続される一面（１ａ）とは反対側の他面（１ｂ）、および前記被接続部に接続され、前記半導体素子と前記被接続部とを電気的に接続する架橋部材（５）と、前記リードフレームの一部、複数の前記半導体素子および前記架橋部材を覆うと共に、電気絶縁性を有する封止樹脂（６）と、を備え、前記半導体素子は矩形板状であり、前記架橋部材は、前記半導体素子よりも幅が広く、前記半導体素子の角部のうち少なくとも隣接する２つの前記角部を覆う配置とされている、半導体パッケージ（Ｐ１～Ｐ９）と、
前記半導体パッケージが搭載される回路基板（１０）と、
前記半導体パッケージを挟んで前記回路基板とは反対側に配置され、外部に熱を拡散する放熱部材（３０）と、
前記封止樹脂のうち前記架橋部材を覆う側の面であって、前記放熱部材と向き合う上面（６ａ）に配置され、前記半導体パッケージと前記放熱部材との隙間を充填する放熱層（２０）と、を備える、電子装置。
前記回路基板には、複数の前記半導体パッケージが搭載されており、
前記放熱部材は、複数の前記半導体パッケージを覆う配置となっている、請求項１５に記載の電子装置。
前記半導体パッケージは、前記回路基板に搭載された複数の電子部品の１つであって、前記上面の前記回路基板に対する高さが複数の前記電子部品の中で最も大きい、請求項１５または１６に記載の電子装置。
前記半導体パッケージは、前記上面とは反対側の下面（６ｂ）が前記回路基板と接合され、
前記放熱部材は、前記回路基板よりも熱伝導率が大きい、請求項１５ないし１７のいずれか１つに記載の電子装置。