JP2009295763A - 半導体実装装置及び電子機器 - Google Patents

半導体実装装置及び電子機器 Download PDF

Info

Publication number
JP2009295763A
JP2009295763A JP2008147569A JP2008147569A JP2009295763A JP 2009295763 A JP2009295763 A JP 2009295763A JP 2008147569 A JP2008147569 A JP 2008147569A JP 2008147569 A JP2008147569 A JP 2008147569A JP 2009295763 A JP2009295763 A JP 2009295763A
Authority
JP
Japan
Prior art keywords
semiconductor
circuit board
mounting apparatus
support
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008147569A
Other languages
English (en)
Inventor
Daisuke Mizutani
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008147569A priority Critical patent/JP2009295763A/ja
Publication of JP2009295763A publication Critical patent/JP2009295763A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 半導体実装装置及び電子機器に関し、実装密度を高めた状態で放熱構造体に対する充分なスペースを確保するとともに、実装する半導体デバイスを容易に交換できるようにする。
【解決手段】 複数の半導体部品と、前記複数の半導体部品を固定する冷却構造を兼ねた支持体であって配線基板を構成しない導電性の支持体と、前記半導体部品間を電気的に接続する柔軟性を有した配線手段とにより半導体実装装置を構成する。
【選択図】 図１

Description

本発明は半導体実装装置及び電子機器に関するものであり、例えば、サーバなどの大型機器で使用される半導体装置を共通の多層回路基板に実装することなく冷却構造を兼ねる共通の支持体上に交換可能に実装するための構成に関するものである。
ネットワーク機器の高速化、大容量化に伴い、半導体デバイスを微細化し、実装密度を上げるとともに、半導体デバイスから発生する熱を、効率良く装置外部に逃がすことが要求されている。
一般に、電子機器においては、半導体デバイスなどの電子部品を電気的な配線が形成された多層回路基板表面に実装し、冷却は半導体デバイスの実装面とは反対の面にヒートシンクなどの放熱構造を接続する技術が用いられている。
サーバなどの大型機器では、複数の半導体デバイスなどの電子部品を、電気的な配線を予め形成した多層回路基板上にはんだなどで接合する。このとき、ヒートシンクなどの放熱構造体は、半導体デバイスを冷却するために、回路基板実装面とは反対の半導体デバイス表面に接合される。
ここで、一つの半導体デバイス、あるいは、複数の半導体デバイスをパッケージ化したモジュールに、それぞれ専用の放熱構造体を設置している。この場合、複数の電子部品を同一の回路基板上に実装する場合には、個々の放熱構造体が占有できるスペースは限られたものとなり、実装密度を上げることによって、放熱構造体に十分なスペースを確保することが困難であるという問題があった。
そこで、複数の半導体デバイスを共通の配線回路基板上に実装するとともに、複数の半導体デバイスに対して共通の放熱構造体を設けることが提案されている（例えば、特許文献１参照）。
特開平０５−０７４９８５号公報
しかし、この場合には、共通の配線回路基板と共通の放熱構造体の間に複数の半導体デバイスを挟み込んだ構造となるため、他の電子部品や半導体デバイスを着脱自在に取り付けることが困難であるという問題がある。例えば、サーバ等に用いるＣＰＵ等の半導体デバイスは必要に応じて交換する必要があるが、上述の特許文献１の構成では交換が実質的に不可能であるという問題がある。
なお、上述の特許文献１においては、配線回路基板としてフレキシブル配線回路基板を用いることも提案されているが、半導体デバイスの交換容易性についてはリジッドな配線回路基板を用いた場合と同様である。
また、この場合には、放熱構造体として配線構造を備えたＡｌＮ配線基板を用いているため、コスト高になるとともに、通常の金属放熱構造体を用いた場合に比べて放熱効率が低くなるという問題がある。
したがって、本発明は、実装密度を高めた状態で放熱構造体に対する充分なスペースを確保するとともに、実装する半導体デバイスを容易に交換できるようにすることを目的とする。
本発明の一観点からは、複数の半導体部品と、前記複数の半導体部品を固定する冷却構造を兼ねた支持体であって配線基板を構成しない導電性の支持体と、前記半導体部品間を電気的に接続する柔軟性を有した配線手段を備えた半導体実装装置が提供される。
また、本発明の別の観点からは、上述の半導体実装装置を搭載した電子機器が提供される。
開示の半導体実装装置によれば、発熱温度が異なる半導体デバイスを一体の導電性の冷却構造体に固定するために、熱がならされて冷却されるために、効率の高い冷却構造を実現することができる。
また、実装構造全体を支持する多層回路基板を必要としないため、各半導体デバイスを交換可能に実装することができるとともに、実装構造全体の構成を小型化することができる。
ここで、図１及び図２を参照して、本発明の実施の形態を説明する。
図１は本発明の実施の形態の半導体装置の実装構造の概念的全体構成図であり、図２はその概念的要部構成図である。
図１に示すように、本発明の半導体装置の実装構造は、放熱支持体１０、半導体モジュール２０、回路基板３０、隣接する回路基板３０同士を接続する柔軟性を有する配線４０によって構成される。
また、その要部構成は、図２に示すように半導体モジュール２０は、半導体デバイス２１、半導体デバイス２１の背面と金属接合する熱拡散部材２２、半導体デバイス２１をアンダーフィル樹脂２３を介して接続支持するパッケージ基板２４からなる。この場合の熱拡散部材２２をサーマルシートや金属粉を含有する高放熱ペースト部材（いずれも図示は省略）を介して放熱支持体１０に着脱自在に、即ち、交換が容易なように熱的に接触させている。
また、回路基板３０は、はんだバンプ３２を備えた多層回路基板３１、はんだバンプ３２に対応する接続端子３４を有するソケット部材３３からなる。また、多層回路基板３１の背面には柔軟性を有する配線４０を接続するためのコネクタ３５が設けられている。
この回路基板３０は、固定ネジ等の固定部材３６によって放熱支持体１０に着脱自在に固定されており、この固定部材３６によって固定する際の締めつける力によって、ソケット部材３３はパッケージ基板２４に圧接されて電気的導通が確保される。なお、ソケット部材３３は多層回路基板３１に対しても圧接により当接しているだけで、固着されてはいない。
半導体デバイス２１への圧力はソケット部材３３の接続端子３４を介して行われるために、半導体デバイス２１はソケット部材３３と電気的に接続し、電気信号ははんだバンプ３２を介して多層回路基板３１に設けられたコネクタ３５に至り、このコネクタ３５に接続された柔軟性を有した配線４０によって、同じ放熱支持体１０上に実装された他の半導体モジュール或いは他の電子部品モジュールと接続される。
なお、図においては、放熱支持体１０には半導体モジュール２０のみを実装した構造として説明しているが、Ｌ，Ｃ，Ｒ等の受動部品を実装した電子部品モジールや、発熱量の小さな半導体メモリモジュール等も併せて実装しても良いものであり、半導体モジュール２０と電子部品モジュールや半導体メモリモジュールとの間の電気的接続も柔軟性を有した配線４０によって行う。
この場合の放熱支持体１０は、Ａｌ、Ａｌ合金、或いは、Ｃｕ等の熱伝導性に優れた金属製の放熱支持体が望ましく、特に、軽量性に優れたＡｌ或いはＡｌ合金性の放熱支持体が望ましい。また、この放熱支持体１０には放熱効率を高めるための放熱フィン１１を備えることが望ましいが、電気機器の厚さ等の規制によるスペースが確保出来ない場合には、放熱フィン１１は設けなくても良い。
また、この放熱支持体１０のサイズは任意であるが、例えばサーバに搭載する半導体実装装置を構成する場合には、例えば、５０ｃｍ×５０ｃｍとなる。また、多層回路基板３１のサイズも任意であるが、例えば、５０ｍｍ×５０ｍｍとなる。
このように、本発明の実施の形態においては、従来、同一回路基板面内で実装されているにも関わらず、別体とせざるをえなかった冷却構造体を、発熱体である複数の半導体デバイス共通の支持体として用いているので、熱がならされて冷却されるために、効率の高い冷却構造を実現することができる。
また、実装構造全体を支持する共通の大型多層回路基板を必要としないため、各半導体デバイスを交換可能に実装することができるとともに、実装構造全体の構成を小型化することができる。
以上を前提として、次に、図１及び図２を借用して本発明の実施例１の半導体実装装置を説明する。
図１に示すように、本発明の実施例１の半導体実装装置は、例えば、Ａｌ製の放熱支持体１０、放熱支持体１０上に実装された半導体モジュール２０、半導体モジュール２０に圧接する回路基板３０、隣接する回路基板３０同士を接続する柔軟性を有する配線４０によって構成される。
この場合の放熱支持体１０は、厚さが例えば、３．０ｍｍのＡｌ基部１２に高さが３０．０ｍｍで厚さが１．０ｍｍのＡｌ製の放熱フィン１１が４．０ｍｍのピッチで一体に設けられたものからなる。
また、半導体モジュール２０を構成する熱拡散部材２２は、例えば、厚さが、５．０ｍｍのＣｕ製或いはＣｕ合金製のヒートスプレッダーからなり、サーマルシート或いは金属粉を含有した高放熱ペースト部材を介して放熱支持体１０に着脱自在に、即ち、交換が容易なように接している。また、半導体モジュール２０を構成するパッケージ基板２４は、例えば、多層配線樹脂基板からなり、４０×４０個のパッドを１ｍｍピッチで備えたＢＧＡ状のパッケージ基板からなる。
また、回路基板３０を構成するソケット部材３３は、例えば、４０×４０個の接続端子３４を備えたランド・グリッド・アレイ・ソケットであり、接続端子３４は、異方性導電性材料、例えば、Ａｇフィラーを含有するＳｉゴムからなる異方性導電性材料（ＨＸＣ１２５：タイコエレクトロニクスアンプ社製商品型番）によって構成される。柔軟性を有する配線４０は、例えば、ポリイミドフィルム絶縁層と銅配線からなるフレキシブル配線からなる。
このように、本発明の実施例１においては、従来用いていた共通の実装回路基板を用いずに、金属製の放熱板を発熱体である複数の半導体デバイス共通の支持体として用いているので、熱がならされて冷却されるために、効率の高い冷却構造を実現することができる。
特に、上記の特許文献１に記載されたＡｌＮ配線基板に比較すると、配線構造を設ける必要がなく、且つ、安価で熱伝導率の高いＡｌで放熱支持体を構成しているので安価で冷却性に優れた実装構造を実現することができる。
また、半導体モジュールを構成するＣｕ製或いはＣｕ合金製ヒートスプレッダーをサーマルシート金属粉を含有した高放熱ペースト部材を介するとともに、全体を固定ネジで放熱支持体に圧接固定しているので、ＣＰＵ等の半導体デバイスの交換が必要になった場合に、固定ネジを外すだけで半導体デバイスの交換が可能になる。
次に、図３及び図４を参照して、本発明の実施例２の半導体実装装置を説明する。
図３は、本発明の実施例２の半導体実装装置の概念的全体構成図であり、基本的構成は上記の実施例１の半導体実装装置と同等である。
例えば、Ａｌ製の放熱支持体１０、放熱支持体１０上に実装された半導体モジュール２０、半導体モジュール２０に圧接する回路基板３０、電子部品モジュール５０、隣接する回路基板３０同士或いは、隣接する回路基板３０と電子部品モジュール５０とを接続する柔軟性を有する配線４０によって構成される。この場合の放熱支持体１０、半導体モジュール２０、回路基板３０及び柔軟性を有する配線４０の構成は上記実施例１と全く同様である。
図４は、本発明の実施例２の半導体実装装置に搭載する電子部品モジュールの概念的構成図であり、プリント配線基板等の配線回路基板５１、配線回路基板５１上に実装されたＬ，Ｃ，Ｒ等の受動電子部品やダイオード等のディスクリート半導体素子等の電子部品５２が実装されている。この電子部品モジュール５０は、配線回路基板５１をネジ等の固定部材５４で放熱支持体１０に固定する。
また、電子部品モジュール５０を構成する配線回路基板５１と、図３に示した半導体モジュール２０に電気的に接続する回路基板３０とは、配線回路基板５１に設けられたコネクタ５３を介してフレキシブル配線からなる柔軟性を有する配線４０によって電気的に接続されて電気信号の出し入れを行う。
このように、本発明の実施例２においては半導体モジュールだけではなく、他の電子部品を実装した電子部品モジュールも同じ共通の冷却機能を有する放熱支持体上に実装しているので、従来のように、大面積の実装多層配線回路基板を必要とすることなく各種の機能を有する半導体実装装置を電子機器に搭載することができる。
また、他の電子部品を実装した電子部品モジュールもネジ等の着脱可能な固定部材によって放熱支持体に固定しているので、電子部品モジュールに実装した電子部品が破壊された場合にも、電子部品モジュール毎容易に交換することが可能になる。
以上、本発明の各実施例を説明したが、本発明は上記の各実施例に記載した構成・条件に限られるものではなく、各種の変更が可能である。例えば、上記の実施例２においては、ＣＰＵ等の発熱体となる半導体デバイスを含む半導体モジュール以外に実装するモジュールを電子部品モジュールとしているが、電子部品モジュールに限られるものではない。例えば、放熱量の小さな半導体メモリを実装した半導体メモリモジュールを電子部品モジュールと同様の取付け構造で放熱支持体に取り付けても良い。
ここで、実施例１及び実施例２を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１） 複数の半導体部品と、前記複数の半導体部品を固定する冷却構造を兼ねた支持体であって、配線基板を構成しない導電性の支持体と、前記半導体部品間を電気的に接続する柔軟性を有した配線手段を備えた半導体実装装置。
（付記２） 前記冷却構造を兼ねた支持体が接地電極である付記１記載の半導体実装装置。
（付記３） 前記各半導体部品が、前記冷却構造を兼ねた支持体と前記配線手段に接続されたソケット部材とに挟まれている付記１または２に記載の半導体実装装置。
（付記４） 前記ソケット部材に設けられた前記半導体部品に対する接続導体が、圧接によって電気的に接続する異方性導電性材料からなる付記３記載の半導体実装装置。
（付記５） 前記ソケット部材の背面に多層回路基板が当接している付記３または４に記載の半導体実装装置。
（付記６） 前記多層回路基板を、前記ソケット部材を前記半導体部品に圧接するように前記冷却構造を兼ねた支持体に着脱可能な取り付け部材を用いて取り付けた付記３乃至付記５のいずれか１に記載の半導体実装装置。
（付記７） 前記各半導体部品が、熱放散部材を介して前記冷却構造を兼ねた支持体に対して着脱可能に固定されている付記１乃至４のいずれか１に記載の半導体実装装置。
（付記８） 前記冷却構造を兼ねた支持体に、電子部品を実装した実装回路基板が着脱可能に固定されており、前記実装回路基板と前記半導体部品間を柔軟性を有した配線手段で接続した付記１乃至付記７のいずれか１に記載の半導体実装装置。
（付記９） 付記１乃至８のいずれか１に記載の半導体実装装置を搭載した電子機器。
本発明の実施の形態の半導体装置の実装構造の概念的全体構成図である。 本発明の実施の形態の半導体装置の実装構造の概念的要部構成図である。 本発明の実施例２の半導体実装装置の概念的全体構成図である。 本発明の実施例２の半導体実装装置に搭載する電子部品モジュールの概念的構成図である。
符号の説明
１０ 放熱支持体
１１ 放熱フィン
１２ Ａｌ基部
２０ 半導体モジュール
２１ 半導体デバイス
２２ 熱拡散部材
２３ アンダーフィル樹脂
２４ パッケージ基板
３０ 回路基板
３１ 多層回路基板
３２ はんだバンプ
３３ ソケット部材
３４ 接続端子
３５ コネクタ
３６ 固定部材
４０ 柔軟性を有する配線
５０ 電子部品モジュール
５１ 配線回路基板
５２ 電子部品
５３ コネクタ
５４ 固定部材

Claims (5)

  1. 複数の半導体部品と、前記複数の半導体部品を固定する冷却構造を兼ねた支持体であって配線基板を構成しない導電性の支持体と、前記半導体部品間を電気的に接続する柔軟性を有した配線手段を備えた半導体実装装置。
  2. 前記各半導体部品が、前記冷却構造を兼ねた支持体と前記配線手段に接続されたソケット部材とに挟まれている請求項１記載の半導体実装装置。
  3. 前記ソケット部材に設けられた前記半導体部品に対する接続導体が、圧接によって電気的に接続する異方性導電性材料からなる請求項２記載の半導体実装装置。
  4. 前記ソケット部材の背面に多層回路基板が当接している請求項２または３に記載の半導体実装装置。
  5. 請求項１乃至４のいずれか１項に記載の半導体実装装置を搭載した電子機器。
JP2008147569A 2008-06-05 2008-06-05 半導体実装装置及び電子機器 Pending JP2009295763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008147569A JP2009295763A (ja) 2008-06-05 2008-06-05 半導体実装装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008147569A JP2009295763A (ja) 2008-06-05 2008-06-05 半導体実装装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2009295763A true JP2009295763A (ja) 2009-12-17

Family

ID=41543696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008147569A Pending JP2009295763A (ja) 2008-06-05 2008-06-05 半導体実装装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2009295763A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113864734A (zh) * 2021-08-04 2021-12-31 中山市推特照明有限公司 基于电卡制冷的照明装置
WO2022138068A1 (ja) * 2020-12-23 2022-06-30 株式会社デンソー 半導体パッケージおよびこれを用いた電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917862A (ja) * 1982-06-25 1984-01-30 Hitachi Ltd ゲ−トタ−ンオフサイリスタの並列接続体
JPH02299255A (ja) * 1989-05-15 1990-12-11 Sanyo Electric Co Ltd 混成集積回路装置
JP2000133770A (ja) * 1998-10-28 2000-05-12 Shinko Electric Ind Co Ltd 半導体装置モジュール及び半導体装置モジュール用部品
JP2001185648A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置
JP2005123643A (ja) * 1998-09-09 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917862A (ja) * 1982-06-25 1984-01-30 Hitachi Ltd ゲ−トタ−ンオフサイリスタの並列接続体
JPH02299255A (ja) * 1989-05-15 1990-12-11 Sanyo Electric Co Ltd 混成集積回路装置
JP2005123643A (ja) * 1998-09-09 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000133770A (ja) * 1998-10-28 2000-05-12 Shinko Electric Ind Co Ltd 半導体装置モジュール及び半導体装置モジュール用部品
JP2001185648A (ja) * 1999-12-24 2001-07-06 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022138068A1 (ja) * 2020-12-23 2022-06-30 株式会社デンソー 半導体パッケージおよびこれを用いた電子装置
JP7331827B2 (ja) 2020-12-23 2023-08-23 株式会社デンソー 半導体パッケージおよびこれを用いた電子装置
CN113864734A (zh) * 2021-08-04 2021-12-31 中山市推特照明有限公司 基于电卡制冷的照明装置

Similar Documents

Publication Publication Date Title
JP5106519B2 (ja) 熱伝導基板及びその電子部品実装方法
EP3093885B1 (en) Semiconductor device and semiconductor device manufacturing method
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
US6778398B2 (en) Thermal-conductive substrate package
CN107708286B (zh) 印刷电路板组件
US20090039382A1 (en) Light emitting diode package structure
JPH09213851A (ja) Ｉｃデバイスの放熱方法及び放熱手段
JP2006261221A (ja) 電子回路及び電子機器
JP2006318986A (ja) フレキシブルプリント回路板およびその製造方法
JP2012169330A (ja) 電子装置
TWI522032B (zh) 散熱模組
EP1950805A1 (en) Electronic element, package having same, and electronic device
JP2009295763A (ja) 半導体実装装置及び電子機器
JP2020174116A (ja) ヒートシンク固定部材及び電子装置
JPH07106721A (ja) プリント回路板及びその放熱方法
CN112187972B (zh) 电子模块及其制造方法，以及电子设备
JP2009231685A (ja) パワー半導体装置
JPH1098287A (ja) 回路基板モジュールの冷却装置およびこの冷却装置を有する携帯形電子機器
JP2006019660A (ja) パワー素子面実装用の回路基板
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2008171963A (ja) 半導体チップ冷却構造
JP2008124099A (ja) 放熱器付き回路基板
JP2020009989A (ja) 半導体装置
JP2007073668A (ja) 熱を伝える熱伝熱装置、及びこの伝熱装置を実装した電子装置
JPH11121660A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625