DE102014117953A1 - Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat - Google Patents
Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat Download PDFInfo
- Publication number
- DE102014117953A1 DE102014117953A1 DE102014117953.6A DE102014117953A DE102014117953A1 DE 102014117953 A1 DE102014117953 A1 DE 102014117953A1 DE 102014117953 A DE102014117953 A DE 102014117953A DE 102014117953 A1 DE102014117953 A1 DE 102014117953A1
- Authority
- DE
- Germany
- Prior art keywords
- laminate
- semiconductor
- semiconductor chip
- semiconductor device
- electrical contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48824—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48839—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48844—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48855—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/48864—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/206—Length ranges
- H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/206—Length ranges
- H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
Abstract
Ein Halbleiterbauelement beinhaltet ein Laminat, einen ersten Halbleiterchip, der mindestens teilweise in dem Laminat eingebettet ist, einen zweiten Halbleiterchip, der auf einer ersten Hauptoberfläche des Laminats montiert ist, und einen ersten elektrischen Kontakt, der auf der ersten Hauptoberfläche des Laminats angeordnet ist. Der zweite Halbleiterchip ist elektrisch an den ersten elektrischen Kontakt gekoppelt.
Description
- Die Offenbarung betrifft Halbleiterbauelemente, die mehrere Halbleiterchips und ein Laminat beinhalten. Darüber hinaus betrifft die Offenbarung Verfahren zum Produzieren solcher Halbleiterbauelemente.
- Halbleiterbauelemente können einen oder mehrere Halbleiterchips beinhalten, die von unterschiedlichen Typen sein können. Darüber hinaus kann die Gestaltung eines Halbleiterbauelements auf einem Laminat basieren. Halbleiterbauelemente und Verfahren zum Produzieren von Halbleiterbauelementen müssen ständig verbessert werden. Es ist möglicherweise wünschenswert, ein Leistungsverhalten und eine Qualität der Halbleiterbauelemente zu verbessern. Insbesondere ist es möglicherweise wünschenswert, einen Integrationsgrad zu erhöhen und ein elektrisches Leistungsverhalten der Halbleiterbauelemente zu verbessern.
- Die beiliegenden Zeichnungen werden einbezogen, um ein weitergehendes Verständnis von Aspekten zu ermöglichen, und werden in diese Beschreibung aufgenommen und stellen einen Bestandteil von ihr dar. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung dazu, Prinzipien von Aspekten zu erläutern. Andere Aspekte und viele der vorgesehenen Vorteile von Aspekten werden ohne Weiteres ersichtlich, wenn zur besseren Verständlichkeit auf die folgende detaillierte Beschreibung Bezug genommen wird. Die Elemente der Zeichnungen sind relativ zueinander nicht zwingend maßstabgetreu. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
-
1 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
2 veranschaulicht schematisch eine Querschnittsansicht eines Halbleitergehäuses gemäß der Offenbarung. -
3 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
4 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
5 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
6 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
7 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
8 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. -
9 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements gemäß der Offenbarung. - Die
10A bis10D veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Produzieren eines Halbleiterbauelements gemäß der Offenbarung. -
11 veranschaulicht ein schematisches Diagramm einer Halbbrückenschaltung. - In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezielle Aspekte gezeigt werden, gemäß denen sich die Offenbarung praktisch umsetzen lässt. In diesem Zusammenhang werden mit Bezug zur Orientierung der Figuren, die beschrieben werden, möglicherweise Richtungsbegriffe wie „Ober-”, „Unter-”, „Vorder-”, „Hinter-”, etc. genutzt. Da Komponenten beschriebener Bauelemente in etlichen unterschiedlichen Orientierungen positioniert sein können, können die Richtungsbegriffe zu Zwecken der Veranschaulichung genutzt werden und schränken in keinerlei Hinsicht ein. Es können auch noch andere Aspekte gebraucht und strukturelle oder logische Änderungen vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht als einschränkend aufzufassen, und das Konzept der vorliegenden Offenbarung wird von den beigefügten Ansprüchen definiert.
- Wie in dieser Beschreibung verwendet, sollen die Begriffe „verbunden”, „gekoppelt”, „elektrisch verbunden” und/oder „elektrisch gekoppelt” nicht zwangsläufig bedeuten, dass die Elemente direkt miteinander verbunden oder zusammengekoppelt sein müssen. Zwischen den „verbundenen”, „gekoppelten”, „elektrisch verbundenen” oder „elektrisch gekoppelten” Elementen können Zwischenelemente bereitgestellt sein.
- Hierin werden Halbleiterbauelemente und Verfahren zum Produzieren von Halbleiterbauelementen beschrieben. In Verbindung mit einem beschriebenen Halbleiterbauelement angeführte Bemerkungen können auch für ein entsprechendes Verfahren gelten und umgekehrt. Falls zum Beispiel eine spezielle Komponente eines Halbleiterbauelements beschrieben wird, kann ein entsprechendes Verfahren zum Produzieren des Halbleiterbauelements einen Vorgang des Bereitstellens der Komponente in einer geeigneten Weise beinhalten, selbst wenn ein solcher Vorgang in den Figuren nicht explizit beschrieben oder veranschaulicht wird. Darüber hinaus lassen sich die Merkmale der verschiedenen beispielhaften Aspekte, die hierin beschrieben werden, miteinander kombinieren, sofern nicht ausdrücklich anders angemerkt. In dieser Beschreibung können die Begriffe „Halbleiterbauelement” und „Halbleitergehäuse” synonym genutzt werden. Insbesondere kann ein Halbleitergehäuse ein Halbleiterbauelement sein, das ein Einkapselungsmaterial beinhaltet, das eine oder mehrere Komponenten des Halbleiterbauelements mindestens teilweise einkapseln kann.
- Die hierin beschriebenen Halbleiterbauelemente können einen oder mehrere Halbleiterchips beinhalten. Die Halbleiterchips können von unterschiedlichen Typen sein und können durch unterschiedliche Techniken produziert werden. Die Halbleiterchips beinhalten zum Beispiel möglicherweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen, passive Bauteile, etc. Die integrierten Schaltungen sind möglicherweise gestaltet als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Bauteile, mikroelektromechanische Systeme, etc. Die Halbleiterchips müssen nicht aus einem speziellen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, produziert sein und können des Weiteren anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie zum Beispiel Isolierstoffe, Kunststoffe oder Metalle. Außerdem können die Halbleiterchips gehäust oder ungehäust sein.
- Die Halbleiterchips können eine oder mehrere aktive Seiten (oder aktive Oberflächen) beinhalten. Eine aktive Seite eines Halbleiterchips ist definierbar als physikalischer Teil des Halbleiterchips, der mikroelektronische Strukturen oder Halbleiterstrukturen enthält. Eine aktive Seite beinhaltet zum Beispiel möglicherweise mindestens eine Halbleiterstruktur, insbesondere mindestens eines der Elemente Diode, Transistor, Sicherung, Widerstand, Kondensator, etc.
- Insbesondere können die Halbleiterchips einen oder mehrere Leistungshalbleiter beinhalten. Die Halbleiterchips (oder Leistungshalbleiterchips) können eine vertikale Struktur aufweisen, d. h. die Halbleiterchips können derart gefertigt sein, dass elektrische Ströme in einer zu den Hauptflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Elektroden über oder auf seinen zwei Hauptflächen aufweisen, d. h. über oder auf seiner Oberseite und seiner Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen und können Lastelektroden über oder auf beiden Hauptflächen aufweisen. Die vertikalen Leistungshalbleiterchips sind zum Beispiel möglicherweise ausgestaltet als Dioden, Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isolierter Gate-Elektrode), JFETs (Sperrschichtfeldeffekttransistoren), Super-Junction-Bauelemente, Leistungsbipolartransistoren, etc. Die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFETs können über oder auf einer Fläche angeordnet sein, während die Drain-Elektrode des Leistungs-MOSFETs über oder auf der anderen Fläche angeordnet sein kann. Die hierin beschriebenen Halbleiterbauelemente können ferner Halbleiterchips oder integrierte Schaltungen beinhalten, um die integrierten Schaltungen der Leistungshalbleiterchips zu steuern und/oder anzusteuern. Verglichen mit Leistungshalbleiterchips können solche Logikchips auf einer komplexeren Architektur und einer komplexeren Gestaltung basieren.
- Die hierin beschriebenen Halbleiterbauelemente können einen oder mehrere Halbleiterchips mit einer geringen Anschlussstiftanzahl (Low Pin Count, LPC) beinhalten. Ein Leistungshalbleiterchip, z. B. als Leistungs-MOSFET, IGBT, JFET, etc., weist zum Beispiel möglicherweise eine geringe Anschlussstiftanzahl auf. Insbesondere kann ein Chip mit einer geringen Anschlussstiftanzahl mindestens teilweise in einem Laminat des Halbleiterbauelements eingebettet sein. Die hierin beschriebenen Halbleiterbauelemente können ferner einen oder mehrere Halbleiterchips mit einer hohen Anschlussstiftanzahl (High Pin Count, HPC) beinhalten. Ein Chip mit einer hohen Anschlussstiftanzahl kann vor allem mindestens teilweise in einem Laminat eingebettet sein oder kann außerhalb des Laminats des Halbleiterbauelements angeordnet sein, zum Beispiel über oder auf einer Hauptoberfläche des Laminats. Ein Logikchip oder ein Speicherchip weist zum Beispiel möglicherweise eine hohe Anschlussstiftanzahl auf. Allgemein kann ein Halbleiterchip mit einer hohen Anschlussstiftanzahl mehr Anschlussstifte oder elektrische Kontakte aufweisen als ein Halbleiterchip mit einer geringen Anschlussstiftanzahl. Halbleiterchips mit unterschiedlichen Anschlussstiftanzahlen können so ausgestaltet sein, dass sie während eines Betriebs des Halbleiterbauelements zusammenwirken oder miteinander kommunizieren. Zum Beispiel ist ein Halbleiterchip mit einer hohen Anschlussstiftanzahl möglicherweise so ausgestaltet, dass er einen Halbleiterchip mit einer geringen Anschlussstiftanzahl steuert und/oder ansteuert (bzw. treibt).
- Die Halbleiterchips können elektrische Kontakte aufweisen, z. B. in Form von Kontaktinseln (oder Kontaktelementen oder Kontaktanschlüssen oder Kontaktelektroden), über die sich ein elektrischer Kontakt zu in den Halbleiterchips beinhalteten integrierten Schaltungen aufbauen lässt. Für den Fall eines Leistungshalbleiterchips kann eine Kontaktinsel einer Gate-Elektrode, einer Source-Elektrode oder einer Drain-Elektrode entsprechen. Die Kontaktinseln können eine oder mehrere Metallschichten beinhalten, die sich auf das Halbleitermaterial auftragen lassen. Die Metallschichten können mit einer beliebigen erwünschten geometrischen Form und einer beliebigen erwünschten Materialzusammensetzung produziert werden. Beliebige erwünschte Metalle oder Metalllegierungen, zum Beispiel mindestens eines der Elemente Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom, Nickel-Vanadium, etc., können als Material genutzt werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material produziert sein, d. h. es können verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich sein.
- Die hierin beschriebenen Halbleiterbauelemente können ein Laminat beinhalten. Das Laminat muss nicht homogen oder aus nur einem Material produziert sein, d. h. es können verschiedene Zusammensetzungen und Konzentrationen der im Laminat enthaltenen Materialien möglich sein. Das Laminat beinhaltet zum Beispiel möglicherweise mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, gefülltes oder nicht gefülltes thermoplastisches Polymermaterial, gefülltes oder nicht gefülltes duroplastisches Polymermaterial, gefülltes oder nicht gefülltes Polymergemisch, etc. Das Laminat kann so ausgestaltet sein, dass es elektronische Komponenten, zum Beispiel einen oder mehrere Halbleiterchips, einbettet. Darüber hinaus kann das Laminat so ausgestaltet sein, dass es als Träger dient, über oder auf dem elektronische Komponenten angeordnet oder montiert sein können, zum Beispiel mindestens eines der Elemente Halbleiterchip, passive elektronische Komponente, aktive elektronische Komponente, mikroelektromechanisches System (MEMS), etc. Zum Produzieren des Laminats und Einbetten einer Komponente wie eines Halbleiterchips im Laminat können verschiedene Techniken verwendet werden. Zum Beispiel können Formpressen (Compression Molding) und/oder Spritzgießen (Injection Molding) und/oder Pulverschmelzen (Powder Molding) und/oder Flüssigformen (Liquid Molding) und/oder Laminieren, etc. genutzt werden.
- Die hierin beschriebenen Halbleiterbauelemente können ein Einkapselungsmaterial beinhalten, das eine oder mehrere Komponenten des Halbleiterbauelements mindestens teilweise bedecken kann. Das Einkapselungsmaterial kann elektrisch isolierend sein und kann einen Einkapselungskörper ausbilden. Das Einkapselungsmaterial beinhaltet möglicherweise mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, gefülltes oder nicht gefülltes thermoplastisches Polymermaterial, gefülltes oder nicht gefülltes duroplastisches Polymermaterial, gefülltes oder nicht gefülltes Polymergemisch, wärmehärtbares Material, Pressmasse, Glob-Top-Material, Laminatmaterial, etc. Verschiedene Techniken können genutzt werden, um Komponenten des Halbleiterbauelements mit dem Einkapselungsmaterial einzukapseln, zum Beispiel Formpressen und/oder Spritzgießen und/oder Pulverschmelzen und/oder Flüssigformen und/oder Laminieren, etc.
- Die hierin beschriebenen Halbleiterbauelemente können eine oder mehrere passive elektronische Komponenten beinhalten. Die passiven elektronischen Komponenten sind zum Beispiel möglicherweise in ein Halbleitermaterial integriert. Zum Implementieren passiver elektronischer Komponenten können Metallschichten mit mehreren Zwischenverbindungen verwendet werden. Passive elektronische Komponenten können jegliche Arten von Widerständen, Kondensatoren, induktiven Komponenten wie Induktoren oder Spulen (oder Windungen), Antennen, etc. beinhalten. Zum Produzieren der passiven elektronischen Komponenten können beliebige zweckmäßige Techniken genutzt werden.
- Die hierin beschriebenen Halbleiterbauelemente können eine oder mehrere aktive elektronische Komponenten beinhalten. Die aktiven elektronischen Komponenten werden z. B. möglicherweise basierend auf einer frei wählbaren, zweckmäßigen Produktionstechnik in ein Halbleitermaterial integriert. Aktive elektronische Komponenten beinhalten möglicherweise beliebige Arten von Dioden, Transistoren, Digital- oder Analogschaltungen, optoelektronischen Komponenten, ein MEMS, etc.
- Die hierin beschriebenen Halbleiterbauelemente können auf einer Oberflächenmontagetechnik (Surface Mount Technology) basieren und können somit oberflächenmontierbare Bauelemente darstellen, zum Beispiel ein Ball Grid Array (BGA), ein Chip Scale Package (CSP), ein Quad-Flat-No-Leads(QFN)-Package, ein Land Grid Array (LGA), etc. Ein oberflächenmontierbares Bauelement kann mindestens eine Montageoberfläche beinhalten, die möglicherweise dazu dient, das Halbleiterbauelement auf eine andere Komponente, zum Beispiel eine Leiterplatte (PCB), zu montieren. Externe Kontaktelemente und insbesondere externe Kontaktoberflächen können über oder auf der Montageoberfläche aufgebracht werden, um eine Oberflächenmontage des Halbleiterbauelements zu unterstützen. Die externen Kontaktelemente können ermöglichen, dass das Halbleiterbauelement elektrisch an die Komponente, über oder auf der das Halbleiterbauelement montiert werden soll, gekoppelt wird. Lotdepots wie Lotkugeln, Lothügel, Lotinseln, lötbare Inseln, etc. oder andere zweckmäßige Verbindungselemente können genutzt werden, um eine elektrische und/oder mechanische Verbindung zwischen dem Halbleiterbauelement und der Komponente, über oder auf der das Halbleiterbauelement montiert wird, herzustellen.
- Die hierin beschriebenen Halbleiterbauelemente können eine oder mehrere Umverteilungsschichten beinhalten. Eine Umverteilungsschicht ist zum Beispiel möglicherweise über mindestens einer Oberfläche des Laminats angeordnet, das ebenfalls im Halbleiterbauelement beinhaltet sein kann. In einem weiteren Beispiel ist eine Umverteilungsschicht möglicherweise mindestens teilweise im Laminat angeordnet. Die Umverteilungsschicht kann eine oder mehrere Metallschichten beinhalten, welche die Form von Leiterbahnen oder Leiterebenen (oder Leiterflächen) aufweisen und elektrisch an einen Halbleiterchip des Halbleiterbauelements gekoppelt sein können. Die Metallschichten können als Verdrahtungsschichten verwendet werden, um einen elektrischen Kontakt zu den Halbleiterchips von außerhalb des Halbleiterbauelements aufzubauen und/oder einen elektrischen Kontakt zu anderen im Halbleiterbauelement enthaltenen Halbleiterchips und/oder Komponenten aufzubauen. Die Metallschichten können die Kontaktinseln der Halbleiterchips an die externen Kontaktinseln koppeln. In einem weiteren Beispiel kann die Metallschicht eine elektrische Verbindung durch das Laminat von einer Oberfläche des Laminats zu einer anderen Oberfläche des Laminats bereitstellen. Die Metallschichten können mit einer beliebigen erwünschten geometrischen Form und einer beliebigen erwünschten Materialzusammensetzung produziert werden. Die Metallschichten beinhalten zum Beispiel möglicherweise mindestens eines der Elemente Aluminium, Nickel, Palladium, Silber, Zinn, Gold, Kupfer, entsprechende Metalllegierungen, etc. oder Kombinationen davon. Die Metallschichten können eine oder mehrere einzelne, aus diesen Materialien bestehende Metallschichten beinhalten. Alternativ oder zusätzlich können die Metallschichten eine oder mehrere Multilayer beinhalten, die aus den Materialien bestehen, zum Beispiel Kupfer/Nickel/Gold. Die Metallschichten können über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein.
- Die hierin beschriebenen Halbleiterbauelemente können elektrisch leitende Elemente beinhalten, die so ausgestaltet sein können, dass sie eine elektrische Verbindung zwischen Komponenten eines Halbleiterbauelements bereitstellen. In einem Beispiel wird möglicherweise eine elektrische Verbindung zwischen einem Halbleiterchip und einem elektrischen Kontakt bereitgestellt, die möglicherweise beide über oder auf einem Laminat angeordnet werden. Ein zweckmäßiges Element zur Bereitstellung einer solchen elektrischen Verbindung kann mindestens eines der Elemente Bonddraht, Lothügel, Diffusionslötbondung, Leitkleber, etc. sein. Die elektrisch leitenden Elemente lassen sich aus einem frei wählbaren, geeigneten Material produzieren. Ein verwendeter Bonddraht beinhaltet z. B. möglicherweise mindestens eines der Elemente Cu, Au, Al, Pd-beschichtetes Cu, Ag, etc. Lotmaterial, das zum Ausbilden von Diffusionslötbondungen fähig ist, beinhaltet z. B. möglicherweise eines oder mehrere der Elemente Sn, SnAg, SnAu, In, InAg, InAu, SnAgCu, PbSn, PbInAg, etc. In einem weiteren Beispiel wird möglicherweise eine elektrische Verbindung zwischen einem mindestens teilweise in einem Laminat eingebetteten Halbleiterchip und einem über oder auf dem Laminat angeordneten elektrischen Kontakt bereitgestellt. Eine solche elektrische Verbindung wird z. B. möglicherweise durch ein oder mehrere Mikrovias bereitgestellt, die aus einem frei wählbaren, geeigneten elektrisch leitenden Material, zum Beispiel einem Metall oder einer Metalllegierung, bestehen können.
-
1 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements100 gemäß der Offenbarung. Das Halbleiterbauelement100 kann ein Laminat1 und einen ersten Halbleiterchip2 beinhalten, der mindestens teilweise im Laminat1 eingebettet sein kann. Im Beispiel von1 ist der erste Halbleiterchip2 beispielhaft an einer ersten Hauptoberfläche4 des Laminats1 eingebettet. In anderen Beispielen hingegen ist der erste Halbleiterchip2 möglicherweise auch an einer anderen, frei wählbaren Stelle im Laminat1 eingebettet, zum Beispiel an der Hauptoberfläche des Laminats1 gegenüber der ersten Hauptoberfläche4 . Das Halbleiterbauelement100 kann ferner einen zweiten Halbleiterchip3 beinhalten, der über oder auf der ersten Hauptoberfläche4 des Laminats1 montiert sein kann. Ein erster elektrischer Kontakt5 kann über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet sein. Der zweite Halbleiterchip3 kann elektrisch an den ersten elektrischen Kontakt5 gekoppelt sein. Im Beispiel von1 wird die elektrische Kopplung zwischen dem zweiten Halbleiterchip3 und dem ersten elektrischen Kontakt5 nicht explizit veranschaulicht, um zu verdeutlichen, dass die elektrische Kopplung von einem beliebigen geeigneten Typ sein kann. Beispiele für geeignete elektrische Kopplungen werden unten beschrieben. Darüber hinaus werden im Folgenden detailliertere Halbleiterbauelemente beschrieben, die dem Halbleiterbauelement100 von1 ähnlich sind. -
2 veranschaulicht schematisch eine Querschnittsansicht eines Halbleitergehäuses200 gemäß der Offenbarung. Das Halbleitergehäuse200 kann ein Laminat1 und einen ersten Halbleiterchip2 beinhalten, der mindestens teilweise im Laminat1 eingebettet sein kann. Das Halbleitergehäuse200 kann ferner einen zweiten Halbleiterchip3 und einen elektrischen Kontakt5 beinhalten, die je über oder auf einer ersten Hauptoberfläche4 des Laminats1 angeordnet sein können. Der zweite Halbleiterchip3 kann elektrisch an den elektrischen Kontakt5 gekoppelt sein. Wiederum wird aus Gründen, die oben erläutert wurden, auf eine explizite Veranschaulichung der elektrischen Kopplung verzichtet. Das Halbleitergehäuse200 kann ferner ein Einkapselungsmaterial6 beinhalten, das den zweiten Halbleiterchip3 , den elektrischen Kontakt5 und das Laminat1 mindestens teilweise einkapseln kann. Detailliertere Halbleitergehäuse, die dem Halbleitergehäuse200 von2 ähnlich sind, werden unten beschrieben. -
3 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements300 gemäß der Offenbarung. Das Halbleiterbauelement300 kann ein Laminat1 mit einer ersten Hauptoberfläche4 und einer zweiten Hauptoberfläche7 gegenüber der ersten Hauptoberfläche4 beinhalten. Das Laminat1 beinhaltet möglicherweise mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, gefülltes oder nicht gefülltes thermoplastisches Polymermaterial, gefülltes oder nicht gefülltes duroplastisches Polymermaterial, gefülltes oder nicht gefülltes Polymergemisch, etc. Eine Dicke des Laminats1 in einer zu den Hauptoberflächen4 ,7 senkrechten Richtung kann in einem Bereich von etwa 60 μm (Mikrometer) bis etwa 250 μm (Mikrometer) liegen. - Ein erster Halbleiterchip
2 und ein dritter Halbleiterchip8 können mindestens teilweise im Laminat1 eingebettet sein. Allgemein können die Halbleiterchips2 ,8 von einem frei wählbaren Typ sein. Insbesondere können einer oder beide der Halbleiterchips2 ,8 einen Leistungshalbleiter beinhalten. Zum Beispiel kann jeder der ersten Halbleiterchips2 ,8 ein MOSFET-Chip sein, der eine Gate-Elektrode und eine Source-Elektrode, die über oder auf einer Hauptoberfläche des jeweiligen Halbleiterchips angeordnet sind, und eine Drain-Elektrode, die über oder auf einer gegenüberliegenden Hauptoberfläche des jeweiligen Halbleiterchips angeordnet ist, aufweist. Die Hauptoberflächen der Halbleiterchips2 ,8 , welche die Gate-Elektrode und die Source-Elektrode beinhalten, sind als aktive Seiten der Halbleiterchips2 ,8 definierbar. In einem Beispiel ist die aktive Seite des ersten Halbleiterchips2 möglicherweise in eine Richtung zur zweiten Hauptoberfläche7 des Laminats1 hin gewandt, während die aktive Seite des dritten Halbleiterchips8 möglicherweise in eine Richtung zur ersten Hauptoberfläche4 des Laminats1 hin gewandt ist. In weiteren Beispielen sind die aktiven Seiten beider Halbleiterchips2 ,8 möglicherweise in eine selbe Richtung gewandt, zum Beispiel zur ersten Hauptoberfläche4 des Laminats1 oder zur zweiten Hauptoberfläche7 des Laminats1 hin. - Das Halbleiterbauelement
300 kann eine erste Verdrahtungsschicht (oder erste elektrisch leitende Schicht)9 beinhalten, die über oder auf der zweiten Hauptoberfläche7 des Laminats1 angeordnet sein kann. Eine Dicke der ersten Verdrahtungsschicht9 in einer zu den Hauptoberflächen4 ,7 senkrechten Richtung kann in einem Bereich von etwa 5 μm (Mikrometer) bis etwa 50 μm (Mikrometer) liegen. Die erste Verdrahtungsschicht9 kann aus einem beliebigen zweckmäßigen elektrisch leitenden Material bestehen und kann abhängig von elektrischen Verbindungen strukturiert sein, die für einen erwünschten Betrieb des Halbleiterbauelements300 möglicherweise erforderlich sind. Zum Beispiel ist eine Drain-Elektrode des dritten Halbleiterchips8 möglicherweise elektrisch mit einem Teil9A der ersten Verdrahtungsschicht9 verbunden, sodass die Drain-Elektrode von außerhalb des Laminats1 über den Teil9A der ersten Verdrahtungsschicht9 zugänglich ist. Ein weiterer Teil9B der Verdrahtungsschicht9 stellt z. B. möglicherweise eine elektrische Verbindung zu einer Durchverbindung bereit, die sich von der ersten Hauptoberfläche4 des Laminats1 zur zweiten Hauptoberfläche7 des Laminats1 erstrecken kann. Weitere Teile der ersten Verdrahtungsschicht9 können so ausgestaltet sein, dass sie eine elektrische Verbindung zu weiteren elektrischen Kontakten des ersten Halbleiterchips2 und/oder des dritten Halbleiterchips8 bereitstellen. Insbesondere kann das Halbleiterbauelement300 so gestaltet sein, dass alle elektrischen Kontakte der Halbleiterchips2 ,8 von außerhalb (oder einem Randbezirk) des Halbleiterbauelements300 zugänglich sind. Insbesondere kann die erste Verdrahtungsschicht9 so ausgestaltet sein, dass sie eine Oberflächenmontagelöttechnik unterstützt. Das heißt, das Halbleiterbauelement300 kann ein oberflächenmontierbares Bauelement sein und mindestens ein Teil der ersten Verdrahtungsschicht9 kann so ausgestaltet sein, dass er eine Oberflächenmontage des Halbleiterbauelements300 über oder auf einer anderen Komponente (nicht dargestellt), zum Beispiel einer Leiterplatte (PCB), unterstützt. - Das Halbleiterbauelement
300 kann eine zweite Verdrahtungsschicht (oder zweite elektrisch leitende Schicht)10 beinhalten, die über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet sein kann. Eine Dicke der zweiten Verdrahtungsschicht10 in einer zu den Hauptoberflächen4 ,7 senkrechten Richtung kann in einem Bereich von etwa 5 μm (Mikrometer) bis etwa 50 μm (Mikrometer) liegen. Die zweite Verdrahtungsschicht10 kann abhängig von elektrischen Verbindungen strukturiert sein, die für einen erwünschten Betrieb des Halbleiterbauelements300 möglicherweise erforderlich sind. Die zweite Verdrahtungsschicht10 beinhaltet zum Beispiel möglicherweise elektrische Kontakte10A ,10B , die über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet sind. Der elektrische Kontakt10A kann zum Beispiel eine elektrische Verbindung zu einer über oder auf einer Hauptoberfläche des dritten Halbleiterchips8 angeordneten Elektrode z. B. mittels eines Mikrovia11 bereitstellen. Weitere Mikrovias können einen elektrischen Kontakt zu weiteren elektrischen Kontakten des dritten Halbleiterchips8 bereitstellen. In einem Beispiel stellt der elektrische Kontakt10B möglicherweise eine elektrische Verbindung zu einer Durchverbindung bereit, die sich durch das Laminat1 von der ersten Hauptoberfläche4 des Laminats1 zur zweiten Hauptoberfläche7 des Laminats1 erstrecken kann. Die zweite Verdrahtungsschicht10 kann aus einem beliebigen zweckmäßigen elektrisch leitenden Material bestehen. Insbesondere kann das Material der zweiten Verdrahtungsschicht10 davon abhängen, wie eine elektrische Verbindung zu Teilen der zweiten Verdrahtungsschicht10 hergestellt werden soll. Im Beispiel von3 ist die zweite Verdrahtungsschicht10 möglicherweise vor allem so ausgestaltet, dass sie einen Drahtbondprozess unterstützt, bei dem Teile der zweiten Verdrahtungsschicht10 elektrisch an Bonddrähte gekoppelt werden können. - Das Halbleiterbauelement
300 kann einen zweiten Halbleiterchip3 beinhalten, der über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet ist. Allgemein kann der zweite Halbleiterchip3 von einem frei wählbaren Typ sein. Insbesondere kann der zweite Halbleiterchip3 so ausgestaltet sein, dass er einen oder beide der im Laminat1 eingebetteten Halbleiterchips2 ,8 steuert und/oder ansteuert (bzw. treibt). In diesem Fall kann der zweite Halbleiterchip3 ein Logikchip sein oder kann einen Logikchip beinhalten. Der zweite Halbleiterchip3 kann mit dem Teil10A der zweiten Verdrahtungsschicht10 über einen ersten Bonddraht12A elektrisch verbunden sein. Somit kann der zweite Halbleiterchip3 z. B. Zugang zu einer Elektrode des dritten Halbleiterchips8 haben. Darüber hinaus kann der zweite Halbleiterchip3 mit dem Teil10B der zweiten Verdrahtungsschicht10 über einen zweiten Bonddraht10B elektrisch verbunden sein. Somit kann der zweite Halbleiterchip3 z. B. Zugang zu einer Elektrode des ersten Halbleiterchips2 haben. - Der zweite Halbleiterchip
3 kann einen komplexeren Schaltungsaufbau beinhalten als jeder der im Laminat1 eingebetteten Halbleiterchips2 ,8 . Zum Beispiel kann der zweite Halbleiterchip3 eine hohe Anschlussstiftanzahl aufweisen, während einer oder beide der Halbleiterchips2 ,8 eine geringe Anschlussstiftanzahl aufweisen können. Darüber hinaus können sowohl eine Dicke t1 des ersten Halbleiterchips2 als auch eine Dicke t2 des dritten Halbleiterchips8 kleiner sein als eine Dicke t3 des zweiten Halbleiterchips3 . Zum Beispiel können die Dicke t1 des ersten Halbleiterchips2 und die Dicke t2 des dritten Halbleiterchips8 kleiner sein als etwa 120 μm (Mikrometer). Die Dicke t3 des zweiten Halbleiterchips3 ist z. B. möglicherweise größer als etwa 100 μm (Mikrometer). Die Dicken t1, t2, t3 sind möglicherweise unterschiedlich, können jedoch auch gleich sein. - Das Halbleiterbauelement
300 kann ein Einkapselungsmaterial6 beinhalten, das über der ersten Hauptoberfläche4 des Laminats1 angeordnet sein kann. Das Einkapselungsmaterial6 beinhaltet möglicherweise mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, thermoplastisches Polymermaterial, duroplastisches Polymermaterial, ein Polymergemisch, wärmehärtbares Material, Pressmasse, Glob-Top-Material, Laminatmaterial, etc. Eine Dicke des Einkapselungsmaterials6 in einer zu den Hauptoberflächen4 ,7 senkrechten Richtung kann in einem Bereich von etwa 100 μm (Mikrometer) bis etwa 1000 μm (Mikrometer) liegen. Das Einkapselungsmaterial6 kann das Laminat1 und/oder die zweite Verdrahtungsschicht10 und/oder die Bonddrähte12A ,12B und/oder den zweiten Halbleiterchip3 mindestens teilweise einkapseln. Im Beispiel von3 kann das Einkapselungsmaterial6 alle über der ersten Hauptoberfläche4 des Laminats1 angeordneten Komponenten bedecken. Das eingekapselte Halbleiterbauelement300 kann somit ein vollständiges System-in-Package oder eine Lösung in einem Gehäuse (engl. one package solution) darstellen. - In einem Beispiel ist das Halbleiterbauelement
300 möglicherweise so ausgestaltet, dass es als Gleichspannungswandler betrieben wird, der auf einer Halbbrückenschaltung basieren kann. Da3 qualitativer Art ist, veranschaulicht sie nicht zwangsläufig alle elektrischen Verbindungen, die für den tatsächlichen Betrieb einer Halbbrückenschaltung möglicherweise erforderlich sind. Jedoch wird in Verbindung mit11 ein beispielhaftes schematisches Diagramm einer Halbbrückenschaltung1100 beschrieben, die durch ein Halbleiterbauelement, das dem von3 ähnlich ist, implementiert werden kann. Wird das Mehrchipbauelement300 von3 als Halbbrückenschaltung genutzt, kann der erste Halbleiterchip2 einen Low-Side-Schalter beinhalten, und der dritte Halbleiterchip8 kann einen High-Side-Schalter beinhalten. Insbesondere kann eine Drain-Elektrode des ersten Halbleiterchips2 mit einer Source-Elektrode des dritten Halbleiterchips8 elektrisch verbunden sein. - Wie bereits erwähnt, ist
3 qualitativer Art und weitere elektronische Funktionalitäten, die sich von einem eine Halbbrückenschaltung beinhaltenden Gleichspannungswandler unterscheiden können, lassen sich ebenfalls auf der Grundlage des Halbleiterbauelements300 implementieren. Zu diesem Zweck können zusätzliche Halbleiterchips im Halbleiterbauelement300 beinhaltet sein. Insbesondere kann das Halbleiterbauelement300 eine frei wählbare Anzahl von im Laminat1 eingebetteten Halbleiterchips und eine frei wählbare Anzahl von über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordneten Halbleiterchips beinhalten. Die spezielle Anzahl verwendeter Halbleiterchips und assoziierter elektrischer Verbindungen, die zwischen den Halbleiterchips und/oder den Verdrahtungsschichten9 und10 bereitgestellt werden, kann von einer erwünschten Funktionalität des Halbleiterbauelements300 abhängen. Ferner können Komponenten nicht nur über die erste Verdrahtungsschicht9 , die über oder auf der ersten Hauptoberfläche7 des Laminats1 angeordnet ist, kontaktiert werden. Zum Beispiel können sowohl die erste Verdrahtungsschicht9 als auch die zweite Verdrahtungsschicht10 auch von einer Seitenoberfläche des Halbleiterbauelements300 zugänglich sein. Im Beispiel von3 sind die Seitenoberflächen des Halbleiterbauelements300 jeweils im Wesentlichen senkrecht zu den Hauptoberflächen4 ,7 des Laminats1 . -
4 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements400 gemäß der Offenbarung. Das Halbleiterbauelement400 kann dem Halbleiterbauelement300 von3 ähnlich sein und kann ähnliche Komponenten beinhalten. Alle in Verbindung mit3 angeführten Bemerkungen können somit auch für das Halbleiterbauelement400 von4 gelten. - Das Halbleiterbauelement
400 kann eine elektronische Komponente13 beinhalten, die über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet sein kann. Die elektronische Komponente13 beinhaltet zum Beispiel möglicherweise mindestens eines der Elemente passive elektronische Komponente, aktive elektronische Komponente, mikroelektromechanische Komponente, etc. Im Beispiel von4 wird nur eine beispielhafte elektronische Komponente13 veranschaulicht. In weiteren Beispielen beinhaltet das Halbleiterbauelement400 möglicherweise eine frei wählbare Anzahl weiterer elektronischer Komponenten, die über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet sein können, wobei eine Anordnung und eine Wahl verwendeter elektronischer Komponenten von einem erwünschten Betrieb des Halbleiterbauelements400 abhängen können. Für den beispielhaften Fall, in dem das Halbleiterbauelement400 als Gleichspannungswandler betrieben wird, beinhaltet die elektronische Komponente13 z. B. möglicherweise einen Boot-Kondensator. Die elektronische Komponente13 kann elektrisch an eine oder mehrere der anderen Komponenten des Halbleiterbauelements400 gekoppelt sein. Im Beispiel von4 kann die elektronische Komponente13 an den dritten Halbleiterchip8 gekoppelt sein, zum Beispiel mittels eines oder mehrerer Mikrovias11 . Darüber hinaus kann die elektronische Komponente13 an den zweiten Halbleiterchip3 gekoppelt sein, zum Beispiel mittels der zweiten Verdrahtungsschicht10 . Ähnlich wie weitere über der ersten Hauptoberfläche4 des Laminats1 angeordnete Komponenten kann die elektronische Komponente13 mindestens teilweise vom Einkapselungsmaterial6 eingekapselt sein. - Das Halbleiterbauelement
400 kann ferner ein oder mehrere elektrisch leitende Elemente14A ,14B beinhalten, die sich durch das Einkapselungsmaterial6 erstrecken können. Im Beispiel von4 können sich zwei elektrisch leitende Elemente14A ,14B jeweils von der ersten Hauptoberfläche4 des Laminats1 zur oberen Oberfläche15 des Einkapselungsmaterials6 erstrecken. Die elektrisch leitenden Elemente14A ,14B sind z. B. möglicherweise Blöcke, die aus einem Metall oder einer Metalllegierung, zum Beispiel Cu, bestehen, und können elektrisch an die zweite Verdrahtungsschicht10 gekoppelt werden, zum Beispiel mittels einer Löttechnik. Eine Höhe h1 der elektrisch leitenden Elemente14A ,14B ist möglicherweise größer als eine Höhe h2 des zweiten Halbleiterchips3 und der Drahtschleifen (engl. wire loops) der Bonddrähte12A ,12B . Die elektrisch leitenden Elemente14A ,14B können mindestens teilweise vom Einkapselungsmaterial6 eingekapselt sein. Im Beispiel von4 können die elektrisch leitenden Elemente14A ,14B bis auf ihre oberen Oberflächen vollständig vom Einkapselungsmaterial6 bedeckt sein. - Die elektrisch leitenden Elemente
14A ,14B können auf der oberen Oberfläche15 des Einkapselungsmaterials6 freigelegt sein. Die Freilegung der elektrisch leitenden Elemente14A ,14b lässt sich zum Beispiel bewerkstelligen, indem zuerst die elektrisch leitenden Elemente14A ,14B mit dem Einkapselungsmaterial6 eingekapselt und Teile des Einkapselungsmaterials6 danach von der oberen Oberfläche15 des Einkapselungsmaterials6 entfernt werden, bis die oberen Seiten der elektrisch leitenden Elemente14A ,14B freigelegt werden. In diesem Zusammenhang kann zum Beispiel ein Schleifprozess genutzt werden. Jedes der elektrisch leitenden Elemente14A ,14B kann eine Möglichkeit zum elektrischen Kontaktieren der zweiten Verdrahtungsschicht10 von der oberen Oberfläche15 des Einkapselungsmaterials6 bereitstellen. Somit lassen sich einer oder mehrere der Halbleiterchips2 ,3 ,8 über die elektrisch leitenden Elemente14A ,14B elektrisch kontaktieren. - Das Halbleiterbauelement
400 kann ferner elektrische Kontakte16A ,16B beinhalten, die über oder auf den freigelegten Oberflächen der elektrisch leitenden Elemente14A ,14B angeordnet sein können. Die elektrischen Kontakte16A ,16B bestehen zum Beispiel möglicherweise aus einer oder mehreren Schichten aus einem Metall und/oder einer Metalllegierung. Darüber hinaus kann das Halbleiterbauelement400 eine elektronische Komponente17 beinhalten, die über oder auf der Hauptoberfläche15 des Einkapselungsmaterials6 montiert sein kann. Die elektronische Komponente17 beinhaltet zum Beispiel möglicherweise mindestens eines der Elemente passive elektronische Komponente, aktive elektronische Komponente, mikroelektromechanische Komponente, etc. Die elektrischen Kontakte16A ,16B können eine elektrische Verbindung und/oder Wärmeleitfähigkeit/-übertragung zwischen den freigelegten Oberflächen der elektrisch leitenden Elemente14A ,14B und elektrischen Kontakten der elektronischen Komponente17 verbessern. Da sich die elektrischen Kontakte16A ,16B über die Oberfläche15 des Einkapselungsmaterials6 erstrecken können, kann ein Zwischenraum zwischen dem Einkapselungsmaterial6 und der elektronischen Komponente17 entstehen. - Für den beispielhaften Fall, in dem das Halbleiterbauelement
400 als Gleichspannungswandler betrieben wird, beinhaltet die elektronische Komponente17 z. B. möglicherweise einen Stromspeicherinduktor, der für eine Gleichspannungswandlung möglicherweise erforderlich ist. In4 werden Spulen (oder Windungen)18 eines solchen Stromspeicherinduktors beispielhaft durch parallele Linien angezeigt. Die elektronische Komponente17 kann über die elektrischen Kontakte16A ,16B elektrisch an die elektrisch leitenden Elemente14A ,14B gekoppelt sein. In einem weiteren Beispiel sind Kupfer- oder Aluminiumblöcke möglicherweise über der Oberfläche15 des Einkapselungsmaterials6 montiert und dienen möglicherweise als Wärmerohr, das eine Oberseitenkühlung bereitstellt, um ein thermisches Leistungsverhalten des Halbleiterbauelements400 zu verbessern. - Das Halbleiterbauelement
400 kann als Halbleitergehäuse (oder Halbleiterpackage) mit einem dreischichtigen System angesehen werden. In einer ersten Schicht19A können elektronische Funktionalitäten mittels eines oder mehrerer mindestens teilweise im Laminat1 eingebetteter Halbleiterchips implementiert werden. In einer zweiten Schicht19B können elektronische Funktionalitäten mittels eines oder mehrerer Halbleiterchips und/oder einer oder mehrerer elektronischer Komponenten, die über oder auf dem Laminat1 angeordnet und vom Einkapselungsmaterial6 mindestens teilweise eingekapselt werden, implementiert werden. In einer dritten Schicht19C können weitere elektronische Komponenten über oder auf dem Einkapselungsmaterial6 montiert werden und weitere elektronische Funktionalitäten bereitstellen. Wie aus den vorherigen Bemerkungen hervorgeht, können in den individuellen Schichten19A bis19C enthaltene Komponenten während eines Betriebs des Halbleiterbauelements400 miteinander interagieren. Die Kombination der drei Schichten19A bis19C kann eine Lösung in einem Gehäuse (engl. one package solution) darstellen. -
5 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements500 gemäß der Offenbarung. Das Halbleiterbauelement500 kann z. B. dem Halbleiterbauelement400 von4 ähnlich sein und kann ähnliche Komponenten beinhalten. Alle in Verbindung mit4 angeführten Bemerkungen können somit auch für das Halbleiterbauelement500 von5 gelten. - In
5 können die elektrischen Kontakte16A ,16B und die elektronische Komponente17 von4 ersetzt sein durch eine elektromagnetische Abschirmung20 , die über dem Einkapselungsmaterial6 angeordnet sein kann. Die elektromagnetische Abschirmung20 kann mit den elektrisch leitenden Elementen14A ,14B elektrisch verbunden sein. Die elektromagnetische Abschirmung20 beinhaltet zum Beispiel möglicherweise Kupferblöcke und/oder Kupferringe und/oder aufgesputtertes Kupfer und/oder plattiertes Kupfer, etc. In anderen Beispielen können zum Produzieren der elektromagnetischen Abschirmung20 ähnliche Metalle oder Metalllegierungen verwendet werden. Insbesondere kann die elektromagnetische Abschirmung20 mit einem Erdpotenzial verbunden sein. -
6 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements600 gemäß der Offenbarung. Das Halbleiterbauelement600 kann einem der vorher beschriebenen Halbleiterbauelemente ähnlich sein, sodass vorherige Bemerkungen auch in Verbindung mit5 gelten können. - Das Halbleiterbauelement
600 kann eine oder mehrere Umverteilungsschichten beinhalten, die über der ersten Hauptoberfläche4 des Laminats1 und/oder über der zweiten Hauptoberfläche7 des Laminats1 und/oder mindestens teilweise innerhalb des Laminats1 angeordnet sein können. Im Beispiel von6 kann sich eine beispielhafte Umverteilungsschicht21 durch das Laminat1 von der ersten Hauptoberfläche4 des Laminats1 zur zweiten Hauptoberfläche7 des Laminats1 erstrecken. Die Anzahl und die Anordnung der ausgebildeten Umverteilungsschichten können vor allem von einer erwünschten Funktionalität des Halbleiterbauelements600 abhängen. -
7 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements700 gemäß der Offenbarung. Das Halbleiterbauelement700 kann einem der vorher beschriebenen Halbleiterbauelemente ähnlich sein, sodass vorherige Bemerkungen auch in Verbindung mit6 gelten können. - Das Halbleiterbauelement
700 kann einen Halbleiterchip3A beinhalten, der über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnet ist. Der Halbleiterchip3A kann von einem beliebigen Typ sein und ist zum Beispiel möglicherweise dem Halbleiterchip3 von3 ähnlich. Der Halbleiterchip3A kann über die Bonddrähte12A ,12B elektrisch mit Teilen der zweiten Verdrahtungsschicht10 verbunden werden, sodass sich z. B. eine elektrische Verbindung zwischen dem Halbleiterchip3A und einem oder mehreren im Laminat1 und/oder in der zweiten Verdrahtungsschicht10 eingebetteten Halbleiterchips herstellen lässt. - Das Halbleiterbauelement
700 kann einen weiteren, über oder auf dem Halbleiterchip3A angeordneten Halbleiterchip3B beinhalten. Der Halbleiterchip3B kann von einem beliebigen Typ sein und ist zum Beispiel möglicherweise dem Halbleiterchip3 von3 ähnlich. Der Halbleiterchip3B kann über die Bonddrähte12C ,12D elektrisch mit Teilen der Verdrahtungsschicht10 verbunden werden, sodass sich eine elektrische Verbindung zwischen dem Halbleiterchip3B und einem oder mehreren im Laminat1 und/oder in der zweiten Verdrahtungsschicht10 eingebetteten Halbleiterchips herstellen lässt. Darüber hinaus können die gestapelten Halbleiterchips3A ,3B elektrisch miteinander verbunden werden, zum Beispiel an der Kontaktoberfläche zwischen den Halbleiterchips3A ,3B . Alternativ lässt sich zwischen den Halbleiterchips3A ,3B eine elektrisch isolierende Schicht (nicht veranschaulicht) anordnen. -
8 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements800 gemäß der Offenbarung. Das Halbleiterbauelement800 kann zum Beispiel dem Halbleiterbauelement300 von3 ähnlich sein. Im Gegensatz zu3 ist der über oder auf der ersten Hauptoberfläche4 des Laminats1 angeordnete Halbleiterchip3 möglicherweise nicht zwangsläufig über die Bonddrähte12A ,12B mit der zweiten Verdrahtungsschicht10 verbunden. Stattdessen kann der Halbleiterchip3 in Flip-Chip-Weise angeordnet sein, sodass eine elektrische Verbindung zwischen elektrischen Kontakten, die über oder auf der unteren Oberfläche des Halbleiterchips3 angeordnet sind, und elektrischen Kontakten der zweiten Verdrahtungsschicht10 über (geflossene) Lötelemente22 (oder Lotkugeln oder Lothügel) hergestellt werden kann. -
9 veranschaulicht schematisch eine Querschnittsansicht eines Halbleiterbauelements900 gemäß der Offenbarung. Das Halbleiterbauelement900 kann zum Beispiel einem der Halbleiterbauelemente300 und800 in den3 und8 ähnlich sein. Im Gegensatz zu3 ist der über der ersten Hauptoberfläche4 des Laminats1 angeordnete Halbleiterchip3 möglicherweise nicht zwangsläufig über die Bonddrähte12A ,12B mit der zweiten Verdrahtungsschicht10 verbunden. Stattdessen lässt sich eine elektrische Verbindung zwischen dem Halbleiterchip3 und elektrischen Kontakten der zweiten Verdrahtungsschicht10 mittels eines Diffusionslötprozesses herstellen. Beim Durchführen eines solchen Diffusionslötprozesses kann ein Lotmaterial entweder über oder auf einer Oberfläche des Halbleiterchips3 , über oder auf der ersten Hauptoberfläche4 des Laminats1 oder über oder auf beiden aufgetragen werden. Hier kann ein beliebiges Lotmaterial, das zum Ausbilden von Diffusionslötbondungen fähig ist, genutzt werden, zum Beispiel ein Lotmaterial, das eines oder mehrere der Elemente Sn, SnAg, SnAu, In, InAg, InAu, etc. umfasst. Die Diffusionslötbondungen können eine oder mehrere gelötete Schichten beinhalten, die aus einem gleichen oder unterschiedlichen Lotmaterialien bestehen können. In einem weiteren Beispiel wird möglicherweise ein gehäuster Chip über oder auf der ersten Hauptoberfläche4 des Laminats montiert, zum Beispiel durch Nutzung einer Oberflächenmontagetechnik. - Die
10A bis10D veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Produzieren eines Mehrchipbauelements1000 gemäß der Offenbarung. Ein Querschnitt eines durch das Verfahren erhaltenen Halbleiterbauelements1000 wird in10D veranschaulicht. Das Halbleiterbauelement1000 kann zum Beispiel dem Halbleiterbauelement100 von1 ähnlich sein. Das beschriebene Verfahren kann jedoch auch eine Grundlage zum Produzieren beliebiger der Halbleiterbauelemente gemäß der Offenbarung, wie hierin beschrieben, liefern. In10A kann ein erster Halbleiterchip2 in einem Laminat1 eingebettet sein. In10B kann ein elektrischer Kontakt5 über oder auf einer ersten Hauptoberfläche4 des Laminats1 ausgebildet sein. In10C kann ein zweiter Halbleiterchip3 über oder auf der ersten Hauptoberfläche4 des Laminats1 montiert sein. In10D kann der zweite Halbleiterchip3 elektrisch an den elektrischen Kontakt5 gekoppelt sein. Im Beispiel von10D wird die elektrische Kopplung zwischen dem zweiten Halbleiterchip3 und dem elektrischen Kontakt5 durch einen beispielhaften Bonddraht12 veranschaulicht. Die elektrische Kopplung kann jedoch auch durch eine beliebige andere elektrische Kopplung, wie hierin beschrieben, bereitgestellt werden. - Das beschriebene Verfahren kann weitere Vorgänge beinhalten, die der Einfachheit halber hierin nicht explizit veranschaulicht werden. Zum Beispiel werden der zweite Halbleiterchip
3 , der elektrische Kontakt5 und das Laminat1 möglicherweise mindestens teilweise von einem Einkapselungsmaterial eingekapselt. Das resultierende Bauelement kann dann z. B. dem Bauelement200 von2 ähnlich sein. In weiteren Beispielen können zum Halbleiterbauelement1000 beliebige der in Verbindung mit den3 bis9 beschriebenen Komponenten hinzugefügt werden. - Die Halbleiterbauelemente gemäß der Offenbarung, wie hierin beschrieben, können folgende Wirkungen haben. Diese Wirkungen können vor allem erkennbar werden, wenn ein Halbleiterbauelement gemäß der Offenbarung mit Halbleiterbauelementen verglichen wird, die eine ähnliche Funktionalität bereitstellen, jedoch Bauelemente mit mehreren Chips beinhalten, statt dass sie eine Lösung in einem Gehäuse (engl. one package solution) darstellen. Die aufgeführten Wirkungen sind weder ausschließlich noch einschränkend.
- Verglichen mit anderen Halbleiterbauelementen kann ein Halbleiterbauelement gemäß der Offenbarung einen erhöhten Integrationsgrad bereitstellen.
- Verglichen mit anderen Halbleiterbauelementen kann ein Halbleiterbauelement gemäß der Offenbarung kleiner sein.
- Die Verwendung von in Verbindung mit Verfahren und/oder Halbleiterbauelementen gemäß der Offenbarung beschriebenen Merkmalen kann eine erhöhte Gestaltungsfreiheit gewähren, wenn Halbleiterbauelemente mit einer erwünschten Funktionalität implementiert werden.
- Verglichen mit anderen Halbleiterbauelementen kann ein Halbleiterbauelement gemäß der Offenbarung ein verbessertes elektrisches und/oder thermisches Leistungsverhalten bereitstellen, insbesondere in Bezug auf Streuinduktivität, Kapazität, Wirkungsgrad, etc.
-
11 veranschaulicht ein schematisches Diagramm einer Halbbrückenschaltung1100 . Ein Halbleiterbauelement gemäß der Offenbarung kann so ausgestaltet sein, dass es als eine solche Halbbrückenschaltung betrieben wird. Die Halbbrückenschaltung1100 kann zwischen Knoten N1 und N2 angeordnet sein. Die Halbbrückenschaltung kann in Reihe verbundene Schalter S1 und S2 beinhalten. Die Leistungshalbleiterchips2 und8 , z. B. wie in3 des Halbleiterbauelements300 gezeigt, können als die Schalter S1 und S2 implementiert sein. An die Knoten N1 und N2 können konstante elektrische Potenziale angelegt werden. An den Knoten N1 kann zum Beispiel ein hohes Potenzial wie 10, 12, 18, 50, 110, 230, 500 oder 1000 V oder irgendein anderes Potenzial angelegt werden und an den Knoten N2 kann ein niedriges elektrisches Potenzial, zum Beispiel 0 V, angelegt werden. Somit kann der erste Halbleiterchip2 so ausgestaltet sein, dass er als Low-Side-Schalter dient, während der dritte Halbleiterchip8 so ausgestaltet sein kann, dass er als High-Side-Schalter dient. Die Schalter S1 und S2 können bei Frequenzen im Bereich von 1 kHz bis 100 MHz geschaltet werden, die Schaltfrequenzen können jedoch auch außerhalb dieses Bereichs liegen. Das bedeutet, ein variierendes elektrisches Potenzial kann während eines Betriebs der Halbbrücke an einen zwischen den Schaltern S1 und S2 angeordneten Knoten N3 angelegt werden. Das Potenzial des Knotens N3 kann im Bereich zwischen dem niedrigen und dem hohen elektrischen Potenzial variieren. - Die Halbbrückenschaltung ist zum Beispiel möglicherweise in elektronischen Schaltungen zum Wandeln von Gleichspannungen, sogenannten Gleichspannungswandlern, implementiert. Gleichspannungswandler können genutzt werden, um eine von einer Batterie oder einer wiederaufladbaren Batterie bereitgestellte Eingangsgleichspannung in eine Ausgangsgleichspannung zu wandeln, die dem Bedarf nachgeschalteter elektronischer Schaltungen angeglichen ist. Gleichspannungswandler sind möglicherweise ausgeführt als Abwärtswandler, in denen die Ausgangsspannung geringer ist als die Eingangsspannung, oder als Aufwärtswandler, in denen die Ausgangsspannung größer ist als die Eingangsspannung. An Gleichspannungswandler können Frequenzen von mehreren MHz oder mehr angelegt werden. Des Weiteren können Ströme von bis zu 100 A oder noch mehr durch die Gleichspannungswandler fließen.
- Auch wenn ein bestimmtes Merkmal oder ein bestimmter Aspekt der Offenbarung möglicherweise mit Bezug auf nur eine von diversen Implementierungen offenbart wurde, kann dieses Merkmal oder dieser Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie möglicherweise für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft ist. Sofern des Weiteren die Begriffe „beinhalten”, „aufweisen”, „mit” oder andere Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen genutzt werden, sollen diese Begriffe ähnlich wie der Begriff „umfassen” Einschließlichkeit ausdrücken. Auch soll der Begriff „beispielhaft” lediglich ein Beispiel und nicht das beste oder optimale Beispiel bezeichnen. Es versteht sich auch, dass hierin abgebildete Merkmale und/oder Elemente mit bestimmten Maßen relativ zueinander zu Zwecken der Einfachheit und zum leichteren Verständnis veranschaulicht werden und dass sich die Istmaße von dem, was hierin veranschaulicht wird, unterscheiden können.
- Wenngleich hierin spezielle Aspekte veranschaulicht und beschrieben wurden, versteht es sich für den Fachmann, dass vielfältige alternative und/oder äquivalente Implementierungen an die Stelle der speziellen gezeigten und beschriebenen Aspekte treten können, ohne vom Konzept der Offenbarung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der speziellen hierin erörterten Aspekte einschließen. Deshalb soll diese Offenbarung nur von den Ansprüchen und den Äquivalenten davon eingeschränkt werden.
Claims (22)
- Halbleiterbauelement, umfassend: ein Laminat; einen ersten Halbleiterchip, der mindestens teilweise in dem Laminat eingebettet ist; einen zweiten Halbleiterchip, der auf einer ersten Hauptoberfläche des Laminats montiert ist; und einen ersten elektrischen Kontakt, der auf der ersten Hauptoberfläche des Laminats angeordnet ist, wobei der zweite Halbleiterchip elektrisch an den ersten elektrischen Kontakt gekoppelt ist.
- Halbleiterbauelement nach Anspruch 1, wobei das Laminat mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, gefülltes oder nicht gefülltes thermoplastisches Polymermaterial, gefülltes oder nicht gefülltes duroplastisches Polymermaterial und Polymergemisch umfasst.
- Halbleiterbauelement nach Anspruch 1 oder 2, ferner umfassend: ein Einkapselungsmaterial, welches das Laminat und den zweiten Halbleiterchip mindestens teilweise einkapselt.
- Halbleiterbauelement nach Anspruch 3, wobei das Einkapselungsmaterial mindestens eines der Elemente Epoxid, glasfasergefülltes Epoxid, glasfasergefülltes Polymer, Imid, gefülltes oder nicht gefülltes thermoplastisches Polymermaterial, gefülltes oder nicht gefülltes duroplastisches Polymermaterial, gefülltes oder nicht gefülltes Polymergemisch, Pressmasse, Glob-Top-Material und Laminatmaterial umfasst.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterchip über mindestens eines der Elemente Bonddraht, Lötverbindung, Diffusionslötbondung und Leitkleber elektrisch an den ersten elektrischen Kontakt gekoppelt ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: einen zweiten elektrischen Kontakt, der auf einer Hauptoberfläche des Laminats angeordnet ist, wobei der erste Halbleiterchip über ein Mikrovia elektrisch an den zweiten elektrischen Kontakt gekoppelt ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: mindestens eines der Elemente passive elektronische Komponente, aktive elektronische Komponente und mikroelektromechanische Komponente, das auf einer Oberfläche des Laminats montiert ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip einen Leistungshalbleiter umfasst.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterchip so ausgestaltet ist, dass er den ersten Halbleiterchip steuert und/oder treibt.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Dicke des ersten Halbleiterchips kleiner als 120 Mikrometer ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Dicke des zweiten Halbleiterchips größer als 100 Mikrometer ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der erste Halbleiterchip eine geringere Anschlussstiftanzahl aufweist als der zweite Halbleiterchip.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: einen dritten Halbleiterchip, der mindestens teilweise im Laminat eingebettet ist.
- Halbleiterbauelement nach Anspruch 13, wobei eine aktive Seite des ersten Halbleiterchips in eine erste Richtung gewandt ist und eine aktive Seite des dritten Halbleiterchips in eine zweite, zur ersten Richtung entgegengesetzte Richtung gewandt ist.
- Halbleiterbauelement nach Anspruch 14, ferner umfassend: eine Halbbrückenschaltung, die einen High-Side-Schalter und einen Low-Side-Schalter umfasst, wobei der erste Halbleiterchip den High-Side-Schalter umfasst und der dritte Halbleiterchip den Low-Side-Schalter umfasst.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: einen dritten elektrischen Kontakt, der auf einer zweiten Hauptoberfläche des Laminats gegenüber der ersten Hauptoberfläche des Laminats angeordnet ist, wobei das Halbleiterbauelement ein oberflächenmontierbares Bauelement ist und der dritte elektrische Kontakt so ausgestaltet ist, dass er eine Oberflächenmontage des Halbleiterbauelements unterstützt.
- Halbleiterbauelement nach einem der Ansprüche 3 bis 16, ferner umfassend: ein elektrisch leitendes Element, das sich durch das Einkapselungsmaterial erstreckt und so ausgestaltet ist, dass es eine elektrische Kopplung zwischen der ersten Hauptoberfläche des Laminats und einer Hauptoberfläche des Einkapselungsmaterials bereitstellt.
- Halbleiterbauelement nach Anspruch 17, ferner umfassend: eine elektronische Komponente, die auf der Hauptoberfläche des Einkapselungsmaterials montiert und elektrisch an das elektrisch leitende Element gekoppelt ist.
- Halbleiterbauelement nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Umverteilungsschicht, die über mindestens einer Oberfläche des Laminats und/oder im Laminat angeordnet ist.
- Halbleiterbauelement nach einem der Ansprüche 17 bis 19, ferner umfassend: eine elektromagnetische Abschirmung, die über dem elektrisch leitenden Element angeordnet ist.
- Halbleiterpackage, umfassend: ein Laminat; einen elektrischen Kontakt, der auf einer ersten Hauptoberfläche des Laminats angeordnet ist; einen ersten Halbleiterchip, der mindestens teilweise in dem Laminat eingebettet ist; einen zweiten Halbleiterchip, der auf der ersten Hauptoberfläche des Laminats angeordnet und elektrisch an den elektrischen Kontakt gekoppelt ist; und ein Einkapselungsmaterial, das den zweiten Halbleiterchip, den elektrischen Kontakt und das Laminat mindestens teilweise einkapselt.
- Verfahren, umfassend: Einbetten eines ersten Halbleiterchips in einem Laminat; Ausbilden eines elektrischen Kontakts auf einer ersten Hauptoberfläche des Laminats; Montieren eines zweiten Halbleiterchips auf der ersten Hauptoberfläche des Laminats; und elektrisches Koppeln des zweiten Halbleiterchips an den elektrischen Kontakt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/102,625 | 2013-12-11 | ||
US14/102,625 US9263425B2 (en) | 2013-12-11 | 2013-12-11 | Semiconductor device including multiple semiconductor chips and a laminate |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014117953A1 true DE102014117953A1 (de) | 2015-06-11 |
DE102014117953B4 DE102014117953B4 (de) | 2021-04-15 |
Family
ID=53185464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014117953.6A Active DE102014117953B4 (de) | 2013-12-11 | 2014-12-05 | Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür |
Country Status (3)
Country | Link |
---|---|
US (1) | US9263425B2 (de) |
CN (1) | CN104716121A (de) |
DE (1) | DE102014117953B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105096A1 (de) * | 2016-03-18 | 2017-09-21 | Infineon Technologies Ag | Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2555659B (en) * | 2016-11-07 | 2020-01-15 | Cirrus Logic Int Semiconductor Ltd | Package for MEMS device and process |
CN110114870B (zh) * | 2016-12-28 | 2023-07-21 | 株式会社村田制作所 | 电路模块 |
JP2018137342A (ja) * | 2017-02-22 | 2018-08-30 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
KR101982061B1 (ko) * | 2017-12-19 | 2019-05-24 | 삼성전기주식회사 | 반도체 패키지 |
KR102061850B1 (ko) * | 2018-02-26 | 2020-01-02 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR102086361B1 (ko) * | 2018-06-04 | 2020-03-09 | 삼성전자주식회사 | 반도체 패키지 |
US11521907B2 (en) | 2020-10-14 | 2022-12-06 | Infineon Technologies Ag | Hybrid embedded package |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100716815B1 (ko) * | 2005-02-28 | 2007-05-09 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
US7557417B2 (en) * | 2007-02-21 | 2009-07-07 | Infineon Technologies Ag | Module comprising a semiconductor chip comprising a movable element |
US7884444B2 (en) * | 2008-07-22 | 2011-02-08 | Infineon Technologies Ag | Semiconductor device including a transformer on chip |
US8120158B2 (en) * | 2009-11-10 | 2012-02-21 | Infineon Technologies Ag | Laminate electronic device |
JP5241909B2 (ja) * | 2011-12-22 | 2013-07-17 | 太陽誘電株式会社 | 回路基板 |
US9281260B2 (en) * | 2012-03-08 | 2016-03-08 | Infineon Technologies Ag | Semiconductor packages and methods of forming the same |
-
2013
- 2013-12-11 US US14/102,625 patent/US9263425B2/en active Active
-
2014
- 2014-12-05 DE DE102014117953.6A patent/DE102014117953B4/de active Active
- 2014-12-11 CN CN201410754725.XA patent/CN104716121A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016105096A1 (de) * | 2016-03-18 | 2017-09-21 | Infineon Technologies Ag | Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente |
DE102016105096B4 (de) * | 2016-03-18 | 2021-05-27 | Infineon Technologies Ag | Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente |
Also Published As
Publication number | Publication date |
---|---|
CN104716121A (zh) | 2015-06-17 |
US9263425B2 (en) | 2016-02-16 |
US20150162319A1 (en) | 2015-06-11 |
DE102014117953B4 (de) | 2021-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014117953B4 (de) | Halbleiterbauelement und Halbleiterpackage mit mehreren Halbleiterchips und einem Laminat und Herstellungsverfahren dafür | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102014103773B4 (de) | Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung | |
DE102013015942B4 (de) | Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung | |
DE60214894T2 (de) | Mehrchipmodulhalbleiterbauelemente | |
DE102008008514A1 (de) | Multichipmodul | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE112008001657T5 (de) | Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102012100243B4 (de) | Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung | |
DE102015101440B4 (de) | Halbleiterbauelement mit unter dem Package angeordnetem Chip und Verfahren zur Montage desselben auf einer Anwendungsplatine | |
DE112007000994T5 (de) | Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102009006152A1 (de) | Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements | |
DE102008023127A1 (de) | Halbleiterbauelement | |
DE102017217593B4 (de) | Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung | |
DE102015105821A1 (de) | Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern | |
DE112007001992T5 (de) | Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten | |
DE102015100862A1 (de) | Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements | |
DE102014109771A1 (de) | Mehrchipvorrichtung | |
DE102015104996B4 (de) | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung | |
DE102014110845A1 (de) | Mehrchipbauelement mit einem Substrat | |
DE102015104990A1 (de) | Verbindungshalbleitervorrichtung mit einem Abtastlead |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |