JP7050504B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP7050504B2 JP7050504B2 JP2018013181A JP2018013181A JP7050504B2 JP 7050504 B2 JP7050504 B2 JP 7050504B2 JP 2018013181 A JP2018013181 A JP 2018013181A JP 2018013181 A JP2018013181 A JP 2018013181A JP 7050504 B2 JP7050504 B2 JP 7050504B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- inner end
- power semiconductor
- end portion
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
放熱板の上面に、セラミック等の絶縁基板が固着されている。
絶縁基板の上面には所定の導体パターンが形成されている。
導体パターンにIGBT若しくはMOSFET等のパワー半導体チップが電気的及び機械的に接続されている。
導体パターン上に外部導出端子の内端部が電気的及び機械的に接続されている。
放熱板の周縁部に外囲ケースの下端開口が接合され、外囲ケースの上端開口に蓋が被せられ、上記導体パターン及び半導体チップを封入するパッケージが構成されている。
外部導出端子は、蓋に形成された孔を通して外側に延設され、その外端部は外部とボルト等により接続可能とされている。
特許文献2の記載のパワー半導体モジュールにあっては、外部導出端子の内端部を半導体チップの上面電極に接続した構造も採用されている。
外部導出端子の外端部は、外部機器と電気的かつ機械的かつ熱的に接続される。
したがって、パワー半導体モジュールと外部機器とを接続するためのボルト締付け時などに、機械的応力が、外部導出端子の内端部と導導体パターンの接合部に集中し、絶縁基板の割れなど信頼性不良の原因となる。
このような機械的応力の課題に対し、特許文献1,2に記載の発明あっては、外部導出端子の一部に湾曲形状や切込み形状を形成してそのばね特性により応力を緩和しようとする。
また、特許文献1,2に記載の発明あっては、発熱体であるパワー半導体チップからの放熱経路は、パワー半導体チップから導体パターン、絶縁基板を経由して放熱板への経路、パワー半導体チップから外部導出端子を経由して外部機器への経路の2経路のみに限られていた。
前記放熱板の上面に固着された絶縁基板と、
前記絶縁基板の上面に形成された第1導体パターンと第2導体パターンを有する導体パターンと、
前記第1導体パターンに電気的及び機械的に接続されたパワー半導体チップと、
内端部が前記導体パターンに接合した外部導出端子と、
前記放熱板の周縁部に結合し、前記導体パターン、前記パワー半導体チップ及び前記内端部を内部に封止する絶縁ケースと、を備え、
前記外部導出端子の内端部が前記導体パターンに接合していない状態では、前記第1導体パターンと前記第2導体パターンは絶縁されており、
前記外部導出端子は、前記絶縁ケースの内部に配置される内部水平部を有し、
前記外部導出端子の外端部が前記絶縁ケースの外部に延設され、
前記内端部として、前記第1導体パターンに接合された第1種内端部と、前記第2導体パターンに接合された第2種内端部とを有し、
前記第1種内端部と前記第2種内端部とは、互いに前記内部水平部の逆側縁から逆方向に延出している。
また、発熱体であるパワー半導体チップからの放熱経路は、パワー半導体チップから導体パターン、絶縁基板を経由して放熱板への経路、パワー半導体チップから外部導出端子(第1種内端部)を経由して外部機器への経路の2経路に加えて、パワー半導体チップから外部導出端子(第1種内端部及び第2種内端部)、導体パターン、絶縁基板を経由して放熱板への経路が増設される。したがって、放熱経路が3経路となり、放熱性が向上する。
以上によりパワー半導体モジュールの機械的負荷及び熱的負荷に対する耐久性を向上することができる。
放熱板1は、銅、銅合金、アルミなどの金属により構成される。
絶縁基板2,2は、窒化アルミニウム等の高熱伝導率のセラミックなどにより、上面にはDBC法により導体パターン31~33が形成されている。絶縁基板2は、その下面にDBC法により形成されたベタパターン及びソルダーを介して放熱板1の上面に接合する方法などで固着している。
なお、表現の簡潔のため、絶縁基板2の回路が形成される側を上側とし、「上面」等と呼称する。本装置の設置時の上下方向は特に限定されない。
導体パターン31は、パワー半導体チップ4のダイボンディング用であり、パワー半導体チップ4の下面電極が接続している。
導体パターン31は、パワー半導体チップ4の上面電極取出し用である。パワー半導体チップ4の上面電極と導体パターン31とがブリッジ状の接続導体7により接続されている。
以上により、パワー半導体チップ4は導体パターン31,32に電気的及び機械的に接続されている。
本実施形態にあっては、一方の絶縁基板2A上の導体パターン31A,32A、33Aと、他方の絶縁基板2B上の導体パターン31B,32B、33Bとは、放熱板1に垂直な軸回りに同一パターンを180度回転して配置したものである。
外部導出端子51の第1種内端部51aが導体パターン31Aに接合し、外部導出端子51の第1種内端部51bが導体パターン32Bに接合している。これにより、パワー半導体チップ4Aの下面電極と、パワー半導体チップ4Bの上面電極とが電気的に接続されている。
外部導出端子52の第1種内端部52aが導体パターン32Aに接合している。外部導出端子53の第1種内端部53aが導体パターン31Bに接合している。
また、外部導出端子51の第2種内端部51cが導体パターン33A1に接合し、外部導出端子51の第2種内端部51dが導体パターン33B2に接合している。
なお、パワー半導体チップ4のスイッチングを制御するための制御信号線が孔部8を介して配線されるが、その配線材の図示が省略される。
同様に内端部51bは、接合する導体パターン32Bを介してパワー半導体チップ4Bと電気的に接続した第1種内端部である。
同様に内端部52aは、接合する導体パターン31Bを介してパワー半導体チップ4Bと電気的に接続した第1種内端部である。
同様に内端部53aは、接合する導体パターン32Aを介してパワー半導体チップ4Aと電気的に接続した第1種内端部である。
これ対し、内端部51cは導体パターン33A1に接合する。この導体パターン33A1は、導体パターン31Aと導体パターン32Bと導体パターン31Bと導体パターン32Aと導体パターン33B2とに対して絶縁されている。つまり、内端部51cは、上記した他の導体パターンに対して絶縁された導体パターン33A1に接合する第2種内端部である。
同様に内端部51dは導体パターン33B2に接合する。この導体パターン33B2は、導体パターン31Aと導体パターン32Bと導体パターン31Bと導体パターン32Aと導体パターン33A1とに対して絶縁されている。つまり、内端部51dは、上記した他の導体パターンに対して絶縁された導体パターン33B2に接合する第2種内端部である。
すなわち、内端部51cと導体パターン33A1との接続は、本パワー半導体モジュールの電気回路を成立させる上で影響のないものであり、機械的及び熱的に外部導出端子51を回路基板に接続するためのものである。第1種内端部に関しては、電気的、機械的及び熱的に外部導出端子を回路基板に接続する。第2種内端部は、第1種内端部から電気的に接続するという機能を抜いたものに相当する。
また、発熱体であるパワー半導体チップ4からの放熱経路は、パワー半導体チップ4から導体パターン31、絶縁基板2を経由して放熱板1への経路、パワー半導体チップ4から外部導出端子51,52,53(第1種内端部51a,51b,52a,53a)を経由して外部機器への経路の2経路に加えて、パワー半導体チップ4から外部導出端子51(第1種内端部51a,51b及び第2種内端部51c,51d)、導体パターン33A1,33B2、絶縁基板2A,2Bを経由して放熱板1への経路が増設される。したがって、放熱経路が3経路となり、放熱性が向上する。
以上によりパワー半導体モジュールの機械的負荷及び熱的負荷に対する耐久性を向上することができる。
本実施形態においては、絶縁基板2上において、第1種内端部51a,51bと導体パターン31A,32Bとの接合部と、第2種内端部51c,51dと導体パターン33A1,33B2との接合部との間に、他の導体パターン32A,31Bが介在する。これにより、回路面を他の導体パターン32A,31Bをレイアウトのために使用するとともに、他の導体パターン32A,31Bを間に配置する分だけ第2種内端部51c,51dを第1種内端部51a,51bから離間した配置とすることができる。
また、本実施形態においては、同様に間に配置するものとしてパワー半導体チップ4が配置されている。パワー半導体チップ4を間に配置する分だけ第2種内端部51c,51dを第1種内端部51a,51bから離間した配置とすることができる。特にパワー半導体チップ4は面積を要するため、大きく離間することができる。
第1種内端部51a,51b,52a,53a及び第2種内端部51c,51dのそれぞれは、内部水平部51h、52h、53hから放熱板1に近づくように曲げられて延出している。
外部導出端子51において、第1種内端部51a,51bと第2種内端部51c,51dとは、互いに内部水平部51hの逆側縁から逆方向に延出している。かかる構造により、第2種内端部51c,51dを、同じ外部導出端子51の第1種内端部51a,51bから十分に離間した配置とすることが容易である。
導体パターンのレイアウトについては以上の例示に限らず、図6、図7に示すように様々な形態を実施し得る。図6に示すのは、絶縁基板2A上の導体パターン31A,32A、33Aと、他方の絶縁基板2B上の導体パターン31B,32B、33Bとが、放熱板1に垂直な軸回りに同一パターンを180度回転して配置したもののグループである。
図6(a)では、各矩形状の絶縁基板2A,2B上で対角の2つの角部に第2種内部端子接合用の導体パターン33A,33Bが設けられている。
図6(b)では、各矩形状の絶縁基板2A,2B上で4つの角部に第2種内部端子接合用の導体パターン33A,33Bが設けられている。
図6(c)では、各矩形状の絶縁基板2A,2B上で隣り合う2つの角部に第2種内部端子接合用の導体パターン33A,33Bが設けられている。
また、図6(d)に示すように、第2種内部端子接合用の導体パターン33A,33Bは、同一の大きさ、形状に限らず異なる形状や大きさに形成することもできる。
また、図7に示すように絶縁基板2A上の導体パターン31A,32A、33Aと、他方の絶縁基板2B上の導体パターン31B,32B、33Bとを回転対称としなくてもよい。すなわち、一方の絶縁基板2A上の導体パターンと他方の絶縁基板2B上の導体パターンとを同一パターンにせずに実施してもよい。なお、同一パターンにすれば、絶縁基板2Aをベースにした回路基板と、絶縁基板2Bをベースにした回路基板とは同じものであるので、生産性が向上する。同一パターンの2つの絶縁基板2を向きを異ならせて配置する場合(図1-図6)に、第1種内端部51a,51bの接合部位から、遠い側に第2種内端部51c,51dを接合する導体パターン(33A1,33B2)があるように、絶縁基板2における相対する側に2つ以上の第2種内部端子接合用の導体パターン33A,33Bを設けている。
また、以上の実施形態にあっては、パワー半導体チップ4Aとパワー半導体チップ4Bとを直列に接続した回路が構成されたモジュールを実施したが、そのが片側に相当するパワー半導体チップ4単独のモジュールを構成し、その外部導出端子に第2種内端部を構成して本発明を実施してもよい。
2(2A,2B) 絶縁基板
31(31A,31B) 導体パターン
32(32A,32B) 導体パターン
33(32A,33A1,33A2,32B,33B1,33B2) 導体パターン
4(4A,4B) パワー半導体チップ
51,52,53 外部導出端子
51a,51b,52a,53a 第1種内端部
51c,51d 第2種内端部
51h,52h,53h 内部水平部
51v,52v,53v 垂直部
51x,52x,53x 外端部
6 絶縁ケース
61 外囲部
62 蓋部
7 接続導体
8 孔部
Claims (4)
- 放熱板と、
前記放熱板の上面に固着された絶縁基板と、
前記絶縁基板の上面に形成された第1導体パターンと第2導体パターンを有する導体パターンと、
前記第1導体パターンに電気的及び機械的に接続されたパワー半導体チップと、
内端部が前記導体パターンに接合した外部導出端子と、
前記放熱板の周縁部に結合し、前記導体パターン、前記パワー半導体チップ及び前記内端部を内部に封止する絶縁ケースと、を備え、
前記外部導出端子の前記内端部が前記導体パターンに接合していない状態では、前記第1導体パターンと前記第2導体パターンは絶縁されており、
前記外部導出端子は、前記絶縁ケースの内部に配置される内部水平部を有し、
前記外部導出端子の外端部が前記絶縁ケースの外部に延設され、
前記内端部として、前記第1導体パターンに接合された第1種内端部と、前記第2導体パターンに接合された第2種内端部とを有し、
前記第1種内端部と前記第2種内端部とは、互いに前記内部水平部の逆側縁から逆方向に延出しているパワー半導体モジュール。 - 前記絶縁基板上において、前記第1種内端部と前記導体パターンとの接合部と、前記第2種内端部と前記導体パターンとの接合部との間に、他の前記導体パターンが介在する請求項1に記載のパワー半導体モジュール。
- 前記絶縁基板上において、前記第1種内端部と前記導体パターンとの接合部と、前記第2種内端部と前記導体パターンとの接合部との間に、前記パワー半導体チップが介在する請求項1又は請求項2に記載のパワー半導体モジュール。
- 前記内部水平部は、前記放熱板に対して隙間を隔てて略平行に延在し、
前記第1種内端部及び前記第2種内端部のそれぞれは、前記内部水平部から前記放熱板に近づくように曲げられて延出している請求項1から請求項3のうちいずれか一に記載のパワー半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013181A JP7050504B2 (ja) | 2018-01-30 | 2018-01-30 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013181A JP7050504B2 (ja) | 2018-01-30 | 2018-01-30 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019134006A JP2019134006A (ja) | 2019-08-08 |
JP7050504B2 true JP7050504B2 (ja) | 2022-04-08 |
Family
ID=67546604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018013181A Active JP7050504B2 (ja) | 2018-01-30 | 2018-01-30 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7050504B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102519A (ja) | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2013021107A (ja) | 2011-07-11 | 2013-01-31 | Hitachi Ltd | 半導体パワーモジュール |
JP2015069982A (ja) | 2013-09-26 | 2015-04-13 | 株式会社日立製作所 | パワーモジュール |
-
2018
- 2018-01-30 JP JP2018013181A patent/JP7050504B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102519A (ja) | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP2013021107A (ja) | 2011-07-11 | 2013-01-31 | Hitachi Ltd | 半導体パワーモジュール |
JP2015069982A (ja) | 2013-09-26 | 2015-04-13 | 株式会社日立製作所 | パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2019134006A (ja) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430772B1 (ko) | 반도체장치 | |
US10163752B2 (en) | Semiconductor device | |
US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
JP2006253516A (ja) | パワー半導体装置 | |
JP2021141222A (ja) | 半導体モジュール | |
WO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
WO2022059272A1 (ja) | 半導体装置 | |
US11335660B2 (en) | Semiconductor module | |
JP2002203941A (ja) | 半導体実装構造 | |
JP7050504B2 (ja) | パワー半導体モジュール | |
JP2021158232A (ja) | 半導体モジュール | |
US6664629B2 (en) | Semiconductor device | |
JP6763246B2 (ja) | 半導体装置 | |
JP7491043B2 (ja) | 半導体モジュール | |
JP7156155B2 (ja) | 半導体モジュール | |
JP7392308B2 (ja) | 半導体装置 | |
JP7209615B2 (ja) | 半導体装置 | |
WO2020090411A1 (ja) | 半導体装置 | |
JP7147186B2 (ja) | 半導体装置 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP6468984B2 (ja) | 半導体装置 | |
JP6521754B2 (ja) | 半導体装置 | |
JP2006294729A (ja) | 半導体装置 | |
TWI829371B (zh) | 固態繼電器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7050504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |