JPWO2016002385A1 - ハーフブリッジパワー半導体モジュール及びその製造方法 - Google Patents

ハーフブリッジパワー半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JPWO2016002385A1
JPWO2016002385A1 JP2016531192A JP2016531192A JPWO2016002385A1 JP WO2016002385 A1 JPWO2016002385 A1 JP WO2016002385A1 JP 2016531192 A JP2016531192 A JP 2016531192A JP 2016531192 A JP2016531192 A JP 2016531192A JP WO2016002385 A1 JPWO2016002385 A1 JP WO2016002385A1
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
low
wiring conductor
side power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016531192A
Other languages
English (en)
Other versions
JP6245365B2 (ja
Inventor
智 谷本
谷本  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of JPWO2016002385A1 publication Critical patent/JPWO2016002385A1/ja
Application granted granted Critical
Publication of JP6245365B2 publication Critical patent/JP6245365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0209External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/066Heatsink mounted on the surface of the PCB

Abstract

モジュール(1)は、絶縁基板(15)と、パワー半導体装置(13HT)と、パワー半導体装置(13LT)と、ブリッジ端子(14B)と、ハイサイド端子(14H)と、ローサイド端子(14L)とを備える。ブリッジ端子は、パワー半導体装置(13HT)、(13LT)の間で表面配線導体(12B)から延伸されている。ハイサイド端子は、パワー半導体装置(13HT,13LT)の間でハイサイド裏面配線導体(17H)から延伸されている。ローサイド端子は、パワー半導体装置(13HT,13LT)の間でローサイド裏面配線導体(17L)から延伸されている。パワー半導体装置(13HT)の表面電極及びパワー半導体装置(13LT)の裏面電極は、表面配線導体(12B)に接続されている。

Description

本発明は、内部の主電流経路に生じる寄生インダクタンスを顕著に低減できるハーフブリッジパワー半導体モジュール及びその製造方法に関する。
2つのパワー半導体装置チップを直列に接続して、その接続中点を出力端子にしたハーフブリッジ回路を、1パッケージ内に収納したパワーモジュールが広く知られている(特許文献1及び2参照)。特許文献1及び特許文献2では、近接させた往復配線に逆方向の電流を流すこと(以下「近接逆平行通流」という)により配線の寄生インダクタンスを軽減する電磁気学的方法を、パワーモジュール内部の寄生インダクタンスLsの低減に適用している。
特開2002−112559号 特開2002−373971号
しかしながら、特許文献1及び特許文献2のパワーモジュールの構造においては、必然的に、主電流の近接逆平行通流が不完全になる区間が必然的に生じる。そのため、寄生インダクタンスの低減が思うようにできない問題があった。
本発明は、上記課題に鑑みてなされたものであり、主電流の近接逆平行通流を改善することにより、モジュール内部の寄生インダクタンスを低減するハーフブリッジパワー半導体モジュール及びその製造方法を提供することを目的としている。
本発明の一態様に係わるハーフブリッジパワー半導体モジュールは、絶縁基板と、ハイサイドパワー半導体装置と、ローサイドパワー半導体装置と、ブリッジ端子と、ハイサイド端子と、ローサイド端子とを備える。絶縁基板は、絶縁板と、絶縁板の表面に配置された表面配線導体と、絶縁板の裏面に配置されたハイサイド裏面配線導体及びローサイド裏面配線導体とを備える。ローサイドパワー半導体装置の裏面電極は、第1表面配線導体にオーミック接続されている。ハイサイドパワー半導体装置の裏面電極は、第2表面配線導体にオーミック接続され、且つその表面電極が第1表面配線導体にオーミック接続さている。ブリッジ端子は、ハイサイドパワー半導体装置とローサイドパワー半導体装置との間の位置において、第1表面配線導体から延伸している。第2表面配線導体とハイサイド裏面配線導体との間は、ハイサイドパワー半導体装置から見てローサイドパワー半導体装置への方位とは反対の方位においてオーミック接続されている。ローサイドパワー半導体装置の表面電極とローサイド裏面配線導体との間は、ローサイドパワー半導体装置から見てハイサイドパワー半導体装置への方位とは反対の方位においてオーミック接続されている。ハイサイド端子は、ハイサイドパワー半導体装置とローサイドパワー半導体装置との間の位置において、ハイサイド裏面配線導体から延伸している。ローサイド端子は、ハイサイドパワー半導体装置とローサイドパワー半導体装置との間の位置において、ローサイド裏面配線導体から延伸している。
図1(a)は、第1実施形態に係わるハーフブリッジパワー半導体モジュール1の構造を示す平面図であり、図1(b)は、図1(a)のA−A’切断面に沿った断面図であり、図1(c)は、絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。 図2(a)は、第1実施形態に係るハーフブリッジパワー半導体モジュール1の製造方法に係わる第1工程を示す平面図であり、図2(b)は、第1実施形態に係るハーフブリッジパワー半導体モジュール1の製造方法に係わる第2工程を示す平面図である。 図3は、第1実施形態に係るハーフブリッジパワー半導体モジュール1に放熱部材25を追加した変形例を示す断面図である。 図4は、第2実施形態に係るハーフブリッジパワー半導体モジュール2の構成を示す断面図である。 図5は、図4のハーフブリッジパワー半導体モジュール2の製造方法に係わる第1工程を示す断面図である。 図6は、図4のハーフブリッジパワー半導体モジュール2にヒートシンク26(或いは放熱板)を追加した変形例を示す断面図である。 図7(a)は、第3実施形態に係るハーフブリッジパワー半導体モジュール3の構成を示す平面図であり、図7(b)は、図7(a)のA−A’切断面に沿った断面図である。 図8(a)は、第4実施形態に係わるハーフブリッジパワー半導体モジュール4の構造を示す平面図であり、図8(b)は、図8(a)のB−B’切断面に沿った断面図であり、図8(c)は、絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。 図9(a)は、第5実施形態に係わるハーフブリッジパワー半導体モジュール5の構造を示す平面図であり、図9(b)は、図9(a)のB−B’切断面に沿った断面図であり、図9(c)は、絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。 図10(a)、図10(b)は、第4実施形態においてハイサイドパワー半導体装置13HT(スイッチ)がターンオンしたときに流れる主電流の電流重心線ILHCを示し、図10(a)は正面図であり、図10(b)は仮想正面図である。 図11(a)、図11(b)は、第5実施形態においてハイサイドパワー半導体装置13HT(スイッチ)がターンオンしたときに流れる主電流の電流重心線ILHC’を示し、図11(a)は正面図であり、図11(b)は仮想正面図である。 図12(a)、図12(b)は、第4実施形態においてローサイドパワー半導体装置13LT(スイッチ)がターンオンしたときに流れる主電流の電流重心線ILLCを示し、図12(a)は正面図であり、図12(b)は仮想正面図である。 図13(a)、図13(b)は、第5実施形態においてローサイドパワー半導体装置13LT(スイッチ)がターンオンしたときに流れる主電流の電流重心線ILLC’を示し、図13(a)は正面図であり、図13(b)は仮想正面図である。 図14(a)、図14(b)は、第4実施形態においてハイサイドパワー半導体装置13HD(ダイオード)に流れる環流電流の電流重心線(ILHC)を示し、図14(a)は正面図であり、図14(b)は仮想正面図である。 図15(a)、図15(b)は、第5実施形態においてハイサイドパワー半導体装置13HD(ダイオード)に流れる環流電流の電流重心線(ILHC’)を示し、図15(a)は正面図であり、図15(b)は仮想正面図である。 図16(a)、図16(b)は、第4実施形態においてローサイドパワー半導体装置13LD(ダイオード)に流れる環流電流の電流重心線(ILLC)を示し、図16(a)は正面図であり、図16(b)は仮想正面図である。 図17(a)、図17(b)は、第5実施形態においてローサイドパワー半導体装置13LD(ダイオード)に流れる環流電流の電流重心線(ILLC’)を示し、図17(a)は正面図であり、図17(b)は仮想正面図である。 図18(a)、図18(b)は、第3実施形態のハーフブリッジパワー半導体モジュール3の表面配線導体12Bにスリット14BSLを設けたハーフブリッジパワー半導体モジュール6を示し、図18(a)は正面図であり、図18(b)はA−A’切断面における断面図である。 図19(a)は、第6実施形態に係わるハーフブリッジパワー半導体モジュールの構成を示す平面図であり、図19(b)は、絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。 図20(a)は、図19(a)のA−A’切断面に沿った断面図であり、図20(b)は、図19(a)のB−B’切断面に沿った断面図である。 図21は、比較例に係わるハーフブリッジパワーモジュール1000の構造を示す断面図である。
以下、本発明の実施形態を複数の図面に基づいて説明する。
ただし、以下では、パワー半導体モジュールの構成を模式図(断面図、平面図等)で説明するが、これらの模式図では理解を容易にするために、厚さと平面寸法との関係や各層の厚さの比率等は誇張して描いていることを断っておく。同一部材には同一符号を付して再度の説明を省略する。
(第1実施形態)
[ハーフブリッジパワー半導体モジュール1の構造]
図1(a)、図1(b)、図1(c)を参照して、第1実施形態に係わるハーフブリッジパワー半導体モジュール1の構造を説明する。図1(a)は正面図であり、図1(b)は正面図のA−A’切断面に沿った断面図である。図1(c)は、絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。図1(b)には、ハイサイドパワー半導体装置13HT(パワースイッチング素子)がターンオンしているときの主電流ILH(負荷電流)の流れと、ローサイドのパワー半導体装置13LT(パワースイッチング素子)がターンオンしているときの主電流ILLの流れを破線(ILH、ILL)と矢印で示している。
ハーフブリッジパワー半導体モジュール1は、積層構造を有する絶縁基板15と、絶縁基板15の表面に、互いに離間して配置されたハイサイドパワー半導体装置13HT(スイッチ)及びローサイドパワー半導体装置13LT(スイッチ)と、ブリッジ端子14Bと、ハイサイド端子14Hと、ローサイド端子14Lと、複数のボンディングワイヤー18BTと、複数のボンディングワイヤー18LTと、を備える。
なお、ボンディングワイヤーの他に、ボンディングリボンやクリップリードを用いることができる。ここで、電気抵抗及び寄生インダクタンスを極力軽減する観点から、加工上の制約、機械的強度、長期疲労耐性が損なわれない限りにおいて、ボンディングワイヤー18BT、18LTは可能な限り断面積が大きく、かつ、表面積が大きく、対地高が低く、なるように調整される。
絶縁基板15は、絶縁板16と、絶縁板16の表面に配置された複数の表面配線導体(12H、12L、12B、12HG、12HS、12LG、12LS)と、絶縁板16の裏面に配置された板状のハイサイド裏面配線導体17H及びローサイド裏面配線導体17Lとを備える。
複数の表面配線導体には、表面配線導体12H、表面ブリッジ配線導体としての表面配線導体12B、及び表面負極配線導体としての表面配線導体12Lが含まれる。
絶縁板16は、例えば、SiN、AlN、アルミナ等のセラミック板からなる。寄生インダクタンスを極力軽減する観点から、絶縁板16の厚みは絶縁耐圧と機械的強度、長期疲労耐性の満足する最小の厚みに設定することが望ましい。たとえば、1.2kVの瞬時耐圧が求められるパワー半導体モジュールでは、その厚みは0.2〜1.5mmの範囲である。具体的に、SiN板の場合、機械的強度の考慮しつつ、0.31mm位の薄さが実施可能である。
複数の表面配線導体(12H、12L、12B、12HG、12HS、12LG、12LS)は、平板状の形状を有し、絶縁板16の表面に直接添付されている。例えば、複数の表面配線導体(12H、12L、12B、12HG、12HS、12LG、12LS)は、CuやAlなどの金属板片からなる。
ハイサイド裏面配線導体17H及びローサイド裏面配線導体17Lは、絶縁板16の裏面に直接添付されている。例えば、ハイサイド裏面配線導体17H及びローサイド裏面配線導体17Lは、CuやAlなどの金属板片からなる。
ボンディングワイヤー18BT及び表面配線導体12Bは、ブリッジ配線としての役割を担っている。
絶縁基板15は、絶縁板16に設けられた複数の開口窓に埋設されている接続導体(20H、20L)を更に備える。接続導体(20H、20L)は扁平な円柱の形状を有する。
接続導体20Hは、絶縁板16の長手方向の一方側(図面の左側)に位置する。接続導体20Hは、複数の表面配線導体の中から選ばれた表面配線導体12H(第1表面配線導体)と、ハイサイド裏面配線導体17Hとの間を接続している。
接続導体20Lは、絶縁板16の長手方向の他方側(図面の右側)に位置する。接続導体20Lは、複数の表面配線導体の中から選ばれた表面配線導体12Lと、ローサイド裏面配線導体17Lとの間を接続している。
ローサイドパワー半導体装置13LTは、複数の表面配線導体の中から選ばれた表面配線導体12B(第2表面配線導体)の上にその裏面電極が接続されている。具体的には、ローサイドパワー半導体装置13LTの表面に、表面電極(ソースまたはエミッタ電極)が形成され、その裏面に裏面電極(ドレインまたはコレクタ電極)が形成されている。
ローサイドパワー半導体装置13LTの裏面電極は、はんだなどで表面配線導体12Bの他方側(右側)にダイボンドされている。ローサイドパワー半導体装置13LTの表面電極は、複数のボンディングワイヤー18LTを介して表面配線導体12Lに接続されている。
ハイサイドパワー半導体装置13HTは、表面配線導体12Hの上にその裏面電極が接続されている。具体的には、ハイサイドパワー半導体装置13HTの表面に表面電極(ソースまたはエミッタ電極)が形成され、その裏面に裏面電極(ドレインまたはコレクタ電極)が形成されている。
ハイサイドパワー半導体装置13HTの裏面電極は、はんだなどで表面配線導体12Hの他方側(右側)にダイボンドされている。ハイサイドパワー半導体装置13HTの表面電極は、複数のボンディングワイヤー18BTを介して、表面配線導体12Bに接続されている。複数のボンディングワイヤー18BTは、表面配線導体12Bの一方側(左側)のブリッジ接続領域24Bに接続されている。
複数のボンディングワイヤー18LT、表面配線導体12L及び接続導体20Lは、「第2接続部」に相当する。複数のボンディングワイヤー18LT、表面配線導体12L及び接続導体20Lは、ローサイドパワー半導体装置13LTから見てハイサイドパワー半導体装置13HTへの方位とは反対の方位に向かって設けられ、ローサイドパワー半導体装置13LTの表面電極とローサイド裏面配線導体17Lとの間を接続している。
接続導体20Hは、「第1接続部」に相当する。接続導体20Hは、ハイサイドパワー半導体装置13HTから見てローサイドパワー半導体装置13LTへの方位とは反対の方位に設けられ、表面配線導体12H(第1表面配線導体)とハイサイド裏面配線導体17Hとを接続している。
スリット14BSLは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTとの間の位置において、表面配線導体12Bから延伸された端子である。具体的に、ブリッジ端子14Bは、第1表面配線導体から、絶縁基板15の表面に平行な方向に延伸されることにより形成される。
ハイサイド端子14Hは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTとの間の位置において、ハイサイド裏面配線導体17Hを絶縁基板15の長辺から外に向かって延伸させることにより形成される。ハイサイド端子14Hは、絶縁基板15の法線方向から見て、ブリッジ端子14Bと同じ方位にブリッジ端子14Bと重畳するように延伸される。
ローサイド端子14Lは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTとの間の位置において、ローサイド裏面配線導体17Lを絶縁基板15の長辺から外に向かって延伸させることにより形成される。ローサイド端子14Lは、絶縁基板15の法線方向から見て、ブリッジ端子14Bと同じ方位にブリッジ端子14Bと重畳するように延伸される。
ハイサイド端子14Hとローサイド端子14Lは、放電防止や製法に関する設計規則が許す限り、接近させて配置するようにする。ブリッジ端子14Bとハイサイド端子14H及びローサイド端子14Lの間には放電防止と接触防止を兼ねて、絶縁シートを配設するのが望ましい。
第1実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTの各々は、パワースイッチング素子である。表面電極と裏面電極との間が導通する状態(オン状態)と、遮断する状態(オフ状態)とを切り替えるための制御信号を入力するゲート電極をそれぞれ有する。
ハイサイドパワー半導体装置13HTのゲート電極及び表面電極は、それぞれボンディングワイヤー18HGまたは18HSを介して表面配線導体12HGまたは12HSに接続されている。ローサイドパワー半導体装置13LTのゲート電極及び表面電極は、それぞれボンディングワイヤー18LGまたは18LSを介して表面配線導体12LGまたは12LSに接続されている。
表面配線導体12HG及び12HSの一部は絶縁基板15の外部に向け短冊状に近接平行して延伸され、ゲート信号端子19HGまたはソース信号端子19HSを形成している。
表面配線導体12LG及び12LSの一部は絶縁基板15の外部に向け短冊状に近接平行して延伸され、ゲート信号端子19LGまたはソース信号端子19LSを形成している。
なお、実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTは、排他的にターンオンするように制御されることを想定している。ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTを同時にターンオンさせる(地絡させる)ことは可能である。
ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子(19HG、19LG)及びソース信号端子(19HS、19LS)は各表面配線導体、裏面配線導体を延伸させ形成したものである。よって、各端子は、各表面配線導体、裏面配線導体と一体であり、その材料は当然、表面配線導体、裏面配線導体と同一である。ボンディングワイヤー(18BT、18LT、18HG、18HS、18LG、18LS)の材料は、AlやCu、あるいはその合金などである。
[ハーフブリッジパワー半導体モジュール1の製造方法]
次に、図2(a)及び図2(b)を用いて、第1実施形態に係るハーフブリッジパワー半導体モジュール1の製造方法の一例を説明する。
第1工程において、図2(a)に示すように、絶縁板16、各表面配線導体(12H、12L、12B、12HG、12HS、12LG、12LS)、裏面配線導体(17H、17L:非表示)、配線導体(12B、12HG、12HS、12LG、12LS、17H、17L)を水平に延伸させて形成した各端子(14B、19HG、19HS、19LG、19LS、14H、14L)と、接続導体(20H、20L:非表示)を備えた絶縁基板15を用意する。絶縁基板15を、アセトン、エタノールなどの有機溶剤で、少なくともその表面を十分に洗浄する。なお、第1実施形態に係るハーフブリッジパワー半導体モジュール1が有する、絶縁基板15の作製法は既知であるため、記載を省略する。
第2工程において、図2(b)に示すように、個別の半導体チップからなるハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTの表裏面をアセトン、エタノールなどの有機溶剤で十分に洗浄する。その後、はんだ及びリフロー装置を用いて、各パワー半導体装置(13HT、13LT)の裏面電極を、絶縁基板15の表面配線導体(12H、12B)の所定の位置にダイボンドする。この時、各パワー半導体装置(13HT、13LT)の位置決めを正確に行うために、カーボン位置決め治具を使用するのが望ましい。
第3工程において、ダイボンドが終了した後に、ウェッジボンド装置を用いて、各パワー半導体装置(13HT、13LT)の表面電極及びゲート電極と、各表面配線導体(12B、12HG、12HS、12L、12LG、12LS)とを、ボンディングワイヤー(18BT、18HG、18HS、18LT、18LG、18LS)で接続する。こうして、第1実施形態に係るハーフブリッジパワー半導体モジュール1が完成する。
[変形例(放熱部材25)]
図3を参照して、第1実施形態に係るハーフブリッジパワー半導体モジュール1に放熱部材25を追加した変形例を説明する。放熱部材25は、絶縁基板15の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。放熱部材25は、ハイサイド裏面配線導体17H及びローサイド裏面配線導体17Lの裏面に熱伝導性接着剤(非表示)で接着された絶縁シート27と、絶縁シート27に熱伝導性接着剤(非表示)で接着されたヒートシンク26(或いは放熱板)と、を備える。ヒートシンク26(或いは放熱板)が金属などの導電性材料で構成される場合には、ヒートシンク26(或いは放熱板)の伝熱面(上面)に、絶縁体からなる絶縁シート27が付設される。
[比較例]
次に、図21に示す比較例を参照して、第1実施形態に係るハーフブリッジパワー半導体モジュール1より得られる作用及び効果を説明する。
炭化珪素(SiC)や窒化ガリウム(GaN)のワイドバンドギャップ半導体を用いたパワー半導体装置(MOSFET、JFET、SBDなど)や、スーパージャンクション構造のパワーSi−MOSFETの出現によって、昨今、600V〜1.8kVの高電圧領域において、高速スイッチングさせて駆動する次世代電力変換器(インバータやコンバータ)の開発が盛んになってきている。なぜなら、高速スイッチング駆動が可能であることは、勿論、これらパワー半導体装置が高電圧でユニポーラ動作するデバイスだからである。高速スイッチング駆動の第1の恩恵は、パワー半導体装置のスイッチング損失を低減して、変換効率を高めることである。しかし、スイッチング損失を低減した分、変換効率を落とさず、スイッチング周波数(またはキャリア周波数)を上げられるという第2の恩恵の方が実用上より重要である。なぜなら、スイッチング周波数が上げられれば、結合キャパシタやリアクトルなどの大型受動部品の体積が小さくなり、それは電力変換器の寸法や価格の縮減に繋がるからである。
2つのパワー半導体装置チップを直列接続にして、その接続中点を出力端子にした構成の回路をハーフブリッジ(パワー)回路という。大きな誘導性の負荷を制御する電力変換器の主回路には、このハーフブリッジ回路を1パッケージ内に1つ以上収納したパワーモジュールが広く用いられている。このパワーモジュールのパワー半導体装置を上述のワイドバンドギャップ半導体を用いたパワー半導体装置に置換えて、高速スイッチングさせようとすると、以下の(1)〜(3)の問題が生じる場合がある。
(1)ターンオンしていたパワー半導体装置をターンオフする瞬間に大きなサージ電圧(または跳ね上がり電圧)が発生してスイッチング損失が増大する。
(2)最悪の場合、このサージ電圧でパワー半導体装置を破壊する。
(3)この脅威から逃れるために、より高耐圧仕様のパワー半導体装置を採用すると導通損失が増大する、そして、製造コストも増大する。
上記問題の原因は、主電流(負荷電流)の流れるモジュール配線経路に生じる寄生インダクタンスLs(自己インダクタンス)と急速な電流変化(di/dt)が引き起こす逆起電圧(=−Ls×di/dt)である。なお、パワーモジュール外部回路の寄生インダクタンスも、上記問題の原因ではあるが、実用的な対策技術がすでに存在していることから、ここでは、パワーモジュール外部回路の寄生インダクタンスへの対策は当然取られていると仮定している。さらに、バイポーラ動作でありながら比較的スイッチング速度が速いSi−IGBTを使用したモジュールでも、最近では、より大電流の制御に向かって進化が進んでいる。このため、電流変化率(di/dt)の分子(di)が大きくなり、結果として、Si−IGBTモジュールでも上記問題が再燃しようとしている。
配線の寄生インダクタンスを軽減する方法として、近接させた往復配線に逆方向の電流を流すことによる相互コンダクタンス効果を用いて、寄生インダクタンスを減殺する電磁気学的方法がある(特許文献1及び特許文献2参照)。即ち、表面にブリッジ回路を形成した絶縁基板の裏面に、ハイサイド電位またはローサイド電位のいずれかと同電位にした平行配線板を設ける。平行配線板に表面の主電流と逆向きの主電流を流して、「近接逆平行通流」を形成する。
図21は、この電磁気学的方法を、ハーフブリッジパワーモジュール1000内部の寄生インダクタンス低減に適用した比較例を示す。ハーフブリッジパワーモジュール1000において、絶縁基板115は絶縁板116を備え、絶縁板116の表裏面に、表面導体(112H、112B、112L1、112L2)及び裏面導体117Lが形成され、絶縁板116を貫通する開口に接続導体(120L1、120L2)が埋め込まれている。接続導体120L1は表面導体112L1と裏面導体117Lを接続し、接続導体120L2は表面導体112L2と裏面導体117Lを接続している。
ハイサイド端子114Hは表面導体112Hに設けられ、ローサイド端子114Lは表面導体112L2に設けられ、ブリッジ端子114Bは表面導体112Bに設けられている。
ハイサイドパワー半導体装置113HT(スイッチング素子)は表面導体112H上に配置され、ローサイドパワー半導体装置113LT(スイッチング素子)は表面導体112B上に配置されている。各パワー半導体装置(113HT、113LT)の裏面電極は、それぞれ表面導体112H或いは表面導体112Bにダイボンドされている。ハイサイドパワー半導体装置113HTの表面電極はボンディングワイヤー118Bを介して表面導体112Bに接続されている。ローサイドパワー半導体装置113LTの表面電極はボンディングワイヤー118Lを介して表面導体112L2に接続されている。
しかし、図21のパワーモジュールの構造においては、主電流の「近接逆平行通流」が不完全になる区間が必然的に生じる。このため、寄生インダクタンスLsの低減が思うようにできないという問題がある。詳細を次に示す。
図21の破線ILL及び矢印は、ローサイドパワー半導体装置113LTがターンオンしているときの主電流(負荷電流)の流れを示す。主電流(ILL)は、ブリッジ端子114Bからパワーモジュールに入力され、表面導体112B、ローサイドパワー半導体装置113LT、ボンディングワイヤー118L、表面導体112L2、接続導体120L2、裏面導体117L、接続導体120L1、及び表面導体112L1を経由してローサイド端子114Lから出力される。ここで、図21の第1区間G1では、絶縁基板115の表面側に流れる主電流(ILL)と裏面側に流れる主電流(ILL)とが逆向きとなる。よって、主電流の「近接逆平行通流」の効果があるため、低い寄生インダクタンスLsを実現できる。しかし、第1区間G1に隣接する第2区間G2で、主電流(ILL)は、裏面導体117Lだけに流れる。よって、主電流の「近接逆平行通流」の効果が無いため、第2区間G2に大きな寄生インダクタンスLsが生じることになり、ローサイド半導体装置113LTをターンオフしたときに大きなサージを発生する。
図21の破線ILH及び矢印は、ハイサイドパワー半導体装置113HTがターンオンしているときの主電流(負荷電流)の流れを示す。主電流(ILH)は、ハイサイド端子114Hからパワーモジュールに入力され、表面導体112H、ハイサイドパワー半導体装置113HT、ボンディングワイヤー118B、表面導体112Bを経由して、ブリッジ端子114Bから出力される。ここで注目すべきは、裏面導体117Lに主電流(ILH)が一切流れず、「近接逆平行通流」の効果が無い点である。すなわち、ハーサイド半導体装置113Hがターンオンしているとき、主電流(ILH)の電流経路(114H、112H、113HT、118B、112B、114B)は寄生インダクタンスLsが高い状態になっている。このため、ハイサイド半導体装置113HTが急速にターンオフした瞬間、大きなサージ電圧が発生してハイサイド半導体装置113HTに印加される。
[第1実施形態による作用効果]
実施形態によれば、主電流の「近接逆平行通流」の効果を向上させることができる。つまり、モジュール内部の寄生インダクタンスLsを理想的なレベルまで低減し、以って、サージ電圧の発生を一層抑制することができる。
図1(a)、図1(b)、図1(c)を参照しながら、第1実施形態に係るハーフブリッジパワー半導体モジュール1の効果を詳細に説明する。
ローサイドパワー半導体装置13LTを流れる主電流(ILL)は、表面のブリッジ端子14Bからモジュールに入力され、表面配線導体12B、ローサイドパワー半導体装置13LT、ボンディングワイヤー18LT、表面配線導体12L、接続導体20L、ローサイド裏面配線導体17Lを経由して、裏面のローサイド端子14Lからモジュール外に出力される。このように、ローサイドパワー半導体装置13Lがターンオンしているとき、主電流ILL(負荷電流)が流れるほぼ全ての地点(ブリッジ端子14B及びローサイド端子14Lをも含む)において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILL)を流すことができる。これにより、主電流(ILL)の「近接逆平行通流」の効果が全域で得られるので、ローサイドパワー半導体装置13LTがターンオンしているときの電流流路に発生する寄生インダクタンスLsを理想的に低減することができる。
一方、ハイサイドパワー半導体装置13HTを流れる主電流(ILH)は、裏面のハイサイド端子14Hからモジュールに入力され、ハイサイド裏面配線導体17H、接続導体20H、表面配線導体12H、ハイサイドパワー半導体装置13HT、ボンディングワイヤー18BT、表面配線導体12Bのブリッジ接続領域24Bを経由して、表面のブリッジ端子14Bからモジュールの外に出力される。このように、ハイサイドパワー半導体装置13HTもターンオンしているとき、主電流ILH(負荷電流)が流れるほぼ全ての地点(ブリッジ端子14B及びローサイド端子14Lをも含む)において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流(ILH)を流すことができる。これにより、主電流(ILH)の「近接逆平行通流」の効果が全域で得られるので、ハイサイドパワー半導体装置13HTがターンオンしているときの電流流路に発生する寄生インダクタンスLsを理想的に低減することができる。
また、第1実施形態には、図21の比較例における、主電流(ILL、ILH)が片方向にだけ流れる第2区間G2が存在しない。このため、ハーフブリッジパワー半導体モジュール1は、少なくとも、図21の第2区間G2で生じる寄生インダクタンスLs全体を削減することができる。これにより、ローサイドパワー半導体装置13LT及びハイサイドパワー半導体装置13HTをターンオフさせるときに生じるサージ電圧を低減することができる。
このように、ハーフブリッジパワー半導体モジュール1では、ハイサイドパワー半導体装置13HTまたはローサイドパワー半導体装置13LTのいずれかがターンオンしたとき、主電流(ILL、ILH)が流れる流路の任意の地点において、絶縁板16を挟んで対向して配置した導体に逆向きの主電流が流れる状態を形成することができる。すなわち、ハーフブリッジパワー半導体モジュール1は、パワー半導体装置(13HT、13LT)がターンオンしたとき主電流の近接逆平行通流が不完全になる区間が本質的に生じにくいため、寄生インダクタンスLsを低減することができる。
ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTは、排他的にターンオンするように制御される。排他的なターンオン動作時に、「近接逆平行通流」の効果が向上して、寄生インダクタンスLsの理想的な低減を図ることができる。
排他的にターンオンしたパワー半導体装置(13HT、13LT)が接続されたハイサイド端子14Hまたはローサイド端子14Lとブリッジ端子14Bとの間に流れる主電流の向きは、絶縁基板15の絶縁板16を挟んで逆向きである。これにより、「近接逆平行通流」の効果が向上して、寄生インダクタンスLsの理想的な低減を図ることができる。
(第2実施形態)
図1(a)、図1(b)、図1(c)のハーフブリッジパワー半導体モジュール1は、スイッチング動作しているとき、ハイサイド裏面配線導体17H、或いはローサイド裏面配線導体17Lが活線になっている。つまり、裏面配線導体(17H、17L)に、高電圧が印加されたり、大電流が流れたりする。このため、何かのシステムにハーフブリッジパワー半導体モジュール1を組み込む際に、ハーフブリッジパワー半導体モジュール1を支持するために裏面を不活線化することが望ましい。第2実施形態に係るハーフブリッジパワー半導体モジュール2は、この要求に応じた例である。
図4を参照して、第2実施形態に係るハーフブリッジパワー半導体モジュール2の構成を説明する。図4はハーフブリッジパワー半導体モジュール2の断面図である。なお、ハーフブリッジパワー半導体モジュール2の平面構成は、第1実施形態に係るハーフブリッジパワー半導体モジュール1の平面構成と同じであり、説明及び図示を省略する。絶縁基板30は、ハイサイド裏面配線導体17H及びローサイド裏面配線導体17Lの裏面に配置された第2絶縁板21と、第2絶縁板21の裏面に配置されたべた状の金属板22とを更に備える。第2絶縁板21は、裏面配線導体(17H、17L)の裏面に直接貼付された、たとえばSiNやAlN、アルミナ等のセラミック板からなる。金属板22は、第2絶縁板21の裏面に直接貼付され、第2絶縁板21より僅かに小さい面積を有する。金属板22は、表面配線導体(12H、12Lなど)と同質の金属材料であることが望ましい。このように、ハーフブリッジパワー半導体モジュール2は、活線領域2Aと不活線領域2Iとに分けられ、活線領域2Aは、第1実施形態に係るハーフブリッジパワー半導体モジュール1と同一の構成である。
[ハーフブリッジパワー半導体モジュール2の製造方法]
次に、図5を用いて、ハーフブリッジパワー半導体モジュール2の製造方法の一例を説明する。
第1工程において、絶縁板16に、表面配線導体(12H、12L、12B、12HG、12HS、12LG、12LS)と、裏面配線導体(17H、17L)、これら配線導体(12B、12HG、12HS、12LG、12LS、17H、17L)を水平に延伸させて形成した各端子(14B、19HG、19HS、19LG、19LS、14H、14L)と、接続導体(20H、20L)とを備え、更に第2絶縁板21、及び金属板22を備えた絶縁基板30を用意する。絶縁基板30を、アセトン、エタノールなどの有機溶剤で、少なくともその表面を十分に洗浄する。なお、図5の絶縁基板30の作製法は既知であるため、説明を省略する。
続いて、図2(b)を参照して説明した第2〜第3工程と同じ工程を実施する。これにより、図4のハーフブリッジパワー半導体モジュール2が完成する。
[変形例(ヒートシンク26)]
図6を参照して、図4のハーフブリッジパワー半導体モジュール2に放熱部材としてヒートシンク26(或いは放熱板)を追加した変形例を説明する。ヒートシンク26は、ハーフブリッジパワー半導体モジュール2の裏面に熱的に接触して、各パワー半導体装置(13HT、13LT)で発生したジュール熱を放熱する。ヒートシンク26は、AlやCuからなり、金属板22の裏面に熱伝導性接着剤(非表示)で接着、或いは、はんだ等で接合されている。はんだで接合する場合、接合に使用する「はんだ」の固相線温度が、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTのダイボンドで使用した「はんだ」の固相線温度より、少なくとも20℃低いはんだを使用する。
[第2実施形態による作用効果]
図4に示すように、ハーフブリッジパワー半導体モジュール2の活線領域2Aは、ハーフブリッジパワー半導体モジュール1と同じ構成である。よって、前述した第1実施形態による作用効果は全て奏することができる。
ハーフブリッジパワー半導体モジュール2の裏面が第2絶縁板21によって不活線化(絶縁)されているので、システムに組み込むときの設計の自由度が大きくなる。
金属板22を設けることにより、絶縁基板30全体の熱膨張率の対称性を維持し、冷熱サイクルを受けたときに絶縁基板30に発生する反りを抑制することができる。また、ヒートシンク26または放熱板を、ハーフブリッジパワー半導体モジュール2に、直接、はんだ付けなどで金属接合することができる。よって、ハーフブリッジパワー半導体モジュール2とヒートシンク26との間の熱伝導が高まり、より高い放熱性を発揮することができる。
(第3実施形態)
第1実施形態および第2実施形態では、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTがともにスイッチング素子、すなわち、MOSFETやJFETなどのトランジスタである場合を示した。しかし、ハイサイドパワー半導体装置またはローサイドパワー半導体装置の一方がダイオードであり、他方がトランジスタのハーフブリッジパワー半導体モジュールであっても、寄生インダクタンスLsの低減と、その結果として、トランジスタのターンオンで発生するサージ電圧の低減に極めて有効である。第3実施形態では、降圧チョッパーや昇圧チョッパーと呼ばれるDC−DC変換器に広く用いられている、一方がダイオードであり、他方がトランジスタであるハーフブリッジパワー半導体モジュールについて説明する。
図7(a)、図7(b)を参照して、降圧チョッパーに用いられるハーフブリッジパワー半導体モジュール3の構成を説明する。図7(a)が平面図であり、図7(b)はA−A’切断面に沿った断面図である。
ハーフブリッジパワー半導体モジュール3は、絶縁基板31を備える。絶縁基板31は、図1(a)の表面配線導体(12LG、12LS)が存在しない点を除けば、図4の絶縁基板30と同じ構成である。
ハーフブリッジパワー半導体モジュール3は、表面配線導体12Bの表面に配置された高速還流パワーダイオード13LDを備える。高速還流パワーダイオード13LDは、ローサイドパワー半導体装置の他の一例であって、ショットキーダイオードまたは高速pnダイオードからなる。高速還流パワーダイオード13LDの裏面電極(カソード電極)は、表面配線導体12Bの表面に、はんだ等によってダイボンドされている。一方、高速還流パワーダイオード13LDの表面電極(アノード電極)は、複数のボンディングワイヤー18LDによって表面配線導体12Lに接続されている。複数のボンディングワイヤー18LDの替りに、ボンディングリボンあるいはクリップリードを用いてもよい。
なお、降圧チョッパーでは、通常、ハイサイド端子14Hに直流電源の正極が、ローサイド端子14Lに直流電源の負極が接続され、ブリッジ端子14Bとローサイド端子14Lの間には直列接続にしたエネルギー蓄積用コイルと平滑コンデンサが接続される。降圧された直流電圧はこの平滑コンデンサの両端から出力される。
第1実施形態に係るハーフブリッジパワー半導体モジュール1において、絶縁基板15を絶縁基板31に置き換え、ローサイドパワー半導体装置13LTを高速還流パワーダイオード13LDに置き換え、ボンディングワイヤー18LTをボンディングワイヤー18LDに置き換え、そして、表面配線導体(12LG、12LS)、ボンディングワイヤー(18LG、18LS)、及び信号端子(19LG、19LS)を削除する。これにより、ハーフブリッジパワー半導体モジュール3は、図2(a)及び図2(b)に示した第1実施形態の製造工程と同じ工程によって製造することができる。
なお、図6に示したヒートシンク26或いは放熱板を、図7(a)、図7(b)のハーフブリッジパワー半導体モジュール3に適用してもよい。
第3実施形態による作用効果を説明する。ハイサイドパワー半導体装置13Hがターンオンしているときに流れる主電流ILH(負荷電流)は、第1実施形態に係るハーフブリッジパワー半導体モジュール1の場合と同じであり、同様な効果が得られる。
第3実施形態によれば、第1実施形態および第2実施形態と共通する上記効果に加えて、高速還流パワーダイオード13LDに環流電流が流れる還流動作期間において、リンギング現象を抑制するという効果も得られる。
詳しく説明すると、ハイサイドとローサイドのパワー半導体装置の一方がダイオードで、他方がトランジスタであるようなハーフブリッジパワー半導体モジュールを用意する。そして、トランジスタを高速で繰り返しターンオン、ターンオフさせるチョッピング動作をさせる。ターンオフの直後にダイオードにステップ状の還流電流が流れ、還流電流が振動する現象「リンギング」がよく観察される。このリンギングは高周波振動であって、電源回路や空間を伝搬して様々な電子障害を引き起こす原因となるため、リンギングの抑制が電力変換器開発の重要な課題になっている。リンギングの主要因のひとつが還流電流の流れる流路に沿った寄生インダクタンスLsである。
図7(a)、図7(b)を参照して、還流電流(ILL’)の流れる流路に沿った寄生インダクタンスLsについて検討する。還流電流(ILL’)は、ハイサイドパワー半導体装置13HT(スイッチ)がターンオフした時に高速還流パワーダイオード13LDに流れる。還流電流ILL’は、ローサイド端子14Lから入力され、ローサイド裏面配線導体17L、接続導体20L、表面配線導体12L、ボンディングワイヤー18LD、高速還流パワーダイオード13LD、表面配線導体12Bを経由して、ブリッジ端子14Bから出力される。還流電流ILL’が流れているとき、ほぼ全ての電流流路地点(ローサイド端子14L及びブリッジ端子14Bを含む)において、絶縁板16を挟んで対抗する面に大きさが同じで向きが逆の還流電流ILL’が流れる。つまり、還流電流の「近接逆平行通流」を実現している。よって、還流電流ILL’の流路における寄生インダクタンスLsの理想的な低減を図り、よって、還流電流のリンギングの発生を抑制することができる。
(第4実施形態)
ハーフブリッジパワー半導体モジュールの属性または用途によっては、ハイサイド及びローサイドのパワー半導体装置(スイッチ)の少なくとも一方に対して、高速還流パワーダイオードFWD(ショットキーダイオードまたは高速pnダイオード)を逆並列に接続させる場合がある。これに該当するのは、たとえば、IGBTのように逆導通させることが原理的に困難なバイポーラパワー半導体装置の場合、ユニポーラ型であってもパワー半導体装置(スイッチ)に逆導通型ダイオードが内蔵されていない場合、パワー半導体装置(スイッチ)に内蔵されている逆導通型ダイオードでは電流が取れない(または逆導通させたくない)場合、などである。第4実施形態においては、ハイサイドパワー半導体装置とローサイドパワー半導体装置の両方が、互いに逆並列に接続されたパワースイッチング素子(13HT、13LT)と高速還流パワーダイオード(13HD、13LD)との対からなる。
図8(a)、図8(b)、図8(c)を参照して、ハーフブリッジパワー半導体モジュール4の構成を説明する。図8(a)が平面図であり、図8(b)はB−B’切断面に沿った断面図であり、図8(c)は正面図から絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。図8(a)のA−A’切断面に沿った断面図は、図4と同じであるため、図示を省略する。
図8(a)の部分領域32Tは、ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTが配設された領域であって、部分領域32Tの構造は第2実施形態(図4)と同じである。図8(a)の部分領域32Dは、ブリッジ端子14Bの両翼に、ショットキーダイオードまたは高速pnダイオードからなる高速還流パワーダイオード(13HD、13LD)が配置された領域である。
高速還流パワーダイオード(13HD、13LD)の裏面には、裏面電極としてカソード電極が形成され、表面には表面電極としてアノード電極を形成されている。高速還流パワーダイオード(13HD、13LD)の裏面電極は、それぞれ表面配線導体12H、又は表面配線導体12Bに、はんだ等によってダイボンドされている。高速還流パワーダイオード(13HD、13LD)の表面電極は、それぞれ、ウェッジボンディングワイヤー(18BD、18LD)によって、それぞれ、表面配線導体12H、表面配線導体12Bに接続されている。なお、ボンディングワイヤー(18BT、18LT、18BD、18LD)の替りに、ボンディングリボンあるいはクリップリードを用いてもよい。
ハーフブリッジパワー半導体モジュール4の製造方法は、第2実施形態の製造工程と概ね同じであるため説明を省略する。ただし、高速還流パワーダイオード(13HD、13LD)のダイボンド処理とウェッジボンド処理は、パワー半導体装置13HT、13LT(スイッチ)とそれぞれ同じ工程で行うことが望ましい。
ハーフブリッジパワー半導体モジュール4についても、変形例として、図6と同様にヒートシンク26を付設することができる。
第4実施形態によれば、以下の作用効果が得られる。図8(a)の部分領域32Tの構造は第2実施形態(図4)と同じであるため、第2実施形態と同様な作用効果が得られる。
更に、図8(a)の部分領域32Dにも、還流電流に対する近接逆平行通流構造を設けたため、ステップ状の還流電流が流れたとき起こるリンギング現象を抑制することができる。
詳しく説明すると、スイッチング動作の最中、ローサイドパワー半導体装置13LT(スイッチ)がターンオフしたとき、図8(b)に示す還流電流(ILH’)が流れる。還流電流ILH’は、ブリッジ端子14B(図8(a))から入力され、ボンディングワイヤー18BD、高速還流パワーダイオード13HD、表面配線導体12H、接続導体20H、ハイサイド裏面配線導体17H、ハイサイド端子14H(図8(c))から出力される。
一方、ハイサイドパワー半導体装置13HT(スイッチ)がターンオフしたとき、図8(b)に示す還流電流(ILL’)が流れる。還流電流ILL’は、ローサイド端子14L(図8(c))から入力され、ローサイド裏面配線導体17L、接続導体20L、表面配線導体12L、ボンディングワイヤー18LD、高速還流パワーダイオード13LD、表面配線導体12Bを経由して、ブリッジ端子14B(図8(a))から出力される。
このように、ハーフブリッジパワー半導体モジュール4によれば、還流電流ILH’が流れるときも、還流電流ILL’が流れるときも、ほぼすべての還流電流流路において、絶縁板16を挟んで対抗する面に大きさが同じで向きが逆の還流電流が流れる。つまり、近接逆平行通流が改善されるので、各パワー半導体装置(13HT、13LT)がターンオフするときに流れる還流電流(ILH’、ILL’)の流路の寄生インダクタンスLsを理想的レベルに低減することができる。この寄生インダクタンスLsの低減によって、還流電流(ILH’、ILL’)に重畳するリンギングの発生を抑制することができる。このリンギングの抑制によって、リンギングが誘発する電磁障害も抑制することができる。
(第5実施形態)
第5実施形態は第4実施形態の改良技術に関する。表面配線導体や裏面配線導体のような平板導体に主電流(環流電流を含む)が流れるとき、主電流はできるだけ拡がって均一に流れようとする性質がある。ところが、図21(a)及び図21(c)に示すように、絶縁板16の表面の法線方向から見て、パワー半導体装置(13HT、13LT、13HD、13LD)やボンディングワイヤー(18BT、18LT、18HD、18LD)のような電流幅を制限する通流媒体は、裏面配線導体(17H、17L)の電流重心(通常は配線導体の中央)から偏心して配置される。このため、絶縁板16の表面の法線方向から見て、絶縁基板の表面側を流れる主電流と裏面側を逆方向に流れる主電流の重心の位置が一致しない場合がある。例えば、図8(a)の平面図において、ハイサイドパワー半導体装置13HTの電流重心は、ハイサイド裏面配線導体17Hの電流重心よりも下方にずれている。このように、図8(b)の断面図において、表面配線導体と裏面配線導体との間で「近接逆平行通流」が実現されていたとしても、平面図で眺めたときの表面側と裏面側の主電流の重心(線)が離間していると、寄生インダクタンスの低減効果が減退してしまう。第5実施形態では、このような問題を解決するハーフブリッジパワー半導体モジュール5を説明する。
図9(a)、図9(b)、図9(c)を参照して、ハーフブリッジパワー半導体モジュール5の構成を説明する。図9(a)は平面図であり、図9(b)はB−B’切断面に沿った断面図であり、図9(c)は正面図から絶縁板16及び絶縁板16の表面側の部材を省略した仮想正面図である。図9(a)のA−A’切断面に沿った断面図は、図4と同じであるため、図示を省略する。
図9(a)、図9(b)、図9(c)に示すように、ハイサイドパワー半導体装置13HT(スイッチ)の裏面電極が接続される表面配線導体12HTと、高速還流パワーダイオード13HDの裏面電極が接続される表面配線導体12HDとは、スリット12HSLにより仕切られて、電気的に絶縁されている。表面配線導体12HTは、接続導体20HTを介して、ハイサイド裏面配線導体17Hの部分領域17HTに接続されている。一方、表面配線導体12HDは、接続導体20HDを介して、ハイサイド裏面配線導体17Hの部分領域17HDに接続されている。
ボンディングワイヤー18LTを介してローサイドパワー半導体装置13LT(スイッチ)の表面電極に接続される表面配線導体12LTと、ボンディングワイヤー18LDを介して高速還流パワーダイオード13HDの表面電極に接続される表面配線導体12LDは、スリット12LSLにより仕切られて、電気的に絶縁されている。表面配線導体12LTは、接続導体20LTを介して、ローサイド裏面配線導体17Lの領域17LTに接続されている。一方、表面配線導体12LDは、接続導体20LDを介して、ローサイド裏面配線導体17Lの部分領域17LDに接続されている。
図9(a)に示すように、表面配線導体12Bには、ローサイドパワー半導体装置13LT(スイッチ)と高速還流パワーダイオード13LDとの間を仕切る第1スリット12BSLが設けられている。第1スリット12BSLは、表面配線導体12Bの部分領域12BTと、表面配線導体12Bの部分領域12BDと電気的に分離している。部分領域12BTには、ローサイドパワー半導体装置13LT(スイッチ)が載置され、部分領域12BDには、高速還流パワーダイオード13LD(ダイオード)が載置されている。第1スリット12BSLは、部分領域12BTと部分領域12BDとの間で主電流が混流するのを阻止する。
更に、表面配線導体12Bには、ブリッジ端子14Bが延伸される方向に平行に延びる第2スリット14BSLが設けられている。第2スリット14BSLは、表面配線導体12Bからブリッジ接続領域12BHを切り離し、ハイサイド側に流入出する主電流とローサイド側に流入出する主電流とが、先端部を除くブリッジ端子14Bの領域において混流するのを阻止する。第2スリット14BSLの幅は、ハイサイド裏面配線導体17Hとローサイド裏面配線導体17Lとの間隔の幅、及びハイサイド端子14Hとローサイド端子14Lとの間隙の幅にほぼ一致しており、この間隙に対向する位置に第2スリット14BSLが設けられている。また、第2スリット14BSLにより分離された表面配線導体12B及びブリッジ接続領域12BHの各々は、ハイサイド端子14Hに向かって延伸しているハイサイド裏面配線導体17Hと、ローサイド端子14Lに向かって延伸しているローサイド裏面配線導体17Lとに、それぞれに対向している。
図9(c)に示すように、ローサイド裏面配線導体17Lには、スリット17LSLが設けられている。スリット17LSLは、ローサイド裏面配線導体17Lを部分領域17LT(部分領域32T)と部分領域17LD(部分領域32D)に仕切り、部分領域17LTと部分領域17LDとの間で主電流が混流するのを阻止する。部分領域17LTは、表面配線導体12Bの部分領域12BT及び表面配線導体12LTに対向する位置に配置されている。部分領域17LDは、表面配線導体12Bの部分領域12BD及び表面配線導体12LDに対向する位置に配置されている。
ハイサイド裏面配線導体17Hには、スリット17HSLが設けられている。スリット17HSLは、ハイサイド裏面配線導体17Hを部分領域17HT(32T)と部分領域17HD(32D)に仕切り、部分領域17HT(32T)と部分領域17HD(32D)の間で主電流が建立するのを阻止する。部分領域17HTは、表面配線導体12HTに対向する位置に配置されている。部分領域17HDは、表面配線導体12HDに対向する位置に配置されている。
ハーフブリッジパワー半導体モジュール5の製造方法は、第2実施形態の製造工程と概ね同じであるため説明を省略する。ただし、高速還流パワーダイオード(13HD、13LD)のダイボンド処理とウェッジボンド処理は、パワー半導体装置13HT、13LT(スイッチ)とそれぞれ同じ工程で行うことが望ましい。
ハーフブリッジパワー半導体モジュール5についても、変形例として、図6と同様にヒートシンク26を付設することができる。
第5実施形態によれば、以下の作用効果が得られる。図9(a)のA−A’断面構造、及びB−B’断面構造は、第4実施形態と同じであるため、第4実施形態と同様な作用効果が得られる。
更に、第5実施形態においては、絶縁板16の表面の法線方向から見て、表面配線導体を流れる主電流の電流重心線と裏面配線導体を逆方向に流れる主電流の電流重心線とが一致する。このため、第4実施形態と比べて、より一層、理想的な寄生インダクタンスの低減が得られる。
詳しく説明すると、スイッチング動作の最中、たとえば、ハイサイドパワー半導体装置13HT(スイッチ)がターンオンしたときの主電流の流れを考える。図10(a)、図10(b)は、第4実施形態における主電流の電流重心線ILHCを示し、図11(a)、図11(b)は、第5実施形態における主電流の電流重心線ILHC’を示す。裏面配線導体側の電流重心線を実線で、表面配線導体及びパワー半導体装置ならびにボンディングワイヤーの電流重心線を破線で示す。矢印は主電流の向きを表している。
まず、パワー半導体装置及びボンディングワイヤー付近の領域23HTに着目する。図10(a)、図10(b)においては、パワー半導体装置13HT及びボンディングワイヤー18BTの幅(紙面上下方向)がハイサイド裏面配線導体17Hの幅(紙面上下方向)より狭く、かつ、パワー半導体装置13HT及びボンディングワイヤー18BTがハイサイド裏面配線導体17Hに対して相対的に下方に偏在している。このため、図10(a)及び図10(b)に示すように、表面側を流れる主電流の電流重心線ILHC(破線)と裏面側を逆方向に流れる主電流の電流重心線ILHC(実線)とが離間している。このため、この部分の寄生インダクタンスの低減効果が理想より目減りしてしまう。
ところが、第5実施形態においては、スリット12HSLにより、表面配線導体12Hは表面配線導体12HT(32T)と表面配線導体12HD(32D)に分割されている。パワー半導体装置13HT(スイッチ)は表面配線導体12HTに搭載されている。表面配線導体12HTと対峙するハイサイド裏面配線導体17Hは、スリット17HSLにより、部分領域17HTと部分領域17HDに分割されている。表面側の表面配線導体12HTとパワー半導体装置13HT(スイッチ)とボンディングワイヤー18BTとを含む集合領域と、裏面側の部分領域17HTとが対向するように配置にしている。このため、図11(a)及び図11(b)に示すように、絶縁板16の表面の法線方向から見て、表面側を流れる主電流の電流重心線ILHC’と裏面側を逆方向に流れる主電流の電流重心線ILHC’が一致する。よって、当該領域に理想的な寄生インダクタンス低減効果を現出させることができる。
次に、表面配線導体12Bのブリッジ接続領域及びリード取り出し付近(部分領域24BH)に着目する。第4実施形態においては、ハイサイド端子14Hの幅がブリッジ端子14Bより狭く、ハイサイド端子14Hがブリッジ端子14Bの一方側(左側)に偏在している。このため、図10(a)及び図10(b)に示すように、裏面側に流れ込む主電流の電流重心線ILHC(実線)が、表面側から流出する主電流の電流重心線ILHC(破線)より一方側(左側)に偏ってしまう。よって、この部分の寄生インダクタンスの低減効果が理想より目減りしてしまう。
これに対して、第5実施形態においては、スリット14BSLにより表面配線導体12Bからブリッジ接続領域12BHが切り離され、ブリッジ接続領域12BHは、ハイサイド端子14Hに対向している。このため、図11(a)及び図11(b)に示すように、裏面側を流れる主電流の電流重心線ILHC’(実線)と表面側を逆方向に流れる主電流の電流重心線ILHC’(破線)とが一致して、当該領域に理想的な寄生インダクタンス低減効果を現出させることができる。
図12(a)、図12(b)は、第4実施形態においてローサイドパワー半導体装置13LT(スイッチ)がターンオンしているときに流れる主電流の電流重心線(ILLC)を示す。図13(a)、図13(b)は、第5実施形態においてローサイドパワー半導体装置13LT(スイッチ)がターンオンしているときに流れる主電流の電流重心線(ILLC’)を示す。図14(a)、図14(b)は、第4実施形態においてハイサイドパワー半導体装置13HD(ダイオード)に流れる環流電流の電流重心線(ILHC)を示す。図15(a)、図15(b)は、第5実施形態においてハイサイドパワー半導体装置13HD(ダイオード)に流れる環流電流の電流重心線(ILHC’)を示す。図16(a)、図16(b)は、第4実施形態においてローサイドパワー半導体装置13LD(ダイオード)に流れる環流電流の電流重心線(ILLC)を示す。図17(a)、図17(b)は、第5実施形態においてローサイドパワー半導体装置13LD(ダイオード)に流れる環流電流の電流重心線(ILLC’)を示す。
図12(a)、図12(b)、図14(a)、図14(b)、図16(a)、図16(b)に示すように、第4実施形態のハーフブリッジパワー半導体モジュール4に流れる電流の電流重心線(ILLC、ILHC)は、絶縁板16の表面の法線方向から見て、表面側と裏面側とで離間している。このため、寄生インダクタンスの低減効果が理想より目減りしてしまう。一方、図13(a)、図13(b)、図15(a)、図15(b)、図17(a)、図17(b)に示すように、第5実施形態のハーフブリッジパワー半導体モジュール5に流れる電流の電流重心線(ILLC’、ILHC’)は、表面側と裏面側とで一致している。このため、理想的な寄生インダクタンス低減効果を現出させることができる。
なお、図10(a)、図10(b)、図12(a)、図12(b)、図14(a)、図14(b)、図16(a)、図16(b)の部分領域24BH(ブリッジ接続領域及びリード取り出し付近)において、表面側を流れる主電流の電流重心線と裏面側を逆方向に流れる主電流の電流重心線とが絶縁板16の長手方向に離間するという課題は、第4実施形態のみならず第1〜第3実施形態でも共通する課題である。この課題を解決するために、第5実施形態で示したように、表面配線導体12Bにスリット14BSLを設けることにより、ブリッジ接続領域12BHを表面配線導体12Bから切り離してもよい。これにより、ハイサイド端子14Hに対向しているブリッジ接続領域12BHだけに主電流を流すことができるので、表面側と裏面側とで電流重心を一致させることができる。一例として、図18(a)、図18(b)に、第3実施形態のハーフブリッジパワー半導体モジュール3(図7(a)、図7(b))の表面配線導体12Bにスリット14BSLを設けたハーフブリッジパワー半導体モジュール6を示す。同様に、図1(a)、図1(b)、図1(c)に示したハーフブリッジパワー半導体モジュール1の表面配線導体12B、及び図4に示したハーフブリッジパワー半導体モジュール2の表面配線導体12Bに、スリット14BSLを設けてもよい。
(第6実施形態)
第1〜第5実施形態では、各端子(ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L)の引き出し方向と、ハーフブリッジパワー半導体モジュール内で主電流が流れる方向とが垂直を成していた。第6実施形態では、各端子(14B、14H、14L)の引き出し方向と、ハーフブリッジパワー半導体モジュール内で主電流が流れる方向が略平行となるレイアウト例を説明する。
ハーフブリッジパワー半導体モジュールは、積層構造を有する絶縁基板15、30と、絶縁基板の表面に、互いに離間して配置されたハイサイドパワー半導体装置13HT(スイッチ)及びローサイドパワー半導体装置13LT(スイッチ)と、ブリッジ端子14Bと、ハイサイド端子14Hと、ローサイド端子14Lと、複数のボンディングワイヤー18BTと、複数のボンディングワイヤー18LTと、を備える。
絶縁基板15は、絶縁板16、表面配線導体12H、12L、12B、12HG、12HS、12LG、12LS、ハイサイド裏面配線導体17H、ローサイド裏面配線導体17L、第2絶縁板21、金属板22を備える。
絶縁基板15は、絶縁板16に設けられた複数の開口窓に埋設されている接続導体(20H、20L)を更に備える。接続導体20Hは、表面配線導体12H(第1表面配線導体)と、ハイサイド裏面配線導体17Hとの間を接続している。接続導体20Lは、表面配線導体12Lとローサイド裏面配線導体17Lとの間を接続している。接続導体20Hは、ハイサイドパワー半導体装置13HT(スイッチ)から見て、ブリッジ端子14Bの方位とは逆の方位に配置されている。接続導体20Lは、ローサイドパワー半導体装置13LT(スイッチ)から見て、ブリッジ端子14Bの方位とは逆の方位に配置されている。
ローサイドパワー半導体装置13LTは、表面配線導体12B(第2表面配線導体)の上にその裏面電極が接続されている。ローサイドパワー半導体装置13LTの表面電極は、複数のボンディングワイヤー18LTを介して表面配線導体12Lに接続されている。
ハイサイドパワー半導体装置13HTは、表面配線導体12Hの上にその裏面電極が接続されている。ハイサイドパワー半導体装置13HTの表面電極は、複数のボンディングワイヤー18BTを介して、表面配線導体24Bに接続されている。表面配線導体24Bは、ブリッジ端子を介して表面配線導体12Bと一体に形成されている。
複数のボンディングワイヤー18LT、表面配線導体12L及び接続導体20Lは、「第2接続部」に相当する。複数のボンディングワイヤー18LT、表面配線導体12L及び接続導体20Lは、ローサイドパワー半導体装置13LTから見てブリッジ端子14Bへの方位とは反対の方位に向かって設けられ、ローサイドパワー半導体装置13LTの表面電極とローサイド裏面配線導体17Lとの間を接続している。
接続導体20Hは、「第1接続部」に相当する。接続導体20Hは、ハイサイドパワー半導体装置13HTから見てブリッジ端子14Bへの方位とは反対の方位に設けられ、表面配線導体12H(第1表面配線導体)とハイサイド裏面配線導体17Hとを接続している。
ブリッジ端子14Bは、表面配線導体12B及び表面配線導体24Bから延伸された端子である。具体的に、ブリッジ端子14Bは、表面配線導体(12B、24B)から、絶縁基板の表面に平行な方向に延伸されることにより形成される。
ハイサイド端子14Hは、ハイサイド裏面配線導体17Hを延伸させることにより形成される。ハイサイド端子14Hは、絶縁基板の法線方向から見て、ブリッジ端子14Bと同じ方位にブリッジ端子14Bと重畳するように延伸される。
ローサイド端子14Lは、ローサイド裏面配線導体17Lを延伸させることにより形成される。ローサイド端子14Lは、絶縁基板の法線方向から見て、ブリッジ端子14Bと同じ方位にブリッジ端子14Bと重畳するように延伸される。
第6実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTの各々は、パワースイッチング素子である。ハイサイドパワー半導体装置13HTのゲート電極及び表面電極は、それぞれボンディングワイヤー18HGまたは18HSを介して表面配線導体12HGまたは12HSに接続されている。ローサイドパワー半導体装置13LTのゲート電極及び表面電極は、それぞれボンディングワイヤー18LGまたは18LSを介して表面配線導体12LGまたは12LSに接続されている。表面配線導体12HG及び12HSの一部は絶縁基板15の外部に向け短冊状に近接平行して延伸され、ゲート信号端子19HGまたはソース信号端子19HSを形成している。表面配線導体12LG及び12LSの一部は絶縁基板15の外部に向け短冊状に近接平行して延伸され、ゲート信号端子19LGまたはソース信号端子19LSを形成している。
なお、第6実施形態において、ハイサイドパワー半導体装置13HT及びローサイドパワー半導体装置13LTは、排他的にターンオンするように制御されることを想定している。ハイサイドパワー半導体装置13HTとローサイドパワー半導体装置13LTを同時にターンオンさせる(地絡させる)ことは可能である。
ブリッジ端子14B、ハイサイド端子14H、ローサイド端子14L、ゲート信号端子(19HG、19LG)及びソース信号端子(19HS、19LS)は各表面配線導体、裏面配線導体を延伸させ形成したものである。よって、各端子は、各表面配線導体、裏面配線導体と一体であり、その材料は当然、表面配線導体、裏面配線導体と同一である。
ローサイドパワー半導体装置13LTを流れる主電流は、表面のブリッジ端子14Bからモジュールに入力され、表面配線導体12B、ローサイドパワー半導体装置13LT、ボンディングワイヤー18LT、表面配線導体12L、接続導体20L、ローサイド裏面配線導体17Lを経由して、裏面のローサイド端子14Lからモジュールの外に出力される。
このように、ローサイドパワー半導体装置13Lがターンオンしているとき、主電流(負荷電流)が流れるほぼ全ての地点(ブリッジ端子14B及びローサイド端子14Lをも含む)において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流を流すことができる。これにより、主電流の「近接逆平行通流」の効果が全域で得られるので、ローサイドパワー半導体装置13LTがターンオンしているときの電流流路に発生する寄生インダクタンスLsを理想的に低減することができる。
一方、ハイサイドパワー半導体装置13HTを流れる主電流は、裏面のハイサイド端子14Hからモジュールに入力され、ハイサイド裏面配線導体17H、接続導体20H、表面配線導体12H、ハイサイドパワー半導体装置13HT、ボンディングワイヤー18BT、表面配線導体24Bを経由して、表面のブリッジ端子14Bからモジュールの外に出力される。
このように、ハイサイドパワー半導体装置13HTもターンオンしているとき、主電流(負荷電流)が流れるほぼ全ての地点(ブリッジ端子14B及びローサイド端子14Lをも含む)において、絶縁基板15の表面側及び裏面側に、大きさが同じ且つ向きが逆となる主電流を流すことができる。これにより、主電流の「近接逆平行通流」の効果が全域で得られるので、ハイサイドパワー半導体装置13HTがターンオンしているときの電流流路に発生する寄生インダクタンスLsを理想的に低減することができる。
以上説明したように、ブリッジ端子14B、ハイサイド端子14H、及びローサイド端子14Lの引き出し方向と、ハーフブリッジパワー半導体モジュール内で主電流が流れる方向が平行であっても、他の実施形態と同様に、主電流の「近接逆平行通流」の効果が得られる。
以上説明した実施形態は、本発明の理解を容易にするために記載された単なる例示に過ぎず、本発明は当該実施形態に限定されるものではない。本発明の技術的範囲は、上記実施形態で開示した具体的な技術事項に限らず、そこから容易に導きうる様々な変形、変更、代替技術なども含むものである。
本出願は、2014年7月3日に出願された日本国特許願第2014−137589に基づく優先権を主張しており、この出願の全内容が参照により本明細書に組み込まれる。
本発明のハーフブリッジパワー半導体モジュール及びその製造方法によれば、主電流の近接逆平行通流を改善することにより、モジュール内部の寄生インダクタンスを低減することができる。
1、2、3、4、5、6 ハーフブリッジパワー半導体モジュール
12H、12L、12B、12HG、12HS、12LG、12LS、12HD、12HT、12LD 表面配線導体
13HT ハイサイドパワー半導体装置(スイッチ)
13HD ハイサイドパワー半導体装置(ダイオード)
13LT ローサイドパワー半導体装置(スイッチ)
13LD ハイサイドパワー半導体装置(ダイオード)
14H ハイサイド端子
14L ローサイド端子
14B ブリッジ端子
15、30、31 絶縁基板
16 絶縁板
17H ハイサイド裏面配線導体
17L ローサイド裏面配線導体
18BT、18LT、18BD、18LD ボンディングワイヤー
20H、20L 接続導体
21 第2絶縁板
22 金属板
26 ヒートシンク
ILHC、ILHC’、ILLC、ILLC’ 電流重心線

Claims (10)

  1. 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置されたハイサイド裏面配線導体及びローサイド裏面配線導体と、を備えた絶縁基板と、
    前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
    前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続され、且つその表面電極が前記第2表面配線導体にオーミック接続されたハイサイドパワー半導体装置と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記第1表面配線導体から延伸するブリッジ端子と、
    前記ハイサイドパワー半導体装置から見て前記ローサイドパワー半導体装置への方位とは反対の方位に向かって設けられ、前記第1表面配線導体と前記ハイサイド裏面配線導体との間をオーミック接続する第1接続部と、
    前記ローサイドパワー半導体装置から見て前記ハイサイドパワー半導体装置への方位とは反対の方位に設けられた、前記ローサイドパワー半導体装置の表面電極と前記ローサイド裏面配線導体とをオーミック接続する第2接続部と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記ハイサイド裏面配線導体から延伸するハイサイド端子と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記ローサイド裏面配線導体から延伸するローサイド端子と、
    を備えることを特徴とするハーフブリッジパワー半導体モジュール。
  2. 請求項1に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置を介して前記ハイサイド端子と前記ブリッジ端子との間に流れる主電流の向き、及び前記ローサイドパワー半導体装置を介して前記ローサイド端子と前記ブリッジ端子との間に流れる主電流の向きは、前記絶縁板を挟んで逆向きであること
    を特徴とするハーフブリッジパワー半導体モジュール。
  3. 請求項1又は2に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置を介して流れる主電流のうち、前記絶縁板の表面側を流れる主電流の電流重心線と、前記絶縁板の裏面側を流れる主電流の電流重心線とは、前記絶縁板の法線方向から見て一致していること
    を特徴とするハーフブリッジパワー半導体モジュール。
  4. 請求項1〜3のいずれか一項に記載のハーフブリッジパワー半導体モジュールであって、
    前記ローサイドパワー半導体装置を介して流れる主電流のうち、前記絶縁板の表面側を流れる主電流の電流重心線と、前記絶縁板の裏面側を流れる主電流の電流重心線とは、前記絶縁板の法線方向から見て一致していること
    を特徴とするハーフブリッジパワー半導体モジュール。
  5. 請求項1〜4のいずれか一項に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置は、排他的にターンオンするように制御されること
    を特徴とするハーフブリッジパワー半導体モジュール。
  6. 請求項1〜4のいずれか一項に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方がパワースイッチング素子であり、他方がパワーダイオードであること
    を特徴とするハーフブリッジパワー半導体モジュール。
  7. 請求項1〜5のいずれか一項に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置とローサイドパワー半導体装置のいずれか一方あるいは両方が、互いに並列に接続されたパワースイッチング素子と高速還流パワーダイオードとの対からなること
    を特徴とするハーフブリッジパワー半導体モジュール。
  8. 請求項7に記載のハーフブリッジパワー半導体モジュールであって、
    前記ハイサイドパワー半導体装置とローサイドパワー半導体装置の一方がターンオフしたときに、他方の高速還流パワーダイオードまたはパワースイッチング素子に内蔵されたダイオードを介して流れる環流電流の向きは、前記絶縁板を挟んで逆向きであること
    を特徴とするハーフブリッジパワー半導体モジュール。
  9. 請求項1〜8のいずれか一項に記載のハーフブリッジパワー半導体モジュールであって、
    前記絶縁基板は、
    前記ハイサイド裏面配線導体及び前記ローサイド裏面配線導体の裏面に配置された第2絶縁板と、
    前記第2絶縁板の裏面に配置された金属板と、
    を更に備えること
    を特徴とするハーフブリッジパワー半導体モジュール。
  10. 絶縁板と、前記絶縁板の表面に配置された複数の表面配線導体と、前記絶縁板の裏面に配置されたハイサイド裏面配線導体及びローサイド裏面配線導体と、を備えた絶縁基板と、
    前記複数の表面配線導体の中から選ばれた第2表面配線導体の上にその裏面電極がオーミック接続されたローサイドパワー半導体装置と、
    前記複数の表面配線導体の中から選ばれた第1表面配線導体の上にその裏面電極がオーミック接続され、且つその表面電極が前記第2表面配線導体にオーミック接続されたハイサイドパワー半導体装置と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記第1表面配線導体から延伸するブリッジ端子と、
    前記ハイサイドパワー半導体装置から見て前記ローサイドパワー半導体装置への方位とは反対の方位に向かって設けられ、前記第1表面配線導体と前記ハイサイド裏面配線導体との間をオーミック接続する第1接続部と、
    前記ローサイドパワー半導体装置から見て前記ハイサイドパワー半導体装置への方位とは反対の方位に設けられた、前記ローサイドパワー半導体装置の表面電極と前記ローサイド裏面配線導体とをオーミック接続する第2接続部と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記ハイサイド裏面配線導体から延伸するハイサイド端子と、
    前記ハイサイドパワー半導体装置と前記ローサイドパワー半導体装置との間の位置において、前記ローサイド裏面配線導体から延伸するローサイド端子と、
    を備えるハーフブリッジパワー半導体モジュールの製造方法であって、
    前記絶縁基板を用意し、
    前記第1表面配線導体及び前記第2表面配線導体の上に、前記ハイサイドパワー半導体装置及び前記ローサイドパワー半導体装置をそれぞれ接着し、
    前記ハイサイドパワー半導体装置の表面電極と前記第2表面配線導体との間をオーミック接続し、
    前記ローサイドパワー半導体装置の表面電極と前記ローサイド裏面配線導体との間をオーミック接続する
    ことを特徴とするハーフブリッジパワー半導体モジュールの製造方法。

JP2016531192A 2014-07-03 2015-05-25 ハーフブリッジパワー半導体モジュール及びその製造方法 Active JP6245365B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014137589 2014-07-03
JP2014137589 2014-07-03
PCT/JP2015/064869 WO2016002385A1 (ja) 2014-07-03 2015-05-25 ハーフブリッジパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016002385A1 true JPWO2016002385A1 (ja) 2017-06-08
JP6245365B2 JP6245365B2 (ja) 2017-12-13

Family

ID=55018939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531192A Active JP6245365B2 (ja) 2014-07-03 2015-05-25 ハーフブリッジパワー半導体モジュール及びその製造方法

Country Status (5)

Country Link
US (1) US10522517B2 (ja)
EP (1) EP3166144B1 (ja)
JP (1) JP6245365B2 (ja)
CN (1) CN106489203B (ja)
WO (1) WO2016002385A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522517B2 (en) 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
US9917065B1 (en) * 2016-09-09 2018-03-13 GM Global Technology Operations LLC Power module assembly with reduced inductance
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
JPWO2019187700A1 (ja) 2018-03-26 2021-02-12 パナソニックIpマネジメント株式会社 半導体モジュール
US10770382B2 (en) * 2018-11-29 2020-09-08 General Electric Company Low inductance stackable solid-state switching module and method of manufacturing thereof
CN109921612A (zh) * 2019-01-15 2019-06-21 山东师范大学 一种多层基板低电感功率模块
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
JP2021125547A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 電力用半導体モジュール
JP7268637B2 (ja) * 2020-05-11 2023-05-08 三菱電機株式会社 半導体パッケージ
JP7305603B2 (ja) * 2020-09-18 2023-07-10 株式会社東芝 半導体装置
DE102021102924A1 (de) 2021-02-09 2022-08-11 Avl Software And Functions Gmbh Leistungsmodul mit reduzierter intrinsischer Induktivität
EP4075495A1 (en) * 2021-04-14 2022-10-19 Hitachi Energy Switzerland AG Substrate for a power module, power module and method for manufacturing a power module
GB2619572A (en) * 2022-06-08 2023-12-13 Eaton Intelligent Power Ltd Solid state circuit breaker
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
JP2014038982A (ja) * 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722553U (ja) 1992-07-07 1995-04-21 神鋼電機株式会社 パワーモジュール
JP2973799B2 (ja) 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US6212087B1 (en) 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
JP2002033446A (ja) 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP3635020B2 (ja) * 2000-09-28 2005-03-30 京セラ株式会社 インバータ制御モジュール
US6343023B1 (en) * 2000-12-15 2002-01-29 Celestica International Inc. System and method for recovering energy in power converters
JP3723869B2 (ja) 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
US6943445B2 (en) * 2001-03-30 2005-09-13 Hitachi, Ltd. Semiconductor device having bridge-connected wiring structure
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US6987670B2 (en) 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
US6906404B2 (en) 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US7505294B2 (en) 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
JP2005192328A (ja) 2003-12-25 2005-07-14 Toyota Motor Corp 半導体装置
JP4430497B2 (ja) 2004-09-17 2010-03-10 ニチコン株式会社 半導体モジュール
DE102004059313B3 (de) * 2004-12-09 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit verringerten parasitären Induktivitäten
DE102005007373B4 (de) 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4284625B2 (ja) 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
JP2007220976A (ja) 2006-02-17 2007-08-30 Toyota Motor Corp 半導体モジュールおよびそれを備えるハイブリッド車両の駆動装置
JP2008306872A (ja) 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
US8018047B2 (en) 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
JP2009071962A (ja) 2007-09-12 2009-04-02 Toyota Motor Corp インバータ装置およびインバータ装置の製造方法
US20090091892A1 (en) 2007-09-26 2009-04-09 Rohm Co., Ltd. Semiconductor Device
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP2009159707A (ja) 2007-12-26 2009-07-16 Shindengen Electric Mfg Co Ltd ワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路
KR101194609B1 (ko) 2008-07-10 2012-10-25 미쓰비시덴키 가부시키가이샤 전력용 반도체 모듈
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
US8237260B2 (en) 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102010002627B4 (de) 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
JP2011187809A (ja) * 2010-03-10 2011-09-22 Renesas Electronics Corp 半導体装置および多層配線基板
JP5789264B2 (ja) 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5447453B2 (ja) 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
JP5601376B2 (ja) 2010-12-01 2014-10-08 株式会社安川電機 電力変換装置
JP5637944B2 (ja) 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
US8441128B2 (en) 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
JP5798412B2 (ja) 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
JP2013089784A (ja) 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
JP5971263B2 (ja) 2012-02-09 2016-08-17 富士電機株式会社 半導体装置
CN104205330B (zh) 2012-03-01 2017-07-18 三菱电机株式会社 电力用半导体模块以及电力变换装置
JP5967495B2 (ja) 2012-07-04 2016-08-10 パナソニックIpマネジメント株式会社 半導体装置
EP2899757B1 (en) 2012-09-20 2023-01-11 Rohm Co., Ltd. Power module semiconductor device and inverter device, power module semiconductor device producing method, and mold
DE102013008193A1 (de) 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
DE112014002405T5 (de) 2013-05-16 2016-05-19 Fuji Electric Co., Ltd Halbleitervorrichtung
JP2015099846A (ja) 2013-11-19 2015-05-28 株式会社豊田自動織機 半導体装置および半導体装置の製造方法
WO2015121899A1 (ja) 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
US10522517B2 (en) 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
JP6318064B2 (ja) 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3226294B1 (en) 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
WO2016129097A1 (ja) 2015-02-13 2016-08-18 株式会社日産アーク ハーフブリッジパワー半導体モジュール及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
JP2013219290A (ja) * 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
JP2014038982A (ja) * 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール

Also Published As

Publication number Publication date
CN106489203A (zh) 2017-03-08
EP3166144B1 (en) 2019-08-07
US20170154877A1 (en) 2017-06-01
WO2016002385A1 (ja) 2016-01-07
US10522517B2 (en) 2019-12-31
EP3166144A4 (en) 2017-09-27
JP6245365B2 (ja) 2017-12-13
EP3166144A1 (en) 2017-05-10
CN106489203B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP6288301B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US11063025B2 (en) Semiconductor module and power conversion device
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
US8461623B2 (en) Power semiconductor module
CN106252320B (zh) 半导体装置
WO2015099030A1 (ja) パワー回路およびパワーモジュール
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US11605613B2 (en) Semiconductor device
JP2015135895A (ja) 半導体モジュール
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
JP2017162866A (ja) 半導体装置
JP2019017112A (ja) パワー回路
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
US11942452B2 (en) Semiconductor module arrangement
CN112951819A (zh) 半导体器件模块及组装方法
JP5119741B2 (ja) スイッチングモジュール
JP4243043B2 (ja) 半導体モジュール
CN116487378A (zh) 具有反向二极管的功率半导体模块
JP2008300530A (ja) スイッチングモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R151 Written notification of patent or utility model registration

Ref document number: 6245365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151