CN106489203A - 半桥式功率半导体模块及其制造方法 - Google Patents

半桥式功率半导体模块及其制造方法 Download PDF

Info

Publication number
CN106489203A
CN106489203A CN201580035522.8A CN201580035522A CN106489203A CN 106489203 A CN106489203 A CN 106489203A CN 201580035522 A CN201580035522 A CN 201580035522A CN 106489203 A CN106489203 A CN 106489203A
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor device
distribution conductor
high side
side power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580035522.8A
Other languages
English (en)
Other versions
CN106489203B (zh
Inventor
谷本智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Publication of CN106489203A publication Critical patent/CN106489203A/zh
Application granted granted Critical
Publication of CN106489203B publication Critical patent/CN106489203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Abstract

模块(1)具备：绝缘基板(15)、功率半导体装置(13HT)、功率半导体装置(13LT)、桥式端子(14B)、高侧端子(14H)、低侧端子(14L)。桥式端子在功率半导体装置(13HT)、(13LT)之间从表面配线导体(12B)延伸。高侧端子在功率半导体装置(13HT、13LT)之间从高侧背面配线导体(17H)延伸。低侧端子在功率半导体装置(13HT、13LT)之间从低侧背面配线导体(17L)延伸。功率半导体装置(13HT)的表面电极及功率半导体装置(13LT)的背面电极与表面配线导体(12B)连接。

Description

半桥式功率半导体模块及其制造方法
技术领域
本发明涉及可显著降低在内部的主电流路径上产生的寄生电感的半桥式功率半导体模块及其制造方法。
背景技术
广泛已知有如下的功率模块，即、在一个封装内收纳有将两个功率半导体装置芯片串联地连接，且以其连接中点为输出端子的半桥式(half bridge)电路(参照专利文献1及2)。在专利文献1及专利文献2中，将通过在邻接的往返配线上流过相反方向的电流(以下，称为“邻接相反平行通过电流”)减轻配线的寄生电感的电磁学的方法应用于功率模块内部的寄生电感Ls的降低。
现有技术文献
专利文献
专利文献1：(日本)特开2002-112559号
专利文献2：(日本)特开2002-373971号
发明所要解决的课题
但是，专利文献1及专利文献2的功率模块的构造中，必然产生主电流的邻接相反平行通过电流不完全的区间。因此，存在不能认为降低寄生电感的问题。
发明内容
本发明是鉴于上述课题而创立的，其目的在于，提供一种通过改善主电流的邻接相反平行通过电流，降低模块内部的寄生电感的半桥式功率半导体模块及其制造方法。
用于解决课题的方案
本发明的一方式的半桥式功率半导体模块具备：绝缘基板、高侧功率半导体装置、低侧功率半导体装置、桥式(bridge)端子、高侧端子、低侧端子。绝缘基板具备：绝缘板、配置于绝缘板表面的表面配线导体、配置于绝缘板背面的高侧背面配线导体及低侧背面配线导体。低侧功率半导体装置的背面电极与第一表面配线导体欧姆(ohmic)连接。高侧功率半导体装置的背面电极与第二表面配线导体欧姆连接，且其表面电极与第一表面配线导体欧姆连接。桥式端子在高侧功率半导体装置和低侧功率半导体装置之间的位置从第一表面配线导体延伸。从高侧功率半导体装置观察，第二表面配线导体和高侧背面配线导体之间在与向低侧功率半导体装置的方位相反的方位欧姆连接。从低侧功率半导体装置观察，低侧功率半导体装置的表面电极和低侧背面配线导体之间在与向高侧功率半导体装置的方位相反的方位欧姆连接。高侧端子在高侧功率半导体装置和低侧功率半导体装置之间的位置从高侧背面配线导体延伸。低侧端子在高侧功率半导体装置和低侧功率半导体装置之间的位置从低侧背面配线导体延伸。
附图说明
图1(a)是表示第一实施方式的半桥式功率半导体模块1的构造的平面图，图1(b)是沿着图1(a)的A-A’切断面的剖面图，图1(c)是省略了绝缘板16及绝缘板16的表面侧的部件的假想正面图；
图2(a)是表示第一实施方式的半桥式功率半导体模块1的制造方法的第一工序的平面图，图2(b)是表示第一实施方式的半桥式功率半导体模块1的制造方法的第二工序的平面图；
图3是表示在第一实施方式的半桥式功率半导体模块1上追加散热部件25的变形例的剖面图；
图4是表示第二实施方式的半桥式功率半导体模块2的结构的剖面图；
图5是表示图4的半桥式功率半导体模块2的制造方法的第一工序的剖面图；
图6是表示在图4的半桥式功率半导体模块2上追加散热器26(或散热板)的变形例的剖面图；
图7(a)是表示第三实施方式的半桥式功率半导体模块3的结构的平面图，图7(b)是沿着图7(a)的A-A’切断面的剖面图；
图8(a)是表示第四实施方式的半桥式功率半导体模块4的构造的平面图，图8(b)是沿着图8(a)的B-B’切断面的剖面图，图8(c)是省略了绝缘板16及绝缘板16表面侧的部件的假想正面图；
图9(a)是表示第五实施方式的半桥式功率半导体模块5的构造的平面图，图9(b)是沿着图9(a)的B-B’切断面的剖面图，图9(c)是省略了绝缘板16及绝缘板16表面侧的部件的假想正面图；
图10(a)、图10(b)表示第四实施方式中高侧功率半导体装置13HT(开关)接通时流过的主电流的电流重心线ILHC，图10(a)是正面图，图10(b)是假想正面图；
图11(a)、图11(b)表示第五实施方式中高侧功率半导体装置13HT(开关)接通时流过的主电流的电流重心线ILHC’，图11(a)是正面图，图11(b)是假想正面图；
图12(a)、图12(b)表示第四实施方式中低侧功率半导体装置13LT(开关)接通时流过的主电流的电流重心线ILLC，图12(a)是正面图，图12(b)是假想正面图；
图13(a)、图13(b)表示第五实施方式中低侧功率半导体装置13LT(开关)接通时流过的主电流的电流重心线ILLC’，图13(a)是正面图，图13(b)是假想正面图；
图14(a)、图14(b)表示第四实施方式中流过高侧功率半导体装置13HD(二极管)的环流电流的电流重心线(ILHC)，图14(a)是正面图，图14(b)是假想正面图；
图15(a)、图15(b)是表示第五实施方式中流过高侧功率半导体装置13HD(二极管)的环流电流的电流重心线(ILHC’)，图15(a)是正面图，图15(b)是假想正面图；
图16(a)、图16(b)表示第四实施方式中流过低侧功率半导体装置13LD(二极管)的环流电流的电流重心线(ILLC)，图16(a)是正面图，图16(b)是假想正面图；
图17(a)、图17(b)表示第五实施方式中流过低侧功率半导体装置13LD(二极管)的环流电流的电流重心线(ILLC’)，图17(a)是正面图，图17(b)是假想正面图；
图18(a)、图18(b)表示在第三实施方式的半桥式功率半导体模块3的表面配线导体12B上设有缝隙14BSL的半桥式功率半导体模块6，图18(a)是正面图，图18(b)是A-A’切断面的剖面图；
图19(a)是表示第六实施方式的半桥式功率半导体模块的结构的平面图，图19(b)是省略了绝缘板16及绝缘板16表面侧的部件的假想正面图；
图20(a)是沿着图19(a)的A-A’切断面的剖面图，图20(b)是沿着图19(a)的B-B’切断面的剖面图；
图21是表示比较例的半桥式功率模块1000的构造的剖面图。
具体实施方式
以下，基于多个附图说明本发明的实施方式。
其中，以下，通过示意图(剖面图，平面图等)说明功率半导体模块的结构，但事先说明一下，在这些示意图中，为了容易理解，厚度和平面尺寸的关系及各层的厚度的比率等进行了放大描述。对同一部件标注同一符号并省略再次的说明。
(第一实施方式)
[半桥式功率半导体模块1的构造]
参照图1(a)、图1(b)、图1(c)，说明第一实施方式的半桥式功率半导体模块1的构造。图1(a)是正面图，图1(b)是沿着正面图的A-A’切断面的剖面图。图1(c)是省略了绝缘板16及绝缘板16表面侧的部件的假想正面图。图1(b)中，将高侧功率半导体装置13HT(功率开关元件)接通时的主电流ILH(负荷电流)的流动和低侧的功率半导体装置13LT(功率开关元件)接通时的主电流ILL的流动以虚线(ILH，ILL)和箭头表示。
半桥式功率半导体模块1具备：具有层叠结构的绝缘基板15、相互分开地配置于绝缘基板15表面的高侧功率半导体装置13HT(开关)及低侧功率半导体装置13LT(开关)、桥式端子14B、高侧端子14H、低侧端子14L、多个接合线18BT、多个接合线18LT。
此外，除了接合线以外，还可以使用接合带或夹线。在此，从尽可能减轻电阻及寄生电感的观点来看，只要不损坏加工上的制约、机械强度、长期抗疲劳性，接合线18BT、18LT能以截面面积尽可能大，且表面积变大、对地高度变低的方式进行调整。
绝缘基板15具备：绝缘板16、配置于绝缘板16表面的多个表面配线导体(12H、12L、12B、12HG、12HS、12LG、12LS)、配置于绝缘板16背面的板状的高侧背面配线导体17H及低侧背面配线导体17L。
多个表面配线导体中包含：表面配线导体12H、作为表面桥式配线导体的表面配线导体12B、及作为表面负极配线导体的表面配线导体12L。
绝缘板16由例如SiN、AlN、氧化铝等陶瓷板构成。从尽可能减轻寄生电感的观点来看，优选绝缘板16的厚度设定成满足绝缘耐压和机械强度、长期抗疲劳性的最小的厚度。例如，在要求1.2kV的瞬时耐压的功率半导体模块中，其厚度为0.2～1.5mm的范围。具体而言，在SiN板的情况下，可以考虑机械强度同时实施大约0.31mm的薄厚。
多个表面配线导体(12H、12L、12B、12HG、12HS、12LG、12LS)具有平板状的形状，且直接添加于绝缘板16的表面上。例如，多个表面配线导体(12H、12L、12B、12HG、12HS、12LG、12LS)由Cu或Al等金属板片构成。
高侧背面配线导体17H及低侧背面配线导体17L直接添加于绝缘板16的背面。例如，高侧背面配线导体17H及低侧背面配线导体17L由Cu或Al等金属板片构成。
接合线18BT及表面配线导体12B承担着作为桥式配线的作用。
绝缘基板15还具备埋设于在绝缘板16上设置的多个开口窗的连接导体(20H、20L)。连接导体(20H、20L)具有扁平的圆柱的形状。
连接导体20H位于绝缘板16的长边方向的一侧(图面的左侧)。连接导体20H将从多个表面配线导体中选择的表面配线导体12H(第一表面配线导体)和高侧背面配线导体17H之间连接。
连接导体20L位于绝缘板16的长边方向的另一侧(图面的右侧)。连接导体20L将从多个表面配线导体中选择的表面配线导体12L和低侧背面配线导体17L之间连接。
低侧功率半导体装置13LT其背面电极连接在从多个表面配线导体中选择的表面配线导体12B(第二表面配线导体)上。具体而言，在低侧功率半导体装置13LT的表面上形成有表面电极(源电极或发射电极)，在其背面形成有背面电极(漏电极或集电极)。
低侧功率半导体装置13LT的背面电极利用焊锡等芯片焊接在表面配线导体12B的另一侧(右侧)。低侧功率半导体装置13LT的表面电极经由多个接合线18LT与表面配线导体12L连接。
高侧功率半导体装置13HT其背面电极连接在表面配线导体12H上。具体而言，在高侧功率半导体装置13HT的表面上形成有表面电极(源电极或发射电极)，在其背面形成有背面电极(漏电极或集电极)。
高侧功率半导体装置13HT的背面电极利用焊锡等芯片焊接在表面配线导体12H的另一侧(右侧)。高侧功率半导体装置13HT的表面电极经由多个接合线18BT与表面配线导体12B连接。多个接合线18BT与表面配线导体12B的一侧(左侧)的桥式连接区域24B连接。
多个接合线18LT、表面配线导体12L及连接导体20L相当于“第二连接部”。从低侧功率半导体装置13LT观察，多个接合线18LT、表面配线导体12L及连接导体20L朝向与向高侧功率半导体装置13HT的方位相反的方位设置，将低侧功率半导体装置13LT的表面电极和低侧背面配线导体17L之间连接。
连接导体20H相当于“第一连接部”。从高侧功率半导体装置13HT观察，连接导体20H设在与向低侧功率半导体装置13LT的方位相反的方位，将表面配线导体12H(第一表面配线导体)和高侧背面配线导体17H连接。
缝隙14BSL是在高侧功率半导体装置13HT和低侧功率半导体装置13LT之间的位置，从表面配线导体12B延伸的端子。具体而言，桥式端子14B通过从第一表面配线导体起，沿着与绝缘基板15的表面平行的方向延伸而形成。
高侧端子14H通过在高侧功率半导体装置13HT和低侧功率半导体装置13LT之间的位置，使高侧背面配线导体17H从绝缘基板15的长边向外延伸而形成。从绝缘基板15的法线方向观察，高侧端子14H以在与桥式端子14B相同方位与桥式端子14B重叠的方式延伸。
低侧端子14L通过在高侧功率半导体装置13HT和低侧功率半导体装置13LT之间的位置，使低侧背面配线导体17L从绝缘基板15的长边向外延伸而形成。从绝缘基板15的法线方向观察，低侧端子14L以在与桥式端子14B相同方位与桥式端子14B重叠的方式延伸。
高侧端子14H和低侧端子14L只要在与防止放电及制造方法相关的设计规则允许的情况下就邻接配置。在桥式端子14B和高侧端子14H及低侧端子14L之间，优选兼备防止放电和防止接触，而配设绝缘片材。
第一实施方式中，高侧功率半导体装置13HT及低侧功率半导体装置13LT分别是功率开关元件。分别具有输入用于切换表面电极和背面电极之间导通的状态(接通状态)和遮断的状态(切断状态)的控制信号的栅电极。
高侧功率半导体装置13HT的栅电极及表面电极分别经由接合线18HG或18HS与表面配线导体12HG或12HS连接。低侧功率半导体装置13LT的栅电极及表面电极分别经由接合线18LG或18LS与表面配线导体12LG或12LS连接。
表面配线导体12HG及12HS的一部分朝向绝缘基板15的外部以矩形状邻接平行地延伸，而形成栅极信号端子19HG或源极信号端子19HS。
表面配线导体12LG及12LS的一部分朝向绝缘基板15的外部以矩形状邻接平行地延伸，而形成栅极信号端子19LG或源极信号端子19LS。
此外，实施方式中，假定高侧功率半导体装置13HT及低侧功率半导体装置13LT以排他性地接通的方式控制。可以使高侧功率半导体装置13HT和低侧功率半导体装置13LT同时接通(接地)。
桥式端子14B、高侧端子14H、低侧端子14L、栅极信号端子(19HG、19LG)及源极信号端子(19HS、19LS)是使各表面配线导体、背面配线导体延伸而形成的端子。因此，各端子与各表面配线导体、背面配线导体一体，其材料当然与表面配线导体、背面配线导体相同。接合线(18BT、18LT、18HG、18HS、18LG、18LS)的材料是Al或Cu、或其合金等。
[半桥式功率半导体模块1的制造方法]
接着，使用图2(a)及图2(b)说明第一实施方式的半桥式功率半导体模块1的制造方法的一例。
第一工序中，如图2(a)所示，准备具备：绝缘板16、各表面配线导体(12H、12L、12B、12HG、12HS、12LG、12LS)、背面配线导体(17H、17L：未表示)、使配线导体(12B、12HG、12HS、12LG、12LS、17H、17L)水平延伸而形成的各端子(14B、19HG、19HS、19LG、19LS、14H、14L)、连接导体(20H、20L：未表示)的绝缘基板15。利用丙酮、乙醇等有机溶剂，至少充分地清洗绝缘基板15的表面。此外，第一实施方式的半桥式功率半导体模块1具有的绝缘基板15的制作方法已知，因此，省略记载。
第二工序中，如图2(b)所示，将由单独的半导体芯片构成的高侧功率半导体装置13HT及低侧功率半导体装置13LT的正面和背面利用丙酮、乙醇等的有机溶剂充分清洗。然后，使用焊锡及回流装置，将各功率半导体装置(13HT、13LT)的背面电极芯片焊接在绝缘基板15的表面配线导体(12H、12B)的规定位置。此时，为了精确地进行各功率半导体装置(13HT、13LT)的定位，优选使用碳定位夹具。
第三工序中，芯片焊接结束后，使用楔焊装置，将各功率半导体装置(13HT、13LT)的表面电极及栅电极和各表面配线导体(12B、12HG、12HS、12L、12LG、12LS)，利用接合线(18BT、18HG、18HS、18LT、18LG、18LS)连接。这样，完成第一实施方式的半桥式功率半导体模块1。
[变形例(散热部件25)]
参照图3说明在第一实施方式的半桥式功率半导体模块1上追加散热部件25的变形例。散热部件25与绝缘基板15的背面热接触，将各功率半导体装置(13HT、13LT)中产生的焦耳热进行散热。散热部件25具备：利用热传导性粘接剂(未表示)粘接于高侧背面配线导体17H及低侧背面配线导体17L的背面的绝缘片材27、利用热传导性粘接剂(未表示)粘接于绝缘片材27的散热器26(或散热板)。在散热器26(或散热板)由金属等导电性材料构成的情况下，在散热器26(或散热板)的传热面(上表面)上附设由绝缘体构成的绝缘片材27。
[比较例]
接着，参照图21所示的比较例，说明由第一实施方式的半桥式功率半导体模块1得到的作用及效果。
通过使用了碳化硅(SiC)或氮化镓(GaN)的宽带隙半导体的功率半导体装置(MOSFET，JFET，SBD等)或超接合构造的功率Si-MOSFET的出现，近来，在600V～1.8kV的高电压区域中，积极进行着高速开关进行驱动的下一代电力转换器(逆变器或变换器)的开发。这是由于，可以进行高速开关驱动，当然，这些功率半导体装置是在高电压下进行单极性动作的器件。高速开关驱动的第一优点在于，降低功率半导体装置的开关损耗，提高变换效率。但是，降低开关损耗，不降低变换效率，提高开关频率(或载波频率)之类的第二优点在实用上更重要。这是由于，如果提高开关频率，则耦合电容或扼流圈(reactor)等大型无源部件的体积变小，其引起电力转换器的尺寸或价格的降低。
将串联连接两个功率半导体装置芯片且以其连接中点为输出端子的结构的电路称为半桥式(功率)电路。控制较大的电感性的负荷的电力转换器的主电路中，广泛使用在1个封装内收纳1个以上的该半桥式电路的功率模块。当将该功率模块的功率半导体装置置换成使用了上述宽带隙半导体的功率半导体装置，要进行高速开关时，有时产生以下的(1)～(3)的问题。
(1)在将接通的功率半导体装置断开的瞬间，产生较大的浪涌电压(或跳跃电压)，开关损耗增大。
(2)在最差的情况下，由于该浪涌电压而破坏功率半导体装置。
(3)为了避免该威胁，当采用更高耐压规格的功率半导体装置时，导通损耗增大，而且，制造成本也增大。
上述问题的原因是在主电流(负荷电流)流动的模块配线路径产生的寄生电感Ls(自己电感)和快速的电流变化(di/dt)引起的反电动势(＝-Ls×di/dt)。此外，功率模块外部电路的寄生电感也是上述问题的原因，但实用性的对策技术已经存在，因此，在此，假定为当然采取功率模块外部电路对寄生电感的对策。进而，即使是使用了双极性动作同时开关速度较快的Si-IGBT的模块，最近，向更大电流的控制的进化不断发展。因此，电流变化率(di/dt)的分子(di)变大，作为结果，即使是Si-IGBT模块，也会复发上述问题。
作为减轻配线的寄生电感的方法，具有如下的电磁学的方法，即、使用向邻接的往返配线上流过反方向的电流而产生的相互传导效应，来抵消寄生电感(参照专利文献1及专利文献2)。即，在表面上形成有桥式电路的绝缘基板的背面，设置与高侧电位或低侧电位的任一项同电位的平行配线板。在平行配线板流过与表面的主电流反方向的主电流，形成“邻接相反平行通过电流”。
图21表示将该电磁学的方法应用于半桥式功率模块1000内部的寄生电感降低的比较例。半桥式功率模块1000中，绝缘基板115具备绝缘板116，在绝缘板116的正面和背面形成有表面导体(112H、112B、112L1、112L2)及背面导体117L，在贯通绝缘板116的开口埋入有连接导体(120L1、120L2)。连接导体120L1将表面导体112L1和背面导体117L连接，连接导体120L2将表面导体112L2和背面导体117L连接。
高侧端子114H设于表面导体112H，低侧端子114L设于表面导体112L2，桥式端子114B设于表面导体112B。
高侧功率半导体装置113HT(开关元件)配置于表面导体112H上，低侧功率半导体装置113LT(开关元件)配置于表面导体112B上。各功率半导体装置(113HT、113LT)的背面电极分别与表面导体112H或表面导体112B芯片焊接。高侧功率半导体装置113HT的表面电极经由接合线118B与表面导体112B连接。低侧功率半导体装置113LT的表面电极经由接合线118L与表面导体112L2连接。
但是，在图21的功率模块的构造中，必然产生主电流的“邻接相反平行通过电流”不完全的区间。因此，存在不能认为寄生电感Ls的降低的问题。下面表示详细内容。
图21的虚线ILL及箭头表示低侧功率半导体装置113LT接通时的主电流(负荷电流)的流动。主电流(ILL)从桥式端子114B输入到功率模块，且经由表面导体112B、低侧功率半导体装置113LT、接合线118L、表面导体112L2、连接导体120L2、背面导体117L、连接导体120L1及表面导体112L1，从低侧端子114L输出。在此，在图21的第一区间G1中，流过绝缘基板115的表面侧的主电流(ILL)和流过背面侧的主电流(ILL)成为相反方向。因此，具有主电流的“邻接相反平行通过电流”的效果，因此，可实现较低的寄生电感Ls。但是，在与第一区间G1邻接的第二区间G2中，主电流(ILL)仅流过背面导体117L。因此，没有主电流的“邻接相反平行通过电流”的效果，因此，在第二区间G2产生较大的寄生电感Ls，在将低侧半导体装置113LT断开时产生较大的浪涌。
图21的虚线ILH及箭头表示高侧功率半导体装置113HT接通时的主电流(负荷电流)的流动。主电流(ILH)从高侧端子114H输入到功率模块，且经由表面导体112H、高侧功率半导体装置113HT、接合线118B、表面导体112B，从桥式端子114B输出。在此应注目的点是，主电流(ILH)完全未流过背面导体117L，而没有“邻接相反平行通过电流”的效果。即，高侧半导体装置113H接通时，主电流(ILH)的电流路径(114H、112H、113HT、118B、112B、114B)成为寄生电感Ls较高的状态。因此，高侧半导体装置113HT快速断开的瞬间，产生较大的浪涌电压，并施加于高侧半导体装置113HT。
[第一实施方式的作用效果]
根据实施方式，可以提高主电流的“邻接相反平行通过电流”的效果。即，可以将模块内部的寄生电感Ls降低到理想的水平，由此，进一步抑制浪涌电压的产生。
参照图1(a)、图1(b)、图1(c)，详细地说明第一实施方式的半桥式功率半导体模块1的效果。
流过低侧功率半导体装置13LT的主电流(ILL)从表面的桥式端子14B输入到模块，且经由表面配线导体12B、低侧功率半导体装置13LT、接合线18LT、表面配线导体12L、连接导体20L、低侧背面配线导体17L，从背面的低侧端子14L输出至模块外。这样，低侧功率半导体装置13L接通时，在主电流ILL(负荷电流)流过的几乎所有的地点(还包含桥式端子14B及低侧端子14L)，可以向绝缘基板15的表面侧及背面侧流过大小相同且方向相反的主电流(ILL)。由此，在全部区域得到主电流(ILL)的“邻接相反平行通过电流”的效果，因此，可以理想性地降低在低侧功率半导体装置13LT接通时的电流流路上产生的寄生电感Ls。
另一方面，流过高侧功率半导体装置13HT的主电流(ILH)从背面的高侧端子14H输入到模块，且经由高侧背面配线导体17H、连接导体20H、表面配线导体12H、高侧功率半导体装置13HT、接合线18BT、表面配线导体12B的桥式连接区域24B，从表面的桥式端子14B输出至模块外。这样，高侧功率半导体装置13HT接通时，在主电流ILH(负荷电流)流过的几乎所有的地点(还包含桥式端子14B及低侧端子14L)，可以向绝缘基板15的表面侧及背面侧流过大小相同且方向相反的主电流(ILH)。由此，在全部区域得到主电流(ILL)的“邻接相反平行通过电流”的效果，因此，可以理想性地降低在高侧功率半导体装置13HT接通时的电流流路上产生的寄生电感Ls。
另外，第一实施方式中，不存在图21的比较例中的、主电流(ILL，ILH)仅向单方向流过的第二区间G2。因此，半桥式功率半导体模块1可以至少降低在图21的第二区间G2中产生的寄生电感Ls整体。由此，可以降低断开低侧功率半导体装置13LT及高侧功率半导体装置13HT时产生的浪涌电压。
这样，在半桥式功率半导体模块1中，高侧功率半导体装置13HT或低侧功率半导体装置13LT的任一方接通时，在主电流(ILL，ILH)流过的流路的任意的地点，可以形成向隔着绝缘板16而相对配置的导体流过反方向的主电流的状态。即，半桥式功率半导体模块1本质上难以产生功率半导体装置(13HT、13LT)接通时主电流的邻接相反平行通过电流成为不完全的区间，因此，可以降低寄生电感Ls。
高侧功率半导体装置13HT及低侧功率半导体装置13LT以排他性地接通的方式被控制。在排他性的接通动作时，可以提高“邻接相反平行通过电流”的效果，实现寄生电感Ls的理想性的降低。
在将排他性地接通的功率半导体装置(13HT、13LT)连接的高侧端子14H或低侧端子14L和桥式端子14B之间流过的主电流的方向是隔着绝缘基板15的绝缘板16的相反方向。由此，可以提高“邻接相反平行通过电流”的效果，实现寄生电感Ls的理想性的降低。
(第二实施方式)
图1(a)、图1(b)、图1(c)的半桥式功率半导体模块1进行开关动作时，高侧背面配线导体17H或低侧背面配线导体17L成为火线。即，对背面配线导体(17H、17L)施加高电压，或流过大电流。因此，在将半桥式功率半导体模块1组装到任一系统时，为了支承半桥式功率半导体模块1，优选将背面不火线化。第二实施方式的半桥式功率半导体模块2是与该要求相应的例子。
参照图4说明第二实施方式的半桥式功率半导体模块2的结构。图4是半桥式功率半导体模块2的剖面图。此外，半桥式功率半导体模块2的平面结构与第一实施方式的半桥式功率半导体模块1的平面结构相同，省略说明及图示。绝缘基板30还具备配置于高侧背面配线导体17H及低侧背面配线导体17L的背面的第二绝缘板21和配置于第二绝缘板21的背面的整面状金属板22。第二绝缘板21由直接贴附于背面配线导体(17H、17L)的背面的、例如SiN或AlN、氧化铝等陶瓷板构成。金属板22直接贴附于第二绝缘板21的背面，具有比第二绝缘板21略小的面积。金属板22优选为与表面配线导体(12H、12L等)同材质的金属材料。这样，半桥式功率半导体模块2分成火线区域2A和不火线区域2I，火线区域2A是与第一实施方式的半桥式功率半导体模块1相同的结构。
[半桥式功率半导体模块2的制造方法]
接着，使用图5说明半桥式功率半导体模块2的制造方法的一例。
第一工序中，准备在绝缘板16上具备：表面配线导体(12H、12L、12B、12HG、12HS、12LG、12LS)；背面配线导体(17H、17L)；使这些配线导体(12B、12HG、12HS、12LG、12LS、17H、17L)水平地延伸形成的各端子(14B、19HG、19HS、19LG、19LS、14H、14L)；连接导体(20H、20L)，且还具备第二绝缘板21及金属板22的绝缘基板30。将绝缘基板30利用丙酮、乙醇等有机溶剂至少充分地清洗其表面。此外，图5的绝缘基板30的制作方法已知，因此，省略说明。
接着，实施与参照图2(b)说明的第二～第三工序相同的工序。由此，完成图4的半桥式功率半导体模块2。
[变形例(散热器26)]
参照图6说明在图4的半桥式功率半导体模块2上追加作为散热部件的散热器26(或散热板)的变形例。散热器26与半桥式功率半导体模块2的背面热接触，将各功率半导体装置(13HT、13LT)中产生的焦耳热进行散热。散热器26由Al或Cu构成，利用热传导性粘接剂(未表示)粘接或利用焊锡等接合于金属板22的背面。在利用焊锡进行接合的情况下，使用接合所使用的“焊锡”的固相线温度比高侧功率半导体装置13HT和低侧功率半导体装置13LT的芯片焊接中使用的“焊锡”的固相线温度至少低20℃的焊锡。
[第二实施方式的作用效果]
如图4所示，半桥式功率半导体模块2的火线区域2A是与半桥式功率半导体模块1相同的结构。因此，可以完全发挥上述的第一实施方式的作用效果。
半桥式功率半导体模块2的背面利用第二绝缘板21而被不火线化(绝缘)，因此，组装入系统时的设计的自由度变大。
通过设置金属板22，可以维持绝缘基板30整体的热膨胀系数的对称性，且在接收冷热循环时，抑制在绝缘基板30上产生的翘曲。另外，可以将散热器26或散热板直接通过焊接等与半桥式功率半导体模块2进行金属接合。因此，可以提高半桥式功率半导体模块2和散热器26之间的热传导，发挥更高的散热性。
(第三实施方式)
在第一实施方式及第二实施方式中，表示了高侧功率半导体装置13HT及低侧功率半导体装置13LT均为开关元件即MOSFET或JFET等的晶体管的情况。但是，即使高侧功率半导体装置或低侧功率半导体装置的一方为二极管，且另一方为晶体管的半桥式功率半导体模块，当降低寄生电感Ls时，作为其结果，对晶体管的接通中产生的浪涌电压的降低是极其有效的。第三实施方式中，对广泛用于称为降压断路器或升压断路器的DC-DC变换器的一方为二极管，另一方为晶体管的半桥式功率半导体模块进行说明。
参照图7(a)、图7(b)说明降压断路器所使用的半桥式功率半导体模块3的结构。图7(a)是平面图，图7(b)是沿着A-A’切断面的剖面图。
半桥式功率半导体模块3具备绝缘基板31。除了不存在图1(a)的表面配线导体(12LG、12LS)的点以外，绝缘基板31是与图4的绝缘基板30相同的结构。
半桥式功率半导体模块3具备配置于表面配线导体12B的表面的高速回流功率二极管13LD。高速回流功率二极管13LD是低侧功率半导体装置的另一例，由肖特基二极管或高速pn结二极管构成。高速回流功率二极管13LD的背面电极(阴极电极)通过焊锡等芯片焊接于表面配线导体12B的表面。另一方面，高速回流功率二极管13LD的表面电极(阳极电极)利用多个接合线18LD与表面配线导体12L连接。也可以使用接合带或夹线代替多个接合线18LD。
此外，降压断路器中，通常，在高侧端子14H上连接直流电源的正极，在低侧端子14L上连接直流电源的负极，在桥式端子14B和低侧端子14L之间连接串联连接的能量蓄积用线圈和平滑电容器。降压的直流电压从该平滑电容器的两端输出。
在第一实施方式的半桥式功率半导体模块1中，将绝缘基板15置换成绝缘基板31，将低侧功率半导体装置13LT置换成高速回流功率二极管13LD，将接合线18LT置换成接合线18LD，而且，消除表面配线导体(12LG、12LS)、接合线(18LG、18LS)及信号端子(19LG、19LS)。由此，半桥式功率半导体模块3可以通过与图2(a)及图2(b)所示的第一实施方式的制造工序相同的工序进行制造。
此外，也可以将图6所示的散热器26或散热板应用于图7(a)、图7(b)的半桥式功率半导体模块3。
说明第三实施方式的作用效果。高侧功率半导体装置13H接通时流过的主电流ILH(负荷电流)与第一实施方式的半桥式功率半导体模块1的情况一样，可得到相同的效果。
根据第三实施方式，在与第一实施方式及第二实施方式相同的上述效果的基础上，还得到在环流电流流过高速回流功率二极管13LD的回流动作期间，抑制激振(ringing)现象的效果。
详细说明时，准备高侧和低侧的功率半导体装置的一方为二极管，且另一方为晶体管那样的半桥式功率半导体模块。而且，进行使晶体管以高速重复接通、断开的斩波动作。断开之后，阶梯状的回流电流流过二极管，仔细观察回流电流振动的现象“激振”。该激振为高频振动，在电源电路或空间内传播，成为引起各种电子障碍的原因，因此，激振的抑制成为电力转换器开发的重要的课题。激振的主要原因之一是沿着回流电流流过的流路的寄生电感Ls。
参照图7(a)、图7(b)，研究沿着回流电流(ILL’)流过的流路的寄生电感Ls。回流电流(ILL’)在高侧功率半导体装置13HT(开关)断开时流过高速回流功率二极管13LD。回流电流ILL’从低侧端子14L输入，且经由低侧背面配线导体17L、连接导体20L、表面配线导体12L、接合线18LD、高速回流功率二极管13LD、表面配线导体12B，从桥式端子14B输出。回流电流ILL’流过时，在几乎所有的电流流路地点(包含低侧端子14L及桥式端子14B)，大小相同且方向相反的回流电流ILL’流过隔着绝缘板16而对向的面。即，实现回流电流的“邻接相反平行通过电流”。因此，实现回流电流ILL’的流路中的寄生电感Ls的理想性的降低，因此，可以抑制回流电流的激振的产生。
(第四实施方式)
有时根据半桥式功率半导体模块的属性或用途，对高侧及低侧的功率半导体装置(开关)的至少一方，反向并联地连接高速回流功率二极管FWD(肖特基二极管或高速pn结二极管)。符合该情况的是，例如如IGBT那样，原理上难以反向导通的双极性功率半导体装置的情况；即使是单极性型，也不在功率半导体装置(开关)中内置反向导通型二极管的情况；在内置于功率半导体装置(开关)的反向导通型二极管中未取得电流(或未反向导通)情况等。第四实施方式中，高侧功率半导体装置和低侧功率半导体装置双方由相互反向并联地连接的功率开关元件(13HT、13LT)和高速回流功率二极管(13HD、13LD)的对构成。
参照图8(a)、图8(b)、图8(c)，说明半桥式功率半导体模块4的结构。图8(a)是平面图，图8(b)是沿着B-B’切断面的剖面图，图8(c)是从正面图省略了绝缘板16及绝缘板16表面侧的部件的假想正面图。沿着图8(a)的A-A’切断面的剖面图与图4相同，因此，省略图示。
图8(a)的部分区域32T是配设有高侧功率半导体装置13HT和低侧功率半导体装置13LT的区域，部分区域32T的构造与第二实施方式(图4)相同。图8(a)的部分区域32D是在桥式端子14B的两翼配置有由肖特基二极管或高速pn结二极管构成的高速回流功率二极管(13HD、13LD)的区域。
在高速回流功率二极管(13HD、13LD)的背面形成有作为背面电极的阴极电极，在表面形成有作为表面电极的阳极电极。高速回流功率二极管(13HD、13LD)的背面电极分别通过焊锡等与表面配线导体12H或表面配线导体12B芯片焊接。高速回流功率二极管(13HD、13LD)的表面电极分别通过楔形接合线(18BD、18LD)与表面配线导体12H、表面配线导体12B分别连接。此外，也可以使用接合带或夹线代替接合线(18BT、18LT，18BD、18LD)。
半桥式功率半导体模块4的制造方法与第二实施方式的制造工序大致相同，因此，省略说明。但是，优选高速回流功率二极管(13HD、13LD)的芯片焊接处理和楔焊处理在与功率半导体装置13HT、13LT(开关)分别相同的工序中进行。
作为半桥式功率半导体模块4的变形例，也可以与图6同样地附设散热器26。
根据第四实施方式，得到以下的作用效果。图8(a)的部分区域32T的构造与第二实施方式(图4)相同，因此，得到与第二实施方式相同的作用效果。
另外，在图8(a)的部分区域32D中还设有相对于回流电流的邻接相反平行通过电流构造，因此，可以抑制阶梯状的回流电流流过时引起的激振现象。
详细说明时，在开关动作的中间，低侧功率半导体装置13LT(开关)断开时，流过图8(b)所示的回流电流(ILH’)。回流电流ILH’从桥式端子14B(图8(a))输入，且经由接合线18BD、高速回流功率二极管13HD、表面配线导体12H、连接导体20H、高侧背面配线导体17H，从高侧端子14H(图8(c))输出。
另一方面，高侧功率半导体装置13HT(开关)断开时，流过图8(b)所示的回流电流(ILL’)。回流电流ILL’从低侧端子14L(图8(c))输入，且经由低侧背面配线导体17L、连接导体20L、表面配线导体12L、接合线18LD、高速回流功率二极管13LD、表面配线导体12B，从桥式端子14B(图8(a))输出。
这样，根据半桥式功率半导体模块4，流过回流电流ILH’时，且流过回流电流ILL’时，在几乎所有的回流电流流路中，大小相同且方向相反的回流电流也流过隔着绝缘板16而对向的面。即，改善邻接相反平行通过电流，因此，可以将各功率半导体装置(13HT、13LT)断开时流过的回流电流(ILH’、ILL’)的流路的寄生电感Ls降低至理想的水平。通过该寄生电感Ls的降低，可以抑制在回流电流(ILH’，ILL’)中产生重叠的激振。通过该激振的抑制，也可以抑制激振诱导的电磁障碍。
(第五实施方式)
第五实施方式涉及第四实施方式的改良技术。主电流(包含环流电流)流过表面配线导体或背面配线导体那样的平板导体时，主电流具有尽可能扩散而要均匀地流过的性质。但是，如图21(a)及图21(c)所示，从绝缘板16的表面的法线方向观察，限制功率半导体装置(13HT、13LT、13HD、13LD)或接合线(18BT、18LT、18HD、18LD)那样的电流宽度的通流介质从背面配线导体(17H、17L)的电流重心(通常是配线导体的中央)偏心而配置。因此，从绝缘板16的表面的法线方向观察，有时流过绝缘基板的表面侧的主电流和反方向流过背面侧的主电流的重心的位置不一致。例如，在图8(a)的平面图中，与高侧背面配线导体17H的电流重心相比，高侧功率半导体装置13HT的电流重心向下方偏离。这样，在图8(b)的剖面图中，即使在表面配线导体和背面配线导体之间实现“邻接相反平行通过电流”，若以平面图观察时的表面侧和背面侧的主电流的重心(线)分开，则寄生电感的降低效果会衰退。在第五实施方式中，对解决这种问题的半桥式功率半导体模块5进行说明。
参照图9(a)、图9(b)、图9(c)说明半桥式功率半导体模块5的结构。图9(a)是平面图，图9(b)是沿着B-B’切断面的剖面图，图9(c)是从正面图省略了绝缘板16及绝缘板16表面侧的部件的假想正面图。沿着图9(a)的A-A’切断面的剖面图与图4相同，因此，省略图示。
如图9(a)、图9(b)、图9(c)所示，高侧功率半导体装置13HT(开关)的背面电极所连接的表面配线导体12HT和高速回流功率二极管13HD的背面电极所连接的表面配线导体12HD通过缝隙12HSL隔开而被电绝缘。表面配线导体12HT经由连接导体20HT与高侧背面配线导体17H的部分区域17HT连接。另一方面，表面配线导体12HD经由连接导体20HD与高侧背面配线导体17H的部分区域17HD连接。
经由接合线18LT与低侧功率半导体装置13LT(开关)的表面电极连接的表面配线导体12LT和经由接合线18LD与高速回流功率二极管13HD的表面电极连接的表面配线导体12LD通过缝隙12LSL隔开而被电绝缘。表面配线导体12LT经由连接导体20LT与低侧背面配线导体17L的区域17LT连接。另一方面，表面配线导体12LD经由连接导体20LD与低侧背面配线导体17L的部分区域17LD连接。
如图9(a)所示，在表面配线导体12B上设有将低侧功率半导体装置13LT(开关)和高速回流功率二极管13LD之间隔开的第一缝隙12BSL。第一缝隙12BSL将表面配线导体12B的部分区域12BT和表面配线导体12B的部分区域12BD电分离。在部分区域12BT载置有低侧功率半导体装置13LT(开关)，在部分区域12BD载置有高速回流功率二极管13LD(二极管)。第一缝隙12BSL阻止主电流在部分区域12BT和部分区域12BD之间混流。
进而，在表面配线导体12B上还设有与桥式端子14B延伸的方向平行延伸的第二缝隙14BSL。第二缝隙14BSL将桥式连接区域12BH与表面配线导体12B分开，阻止向高侧流入流出的主电流和向低侧流入流出的主电流在除前端部以外的桥式端子14B的区域中混流。第二缝隙14BSL的宽度与高侧背面配线导体17H和低侧背面配线导体17L之间隔的宽度、及高侧端子14H和低侧端子14L之间隙的宽度大致一致，在与该间隙相对的位置设有第二缝隙14BSL。另外，由第二缝隙14BSL分开的表面配线导体12B及桥式连接区域12BH各自与向高侧端子14H延伸的高侧背面配线导体17H和向低侧端子14L延伸的低侧背面配线导体17L分别相对。
如图9(c)所示，在低侧背面配线导体17L设有缝隙17LSL。缝隙17LSL将低侧背面配线导体17L分隔成部分区域17LT(部分区域32T)和部分区域17LD(部分区域32D)，阻止主电流在部分区域17LT和部分区域17LD之间混流。部分区域17LT配置于与表面配线导体12B的部分区域12BT及表面配线导体12LT相对的位置。部分区域17LD配置于与表面配线导体12B的部分区域12BD及表面配线导体12LD相对的位置。
在高侧背面配线导体17H设有缝隙17HSL。缝隙17HSL将高侧背面配线导体17H分隔成部分区域17HT(32T)和部分区域17HD(32D)，阻止主电流在部分区域17HT(32T)和部分区域17HD(32D)之间建立。部分区域17HT配置于与表面配线导体12HT相对的位置。部分区域17HD配置于与表面配线导体12HD相对的位置。
半桥式功率半导体模块5的制造方法与第二实施方式的制造工序大致相同，因此，省略说明。但是，优选高速回流功率二极管(13HD、13LD)的芯片焊接处理和楔焊处理在与功率半导体装置13HT、13LT(开关)分别相同的工序中进行。
作为半桥式功率半导体模块5的变形例，也可以与图6同样地附设散热器26。
根据第五实施方式，可得到以下的作用效果。图9(a)的A-A’截面结构，及B-B’截面结构与第四实施方式相同，因此，可得到与第四实施方式相同的作用效果。
另外，在第五实施方式中，从绝缘板16的表面的法线方向观察，流过表面配线导体的主电流的电流重心线和反方向流过背面配线导体的主电流的电流重心线一致。因此，与第四实施方式相比，可得到更进一步理想性的寄生电感的降低。
详细说明时，考虑开关动作的中间、例如高侧功率半导体装置13HT(开关)接通时的主电流的流动。图10(a)、图10(b)表示第四实施方式的主电流的电流重心线ILHC，图11(a)、图11(b)表示第五实施方式中的主电流的电流重心线ILHC’。以实线表示背面配线导体侧的电流重心线，以虚线表示表面配线导体及功率半导体装置以及接合线的电流重心线。箭头表示主电流的方向。
首先，着眼于功率半导体装置及接合线附近的区域23HT。图10(a)、图10(b)中，功率半导体装置13HT及接合线18BT的宽度(纸面上下方向)比高侧背面配线导体17H的宽度(纸面上下方向)窄，且功率半导体装置13HT及接合线18BT相对于高侧背面配线导体17H，相对性地向下方偏置。因此，如图10(a)及图10(b)所示，流过表面侧的主电流的电流重心线ILHC(虚线)和反方向流过背面侧的主电流的电流重心线ILHC(实线)分开。因此，该部分的寄生电感的降低效果比理想减少。
但是，在第五实施方式中，利用缝隙12HSL，表面配线导体12H被分割成表面配线导体12HT(32T)和表面配线导体12HD(32D)。功率半导体装置13HT(开关)搭载于表面配线导体12HT上。与表面配线导体12HT对峙的高侧背面配线导体17H通过缝隙17HSL，被分割成部分区域17HT和部分区域17HD。包含表面侧的表面配线导体12HT、功率半导体装置13HT(开关)和接合线18BT的集合区域、和背面侧的部分区域17HT以相对的方式配置。因此，如图11(a)及图11(b)所示，从绝缘板16的表面的法线方向观察，流过表面侧的主电流的电流重心线ILHC’和反方向流过背面侧的主电流的电流重心线ILHC’一致。因此，可以在该区域中呈现理想性的寄生电感降低效果。
接着，着眼于表面配线导体12B的桥式连接区域及引线取出附近(部分区域24BH)。第四实施方式中，高侧端子14H的宽度比桥式端子14B窄，高侧端子14H向桥式端子14B的一侧(左侧)偏置。因此，如图10(a)及图10(b)所示，流入背面侧的主电流的电流重心线ILHC(实线)比从表面侧流出的主电流的电流重心线ILHC(虚线)更偏向一侧(左侧)。因此，该部分的寄生电感的降低效果比理想减少。
与之相对，第五实施方式中，通过缝隙14BSL，将桥式连接区域12BH与表面配线导体12B分开，桥式连接区域12BH与高侧端子14H相对。因此，如图11(a)及图11(b)所示，流过背面侧的主电流的电流重心线ILHC’(实线)和反方向流过表面侧的主电流的电流重心线ILHC’(虚线)一致，可以在该区域中呈现理想性的寄生电感降低效果。
图12(a)、图12(b)表示第四实施方式中低侧功率半导体装置13LT(开关)接通时流过的主电流的电流重心线(ILLC)。图13(a)、图13(b)表示第五实施方式中低侧功率半导体装置13LT(开关)接通时流过的主电流的电流重心线(ILLC’)。图14(a)、图14(b)表示第四实施方式中流过高侧功率半导体装置13HD(二极管)的环流电流的电流重心线(ILHC)。图15(a)、图15(b)表示第五实施方式中流过高侧功率半导体装置13HD(二极管)的环流电流的电流重心线(ILHC’)。图16(a)、图16(b)表示第四实施方式中流过低侧功率半导体装置13LD(二极管)的环流电流的电流重心线(ILLC)。图17(a)、图17(b)表示第五实施方式中流过低侧功率半导体装置13LD(二极管)的环流电流的电流重心线(ILLC’)。
如图12(a)、图12(b)、图14(a)、图14(b)、图16(a)、图16(b)所示，流过第四实施方式的半桥式功率半导体模块4的电流的电流重心线(ILLC、ILHC)从绝缘板16的表面的法线方向观察，在表面侧和背面侧分开。因此，寄生电感的降低效果比理想会减少。另一方面，如图13(a)、图13(b)、图15(a)、图15(b)、图17(a)、图17(b)所示，流过第五实施方式的半桥式功率半导体模块5的电流的电流重心线(ILLC’、ILHC’)在表面侧和背面侧一致。因此，可以呈现理想性的寄生电感降低效果。
此外，在图10(a)、图10(b)、图12(a)、图12(b)、图14(a)、图14(b)、图16(a)、图16(b)的部分区域24BH(桥式连接区域及引线取出附近)中，流过表面侧的主电流的电流重心线和反方向流过背面侧的主电流的电流重心线沿绝缘板16的长边方向分开的课题，不仅在第四实施方式中，而且在第一～第三实施方式中均是共同的课题。为了解决该课题，如第五实施方式中所示，通过在表面配线导体12B设置缝隙14BSL，也可以将桥式连接区域12BH从表面配线导体12B切离。由此，可以使主电流仅流过与高侧端子14H相对的桥式连接区域12BH，因此，可以使电流重心在表面侧和背面侧一致。作为一例，图18(a)、图18(b)中表示在第三实施方式的半桥式功率半导体模块3(图7(a)、图7(b))的表面配线导体12B设有缝隙14BSL的半桥式功率半导体模块6。同样地，也可以在图1(a)、图1(b)、图1(c)所示的半桥式功率半导体模块1的表面配线导体12B及图4所示的半桥式功率半导体模块2的表面配线导体12B设置缝隙14BSL。
(第六实施方式)
第一～第五实施方式中，各端子(桥式端子14B，高侧端子14H，低侧端子14L)的引出方向和主电流在半桥式功率半导体模块内流动的方向形成垂直。第六实施方式中，对各端子(14B、14H、14L)的引出方向和主电流在半桥式功率半导体模块内流动的方向成大致平行的设计例进行说明。
半桥式功率半导体模块具备：具有层叠结构的绝缘基板15、30；在绝缘基板的表面上相互分开地配置的高侧功率半导体装置13HT(开关)及低侧功率半导体装置13LT(开关)；桥式端子14B；高侧端子14H；低侧端子14L；多个接合线18BT；多个接合线18LT。
绝缘基板15具备：绝缘板16；表面配线导体12H、12L、12B、12HG、12HS、12LG、12LS；高侧背面配线导体17H；低侧背面配线导体17L；第二绝缘板21；金属板22。
绝缘基板15还具备埋设于在绝缘板16设置的多个开口窗的连接导体(20H、20L)。连接导体20H将表面配线导体12H(第一表面配线导体)和高侧背面配线导体17H之间连接。连接导体20L将表面配线导体12L和低侧背面配线导体17L之间连接。从高侧功率半导体装置13HT(开关)观察，连接导体20H配置于与桥式端子14B的方位相反的方位。从低侧功率半导体装置13LT(开关)观察，连接导体20L配置于与桥式端子14B的方位相反的方位。
低侧功率半导体装置13LT其背面电极连接于表面配线导体12B(第二表面配线导体)上。低侧功率半导体装置13LT的表面电极经由多个接合线18LT与表面配线导体12L连接。
高侧功率半导体装置13HT其背面电极连接于表面配线导体12H上。高侧功率半导体装置13HT的表面电极经由多个接合线18BT与表面配线导体24B连接。表面配线导体24B经由桥式端子与表面配线导体12B一体地形成。
多个接合线18LT、表面配线导体12L及连接导体20L相当于“第二连接部”。从低侧功率半导体装置13LT观察，多个接合线18LT、表面配线导体12L及连接导体20L朝向与向桥式端子14B的方位相反的方位设置，并将低侧功率半导体装置13LT的表面电极和低侧背面配线导体17L之间连接。
连接导体20H相当于“第一连接部”。从高侧功率半导体装置13HT观察，连接导体20H设于与向桥式端子14B的方位相反的方位，并将表面配线导体12H(第一表面配线导体)和高侧背面配线导体17H连接。
桥式端子14B是从表面配线导体12B及表面配线导体24B延伸的端子。具体而言，桥式端子14B通过从表面配线导体(12B、24B)沿着与绝缘基板的表面平行的方向延伸而形成。
高侧端子14H通过使高侧背面配线导体17H延伸而形成。从绝缘基板的法线方向观察，高侧端子14H以在与桥式端子14B相同的方位与桥式端子14B重叠的方式延伸。
低侧端子14L通过使低侧背面配线导体17L延伸而形成。从绝缘基板的法线方向观察，低侧端子14L以在与桥式端子14B相同的方位与桥式端子14B重叠的方式延伸。
在第六实施方式中，高侧功率半导体装置13HT及低侧功率半导体装置13LT各自是功率开关元件。高侧功率半导体装置13HT的栅电极及表面电极分别经由接合线18HG或18HS与表面配线导体12HG或12HS连接。低侧功率半导体装置13LT的栅电极及表面电极分别经由接合线18LG或18LS与表面配线导体12LG或12LS连接。表面配线导体12HG及12HS的一部分朝向绝缘基板15的外部以矩形状邻接平行地延伸，而形成栅极信号端子19HG或源极信号端子19HS。表面配线导体12LG及12LS的一部分朝向绝缘基板15的外部以矩形状邻接平行地延伸，而形成栅极信号端子19LG或源极信号端子19LS。
此外，在第六实施方式中，假定高侧功率半导体装置13HT及低侧功率半导体装置13LT以排他性地接通的方式控制。可以使高侧功率半导体装置13HT和低侧功率半导体装置13LT同时接通(接地)。
桥式端子14B、高侧端子14H、低侧端子14L、栅极信号端子(19HG、19LG)及源极信号端子(19HS、19LS)是使各表面配线导体、背面配线导体延伸而形成的结构。因此，各端子与各表面配线导体、背面配线导体一体，其材料当然与表面配线导体、背面配线导体相同。
流过低侧功率半导体装置13LT的主电流从表面的桥式端子14B输入到模块，且经由表面配线导体12B、低侧功率半导体装置13LT、接合线18LT、表面配线导体12L、连接导体20L、低侧背面配线导体17L，从背面的低侧端子14L输出至模块外。
这样，低侧功率半导体装置13L接通时，在主电流(负荷电流)流过的几乎所有的地点(还包含桥式端子14B及低侧端子14L)，可以使大小相同且方向相反的主电流流过绝缘基板15的表面侧及背面侧。由此，在全部区域得到主电流的“邻接相反平行通过电流”的效果，因此，可以理想性地降低低侧功率半导体装置13LT接通时的电流流路中产生的寄生电感Ls。
另一方面，流过高侧功率半导体装置13HT的主电流从背面的高侧端子14H输入到模块，且经由高侧背面配线导体17H、连接导体20H、表面配线导体12H、高侧功率半导体装置13HT、接合线18BT、表面配线导体24B，从表面的桥式端子14B输出至模块外。
这样，高侧功率半导体装置13HT接通时，在主电流(负荷电流)流过的几乎所有的地点(还包含桥式端子14B及低侧端子14L)，可以使大小相同且方向相反的主电流流过绝缘基板15的表面侧及背面侧。由此，在全部区域得到主电流的“邻接相反平行通过电流”的效果，因此，可以理想性地降低高侧功率半导体装置13HT接通时的电流流路中产生的寄生电感Ls。
如以上进行的说明，即使桥式端子14B、高侧端子14H及低侧端子14L的引出方向和主电流在半桥式功率半导体模块内流动的方向平行，也与其它实施方式一样，可得到主电流的“邻接相反平行通过电流”的效果。
以上说明的实施方式只不过是为了容易理解本发明而记载的简单的示例，本发明并不限定于该实施方式。本发明的技术范围不限于上述实施方式中公开的具体的技术事项，还包含可由该情况容易导出的各种变形、变更、替代技术等。
本申请基于2014年7月3日申请的日本专利申请第2014-137589主张优先权，该申请的全内容通过参照引入到本说明书中。
产业上的可利用性
根据本发明的半桥式功率半导体模块及其制造方法，通过改善主电流的邻接相反平行通过电流，可以降低模块内部的寄生电感。
符号说明
1、2、3、4、5、6 半桥式功率半导体模块
12H、12L、12B、12HG、12HS、12LG、12LS、12HD、12HT、12LD 表面配线导体
13HT 高侧功率半导体装置(开关)
13HD 高侧功率半导体装置(二极管)
13LT 低侧功率半导体装置(开关)
13LD 高侧功率半导体装置(二极管)
14H 高侧端子
14L 低侧端子
14B 桥式端子
15、30、31 绝缘基板
16 绝缘板
17H 高侧背面配线导体
17L 低侧背面配线导体
18BT、18LT、18BD、18LD 接合线
20H、20L 连接导体
21 第二绝缘板
22 金属板
26 散热器
ILHC、ILHC’、ILLC、ILLC’ 电流重心线

Claims (10)

1.一种半桥式功率半导体模块，其特征在于，具备：
绝缘基板，其具备绝缘板、配置于所述绝缘板表面的多个表面配线导体、配置于所述绝缘板的背面的高侧背面配线导体及低侧背面配线导体；
低侧功率半导体装置，其背面电极欧姆连接在从所述多个表面配线导体中选择的第二表面配线导体上；
高侧功率半导体装置，其背面电极欧姆连接在从所述多个表面配线导体中选择的第一表面配线导体上，且其表面电极与所述第二表面配线导体欧姆连接；
桥式端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述第一表面配线导体延伸；
第一连接部，其从所述高侧功率半导体装置观察，设置在朝向与向所述低侧功率半导体装置的方位相反的方位，并将所述第一表面配线导体和所述高侧背面配线导体之间欧姆连接；
第二连接部，其从所述低侧功率半导体装置观察，设置在与向所述高侧功率半导体装置的方位相反的方位，并将所述低侧功率半导体装置的表面电极和所述低侧背面配线导体欧姆连接；
高侧端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述高侧背面配线导体延伸；
低侧端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述低侧背面配线导体延伸。
2.如权利要求1所述的半桥式功率半导体模块，其特征在于，
经由所述高侧功率半导体装置流过所述高侧端子与所述桥式端子之间的主电流的方向、及经由所述低侧功率半导体装置流过所述低侧端子与所述桥式端子之间的主电流的方向是隔着所述绝缘板的相反方向。
3.如权利要求1或2所述的半桥式功率半导体模块，其特征在于，
经由所述高侧功率半导体装置流动的主电流中的、流过所述绝缘板的表面侧的主电流的电流重心线和流过所述绝缘板的背面侧的主电流的电流重心线从所述绝缘板的法线方向观察一致。
4.如权利要求1～3中任一项所述的半桥式功率半导体模块，其特征在于，
经由所述低侧功率半导体装置流动的主电流中的、流过所述绝缘板的表面侧的主电流的电流重心线和流过所述绝缘板的背面侧的主电流的电流重心线从所述绝缘板的法线方向观察一致。
5.如权利要求1～4中任一项所述的半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置及所述低侧功率半导体装置以排他性地接通的方式被控制。
6.如权利要求1～4中任一项所述的半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置和所述低侧功率半导体装置中的任一方为功率开关元件，另一方为功率二极管。
7.如权利要求1～5中任一项所述的半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置和所述低侧功率半导体装置中的任一方或双方由相互并联地连接的功率开关元件和高速回流功率二极管的对构成。
8.如权利要求7所述的半桥式功率半导体模块，其特征在于，
所述高侧功率半导体装置和低侧功率半导体装置的一方断开时，经由另一方的内置于高速回流功率二极管或功率开关元件的二极管流动的环流电流的方向是隔着所述绝缘板的相反方向。
9.如权利要求1～8中任一项所述的半桥式功率半导体模块，其特征在于，
所述绝缘基板还具备：
第二绝缘板，其配置于所述高侧背面配线导体及所述低侧背面配线导体的背面；
金属板，其配置于所述第二绝缘板的背面。
10.一种半桥式功率半导体模块的制造方法，该半桥式功率半导体模块具备：
绝缘基板，其具备绝缘板、配置于所述绝缘板表面的多个表面配线导体、配置于所述绝缘板的背面的高侧背面配线导体及低侧背面配线导体；
低侧功率半导体装置，其背面电极欧姆连接在从所述多个表面配线导体中选择的第二表面配线导体上；
高侧功率半导体装置，其背面电极欧姆连接在从所述多个表面配线导体中选择的第一表面配线导体上，且其表面电极与所述第二表面配线导体欧姆连接；
桥式端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述第一表面配线导体延伸；
第一连接部，其从所述高侧功率半导体装置观察，设置在朝向与向所述低侧功率半导体装置的方位相反的方位，并将所述第一表面配线导体和所述高侧背面配线导体之间欧姆连接；
第二连接部，其从所述低侧功率半导体装置观察，设置在与向所述高侧功率半导体装置的方位相反的方位，并将所述低侧功率半导体装置的表面电极和所述低侧背面配线导体欧姆连接；
高侧端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述高侧背面配线导体延伸；
低侧端子，其在所述高侧功率半导体装置与所述低侧功率半导体装置之间的位置，从所述低侧背面配线导体延伸，
该制造方法的特征在于，
准备所述绝缘基板，
在所述第一表面配线导体及所述第二表面配线导体上分别粘接所述高侧功率半导体装置及所述低侧功率半导体装置，
将所述高侧功率半导体装置的表面电极和所述第二表面配线导体之间欧姆连接，
将所述低侧功率半导体装置的表面电极和所述低侧背面配线导体之间欧姆连接。
CN201580035522.8A 2014-07-03 2015-05-25 半桥式功率半导体模块及其制造方法 Active CN106489203B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-137589 2014-07-03
JP2014137589 2014-07-03
PCT/JP2015/064869 WO2016002385A1 (ja) 2014-07-03 2015-05-25 ハーフブリッジパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN106489203A true CN106489203A (zh) 2017-03-08
CN106489203B CN106489203B (zh) 2018-09-18

Family

ID=55018939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580035522.8A Active CN106489203B (zh) 2014-07-03 2015-05-25 半桥式功率半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US10522517B2 (zh)
EP (1) EP3166144B1 (zh)
JP (1) JP6245365B2 (zh)
CN (1) CN106489203B (zh)
WO (1) WO2016002385A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921612A (zh) * 2019-01-15 2019-06-21 山东师范大学 一种多层基板低电感功率模块

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3166144B1 (en) 2014-07-03 2019-08-07 Nissan Motor Co., Ltd Half-bridge power semiconductor module and manufacturing method therefor
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
US9917065B1 (en) * 2016-09-09 2018-03-13 GM Global Technology Operations LLC Power module assembly with reduced inductance
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
US20210013183A1 (en) 2018-03-26 2021-01-14 Pansonic Intellectual Property Management Co., Ltd. Semiconductor module
US10770382B2 (en) * 2018-11-29 2020-09-08 General Electric Company Low inductance stackable solid-state switching module and method of manufacturing thereof
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
JP2021125547A (ja) * 2020-02-05 2021-08-30 富士電機株式会社 電力用半導体モジュール
JP7268637B2 (ja) * 2020-05-11 2023-05-08 三菱電機株式会社 半導体パッケージ
JP7305603B2 (ja) * 2020-09-18 2023-07-10 株式会社東芝 半導体装置
DE102021102924A1 (de) 2021-02-09 2022-08-11 Avl Software And Functions Gmbh Leistungsmodul mit reduzierter intrinsischer Induktivität
EP4075495A1 (en) * 2021-04-14 2022-10-19 Hitachi Energy Switzerland AG Substrate for a power module, power module and method for manufacturing a power module
GB2619572A (en) * 2022-06-08 2023-12-13 Eaton Intelligent Power Ltd Solid state circuit breaker
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
US6343023B1 (en) * 2000-12-15 2002-01-29 Celestica International Inc. System and method for recovering energy in power converters
JP2002112559A (ja) * 2000-09-28 2002-04-12 Kyocera Corp インバータ制御モジュール
US20040113268A1 (en) * 2001-03-30 2004-06-17 Shinji Shirakawa Semiconductor device
CN1812090A (zh) * 2004-12-09 2006-08-02 塞米克朗电子有限及两合公司 带有小寄生电感的功率半导体模块
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
US20110220979A1 (en) * 2010-03-10 2011-09-15 Renesas Electronics Corporation Semiconductor device and multi-layered wiring substrate

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722553U (ja) 1992-07-07 1995-04-21 神鋼電機株式会社 パワーモジュール
JP2973799B2 (ja) 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
US6212087B1 (en) 1999-02-05 2001-04-03 International Rectifier Corp. Electronic half bridge module
JP2002033446A (ja) 2000-05-10 2002-01-31 Nissan Motor Co Ltd 半導体装置
JP3723869B2 (ja) 2001-03-30 2005-12-07 株式会社日立製作所 半導体装置
DE10237561C1 (de) 2002-08-16 2003-10-16 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
US7505294B2 (en) 2003-05-16 2009-03-17 Continental Automotive Systems Us, Inc. Tri-level inverter
US6906404B2 (en) 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US6987670B2 (en) 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
JP2005192328A (ja) 2003-12-25 2005-07-14 Toyota Motor Corp 半導体装置
JP4430497B2 (ja) 2004-09-17 2010-03-10 ニチコン株式会社 半導体モジュール
DE102005007373B4 (de) 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
JP4284625B2 (ja) 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
JP2007220976A (ja) 2006-02-17 2007-08-30 Toyota Motor Corp 半導体モジュールおよびそれを備えるハイブリッド車両の駆動装置
JP2008306872A (ja) 2007-06-08 2008-12-18 Nissan Motor Co Ltd 半導体装置
US8154114B2 (en) 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
US8018047B2 (en) 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
JP2009071962A (ja) 2007-09-12 2009-04-02 Toyota Motor Corp インバータ装置およびインバータ装置の製造方法
US20090091892A1 (en) 2007-09-26 2009-04-09 Rohm Co., Ltd. Semiconductor Device
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
JP2009159707A (ja) 2007-12-26 2009-07-16 Shindengen Electric Mfg Co Ltd ワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路
US8461623B2 (en) 2008-07-10 2013-06-11 Mitsubishi Electric Corporation Power semiconductor module
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
US8237260B2 (en) 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102010002627B4 (de) 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
JP5789264B2 (ja) 2010-09-24 2015-10-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5447453B2 (ja) 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
WO2012073570A1 (ja) 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
JP5637944B2 (ja) 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
US8441128B2 (en) 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
JP5798412B2 (ja) 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
JP2013089784A (ja) 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
WO2013118415A1 (ja) 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
JP5893126B2 (ja) 2012-03-01 2016-03-23 三菱電機株式会社 電力用半導体モジュール及び電力変換装置
JP2013219290A (ja) 2012-04-12 2013-10-24 Panasonic Corp 半導体装置
WO2014006814A1 (ja) 2012-07-04 2014-01-09 パナソニック株式会社 半導体装置
JP2014038982A (ja) 2012-08-20 2014-02-27 Ihi Corp 半導体パワーモジュール
WO2014046058A1 (ja) 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
DE102013008193A1 (de) 2013-05-14 2014-11-20 Audi Ag Vorrichtung und elektrische Baugruppe zum Wandeln einer Gleichspannung in eine Wechselspannung
CN105103289B (zh) 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
JP2015099846A (ja) 2013-11-19 2015-05-28 株式会社豊田自動織機 半導体装置および半導体装置の製造方法
WO2015121899A1 (ja) 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
EP3166144B1 (en) 2014-07-03 2019-08-07 Nissan Motor Co., Ltd Half-bridge power semiconductor module and manufacturing method therefor
JP6318064B2 (ja) 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3226294B1 (en) 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
EP3258491A4 (en) 2015-02-13 2018-03-14 Nissan Arc, Ltd. Half-bridge power semiconductor module, and method for manufacturing same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738013A (ja) * 1993-07-22 1995-02-07 Origin Electric Co Ltd 複合ベース部材及び電力用半導体装置
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2002112559A (ja) * 2000-09-28 2002-04-12 Kyocera Corp インバータ制御モジュール
US6343023B1 (en) * 2000-12-15 2002-01-29 Celestica International Inc. System and method for recovering energy in power converters
US20040113268A1 (en) * 2001-03-30 2004-06-17 Shinji Shirakawa Semiconductor device
CN1812090A (zh) * 2004-12-09 2006-08-02 塞米克朗电子有限及两合公司 带有小寄生电感的功率半导体模块
JP2010205960A (ja) * 2009-03-04 2010-09-16 Denso Corp 半導体モジュール
US20110220979A1 (en) * 2010-03-10 2011-09-15 Renesas Electronics Corporation Semiconductor device and multi-layered wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921612A (zh) * 2019-01-15 2019-06-21 山东师范大学 一种多层基板低电感功率模块

Also Published As

Publication number Publication date
JP6245365B2 (ja) 2017-12-13
EP3166144B1 (en) 2019-08-07
EP3166144A1 (en) 2017-05-10
CN106489203B (zh) 2018-09-18
JPWO2016002385A1 (ja) 2017-06-08
EP3166144A4 (en) 2017-09-27
US10522517B2 (en) 2019-12-31
WO2016002385A1 (ja) 2016-01-07
US20170154877A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106489203B (zh) 半桥式功率半导体模块及其制造方法
CN107155372B (zh) 半桥功率半导体模块及其制造方法
CN107293534B (zh) 电力用半导体模块以及电力变换装置
US10320380B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN108631552B (zh) 电力转换装置
CN102956610B (zh) 半导体装置
CN107210290B (zh) 半桥式功率半导体模块及其制造方法
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US20190035771A1 (en) Power module
JP5746079B2 (ja) 三次元電流経路制御を採用したボンドワイヤレス電源モジュール
JP3941728B2 (ja) 電力用半導体装置
CN113875006A (zh) 三电平功率模块
CN106796930A (zh) 具有分布式栅极的功率晶体管
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN110634817A (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN110634818B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
US10186986B2 (en) Semiconductor arrangement with controllable semiconductor elements
US11133749B2 (en) Power module for a converter of electrical magnitudes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant