JP7056836B2 - 高電流、低スイッチングロスのＳｉＣパワーモジュール - Google Patents

高電流、低スイッチングロスのＳｉＣパワーモジュール Download PDF

Info

Publication number
JP7056836B2
JP7056836B2 JP2020015417A JP2020015417A JP7056836B2 JP 7056836 B2 JP7056836 B2 JP 7056836B2 JP 2020015417 A JP2020015417 A JP 2020015417A JP 2020015417 A JP2020015417 A JP 2020015417A JP 7056836 B2 JP7056836 B2 JP 7056836B2
Authority
JP
Japan
Prior art keywords
power
power module
terminal
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020015417A
Other languages
English (en)
Other versions
JP2020098921A (ja
Inventor
ムリナル ケー． ダス
ヘンリー リン
マルセロ シュプバッハ
ジョン ウィリアムズ パルマー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/277,820 external-priority patent/US9373617B2/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2020098921A publication Critical patent/JP2020098921A/ja
Application granted granted Critical
Publication of JP7056836B2 publication Critical patent/JP7056836B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

発明の詳細な説明
［関連出願の相互参照］
本願は、２０１３年５月１４日に提出された米国特許出願番号第１３／８９３，９９８の一部継続出願であり、該一部継続出願は２０１２年８月１７日に提出された米国特許出願番号第１３／５８８，３２９の一部継続出願であり、該一部継続出願は２０１１年９月１１日に提出された米国特許仮出願第６１／５３３，２５４の利益を請求し、これらの開示の全内容は参照により本願に援用される。
［開示の分野］
本開示は、負荷への電力供給を制御するためのパワーモジュールに関する。
［背景］
電力コストは上昇を続け、環境への影響が懸念されるにつれて、向上した性能および効率を有するパワーデバイスへの需要は継続的に高まっている。パワーデバイスの性能および効率を向上させるための１つの方法は、炭化ケイ素（ＳｉＣ）を用いるデバイスを作製することである。ＳｉＣで作製されたパワーデバイスは、従来のシリコンパワーデバイスと比較して、切り替え速度、電力処理能力、および温度処理能力において大きな利点を示すことが期待されている。具体的には、ＳｉＣデバイスの高臨界磁場およびワイドバンドギャップによって、従来のシリコンデバイスと比較して性能および効率の両方が向上する。
シリコンに内在する性能限界のため、従来のパワーデバイスには、高電圧（例えば、５ｋＶよりも大きい電圧）を遮断する際に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の双極型構造が必要とされ得る。双極型構造を使用することによって、概してドリフト層の抵抗は、ドリフト層の導電率変調のため低下するが、双極型構造は比較的遅いスイッチング時間に悩まされる。当該技術において通常の技術を有する者には明らかであるように、双極型構造の逆回復時間（少数派キャリアの比較的遅い拡散に起因する）は、その最大スイッチング時間を制限し、それによってシリコンデバイスは、概して高電圧および高周波数の用途に適さないものとなってしまう。
上述されたＳｉＣパワーデバイスに関する性能向上のため、単極性のＳｉＣパワーデバイスを用いて、１０ｋＶまであるいはそれ以上の電圧を遮断してもよい。このような単極性のＳｉＣパワーデバイスの多数キャリアの性質によって、当該デバイスの逆回復時間を効果的に排除し、それによって非常に高い切り替え速度（例えば、二重拡散金属酸化膜半導体電界効果トランジスタ（ＤＭＯＳＦＥＴ）のための阻止能力１０ｋＶおよび約１００ｍΩ＊ｃｍ２の特定のオン抵抗を有する）を可能にする。
パワーデバイスは多くの場合、相互連結され、パワーモジュールに一体化され、モータ、インバータ、ジェネレータ、のような様々な構成要素を介して大容量の電力を動的に切り替えるように作動する。同時に従来のものと同様の、あるいはより良好な性能を提供しつつ、上述のように、電力のコスト上昇および環境への影響の懸念によって、より小さく、安価で、かつより効率的なパワーモジュールが継続的に必要とされている。
［概要］
本開示は負荷への電力供給を制御するためのパワーモジュールに関する。一実施形態によると、パワーモジュールは、内部チャンバを有するハウジングと、前記ハウジングの前記内部チャンバ内に取り付けられた複数のスイッチモジュールとを備える。前記スイッチモジュールは相互連結され、電力の負荷への切り替えを容易にするよう構成されている。前記複数のスイッチモジュールはそれぞれ、少なくとも１つのトランジスタと少なくとも１つのダイオードとを備える。共に、前記スイッチモジュールは１２００ボルトを遮断し
、３００アンペアを通電することが可能であり、２０ミリジュール未満のスイッチングロスを有する。前記パワーモジュールが１２００Ｖ／３００Ａ定格で２０ミリジュール未満のスイッチングロスを有するように前記パワーモジュールにスイッチングモジュールを含めることによって、パワーモジュールの性能は、従来の電力モジュールと比較して著しく向上している。
一実施形態によると、パワーモジュールは、内部チャンバを有するハウジングと、前記内部チャンバ内に取り付けられた少なくとも１つのパワー基板と、ゲートコネクタとを備える。前記パワー基板は、前記パワー基板の第１の面に、電力の負荷への切り替えを容易にするためのスイッチモジュールを備える。前記スイッチモジュールは少なくとも１つのトランジスタと、少なくとも１つのダイオードとを備える。前記ゲートコネクタは、前記パワー基板の前記第１スイッチングモジュールに第１導電トレースを備える信号経路を介して、前記少なくとも１つのトランジスタのゲートコンタクトに連結されている。前記ゲートコネクタを前記少なくとも１つのトランジスタのゲートに接続するために前記パワー基板の前記第１の面上に設けられた導電トレースを用いることによって、前記パワーモジュール内の干渉を減少させ、前記ゲートコネクタと前記少なくとも１つのトランジスタのゲートコンタクトとの間の接続の信頼性を高める。
一実施形態によると、パワーモジュールは内部チャンバを有するハウジングと、１組の出力コンタクトと、複数のスイッチモジュールとを備える。前記複数のスイッチモジュールは、ハウジングの内部チャンバに取り付けられ、出力コンタクト間に連結された電源からの電力の負荷への切り替えを容易にするように相互連結されている。前記１組の出力コンタクトは、前記出力コンタクトのそれぞれの少なくとも１５０ｍｍ２の領域が他方の前記出力コンタクトから１．５ｍｍ未満に位置するよう配置されている。それぞれの前記出力コンタクトに、他方の出力コンタクトから１．５ｍｍ未満である、少なくとも１５０ｍｍ２の領域を設けることによって、出力コンタクト間の漏れインダクタンスを減少させ、それによってパワーモジュールの性能が向上する。
当業者は、以下の添付の図に関連する好ましい実施形態の詳細な説明を読んだ後、本開示の範囲を理解し、かつ本開示の付加的な局面を実現するであろう。 本明細書に組み込まれ、本明細書の一部を形成している添付の図は、本開示のいくつかの局面を説明し、明細書と共に本開示の原理を説明する役割を果たしている。
図１は、本開示の一実施形態によるパワーモジュールの詳細を示す概略図である。 図２は、図１に示されたパワーモジュールによって生成される様々な信号を示すグラフである。 図３は、図１に示されたパワーモジュールにおけるスイッチングモジュールの詳細を示す概略図である。 図４は、図１に示された本開示の一実施形態によるパワーモジュールの詳細を示すブロック図である。 図５は、図１に示された本開示の一実施形態によるパワーモジュールの詳細を示す平面図である。 図６は、図１に示された本開示の一実施形態によるパワーモジュールの更なる詳細を示す平面図である。 図７は、図１に示された本開示の一実施形態によるパワーモジュールの外側のハウジングを示す平面図である。 図８は、図１に示された本開示の一実施形態によるパワーモジュールの外側のハウジングの詳細を示す平面図である。 図９は、図４に示された本開示の一実施形態によるパワーモジュールにおけるパワー基板の詳細を示すブロック図である。
［詳細な説明］
以下の実施形態は、当業者が本実施形態を実行するために必要な情報を提示しており、また、本実施形態を実行する際のベストモードを説明している。添付の図を考慮して以下の説明を読むことによって、当業者は本開示の概念を理解し、本明細書では特に示されていないこれらの概念の応用を認識するであろう。尚、これらの概念および応用は、本開示および添付の請求項の範囲内であることを理解されたい。
第１、第２等の用語が本明細書中で様々な要素を説明するために用いられているかもしれないが、これらの要素はこれらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、単にある要素を別の要素と区別するために用いられる。例えば、第１の要素は第２の要素と呼ばれてもよく、同様に、第２の要素は本開示の範囲を逸脱することなく、第１の要素と呼ばれてもよい。本明細書中で用いられるように、「および／あるいは」という用語は、１つあるいは複数の関連する列挙された項目の任意の、および全ての組み合わせを含んでいる。
層、領域、あるいは基板等の要素が、別の要素「の上に」ある、あるいは別の要素の「の上へ」延出していると言われている場合には、別の要素の上に直接あっても、あるいは別の要素の上に直接延出していてもよく、あるいは介在する要素が存在していてもよいと理解される。同様に、層、領域、あるいは基板等の要素が、別の要素「の上方に」ある、あるいは別の要素の「の上方を覆うように」延出していると言われている場合には、別の要素の上方に直接あっても、あるいは別の要素の上方を直接覆うように延出していてもよく、あるいは介在する要素が存在していてもよいと理解される。対照的に、ある要素が他の要素の「上方に直接」ある、あるいは別の要素の「上方に直接」延出しているといわれる場合は、介在する要素は存在しない。ある要素が別の要素に「接続されている」あるいは「連結されている」といわれている場合には、別の要素に直接接続あるいは連結されていてもよく、あるいは介在する要素が存在してもよいと理解される。対照的に、ある要素が別の要素に「直接接続されている」あるいは「直接連結されている」といわれる場合は、介在する要素は存在しない。
「よりも下に」あるいは「よりも上に」あるいは「上側」あるいは「下側」あるいは「水平」あるいは「垂直」などの相対的な語が、ある要素、層、あるいは領域と別の要素、層、あるいは領域との関係を図に示すように説明するために、本明細書中で用いられているかもしれない。これらの用語および上述の用語は、図に示された方向に加えて、デバイスの異なる向きを含むことを意図されていることが理解される。
本明細書中で用いられる用語は、特定の実施形態のみを説明するためであるが、本開示を限定するものではない。本明細書中で用いられているように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈でそうではないことを明確に示さない限り、複数も同様に含むことが意図される。「備える」、「備えている」、「含む」および／あるいは「含んでいる」という語が本明細書中で用いられているときは、述べられた特徴、整数、ステップ、動作、要素、および／あるいは構成要素が存在することを特定しているが、その存在あるいは１つあるいは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／あるいはこれらのグループの追加を排除していないと理解される。
定義されていない限り、本明細書中で用いられている全ての用語（技術用語および科学用語を含む）は、本開示が属する技術において通常の技術を有する者に共通して理解され
る意味と同様の意味を有する。本明細書中で用いられている用語は、本明細書および関連技術の文脈において一貫した意味を有するものとして解釈されるべきであり、本明細書中で明確に定義されていない限り、理想化された、あるいは過度に形式的な観念で解釈されないということが更に理解される。
図１は本開示の一実施形態による例示的なパワーモジュール１０を示している。パワーモジュール１０は、２つのスイッチモジュールＳＭ１およびＳＭ２を備えており、該スイッチモジュールＳＭ１およびＳＭ２は、電力を電源（ＤＣ＋／ＤＣ－）から負荷１４へと制御された様態で供給するよう、制御システム１２によって制御される。当該技術において通常の技術を有する者には明らかなように、当該スイッチモジュールＳＭ１およびＳＭ２はハーフブリッジを形成しており、その詳細は以下で説明される。当該スイッチモジュールＳＭ１およびＳＭ２はそれぞれ、第１のダイオードと逆並列の少なくとも第１トランジスタを備える。具体的には、第１のスイッチモジュールＳＭ１は、第１ダイオードＤ１と逆並列の第１トランジスタＱ１を備え、第２のスイッチモジュールＳＭ２は、第２ダイオードＤ２と逆並列の第２トランジスタＱ２を備える。一実施形態において、第１トランジスタＱ１および第２トランジスタＱ２は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。しかしながら、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等の、任意の適切なスイッチングデバイスが本開示の原理を逸脱することなく、スイッチングモジュールＳＭ１およびＳＭ２において用いられてもよいということは、当該技術において通常の技術を有する者には明らかであろう。第１ダイオードＤ１および第２ダイオードＤ２は、ショットキーダイオード、とりわけ接合障壁ショットキーダイオードであってもよい。また、例えばＰ－ＮダイオードおよびＰｉＮダイオードの任意の適切なダイオードデバイスが、本開示の原理を逸脱することなく、スイッチングモジュールＳＭ１およびＳＭ２において用いられてもよいということは、当該技術において通常の技術を有する者には明らかであろう。一実施形態において、第１ダイオードＤ１および第２ダイオードＤ２は省略されており、その機能性は第１トランジスタＱ１および第２トランジスタＱ２の内部ボディダイオードによってそれぞれ置き換えられている。第１トランジスタＱ１および第２トランジスタＱ２の内部ボディダイオードを、第１ダイオードＤ１および第２ダイオードＤ２の代わりに用いることによって、パワーモジュール１０におけるスペースおよびコストを節約してもよい。
第１トランジスタＱ１のゲートコンタクトＧおよび第１トランジスタＱ１のソースコンタクトＳは、制御システム１２に連結されている。同様に、第２トランジスタＱ２のゲートコンタクトＧおよびソースコンタクトＳも制御システム１２に連結されている。特に、ゲートコンタクトＧから第１トランジスタＱ１および第２トランジスタＱ２、制御システム１２への接続は、それぞれ比較的低電力のゲートコネクタＧ１およびＧ２を介して成されていてもよい。同様に、第１トランジスタＱ１および第２トランジスタＱ２のソースコンタクトＳから制御システム１２への接続は、第１トランジスタＱ１あるいは第２トランジスタＱ１の１つあるいは複数の動作パラメータを測定するために用いられる、低電力の折り返し接続Ｓ１およびＳ２を介して成されていてもよい。第１トランジスタＱ１のドレインコンタクトＤは、正極電源端子ＤＣ＋に連結されている。第２トランジスタＱ２のドレインコンタクトＤは、出力端子ＯＵＴに連結されている。第１トランジスタＱ１のソースコンタクトＳも出力端子ＯＵＴに連結されている。第２トランジスタＱ２のソースコンタクトＳは、負極電源端子ＤＣ－に連結されている。最後に、負荷１４は出力端子ＯＵＴと負極ＤＣ電源端子ＤＣ－との間に連結されている。
第１トランジスタＱ１、第１ダイオードＤ１、第２トランジスタＱ２、および第２ダイオードＤ２は、それぞれ多数キャリアデバイスであってもよい。多数キャリアデバイスは、概して、ＭＯＳＦＥＴ、ＨＥＭＴ、ＪＦＥＴ等のＦＥＴを備えるが、サイリスタ、バイ
ポーラトランジスタ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は備えていない。従って、パワーモジュール１０は、より高い切り替え速度で動作可能で、かつバイポーラデバイスを用いる従来のパワーモジュールと比較して、より低いスイッチングロスを被るかもしれない。一実施形態において、第１トランジスタＱ１、第１ダイオードＤ１、第２トランジスタＱ２、および第２ダイオードＤ２は、ワイドバンドギャップデバイスである。本開示では、ワイドバンドギャップデバイスは３．０エレクトロンボルト（ｅＶ）以上のバンドギャップを有する半導体デバイスである。例えば、第１トランジスタＱ１、第１ダイオードＤ１、第２トランジスタＱ２、および第２ダイオードＤ２は、炭化ケイ素（ＳｉＣ）あるいは窒素ガリウム（ＧａＮ）デバイスであってもよい。参考のため、Ｓｉは約１．１ｅＶのバンドギャップを有するが、ＳｉＣは約３．３ｅＶのバンドギャップを有する。上述のように、第１トランジスタＱ１、第１ダイオードＤ１、第２トランジスタＱ２、および第２ダイオードＤ２にＳｉＣを使用することによって、従来のシリコン（Ｓｉ）ＩＧＢＴベースのパワーモジュールと比較して、それぞれのデバイスのスイッチング時間が著しく短縮し、更により低いスイッチングロスを被る。例えば、パワーモジュール１０の定格が１２００Ｖおよび３００Ａの場合、パワーモジュール１０は、様々な実施形態において－４０Ｃ～１５０Ｃの間での作動時に、２５ミリジュール（ｍＪ）未満、２０ｍＪ未満、更には１５ｍＪ未満のスイッチングロスを保持していてもよく、オン状態の電圧降下も低い。当該技術において通常の技術を有する者には明らかであるように、パワーモジュール１０のスイッチングロスは、概して１ｍＪを下回らない。追加の実施形態において、第１トランジスタＱ１、第１ダイオードＤ１、第２トランジスタＱ２、および第２ダイオードＤ２は、多数キャリアデバイスおよびワイドバンドギャップデバイスの両方である。
動作中、制御システム１２は、第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２を相補的に作動させ、第１スイッチングモジュールＳＭ１が通電しているとき、第２スイッチングモジュールＳＭ２が遮断され、またその逆も同様となるようにしている。図２には、第１トランジスタＱ１のゲートコンタクトＧにおける電圧、第２トランジスタＱ２のゲートコンタクトＧにおける電圧、出力端子ＯＵＴにおける電圧、およびパワーモジュール１０のスイッチング周期の間に負荷１４を通る電流がグラフに示されている。第１の時間Ｔ１の間、第１スイッチングモジュールＳＭ１は通電しているが、第２スイッチングモジュールＳＭ２は遮断している。従って、出力端子ＯＵＴは正極電源端子ＤＣ＋に接続されており、それによって正の電源電圧を負荷１４に供給し、正極電源端子ＤＣ＋から第１トランジスタＱ１を介して負荷１４へと電流が流れる。概して、負荷１４は誘導負荷であり、それにより第１スイッチングモジュールＳＭ１が通電している間に負荷１４を流れる電流が徐々に上昇する。
第２の時間Ｔ２の間、第１スイッチングモジュールＳＭ１は遮断モードに切り替えられる。更に、第２スイッチングモジュールＳＭ２は遮断モードのままである。この時間の間、第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２のそれぞれの内部容量によって、電流は出力端子ＯＵＴから負荷１４へと流れ続ける。具体的には、負荷１４を通る電流の約半分が、スイッチングモジュールＳＭ１およびＳＭ２のそれぞれの内部容量によって供給される。従って出力端子ＯＵＴにおける電圧は、所定の割合で下方に向きを変え、負荷１４を通る電流は徐々に減少する。
第３の時間Ｔ３の間、第２スイッチングモジュールＳＭ２が通電モードに切り替えられると、出力端子ＯＵＴは負極電源端子ＤＣ－に連結されるが、実施形態によってはグランドであってもよい。従って、電流は第２トランジスタＱ２を通り、出力端子ＯＵＴを介して負荷１４に流れ、電流が増々負になる。
第４の時間Ｔ４の間、第２スイッチングモジュールＳＷ２は遮断モードに切り替えられ
る。更に、第１スイッチングモジュールＳＭ１は遮断のままである。この間、第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２のそれぞれの内部容量によって、負の電流が出力端子ＯＵＴから負荷へ流れ続ける。具体的には、負荷１４を通る電流の約半分が、スイッチングモジュールＳＭ１およびＳＭ２のそれぞれの内部容量によって供給される。従って、出力端子ＯＵＴにおける電圧は、グランドから正極電源端子ＤＣ＋において供給された正の電源電圧へと向きを変え、負荷１４を通る電流は増々正の電気となる。最後に、第５の時間Ｔ５の間、第１スイッチングモジュールＳＭ１が通電モードになり、第２スイッチングモジュールＳＭ２が遮断モードのままとなるようにスイッチング周期が新たに始まる。
図３は、本開示の一実施形態による第１スイッチングモジュールＳＭ１の詳細を示している。第２スイッチングモジュールＳＭ２は、第１スイッチングモジュールＳＭ２と同様に構成されていてもよいが、簡略化のため図示しない。図３に図示のように、第１スイッチングモジュールＳＭ１の第１トランジスタＱ１および第１ダイオードＤ１は、並列に連結された複数のトランジスタＱ１１～６および複数の逆並列ダイオードＤ１１～６を備えていてもよい。具体的には、複数のトランジスタＱ１１～６のそれぞれのドレインコンタクトＤは、互いに連結されていてもよく、トランジスタＱ１１～６のそれぞれのソースコンタクトＳは共に連結されていてもよく、トランジスタＱ１１～６それぞれのゲートコンタクトＧはゲート抵抗ＲＧを介してそれぞれ互いに連結されていてもよい。トランジスタＱ１１～６はそれぞれ、ソースコンタクトＳとドレインコンタクトＤとの間に連結された逆並列ダイオードＤ１１～６を備えている。６つのトランジスタＱ１１～６が６つの逆並列ダイオードＤ１１～６と並列に連結されて示されているが、本開示の原理を逸脱することなく、任意の数のトランジスタおよび逆並列ダイオードが用いられてもよい。
複数の並列に連結されたトランジスタＱ１１～６および複数の逆並列ダイオードＤ１１～６を備えることによって、第１スイッチングモジュールＳＭ１は、さもなければ不可能であった、より大容量の電力を処理することが可能になる。例えば、一実施形態においてトランジスタＱ１１～６がそれぞれ１．２ｋＶを遮断し、５０Ａを通電することによって、第１スイッチングモジュールＳＭ１が３００Ａを通電することが可能となる。その他の実施形態において、トランジスタＱ１１～６はそれぞれ、１．２ｋＶを遮断し、４０Ａを通電するようにしてもよく、それによって第１スイッチングモジュールＳＭ１が２４０Ａを通電することが可能になる。更に別の実施形態において、トランジスタＱ１１～６がそれぞれ１．２ｋＶを遮断し、２０Ａを通電するようにしてもよく、それによって第１スイッチングモジュールＳＭ１が１２０Ａを通電することが可能となる。
ゲート抵抗ＲＧは、第１スイッチングモジュールＳＭ１が比較的高い遷移速度（例えば、２０Ｖ／ｎｓより大きい）で駆動されるときに第１スイッチングモジュールＳＭ１において生じ得る、不要な振動を低減させるために設けられていてもよい。ゲート抵抗ＲＧの抵抗は、トランジスタＱ１１～６のそれぞれの定格電流、従って第１スイッチングモジュールＳＭ１全体的な定格電流に応じて変化してもよい。第１スイッチングモジュールＳＭ１が１２０Ａの定格電流を有する一実施形態において、ゲート抵抗ＲＧはそれぞれ約１Ω～１５Ωの間の抵抗を有する。第１スイッチングモジュールＳＭ１が２４０Ａの定格電流を有する付加的な実施形態において、ゲート抵抗ＲＧはそれぞれ約１Ω～１５Ωまでの間の抵抗を有する。第１スイッチングモジュールＳＭ１が３００Ａの定格電流を有する、更に別の実施形態において、ゲート抵抗はそれぞれ約１５Ω～２０Ωの間の抵抗を有する。
図４は、本開示の一実施形態によるパワーモジュール１０の詳細を示している。図４に図示のように、パワーモジュール１０は、１つあるいは複数のパワー基板２０を保持する内部チャンバ１８が設けられたハウジング１６を備える。具体的には、ハウジング１６の内部チャンバ１８は、第１パワー基板２０Ａ、第２パワー基板２０Ｂ、第３パワー基板２
０Ｃ、および第４パワー基板２０Ｄを保持する。ハウジング１６の内部チャンバ１８は、本開示の原理を逸脱することなく、任意の数のパワー基板２０を保持可能であるということは、当該技術において通常の技術を有する者には明らかであろう。第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２の主要な構成要素を表す複数のトランジスタＱ、複数のダイオードＤ、および複数のレジスタＲを備えるそれぞれのパワー基板２０が示されている。一実施形態において、第１スイッチングモジュールＳＭ１は、第１パワー基板２０Ａおよび第２パワー基板２０Ｂによって提供され、第２スイッチングモジュールＳＭ２は、第３パワー基板２０Ｃおよび第４パワー基板２０Ｄによってそれぞれ提供される。パワー基板２０のそれぞれの構成要素間に必要な相互連結は、パワー基板２０の表面の金属トレース（図示なし）によって提供されてもよい。更に、異なるパワー基板２０を相互連結したり、パワー基板２０を１つあるいは複数の外部コネクタ（図示なし）に接続するために、ワイヤボンド（図示なし）が備えられていてもよい。パワー基板２０は、ハウジング１６に固定された取り付け構造２２に取り付けられてもよい。一実施形態において、該取り付け構造２２は、第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２によって発生した熱を放散するようにも機能する、平面のヒートシンクである。
上述のように、複数のトランジスタＱおよびダイオードＤは多数キャリアデバイスであってもよく、それによってトランジスタＱおよびダイオードＤそれぞれに関連するスイッチング時間およびロスを減少させる。従って、パワーモジュール１０は従来のパワーモジュールよりも高い周波数で作動し、より小さいスイッチングロスを被るようにしてもよい。更に、トランジスタＱおよびダイオードＤは、例えばＳｉＣデバイスのような、ワイドバンドギャップデバイスであってもよい。上述のように、ＳｉＣをトランジスタＱおよびダイオードＤに用いることによって、トランジスタＱおよびダイオードＤのスイッチング時間およびスイッチングロスが著しく減少し、それによってパワーモジュール１０の性能が向上する。
図５は、本開示の一実施形態による例示的な取り付け構造２２およびパワー基板２０の詳細を示している。図５に図示のように、第１パワー基板２０Ａ、第２パワー基板２０Ｂ、第３パワー基板２０Ｃ、および第４パワー基板２０Ｄは、取り付け構造２２に設けられている。第１パワー基板２０Ａは、第１スイッチングモジュールＳＭ１の６つのトランジスタのうち３つのトランジスタＱ１１～３、３つのゲート抵抗ＲＧ、および６つの逆並列ダイオードうち３つの逆並列ダイオードＤ１１～３を備えている。第２パワー基板２０Ｂは、第１スイッチングモジュールＳＭ１の残りのトランジスタＱ１４～６、ゲート抵抗ＲＧ、および逆並列ダイオードＤ１４～６を備えている。同様に、第３パワー基板２０Ｃは、第２スイッチングモジュールＳＭ２の６つのトランジスタのうち３つのトランジスタＱ２１～３、３つのゲート抵抗ＲＧ、および６つの逆並列ダイオードうち３つの逆並列ダイオードＤ２１～３を備えている。第４パワー基板２０Ｄは第２スイッチングモジュールＳＭ２の残りのトランジスタＱ２４～６、ゲート抵抗ＲＧ、および逆並列ダイオードＤ２４～６を備えている。太く、濃い線はパワーモジュール１０内の様々な構成要素間、およびパワーモジュール１０の様々な構成要素と１つあるいは複数のアウトプット２４との間のワイヤボンドを示す。パワーモジュール１０のアウトプット２４は、上述の第１ゲートコネクタＧ１、第２ゲートコネクタＧ２、第１ソースリターンコネクタＳ１、および第２ソースリターンコネクタＳ２を備えている。パワー基板２０上の構成要素間の他の相互連結は、金属トレースによって提供される。特に、ゲートバス２６がパワー基板２０上に設けられ、第２スイッチングモジュールＳＭ２におけるトランジスタＱ２１～６のゲートコンタクトＧおよびパワーモジュール１０のアウトプット２４との間に延出している。具体的には、ゲートバス２６は、第２スイッチングモジュールＳＭ２内のトランジスタＱ２１～６のゲートコンタクトＧと第２ゲートコネクタＧ２との間に延出しており、第２スイッチングモジュールＳＭ２内のトランジスタＱ２１～６のソースコンタクトＳおよび第２ソー
スリターンコネクタＳ２から低電力パスを更に提供してもよい。ゲートバス２６は、それぞれのパワー基板２０上の金属トレースであり、特に従来のパワーモジュールにおいて用いられる「フライング」ゲート接続と比較すると、パワーモジュール１０における干渉を減少させ、第２スイッチングモジュールＳＭ２内のトランジスタＱ２１～６のゲートコンタクトＧとパワーモジュール１０のアウトプット２４との接続の信頼性が向上する。図示のように、取り付け構造２２は、第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２によって発生した熱を放散する役割を果たす、ヒートシンクの全部あるいは一部を形成していてもよい。
一実施形態において、第２スイッチングモジュールにおけるトランジスタＱ２１～６のゲートコンタクトＧとパワーモジュール１０のアウトプット２４とを接続するため、ゲートバス２６を１つあるいは複数の同軸ケーブルに置き換えてもよい。アウトプットをトランジスタＱ２１～６のゲートコンタクトＧに接続するために同軸ケーブルを用いることによって、その他の解決方法と比較して向上した絶縁提供することでき、それによってパワーモジュール１０の性能が向上する。更に、スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２両方のゲートコンタクトＧのアウトプット２４は、パワーモジュール１０のハウジング１６と同じ側に設けられているが、その他の実施形態では、これらはハウジング１６の反対側に設けられてもよい。第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２のゲートコンタクトＧのアウトプット２４をハウジング１６の反対側に設けることによって、第２スイッチングモジュールＳＭ２のそれぞれのゲートコンタクトＧへのより短い接続ルートが設けられてもよく、それによって干渉を減少させ、パワーモジュール１０の耐久性を改善してもよい。更に、ハウジング１６の反対側に第１スイッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２のゲートコンタクトＧのアウトプット２４を設けることによって、ゲートコンタクトＧ間のより短い接続パスとして、第２スイッチングモジュールＳＭ２におけるトランジスタＱ２１～６のそれぞれのゲート抵抗ＲＧの必要な抵抗を減少させ、アウトプット２４がトランジスタＱ２１～６によって確認される振動の量を減少させる。
図６は、本開示の一実施形態によるハウジング１６、出力端子ＯＵＴ、正極電源端子ＤＣ＋、および負極電源端子ＤＣ－の更なる詳細を示している。図６に図示のように、ハウジング１６は実質的に矩形で、パワーモジュール１０をプラットフォームに取り付けるために用いられる取り付け穴Ｍ１～Ｍ４のための切欠きを備える。更に、正極電源端子ＤＣ＋、負極電源端子ＤＣ－、および出力端子ＯＵＴが示されている。当該技術において通常の技術を有する者には明らかなように、正極電源端子ＤＣ＋および負極電源端子ＤＣ－の両端の浮遊インダクタンスは、特にパワーモジュール１０の動作が高周波であるときに、パワーモジュール１０の性能の低下を引き起こし得る。従って、端子間の漏れインダクタンスを緩和するために、正極電源端子ＤＣ＋および負極電源端子ＤＣ－は互いに近接して、概して１．５ｍｍ未満離れて配置される。更に、対向する端子付近の領域を最大化するため、端子は幅広に、概して幅約３３．５ｍｍに作製されてもよい。概して、正極電源端子ＤＣ＋および負極電源端子ＤＣ－は他方から１．５ｍｍ内で約１５０ｍｍ２～２００ｍｍ２の領域を有するであろう。一実施形態において、正極電源端子ＤＣ＋および負極電源端子ＤＣ－は他方から１．５ｍｍ内で約１８７．３１ｍｍ２の領域を有する。当該技術において通常の技術を有する者には明らかであるように、正極電源端子ＤＣ＋の比較的大きな領域を負極電源端子ＤＣ－の大きな領域の近位に効果的に配置することによって生じる容量効果が、端子間の漏れインダクタンスを効果的に減少させ、それによってパワーモジュール１０の性能が向上する。
図７は、本開示の一実施形態によるハウジング１６の更なる詳細を示している。図７に図示のように、ハウジング１６はパワー基板２０を収納し、正極電源端子ＤＣ＋、負極電源端子ＤＣ－、出力端子ＯＵＴ、およびそれぞれのパスの出力端子を提供して、第１スイ
ッチングモジュールＳＭ１および第２スイッチングモジュールＳＭ２を制御システム１２に接続する。特に、ハウジング１６および様々な出力端子は業界標準であり、これによって数多くの既存のプラットフォームの当座の解決方法（ドロップインソリューション）としてパワーモジュール１０を使用することが可能になる。加えて、沿面放電板２８が正極電源端子ＤＣ＋、負極電源端子ＤＣ－、および出力端子ＯＵＴのそれぞれの間に配置され、それぞれの端子間の沿面距離をおよそ５０％増加させる。従って、パワーモジュール１０は、短絡あるいはその他の損傷のリスクなしに、より高電圧の用途において用いられてもよい。
図７に図示のように、１つあるいは複数の未使用の端子位置３０が、ハウジング１６内にあってもよい。未使用の端子位置３０は、パワーモジュール１０の１つあるいは複数の構成要素にケルビン接続を提供するために用いられても、あるいは様々な実施形態においてパワーモジュール１０に備えられるＮＴＣ温度センサモジュールへの接続を提供するために用いられてもよい。
図８は、本開示の一実施形態によるパワーモジュール１０の切り欠き図を示している。特に、追加の沿面放電板３２が、正極電源端子ＤＣ＋と負極電源端子ＤＣ－との間に配置され、該沿面放電板３２はそれぞれのノードを互いから絶縁し、従って高電圧における短絡から保護すると同時に、パワーモジュール１０に上述のノードの間の漏れインダクタンスを減少させるという利点を有する。
図９は、本開示の一実施形態による第１パワー基板２０Ａの詳細を示している。第２パワー基板２０Ｂ、第３パワー基板２０Ｃ、および第４パワー基板２０Ｄは、第１パワー基板２０Ａと同様に構成されていてもよいが、簡略化のため図示していない。図９に図示のように、第１パワー基板２０Ａはベースプレート３４上に形成されており、該ベースプレート３４は銅であってもよい。ベースプレート３４には様々な材料があり、これらの全ての材料がここで熟考されているということは、当該技術において通常の技術を有する者には明らかであろう。一実施形態において、ベースプレート３４はアルミニウム炭化ケイ素（ＡｌＳｉＣ）であり、当該ベースプレート３４は銅よりもより軽く、１つあるいは複数の取り付けられた構成要素とのより良好なサーマルマッチングを提供し得る。ベースプレート３４は、第１パワー基板２０Ａ、第２スイッチングモジュール２０Ｂ、第３パワー基板２０Ｃ、および第４パワー基板２０Ｄが全てベースプレート３４に形成されるように、それぞれのパワー基板２０の間で共有されてもよい。直接接合銅（ＤＢＣ）基板３６はベースプレート３４の上方に配置されてもよい。ＤＢＣ基板３６は、第１金属層３８をベースプレート３４の表面に、絶縁層４０を第１金属層３８の上方に、および第２金属層４２を絶縁層４０の上方の第１金属層３８とは反対側に備えていてもよい。第１金属層３８および第２金属層４２は、例えば銅であってもよい。第１金属層３８および第２金属層４２には多数の適切な材料が存在し、全ての材料がここで熟考されているということは、当該技術において通常の技術を有する者には明らかであろう。絶縁層４０は、例えば、窒化アルミニウム（ＡｌＮ）であってもよい。絶縁層４０には、例えば酸化アルミニウム（Ａｌ２Ｏ３）あるいは窒化ケイ素（Ｓｉ３Ｎ４）等の多数の適切な材料が存在し、全ての材料がここで熟考されているということは当該技術において通常の技術を有する者には明らかであろう。
絶縁層４０にＡｌＮを用いることによって、従来のアルミナあるいは窒化ケイ素（ＳｉＮ）層と比較すると、はるかに高い熱伝導性を提供し得る。ＳｉＣデバイスに関連する電気抵抗が比較的低く、ＡｌＮの熱抵抗が低いと、パワーモジュール１０は従来の電力モジュールよりも高い電流を処理することが可能である。絶縁層４０の厚さは、目標とする絶縁電圧に基づいて選択してもよい。ＳｉＣ構成要素およびＡｌＮ絶縁層４０を用いることによって提供される利点によって、パワーモジュール１０は同一のサイズの従来のデバイ
スよりも大きな電圧を処理することが可能であり、および／あるいは従来のものよりもサイズを小さくしてもよい。
当業者は、本開示の好ましい実施形態に対する改善および改良に気付くであろう。このような全ての改善および改良は、本明細書およびそれに続く請求項に開示された概念の範囲内であると考慮される。

Claims (20)

  1. パワーモジュールであって、
    内部チャンバを有するハウジングと、
    第１の端子および第２の端子であって、前記パワーモジュールの該第１の端子および該第２の端子の間の漏れインダクタンスの少なくとも一部を打ち消すように、前記第１の端子および前記第２の端子の互いに対向する部分が互いに１．５ｍｍ内に位置するよう配置される第１の端子および第２の端子と、
    前記第１の端子と前記第２の端子のそれぞれの出力部分の間に配置される沿面放電板と、
    前記第１の端子と前記第２の端子のそれぞれのノードの間に絶縁を提供するように、前記第１の端子と前記第２の端子の間に配置されるさらなる沿面放電板と、
    前記内部チャンバ内において前記第１の端子および前記第２の端子の間に取り付けられ、電力の負荷への切り替えを容易にするために相互連結された複数のスイッチモジュールであって、前記複数のスイッチモジュールはそれぞれ、少なくとも１つのダイオードと逆並列に連結された少なくとも１つのトランジスタを備える複数のスイッチモジュールと、を備える、パワーモジュール。
  2. 少なくとも１２００ボルトを遮断でき、少なくとも１２０アンペアを通電でき、スイッチングロスが２５ミリジュール未満である、請求項１に記載のパワーモジュール。
  3. 前記少なくとも１つのトランジスタ、および前記少なくとも１つのダイオードは、炭化ケイ素（ＳｉＣ）デバイスである、請求項１に記載のパワーモジュール。
  4. 前記少なくとも１つのトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、前記少なくとも１つのダイオードは、ショットキーダイオードである、請求項３に記載のパワーモジュール。
  5. 前記第１の端子および前記第２の端子は、前記第１の端子の少なくとも１５０ｍｍ２の領域が前記第２の端子から１．５ｍｍ内に位置するよう配置されている、請求項１に記載のパワーモジュール。
  6. 前記少なくとも一つのダイオードは、前記少なくとも一つのトランジスタの内部ボディダイオードである、請求項１に記載のパワーモジュール。
  7. 前記少なくとも一つのダイオードは、前記少なくとも一つのトランジスタの外部にある、請求項１に記載のパワーモジュール。
  8. パワー基板を更に備え、
    前記複数のスイッチモジュールはそれぞれ、少なくとも一つのゲート抵抗を更に備え、
    前記複数のスイッチモジュールの各一つの前記少なくとも一つのゲート抵抗、前記少なくとも一つのトランジスタ、及び、前記少なくとも一つのダイオードは前記パワー基板上に配置され、前記パワー基板の表面によって前記複数のスイッチモジュールの各一つの前記少なくとも一つのゲート抵抗、前記少なくとも一つのトランジスタ、及び、前記少なくとも一つのダイオードの間の電気的接続が提供される、請求項１に記載のパワーモジュール。
  9. 前記パワー基板は窒化アルミニウムを含む、請求項８に記載のパワーモジュール。
  10. ベースプレートを更に備え、
    前記パワー基板は前記ベースプレート上に配置され、
    前記ベースプレートはアルミニウム炭化ケイ素を含む、
    請求項９に記載のパワーモジュール。
  11. 前記沿面放電板は前記ハウジングの一部である、請求項１に記載のパワーモジュール。
  12. 前記沿面放電板は、前記第１の端子と前記第２の端子の間の電気的絶縁を提供する、請求項１に記載のパワーモジュール。
  13. 前記内部チャンバ内のパワー基板と、
    ゲートコネクタと、をさらに備え、
    前記少なくとも一つのトランジスタは、前記パワー基板の表面上の複数のトランジスタのうちの一つであって、前記複数のトランジスタはスイッチモジュールの一部を形成し、
    前記ゲートコネクタは、ゲート接続バスを介して前記複数のトランジスタの各一つのゲートコンタクトと接続され、
    前記ゲート接続バスは前記パワー基板の前記表面上のゲートバス導電トレースを含む、請求項１に記載のパワーモジュール。
  14. 前記ゲートバス導電トレースは、前記パワー基板の両側間に延在する、請求項１３に記載のパワーモジュール。
  15. 前記複数のトランジスタは、炭化ケイ素（ＳｉＣ）デバイスである、請求項１３に記載のパワーモジュール。
  16. 前記ゲートコネクタは、前記ゲート接続バス及びシールドされたケーブルを介して前記複数のトランジスタの各一つの前記ゲートコンタクトに接続される、請求項１５に記載のパワーモジュール。
  17. 前記シールドされたケーブルは同軸ケーブルである、請求項１６に記載のパワーモジュール。
  18. 前記内部チャンバ内の追加的なパワー基板と、
    前記追加的なパワー基板の表面上の追加的な複数のトランジスタであって、追加的なスイッチモジュールの一部を形成する追加的な複数のトランジスタと、
    追加的なゲートコネクタと、を更に備え、
    前記追加的なゲートコネクタは、前記追加的なパワー基板の前記表面上の導電トレースを介して前記追加的な複数のトランジスタの各一つのゲートコンタクトと接続され、
    前記ゲートバス導電トレースの少なくとも一部は、前記ハウジングの前記内部チャンバの第１側に配置され、前記導電トレースの少なくとも一部は、前記ハウジングの前記内部チャンバの前記第１の側と反対側の第２側に配置される、請求項１５に記載のパワーモジュール。
  19. 前記ゲート接続バスは、前記追加的なパワー基板の前記表面上に追加的なゲートバス導電トレースを更に備える、請求項１８に記載のパワーモジュール。
  20. 前記追加的なゲートバス導電トレースは前記追加的なパワー基板の両側間に延在する、請求項１９に記載のパワーモジュール。
JP2020015417A 2014-05-15 2020-01-31 高電流、低スイッチングロスのＳｉＣパワーモジュール Active JP7056836B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/277,820 2014-05-15
US14/277,820 US9373617B2 (en) 2011-09-11 2014-05-15 High current, low switching loss SiC power module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016567562A Division JP7000022B2 (ja) 2014-05-15 2015-05-14 高電流、低スイッチングロスのＳｉＣパワーモジュール

Publications (2)

Publication Number Publication Date
JP2020098921A JP2020098921A (ja) 2020-06-25
JP7056836B2 true JP7056836B2 (ja) 2022-04-19

Family

ID=53277078

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016567562A Active JP7000022B2 (ja) 2014-05-15 2015-05-14 高電流、低スイッチングロスのＳｉＣパワーモジュール
JP2020015417A Active JP7056836B2 (ja) 2014-05-15 2020-01-31 高電流、低スイッチングロスのＳｉＣパワーモジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016567562A Active JP7000022B2 (ja) 2014-05-15 2015-05-14 高電流、低スイッチングロスのＳｉＣパワーモジュール

Country Status (4)

Country Link
JP (2) JP7000022B2 (ja)
CN (2) CN106537586B (ja)
DE (1) DE112015002272T5 (ja)
WO (1) WO2015175820A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096147A1 (en) 2016-11-25 2018-05-31 Abb Schweiz Ag Power semiconductor module
US11696417B2 (en) 2017-01-13 2023-07-04 Wolfspeed, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
US10917992B2 (en) 2017-01-13 2021-02-09 Cree Fayetteville, Inc. High power multilayer module having low inductance and fast switching for paralleling power devices
JP6893169B2 (ja) 2017-12-26 2021-06-23 株式会社日立製作所 パワーモジュールおよび電力変換装置
CN108598074B (zh) * 2018-06-15 2024-02-02 华北电力大学 一种新型封装结构的功率模块
CN111245230B (zh) * 2018-11-29 2021-06-04 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
JP2022508473A (ja) * 2019-01-10 2022-01-19 クリー インコーポレイテッド 低インダクタンスおよび高速スイッチングを有する、パワーデバイスを並列化するための高電力多層モジュール
US11418141B2 (en) * 2019-09-18 2022-08-16 Eaton Intelligent Power Limited Hybrid drive apparatus
WO2023037809A1 (ja) 2021-09-09 2023-03-16 富士電機株式会社 半導体モジュール
DE102021214521A1 (de) 2021-12-16 2023-06-22 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung, Halbbrücke und Verfahren zum Betreiben einer Vorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010505A (ja) 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
US20130248883A1 (en) 2011-09-11 2013-09-26 Cree, Inc. High performance power module
JP2014050206A (ja) 2012-08-31 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290562A (ja) * 1997-04-14 1998-10-27 Toshiba Corp ゲート抵抗器及びこれに接続される圧接型ｉｇｂｔ
EP1908049A2 (en) * 2005-06-24 2008-04-09 International Rectifier Corporation Semiconductor half-bridge module with low inductance
JP4513770B2 (ja) * 2006-02-28 2010-07-28 株式会社豊田自動織機 半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
DE102009046258B3 (de) * 2009-10-30 2011-07-07 Infineon Technologies AG, 85579 Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
CN103036394A (zh) * 2011-09-29 2013-04-10 台达电子企业管理（上海）有限公司 一种用于中高压变频器的散热装置
CN202917466U (zh) * 2012-12-05 2013-05-01 齐齐哈尔齐力达电子有限公司 增加功率半导体模块爬电距离的装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010505A (ja) 2008-06-30 2010-01-14 Hitachi Ltd パワーモジュール及び電力変換装置
US20130248883A1 (en) 2011-09-11 2013-09-26 Cree, Inc. High performance power module
JP2014050206A (ja) 2012-08-31 2014-03-17 Hitachi Automotive Systems Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
CN106537586A (zh) 2017-03-22
JP2017516312A (ja) 2017-06-15
WO2015175820A1 (en) 2015-11-19
CN106537586B (zh) 2020-09-11
CN111900156A (zh) 2020-11-06
JP2020098921A (ja) 2020-06-25
JP7000022B2 (ja) 2022-01-19
DE112015002272T5 (de) 2017-02-09

Similar Documents

Publication Publication Date Title
JP7056836B2 (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
US10141302B2 (en) High current, low switching loss SiC power module
US9818686B2 (en) Semiconductor modules and methods of forming the same
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
US11355477B2 (en) Power semiconductor module and power conversion device
Reusch et al. A new family of GaN transistors for highly efficient high frequency DC-DC converters
US20150041984A1 (en) Electronic Component and Method
JP2001245479A (ja) 電力半導体モジュール
US20160172279A1 (en) Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
US20160172284A1 (en) Integrated Power Assembly with Stacked Individually Packaged Power Devices
US10074597B2 (en) Interdigit device on leadframe for evenly distributed current flow
CN107833885B (zh) 功率开关器件
US20230253891A1 (en) Switching components
US10128173B2 (en) Common contact leadframe for multiphase applications
WO2016000840A1 (en) Power semiconductor module
JP6815509B2 (ja) 高電圧および高電流スイッチング用の電源デバイス
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
US10186986B2 (en) Semiconductor arrangement with controllable semiconductor elements
US11398418B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7056836

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150