CN112951819A - 半导体器件模块及组装方法 - Google Patents

半导体器件模块及组装方法 Download PDF

Info

Publication number
CN112951819A
CN112951819A CN202011458721.9A CN202011458721A CN112951819A CN 112951819 A CN112951819 A CN 112951819A CN 202011458721 A CN202011458721 A CN 202011458721A CN 112951819 A CN112951819 A CN 112951819A
Authority
CN
China
Prior art keywords
die
semiconductor die
substrate
semiconductor
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011458721.9A
Other languages
English (en)
Inventor
埃尔玛·维索茨基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Inc
TE Connectivity Corp
Original Assignee
Littelfuse Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Inc filed Critical Littelfuse Inc
Publication of CN112951819A publication Critical patent/CN112951819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种半导体器件模块。半导体器件模块可以包括第一衬底；以及设置在第一衬底上的半导体管芯组件。半导体管芯组件可包括第一半导体管芯，该第一半导体管芯粘合到第一衬底；第二半导体管芯，设置在第一半导体管芯上；以及电连接器，设置在第一半导体管芯与第二半导体管芯之间，其中，半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。

Description

半导体器件模块及组装方法
技术领域
本实施例涉及半导体器件领域，特别是用于功率半导体芯片的封装的领域。
背景技术
目前，快速开关，功率半导体器件通常采用快速开关二极管(例如续流二极管)来保护功率半导体器件免受包括电机线圈或继电器绕组在内的电感负载的影响。在每次开关时，在开关装置“接通”的情况下，续流二极管随着其反向偏置而从导通状态变为截止状态。
然而，当该装置快速“关断”时，续流二极管变为正向偏置，并且例如在线圈中存储的能量的崩溃导致电流流过续流二极管。在没有续流二极管保护的情况下，可能会产生高di/dt电流，从而导致高电压尖峰或电压瞬变流过，并可能损坏开关装置。
因此，诸如绝缘栅双极晶体管(IGBT)的功率半导体器件通常被布置在彼此类似的功率半导体模块中，诸如一个或多个衬底，诸如2、4或6个衬底。包括导线和电阻器的每个衬底都包含一对或多对IGBT管芯(芯片)和二极管芯片，其中一个或多个IGBT芯片可以与二极管芯片配对。该布置提供了模块化方式，以通过选择适当数量的芯片来切换期望量的电流。因为IGBT芯片和二极管芯片以平面配置的方式被布置在衬底上，所以衬底的尺寸需要容纳所有芯片，包括芯片之间的布线。这样，功率半导体模块的尺寸可能会过大，以容纳所需数量的衬底和功率半导体器件。
鉴于以上内容，提供了本实施例。
发明内容
在一些实施例中，提供了一种半导体器件模块。半导体器件模块可以包括第一衬底；以及设置在第一衬底上的半导体管芯组件。半导体管芯组件可包括第一半导体管芯，该第一半导体管芯粘合到第一衬底；第二半导体管芯，其被设置在第一半导体管芯上；以及电连接器，其被设置在第一半导体管芯与第二半导体管芯之间，其中，半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
在另一个实施例中，形成半导体器件模块的方法可以包括提供第一衬底并将半导体管芯组件粘附到第一衬底上。半导体管芯组件可包括第一半导体管芯，该第一半导体管芯粘合到第一衬底；第二半导体管芯，其被设置在第一半导体管芯上；以及电连接器，其被设置在第一半导体管芯与第二半导体管芯之间，其中，所述第一半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
在附加的实施例中，半导体器件模块可以包括第一衬底；以及设置在第一衬底上的半导体管芯组件，该半导体管芯组件包括第一绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯的堆叠配置，以及电连接器，其设置在IGBT管芯和续流二极管半导体管芯之间。因此，IGBT管芯可以直接粘合到第一衬底，其中堆叠配置定义了第一管芯面积，相当于IGBT管芯的面积。
附图说明
图1A以侧视图示出了根据本公开的各种实施例的半导体器件模块；
图1B示出了图1A的半导体器件模块的俯视图；
图1C示出了根据本公开实施例的半导体器件模块的电路表示；
图2A示出了根据本公开的附加实施例的另一半导体器件模块的俯视图；
图2B示出了参考半导体器件模块的俯视图；
图3以侧视图示出了根据本公开的其它实施例的另一半导体器件模块；
图4示出了根据本实施例的在半导体器件模块的脉冲期间的电行为；
图5A描绘了具有IGBT和二极管管芯的共面配置的参考器件的布线的侧视图；
图5B描绘了根据本实施例的器件的布线的侧视图；
图6A描绘了图5A中的参考器件的相对低频电机信号和由此产生的IGBT管芯温度行为；
图6B描绘了图6A中的器件的相对低频电机信号和由此产生的管芯组件温度行为；
图6C描绘了图6A中的器件的相对高频电机信号和由此产生的IGBT管芯组件温度行为；
图6D描绘了图6B中的器件的相对高频电机信号和由此产生的管芯组件温度行为；
图7描绘了根据本公开实施例的处理流程；以及
图8描绘了根据本公开的附加实施例的另一个处理流程。
具体实施方式
现在将在下文中参考示出了示例性实施例的附图来更全面地描述本实施例。实施例不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将其范围完全传达给本领域技术人员。在附图中，相同的附图标记始终表示相同的元素。
在以下描述和/或权利要求中，术语“在......上”，“覆盖在......上”，“设置在......上”和“在......上面”可用于以下描述和权利要求中。“在......上”，“覆盖在......上”，“设置在......上”和“在......上面”可用于指示两个或更多个元件彼此直接物理接触。同样，术语“在......上”，“覆盖在......上”，“设置在......上”和“在......上面”可以意为两个或更多个元件彼此不直接接触。例如，“在......上面”可以意为一个元件在另一元件上方而没有彼此接触，并且在两个元件之间可以具有另一个或多个元件。此外，术语“和/或”可以意为“和”，可以意为“或”，可以意为“异或”，可以意为“一个”，可以意为“一些，但不是全部”，可以意为“两者都不”，和/或可以意为“两者都”，尽管所要求保护的主题范围在此方面不受限制。
在各种实施例中，提供了用于功率半导体器件的半导体器件模块和组装技术。
转向图1A，示出了根据本公开的各种实施例的半导体器件模块的侧视图。图1B示出了半导体器件模块100的变体的俯视图。图1C示出了半导体器件模块100的电路表示。半导体器件模块100包括第一衬底102、设置在第一衬底102上的半导体管芯组件104。根据一些实施例，第一衬底102可以是已知材料堆叠层，例如铜/铝氧化物/铜，也称为DCB或DBC。这样，第一衬底可以包括夹在金属层之间的绝缘体，并且可以被称为绝缘体衬底。半导体管芯组件104包括附接到第一衬底102的第一半导体管芯106，设置在第一半导体管芯106上的第二半导体管芯110，焊线(wire bond)112以及设置在第一半导体管芯106和第二半导体管芯110之间的电连接器108。在本实施例和本公开的其他实施例中，半导体管芯组件104包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。通常，IGBT管芯可以设置为与第一衬底102接触。如在已知的功率器件模块中，IGBT管芯可以与二极管管芯耦合，该二极管管芯用作续流二极管以保护IGBT管芯。换句话说，第一半导体管芯106可以是IGBT管芯，而第二半导体管芯110可以是续流二极管管芯。在各个实施例中，诸如第一半导体管芯106的IGBT管芯被设置在第一区域中的第一衬底102上方，并占据第一面积(在平面图中，如图1B所示)，而诸如第二半导体管芯110的续流二极管管芯占据小于第一面积的第二面积。在一些非限制性实施例中，第二面积可以是第一面积的大约50％，例如40％-60％。值得注意的是，如图1B的平面图所示，第二半导体管芯110与第一半导体管芯106完全重叠。因此，与已知的半导体功率模块配置相比，半导体管芯组件104的特征在于IGBT管芯和续流二极管管芯的堆叠配置，其中，IGBT管芯和二极管管芯均以共面配置的方式直接布置在衬底上。值得注意的是，可以采用各种金属层(未示出)将半导体管芯组件104粘合到第一衬底102上，并且例如通过焊接将半导体管芯组件104内的部件彼此附接。
值得注意的是，如图1C所示，续流二极管管芯和IGBT管芯可以电耦合，其中，续流二极管管芯被电耦合到IGBT管芯以作为反向续流二极管。
在各种实施例中，IGBT管芯和续流二极管管芯的堆叠配置可以以模块化的方式设置在一个或多个衬底上。因此，在各种实施例中，半导体管芯组件104可以仅代表给定半导体器件模块内的多个半导体管芯组件之一。图2A示出了根据本公开的附加实施例的另一半导体器件模块的俯视图。半导体器件模块200包括四个分离的半导体管芯组件，其中每个半导体管芯组件可以由如上所述的半导体管芯组件104表示。因此，每个附加的半导体管芯组件可以以类似于图1所示的半导体管芯组件104的配置的方式设置在衬底202上，其中每个附加的半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
尽管给定的续流二极管管芯直接位于半导体管芯组件104内的给定IGBT管芯上，但是不同的半导体管芯组件彼此不重叠，如图2A所示。因此，被示为半导体管芯组件104A的第一半导体管芯组件设置在第一区域中的衬底202上，而被示为半导体管芯组件104B的第二半导体管芯组件设置在第二区域中的衬底202上，而不与第一区域重叠。换句话说，图2A的不同半导体管芯组件彼此以共面方式进行布置。
为了突出半导体器件模块200的优点，图2B示出了被示为半导体器件模块220的参考半导体器件模块的俯视图。通常根据已知的功率半导体器件组件来布置该参考半导体器件模块。在该配置中，两个不同的半导体管芯组件被布置在衬底202上。半导体管芯组件由半导体管芯组件104C表示，其中，用于给定半导体管芯组件104C的第一半导体管芯106和第二半导体管芯110以非堆叠配置或彼此共面配置的方式被布置，而不是以半导体管芯组件104的堆叠配置的方式被布置。如图2A所示，衬底202被配置为以堆叠配置将半导体管芯组件104容纳在被示为A1的第一衬底面积内。如图2B所示，相同的衬底被配置成将半导体管芯组件104C容纳在被示为A2的第二衬底面积中，其中半导体管芯组件104C组件包含与半导体管芯组件104中相同的半导体管芯，但是以非堆叠配置的方式进行布置。根据本公开的各种实施例，面积A2可以实质上大于面积A1，例如至少大50％，并且在一些示例中大100％。换句话说，由本实施例的半导体管芯组件104占据的面积A1可以是面积A2的67％，或者在一些示例中仅是面积A2的50％。因此，对于给定数量的IGBT管芯，与已知的半导体功率器件模块相比，布置有半导体管芯组件104的半导体器件模块可以面积更加紧凑。例如，如图2A和图2B所示，单个IGBT管芯(例如第一半导体管芯106)和单个续流二极管管芯(例如第二半导体管芯110)都可以是相同的尺寸，而衬底202在图2A和图2B中可以是相同的尺寸。然而，图2A的衬底202可以以堆叠配置容纳四个IGBT管芯，而衬底202以图2B的非堆叠布置仅容纳两个IGBT管芯。
尽管前述实施例反映了所谓的单面冷却器件模块，但是在进一步的实施例中，提供了双面冷却器件模块。图3以侧视图示出了根据本公开的其他实施例的另一半导体器件模块。在本实施例中，半导体器件模块250除了具有上述半导体器件模块100的部件外，还包括设置在半导体管芯组件104上的间隔件252；以及粘合到间隔件252的第二衬底254，其中，间隔件252被设置在半导体管芯组件104和第二衬底254之间。这样，第一衬底102和第二衬底254可向半导体管芯组件104提供双面冷却。
在各种附加实施例中，多个半导体管芯组件104可以被布置在第一衬底102和第二衬底254(包括间隔件252)之间。
由本实施例提供的半导体管芯组件的堆叠配置提供的另一个优点是由于二极管和IGBT管芯的堆叠配置而引起的改善的热管理。图4示出了根据本实施例的在半导体器件模块的脉冲期间的电行为。在所示示例中，一系列常规功率脉冲显示为时间的函数，以及模块温度随时间变化。如图所示，在脉冲开始时，发生相对快速的温度升高，该升高可以随时间趋平，这取决于脉冲的持续时间。脉冲终止后，温度可能会缓慢下降，该下降也可能随时间趋平，这取决于脉冲之间关断时间的持续时间。这样，热摆幅(swing)可以被表征在一个度量中的最高温度和最低温度之间。根据本实施例，由于续流二极管直接堆叠在IGBT上，因此与已知功率模块的非堆叠配置(其中续流二极管位于远离IGBT管芯的位置)相比，对于给定的功率开关电平，整体温度摆幅可以减小。
为了突出由本实施例提供的热摆幅的改进，图5A和图5B描绘了参考配置和根据本实施例的用于器件的配置。在图5A中，示出了用于参考器件500的布线的侧视图，该参考器件具有第一半导体管芯106(在一个实施方式中，IGBT器件)和第二半导体管芯110(例如二极管管芯)的共面配置。提供焊线122，其将IGBT器件和二极管管芯串联接地。第一衬底102可以在管芯的与焊线相反的一侧上层叠有耦合至外部电压的导电层120，例如铜。
图5B描绘了根据本实施例的用于器件550的布线的侧视图。在该示例中，二极管管芯(第二半导体管芯110)堆叠在IGBT管芯(第一半导体管芯106)的顶部上。设置在两个管芯之间的电连接器108耦合到地面，而二极管管芯的上表面和IGBT管芯的下表面(参见导电层120)与外部电压耦合。
众所周知，在操作中，IGBT可用作高速开关，提供了以比开关速度低得多的频率生成各种类型的输出信号的能力，包括电机电流或正弦波类型的输出。一对IGBT开关可以在脉冲宽度调制(PWM)模式下运行，以基于脉冲宽度调制生成随时间变化的输出。电流可以在开关1/二极管2和开关2/二极管1之间被斩波，例如，生成电机信号，诸如根据时间变化为正弦波的电流信号。随着电流随时间变化，IGBT管芯处产生的加热程度可能会相应变化。图6A描绘了相对低频的电机信号(在本文中为方便起见被称为“低频”)，以及图5A的参考器件的所得IGBT管芯温度行为。上方的曲线表示根据时间变化的“电机信号”或电流，而下方的信号表示根据时间变化的IGBT管芯温度。在该示例中，IGBT管芯温度可以从值T1变化到最大温度(由虚线表示)。在前半周期602中，IGBT管芯加热，而在后半周期604中，IGBT管芯冷却。如图所示，发生的温度摆幅等于ΔT1。
图6B描绘了图5B的器件的低频电机信号和所得的管芯组件温度行为。在该示例中，可以假设电机信号与图6A中的相同。由于管芯的堆叠配置，图5B的器件组件的温度倾向于保持高于图5A的器件的温度，最低温度由T2表示。值得注意的是，在前半周期602期间，IGBT管芯(第一半导体管芯106)加热，而在后半周期604中，IGBT管芯将趋于冷却。然而，在后半周期604期间，第二半导体管芯110(即，二极管管芯)是激活的。换句话说，在后半周期604期间，第二半导体管芯110与另一个IGBT管芯(未示出)配对，并因此产生额外的热量，从而使器件550的IGBT管芯保持温暖，从而导致后半周期604中所示的第二温度峰值。结果，包括第一半导体管芯106和第二半导体管芯110的器件组件的整体温度摆幅较小，被示为ΔT2。这种较低的温度摆幅会产生较小的热应力，因此可以提高器件的可靠性和寿命。
图6C描绘了用于图5A的参考器件的相对高频电机信号(这里称为“高频”信号)和由此产生的IGBT管芯组件温度行为。在该示例中，示出了前半周期612和后半周期614。在该示例中，假定电机信号的频率远高于图6A的示例中的频率，例如频率的两倍。值得注意的是，IGBT器件的温度行为在质量上类似于图6A的行为，在平均温度T3附近具有温度摆幅ΔT3。因此，IGBT器件在前半周期612中加热到平均温度以上，并在后半周期614中冷却到平均温度以下。
图6D描绘了用于图5B的器件的更高频电机信号和由此产生的管芯组件温度行为。再次，由于第二半导体管芯110在后半周期614期间是激活的，因此温度在该期间显示出第二峰值，并且整体温度摆幅减小，被示为△T4。
值得注意的是，在超低频率下，在本实施例的堆叠配置中，功率周期的数量加倍。通常，对相脚的PWM进行正弦调制，以形成正弦电机电流。因此，在第一晶体管/二极管对与第二晶体管/二极管对耦合的布置中，在半个周期(“+波”)中，电流在第二晶体管/二极管堆叠层(T2)中的第二晶体管管芯和第一晶体管/二极管对(D1)中的第一二极管管芯之间切换，而第二晶体管/二极管对(D2)中的第二二极管管芯和第一晶体管/二极管对(T1)中的第一晶体管管芯不传导电流。在后半周期(“-波”)中，T2和D1关断，而D2和T1导通。当电机电流频率非常低(例如～10Hz)时，导电半导体的温度跟随电流。由于频率非常低，因此非导电半导体有足够的时间冷却到散热器温度。因此，在“+波”部分中，T2和D1会看到一个完整的温度摆幅，而D2和T1的温度会下降到散热器温度。在“-波”部分，T1和D2将看到一个完整的温度摆幅，而D1和T2的温度下降到散热器温度。在本实施例中，如果D2与T2堆叠，则T2在“+波”期间加热堆叠层，并且，尽管T2在“-波”期间没有通电，但T2会被D2加热，其管芯在“-波”期间被供电。以这种方式，晶体管/二极管堆叠层所经历的温度摆幅的频率加倍，并且在热容量充当滤波器的频率范围内，dT将减小，从而导致较低的应力。
图7描绘了根据本公开的实施例的处理流程700。在框702处，提供衬底。根据各种非限制性实施例，衬底的主要部分可以是已知材料，例如氧化铝，氮化铝等，并且可以包括导电层，例如已知的“DCB/DBC”(直接键合铜/直接键合铜衬底)。
在框704处，将IGBT管芯的第一表面粘附到衬底上。可以根据已知技术使用合适的已知冶金学将IGBT结合到衬底上。
在框706处，将电连接器或引线粘附到IGBT管芯的与第一表面相对的第二表面。特别地，第一连接器引线可以连接至IGBT管芯的“发射极”接触区域，而第二连接器引线可以附接至IGBT的栅极接触点。
在框708处，将反向续流二极管管芯粘附在电连接器(例如第一连接器引线)上方，其中反向续流二极管管芯直接设置在IGBT管芯上方。在各个实施例中，反向续流二极管管芯的面积小于IGBT管芯的面积，因此可以与IGBT管芯完全重叠。在各个实施例中，反向续流二极管管芯可以在IGBT管芯上方居中。
根据处理流程700的变型，可以用多个IGBT管芯和多个反向续流二极管管芯来实现该处理流程，其中给定的IGBT管芯和给定的反向续流二极管管芯形成给定的半导体管芯组件，使得多个续流二极管管芯组装在给定的绝缘体衬底上。
图8描绘了根据本公开的附加实施例的另一处理流程，示出为处理流程750。处理流程750可以大体上与处理流程700中的相同，通过框702，框704，框706和框708进行处理。在框708之后，在框760处，将间隔件粘附到反向续流二极管管芯。间隔件可以从已知的用于IGBT模块的间隔件材料中选择。可以选择间隔件的厚度以进行适当的隔离。
在框760之后，在框762处，将第二衬底粘附到间隔件。第二衬底可以在间隔件的第二表面上粘附到间隔件，该第二表面与用于粘合到反向续流二极管管芯的间隔件的第一表面相反。根据确切的设计要求，第二衬底可以与上文讨论的在框702处提供的第一衬底相同或不同。
根据处理流程750的变型，可以用多个IGBT管芯和多个反向续流二极管管芯来实现该处理流程，其中给定的IGBT管芯和给定的反向续流二极管管芯形成给定的半导体管芯组件，使得多个续流二极管管芯组装在两个绝缘体衬底之间。
虽然已经参考某些实施例公开了本实施例，但是在不脱离所附权利要求书限定的本公开的领域和范围的情况下，可以对所描述的实施方式进行多种修改，变更和改变。因此，本实施例不限于所描述的实施例，并且可以具有由所附权利要求的语言及其等同物所限定的全部范围。

Claims (20)

1.一种半导体器件模块，包括：
第一衬底；和
半导体管芯组件，其被设置在所述第一衬底上，所述半导体管芯组件包括：
第一半导体管芯，其被粘合到所述第一衬底；
第二半导体管芯，其被设置在所述第一半导体管芯上；以及
电连接器，其被设置在所述第一半导体管芯和所述第二半导体管芯之间，
其中，所述半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
2.根据权利要求1所述的半导体器件模块，其中，IGBT管芯被直接粘合到所述第一衬底。
3.根据权利要求2所述的半导体器件模块，其中，所述IGBT管芯包括第一面积，并且被设置在第一区域中的所述第一衬底上方，并且所述续流二极管管芯包括小于所述第一面积的第二面积，并且被设置在所述第一区域中。
4.根据权利要求1所述的半导体器件模块，其中，所述续流二极管管芯被电耦合到IGBT管芯以作为反向二极管。
5.根据权利要求1所述的半导体器件模块，还包括：
间隔件，其被设置在所述半导体管芯组件上；和
第二衬底，其被粘合到所述间隔件，其中，所述间隔件被设置于所述半导体管芯组件与所述第二衬底之间。
6.根据权利要求1所述的半导体器件模块，其中，所述半导体管芯组件是第一半导体管芯组件，所述半导体器件模块还包括：
第二半导体管芯组件，其被设置在所述第一衬底上，并且包括：
第三半导体管芯，其被粘合到所述第一衬底；
第四半导体管芯，其被设置在所述第三半导体管芯上；以及
电连接器，其被设置在所述第三半导体管芯和所述第四半导体管芯之间，
其中，所述第二半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
7.根据权利要求6所述的半导体器件模块，其中，所述第一衬底是绝缘体衬底，其中所述第一半导体管芯组件被设置在第一区域中的绝缘体衬底上，其中所述第二半导体管芯组件被设置在与所述第一区域不重叠的第二区域中的第一衬底上，并且其中，所述第一半导体管芯组件以与所述第二半导体管芯组件共面的方式进行布置。
8.根据权利要求6所述的半导体器件模块，所述第一半导体管芯组件还包括：
间隔件，其被设置在所述第一半导体管芯组件和所述第二半导体管芯组件上方；和
第二衬底，其被粘合到所述半导体管芯组件，其中，所述间隔件被设置在所述半导体管芯组件和所述第二衬底之间。
9.根据权利要求1所述的半导体器件模块，还包括至少一个附加的半导体管芯组件，其被设置在衬底上，
其中，所述半导体管芯组件包括IGBT管芯和所述续流二极管管芯的堆叠配置，
其中，所述至少一个附加的半导体管芯组件中每个附加的半导体管芯组件包括附加的IGBT管芯和附加的续流二极管管芯的堆叠配置，
其中，所述第一衬底被配置成以堆叠配置的方式将所述半导体管芯组件容纳在第一衬底面积内，并且被配置成将所述至少一个附加的半导体管芯组件容纳在第二衬底面积内，
其中，给定半导体管芯组件的给定IGBT管芯和给定续流二极管管芯以非堆叠配置的方式每个都被直接粘合到所述第一衬底上。
10.根据权利要求1所述的半导体器件模块，所述半导体管芯组件包括堆叠的半导体管芯组件，其被布置为IGBT管芯和所述续流二极管管芯的堆叠配置，其中，所述堆叠的半导体管芯组件被配置为与半导体管芯组件的非堆叠配置相比，在电流脉冲期间减小温度摆幅，其中给定IGBT管芯和给定续流二极管管芯每个都被直接粘合到所述第一衬底。
11.一种形成半导体器件模块的方法，包括：
提供第一衬底；和
将半导体管芯组件粘附到所述第一衬底，所述半导体管芯组件包括：
第一半导体管芯，其被粘合到所述第一衬底；
第二半导体管芯，其被设置在所述第一半导体管芯上；以及
电连接器，其被设置在所述第一半导体管芯和所述第二半导体管芯之间，
其中，所述第一半导体管芯组件包括绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯。
12.根据权利要求11所述的方法，包括粘合被直接结合到所述第一衬底的IGBT管芯。
13.根据权利要求12所述的方法，其中，所述IGBT管芯包括第一面积并且被设置在第一区域的所述第一衬底上方，并且所述续流二极管管芯包括小于所述第一面积的第二面积并且被设置在所述第一区域中。
14.根据权利要求11所述的方法，包括将所述续流二极管管芯电耦合到IGBT管芯以作为反向二极管配置。
15.根据权利要求11所述的方法，还包括：
在所述半导体管芯组件上布置间隔件；和
将第二衬底粘附到所述间隔件，其中所述间隔件被设置于所述半导体管芯组件与所述第二衬底之间。
16.根据权利要求11所述的方法，其中所述半导体管芯组件是第一半导体管芯组件，所述方法还包括：
将第二半导体管芯组件粘附在所述第一衬底上，所述第二半导体管芯组件包括：
第三半导体管芯，其被粘合到所述第一衬底；
第四半导体管芯，其被设置在所述第三半导体管芯上；以及
电连接器，其被设置在所述第三半导体管芯和所述第四半导体管芯之间，
其中，所述第二半导体管芯组件包括另一个IGBT管芯和另一个续流二极管管芯。
17.根据权利要求16所述的方法，其中，所述第一衬底是第一绝缘体衬底，所述方法还包括将所述第一半导体管芯组件以与所述第二半导体管芯组件共面的方式布置在所述第一绝缘体衬底上。
18.一种半导体器件模块，包括：
第一衬底；和
半导体管芯组件，其被设置在所述第一衬底上，所述半导体管芯组件包括第一绝缘栅双极晶体管(IGBT)管芯和续流二极管管芯的堆叠配置，以及电连接器，其被设置在IGBT管芯和续流二极管半导体管芯之间，
其中，所述IGBT管芯被直接粘合到所述第一衬底，
并且其中，所述堆叠配置限定了第一管芯面积，其等于IGBT管芯的面积。
19.根据权利要求18所述的半导体器件模块，还包括：
间隔件，其被设置在所述半导体管芯组件上；和
第二衬底，其粘合到所述间隔件，其中所述间隔件被设置于所述半导体管芯组件与所述第二衬底之间。
20.根据权利要求18所述的半导体器件模块，其中，所述第一衬底被配置成将所述半导体管芯组件容纳在第一面积A1中，其中当所述IGBT管芯和所述续流二极管管芯以非堆叠配置的方式被布置在所述第一衬底上时，所述第一衬底被配置成将所述IGBT管芯和所述续流二极管管芯容纳在面积A2中，其中所述面积A2至少比A1大50％。
CN202011458721.9A 2019-12-11 2020-12-11 半导体器件模块及组装方法 Pending CN112951819A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/710,630 US11037917B1 (en) 2019-12-11 2019-12-11 Semiconductor device module and method of assembly
US16/710,630 2019-12-11

Publications (1)

Publication Number Publication Date
CN112951819A true CN112951819A (zh) 2021-06-11

Family

ID=73854528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011458721.9A Pending CN112951819A (zh) 2019-12-11 2020-12-11 半导体器件模块及组装方法

Country Status (4)

Country Link
US (2) US11037917B1 (zh)
EP (1) EP4012764A1 (zh)
JP (1) JP2021093531A (zh)
CN (1) CN112951819A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037917B1 (en) * 2019-12-11 2021-06-15 Littelfuse, Inc. Semiconductor device module and method of assembly

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1231635A1 (en) * 2001-02-09 2002-08-14 STMicroelectronics S.r.l. Method for manufacturing an electronic power device and a diode in a same package
DE10317580B4 (de) * 2002-04-18 2010-09-16 Hitachi, Ltd. Elektrische Wechselrichtervorrichtung mit einem Flüssigkeitskanal sowie Elektrofahrzeug mit einer derartigen Wechselrichtervorrichtung
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JP5357315B1 (ja) * 2012-09-19 2013-12-04 マイクロモジュールテクノロジー株式会社 半導体装置
US10290566B2 (en) * 2014-09-23 2019-05-14 Infineon Technologies Austria Ag Electronic component
US9666677B1 (en) * 2014-12-23 2017-05-30 Soraa Laser Diode, Inc. Manufacturable thin film gallium and nitrogen containing devices
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
EP3376539A1 (en) * 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stackable power module
JP6845818B2 (ja) * 2018-02-09 2021-03-24 株式会社Ｓｏｋｅｎ 回転電機の駆動装置
US20190371891A1 (en) * 2018-06-01 2019-12-05 Qualcomm Incorporated Bulk layer transfer based switch with backside silicidation
US10727268B1 (en) * 2019-01-25 2020-07-28 Smartsens Technology (Cayman) Co., Ltd CMOS image sensor with compact pixel layout
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures
US11037917B1 (en) * 2019-12-11 2021-06-15 Littelfuse, Inc. Semiconductor device module and method of assembly
US11282764B2 (en) * 2020-02-07 2022-03-22 Semiconductor Components Industries, Llc Structure and method related to a power module using a hybrid spacer
US10897251B1 (en) * 2020-04-20 2021-01-19 Infineon Technologies Austria Ag Isolation barrier communication system in a package for isolated gate driver communication
US11521907B2 (en) * 2020-10-14 2022-12-06 Infineon Technologies Ag Hybrid embedded package

Also Published As

Publication number Publication date
US11037917B1 (en) 2021-06-15
US20210183841A1 (en) 2021-06-17
US20210265332A1 (en) 2021-08-26
EP4012764A1 (en) 2022-06-15
JP2021093531A (ja) 2021-06-17
US11545479B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
CN103782380B (zh) 半导体模块
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN111048491B (zh) 电力用半导体模块以及电力变换装置
EP3107120B1 (en) Power semiconductor module
US9116532B2 (en) Power semiconductor device module
US9806029B2 (en) Transistor arrangement with semiconductor chips between two substrates
US6529062B2 (en) Power module
JP2007234690A (ja) パワー半導体モジュール
JP2020098921A (ja) 高電流、低スイッチングロスのＳｉＣパワーモジュール
WO2015176985A1 (en) Semiconductor power module with low stray inductance
JP6603676B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP2012175070A (ja) 半導体パッケージ
US20220319976A1 (en) Three-level power module
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2003017658A (ja) 電力用半導体装置
JP4096741B2 (ja) 半導体装置
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
CN112951819A (zh) 半导体器件模块及组装方法
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
CN111052325A (zh) 半导体模块以及电力转换装置
JP6585847B2 (ja) 電動機のための電力モジュール
JP7447480B2 (ja) 電子回路、半導体モジュール及び半導体装置
CN112750800A (zh) 半导体功率模块
KR20230095546A (ko) 전력반도체모듈 및 그 제조방법
CN116487378A (zh) 具有反向二极管的功率半导体模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination