CN109429530A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109429530A
CN109429530A CN201780002329.3A CN201780002329A CN109429530A CN 109429530 A CN109429530 A CN 109429530A CN 201780002329 A CN201780002329 A CN 201780002329A CN 109429530 A CN109429530 A CN 109429530A
Authority
CN
China
Prior art keywords
conductive pattern
semiconductor switch
pattern portion
electrode
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780002329.3A
Other languages
English (en)
Other versions
CN109429530B (zh
Inventor
森永雄司
久德淳志
菊地芳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109429530A publication Critical patent/CN109429530A/zh
Application granted granted Critical
Publication of CN109429530B publication Critical patent/CN109429530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种即使在具有旁路电容以及电源电路的情况下，也能够防止电源电路出现失灵的半导体装置。实施方式涉及的半导体装置1包括：绝缘基板2；形成在绝缘基板2上的导电图形部51、52、53、54、55；半导体开关部10、20；以及旁路电容80，其中，半导体开关部10被配置在导电图形部51上，半导体开关部20被配置在导电图形部52上，半导体开关部10具有边S1以及边S2，半导体开关部20具有边S3以及边S4，沿边S1延伸的假想线L1与沿边S3延伸的假想线L2相交。

Description

半导体装置
技术领域
本发明涉及一种具有电源电路的半导体装置。
背景技术
以往，具有将电源电压转换为期望的电压后进行输出的电源电路的半导体装置已被普遍认知。电源电路中包括有逆变器(Invertor)、整流器、DC/DC(Convertor)转换器等。这样的半导体装置例如被运用于太阳光发电系统的功率调节器(Power Conditioner)或服务器装置(Server device)。在半导体装置的电源电路中，使用了半桥(Half-bridge)电路或全桥(Full-bridge)电路。在这些电路中，高电压侧的高端开关(High-side switch)与低电压侧的低端开关(Low-side switch)被级联。
另外，在专利文献1中记载了一种具有级联后的两个开关元件的功率模块(Powermodule)。该功率模块中的高端开关与低端开关被平行配置。
先行技术文献
专利文献1：特开2016-162773号公报
在电源电路中，为了将电源电压的变动以及各种噪声(Noise)滤除，一般会使用旁路电容(Bypass condenser)。并且旁路电容会配置在高电压侧端子与低电压侧端子(接地端)之间。而且在以往，其还会被安装在半导体装置的外部。由于旁路电容在被配置在开关元件附近时更加能够发挥出效果，因此行业内一直期望于将旁路电容配置在半导体装置的内部(内置方式)。
在采用内置方式的情况下，当高端开关与低端开关为N型时，旁路电容会被配置在高端开关的源电极与低端开关的漏电极之间。而当高端开关与低端开关为P型时，旁路电容会被配置在高端开关的漏电极与低端开关的源电极之间。
然而，在高端开关与低端开关平行配置这样一种以往的布局下，由于从高端开关经由旁路电容后到达低端开关的路径(以下，也简称为“旁路电容路径”)过长，因此会导致旁路电容路径上的寄生电感(Parasitic inductance)变大。其结果就是，电源电路会出现失灵。
本发明鉴于上述课题，目的是提供一种即使在具有旁路电容以及电源电路的情况下，也能够防止电源电路出现失灵的半导体装置。
发明内容
本发明涉及的半导体装置，其特征在于，包括：
绝缘基板；
第一导电图形(Pattern)部，形成在所述绝缘基板上；
第二导电图形部，形成在所述绝缘基板上；
第三导电图形部，形成在所述绝缘基板上；
第四导电图形部，形成在所述绝缘基板上；
第五导电图形部，形成在所述绝缘基板上；
第一半导体开关部，具有第一主电极以及第二主电极，并且配置在所述第一导电图形部上；
第二半导体开关部，具有第三主电极以及第四主电极，并且配置在所述第二导电图形部上；以及
旁路电容，具有第一电极以及第二电极，
其中，所述第一半导体开关部的所述第一主电极与所述第三导电图形部电气连接，所述第一半导体开关部的所述第二主电极与所述第四导电图形部电气连接，所述第二半导体开关部的所述第三主电极与所述第四导电图形部电气连接，所述第二半导体开关部的所述第四主电极与所述第五导电图形部电气连接，所述旁路电容的所述第一电极与所述第三导电图形部电气连接，所述第二电极与所述第五导电图形部电气连接，
所述第一半导体开关部具有第一边、以及与所述第一边相对的第二边，所述第二半导体开关部具有第三边、以及与所述第三边相对的第四边，
所述第一主电极沿所述第一边配置，所述第二主电极沿所述第二边配置，所述第三主电极沿所述第三边配置，所述第四主电极沿所述第四边配置，
沿所述第一边延伸的第一假想线与沿所述第三边延伸的第二假想线相交。
另外，在所述半导体装置中，也可以是：
其中，所述第一假想线与所述第二假想线相交的角度大于等于30°，小于等于135°。
另外，在所述半导体装置中，也可以是：
其中，所述第一假想线与所述第二假想线相交的角度大于等于45°，小于等于90°。
另外，在所述半导体装置中，也可以是：
其中，所述第一假想线与所述第二假想线相交的角度为45°。
另外，在所述半导体装置中，也可以是：
其中，所述第一半导体开关部的所述第一主电极经由所述第三导电图形部与高电压侧端子电气连接，所述第二半导体开关部的所述第四主电极经由所述第五导电图形部与低电压侧端子电气连接。
另外，在所述半导体装置中，也可以是：
其中，所述绝缘基板具有从平面看所述高电压侧端子与所述低电压侧端子突出的第一基板边、以及与所述第一基板边相对的第二基板边，
所述第一半导体开关部被配置为所述第一假想线与所述第一基板边相平行，所述第二半导体开关部被配置为所述第二假想线相对于所述第一基板边倾斜。
另外，在所述半导体装置中，也可以是：
其中，所述旁路电容被配置为：连结所述第一电极与所述第二电极的第三假想线与所述第一假想线以及所述第二假想线相交。
另外，在所述半导体装置中，也可以是：
其中，所述第三假想线与所述第二假想线相交的角度为90°。
另外，在所述半导体装置中，也可以是：
其中，所述第一半导体开关部具有：
配置在所述第一导电图形部上的第一GaN-HEMT(High Electron MobilityTransistor)；以及
配置在所述第一GaN-HEMT上的第一MOS-FET，
所述第二半导体开关部具有：
配置在所述第二导电图形部上的第二GaN-HEMT；以及
配置在所述第二GaN-HEMT上的第二MOS-FET，
所述第一GaN-HEMT的栅电极经由所述第四导电图形部与所述第二主电极电气连接，所述第二GaN-HEMT的栅电极经由所述第五导电图形部与所述第四主电极电气连接。
另外，在所述半导体装置中，也可以是：
其中，所述第一GaN-HEMT以及所述第二GaN-HEMT为常开型(Normally-on type)的晶体管，所述第一MOS-FET以及所述第二MOS-FET为常关型(Normally-off type)的晶体管。
另外，在所述半导体装置中，也可以是：
其中，所述旁路电容与所述第一半导体开关部以及所述第二半导体开关部一同被树脂封装。
另外，在所述半导体装置中，也可以进一步包括：
第六导电图形部，形成在所述绝缘基板上；
第七导电图形部，形成在所述绝缘基板上；
第八导电图形部，形成在所述绝缘基板上；
第九导电图形部，形成在所述绝缘基板上；
第三半导体开关部，具有第五主电极以及第六主电极，并且配置在所述第六导电图形部上；以及
第四半导体开关部，具有第七主电极以及第八主电极，并且配置在所述第七导电图形部上，
所述第三半导体开关部的所述第五主电极与所述第八导电图形部电气连接，所述第三半导体开关部的所述第六主电极与所述第九导电图形部电气连接，所述第四半导体开关部的所述第七主电极与所述第九导电图形部电气连接，所述第四半导体开关部的所述第八主电极与所述第五导电图形部电气连接，
所述第一半导体开关部与所述第三半导体开关部将所述第五导电图形部夹住并被对称地配置，所述第二半导体开关部与所述第四半导体开关部将所述第五导电图形部夹住并被对称地配置。
另外，在所述半导体装置中，也可以进一步包括：
具有第三电极以及第四电极的另一个旁路电容，
所述第三电极与所述第八导电图形部电气连接，所述第四电极与所述第五导电图形部电气连接，
所述旁路电容与所述另一个旁路电容将所述第五导电图形部夹住并被对称地配置。
发明效果
在本发明涉及的半导体装置中，第一半导体开关部与第二半导体开关部被配置为第一半导体开关部的第一假想线与第二半导体开关部的第二假想线相交。通过这样，与第一半导体开关部与第二半导体开关部相平行配置的结构相比，就能够缩短旁路电容路径，从而能够抑制旁路电容路径上的寄生电感。
因此，根据本发明，就能够提供一种即使在具有旁路电容以及电源电路的情况下，也能够防止电源电路出现失灵的半导体装置。
简单附图说明
图1是本发明的实施方式涉及的半导体装置1的内部构成平面图。
图2是本发明的实施方式涉及的半导体装置1的外观展示图。
图3是本发明的实施方式涉及的半导体装置1的电路图。
图4是用于说明假想线L1以及L2的放大平面图。
图5是用于说明假想线L3的放大平面图。
【发明的具体实施方式】
以下，将参照附图对本发明的实施方式涉及的半导体装置进行说明。各图中具有同等功能的构成要素使用同一符号进行了标示。
本发明的实施方式涉及的半导体装置1如图3中的电路图所示，具有两个半桥电路。即，半导体装置1具有：包含半导体开关部10以及半导体开关部20的第一半桥电路、以及包含半导体开关部30以及半导体开关部40的第二半桥电路。其中，半导体开关部10、30为高端开关，半导体开关部20、40为低端开关。半导体开关部10与半导体开关部20级联，半导体开关部30与半导体开关部40级联。半导体装置1例如作为DC/DC转换器、整流器、或是逆变器来发挥作用。
半导体装置1如图1以及图2所示，包括：绝缘基板2；半导体开关部10(第一半导体开关部)；半导体开关部20(第二半导体开关部)；半导体开关部30(第三半导体开关部)；半导体开关部40(第四半导体开关部)；形成在绝缘基板2上的导电图形部51、52、53、53、54、55、56、57、58、59、61、62、63、64；旁路电容80、90；以及树脂封装部95。
半导体装置1如图1所示被构成为左右对称的结构，其一方侧形成有第一半桥电路，其另一方侧形成有第二半桥电路。
半导体装置1还进一步包括用于连接外部装置(驱动器等IC芯片、电源)的端子T1、T2、T3、T4、T5、T6、T7、T11、T12、T13、T14、T15、T16。这些端子配置为从图1、图2的纸面向观看者一侧突出。这些端子的外引线(Outer lead)以及除绝缘基板2的背面以外的部分通过树脂封装部95封装。另外，如图2所示，树脂封装部95上配置有用于使用于将半导体装置1安装至散热器等上的螺栓贯穿的贯穿孔H1、H2。
半导体开关部10具有主电极11(第一主电极)；主电极12(第二主电极)；以及控制电极13。半导体开关部20具有主电极21(第三主电极)；主电极22(第四主电极)；以及控制电极23。半导体开关部30具有主电极31(第五主电极)；主电极32(第六主电极)；以及控制电极33。半导体开关部40具有主电极41(第七主电极)；主电极42(第八主电极)；以及控制电极43。
绝缘基板2有绝缘材料构成，理想的情况为由散热性良好的陶瓷等材料构成。如图1所示，绝缘基板2具有基板边2a(第一基板边)、以及与该基板边2a相对的基板边2b(第二基板边)。基板边2a、2b从平面看为端子突出的边。即，端子T1、T4、T7、T11、T14从平面看从基板边2a突出，端子T2、T3、T5、T6、T12、T13、T15、T16从平面看从基板边2b突出。另外，与散热器等散热体相连接的导电图形(未图示)被形成在绝缘基板2的背面。
设置有旁路电容80、90是为了对半导体装置1中电源电压的变动进行规避、以及将各种噪声进行滤除。旁路电容80具有电极81以及电极82。旁路电容90具有电极91以及电极92。旁路电容80被设置在端子T1与端子T7之间。旁路电容90被设置在端子T11与端子T7之间。旁路电容80、90与半导体开关部10、20、30、40等绝缘基板2上的其他电子部件一同通过树脂封装部95树脂封装。另外，旁路电容80、90的静电容量例如可以设置为：该旁路电路的耐压比后述的GaN-HEMT15、25、35、45的耐压更大的范围内的尽可能大的值。
如图3所示，半导体装置1中存在有从节点(Node)N1经由旁路电容80到达节点N2的路径(旁路电容路径P1)。具体为，旁路电容路径P1是一条从半导体开关部10的主电极11经由导电图形部53、旁路电容80以及导电图形部55后到达半导体开关部20的主电极22的路径。
同样的，导体装置1中还存在有从节点N3经由旁路电容90到达节点N4的路径(旁路电容路径P2)。具体为，旁路电容路径P2是一条从半导体开关部30的主电极31经由导电图形部58、旁路电容90以及导电图形部55后到达半导体开关部40的主电极42的路径。
接下来，对半导体装置1的各端子进行说明。
端子T1、T11是与电源(未图示)的高电压侧相连接的端子(高电压侧端子)。而端子T7是与电源的低电压侧(接地侧)相连接的端子(低电压侧端子)。在半导体装置1的电源电路作为整流器发挥作用的情况下，端子T1以及端子T11与输出侧的负载相连接。
端子T2、T12是对半桥电路的高端开关(在本实施方式中为半导体开关部10、30)输入控制信号的端子。端子T5、T15是对半桥电路的低端开关(在本实施方式中为半导体开关部20、40)输入控制信号的端子。这些端子T2、T5、T12、T15与驱动电源电路的驱动器(未图示)电气连接。
端子T3是用于对半导体开关部10与半导体开关部20之间的电压进行监测(Monitor)的端子。同样的，端子T13是用于对半导体开关部30与半导体开关部40之间的电压进行监测的端子。
端子T4是将由半导体开关部10以及20构成的第一半桥电路的输出电压进行输出的端子。同样的，端子T14是将由半导体开关部30以及40构成的第二半桥电路的输出电压进行输出的端子。在半导体装置1的电源电路作为整流器发挥作用的情况下，在端子T4与端子T14之间连接有输入侧的交流电源。
端子T6是用于对半导体开关部20与端子T7之间的电压进行监测的端子。同样的，端子T16是用于对半导体开关部40与端子T7之间的电压进行监测的端子。
接下来，将参照图1对半导体装置1的各导电图形部进行详细说明。
导电图形部51～59、61～64例如是通过绝缘基板2上的铜箔来形成(Patterning)的图形。导电图形部51、52、53、54、55、61、62是用于构成具有半导体开关部10、20的第一半桥电路的导电图形部。导电图形部55、56、57、58、59、63、64是用于构成具有半导体开关部30、40的第二半桥电路的导电图形部。导电图形部55被第一半桥电路和第二半桥电路所共用。
导电图形部51(第一导电图形部)是用于安装半导体开关部10的导电图形部。同样的，导电图形部52(第二导电图形部)是用于安装半导体开关部20的导电图形部。导电图形部56(第六导电图形部)是用于安装半导体开关部30的导电图形部。导电图形部57(第七导电图形部)是用于安装半导体开关部40的导电图形部。
在本实施方式中，导电图形部51、52、56、57按照半导体开关部10、20、30、40的形状从平面看大体上被形成为四角形。如图1所示，半导体开关部10被配置在导电图形部51上，半导体开关部20被配置在导电图形部52上，半导体开关部30被配置在导电图形部56上，半导体开关部40被配置在导电图形部57上。
导电图形部53(第三导电图形部)在经由金属线(Wire)3与半导体开关部10的主电极11电气连接的同时，经由焊锡与端子T1以及旁路电容80的电极81相连接。同样的，导电图形部58(第八导电图形部)在经由金属线3与半导体开关部30的主电极31电气连接的同时，经由焊锡与端子T11以及旁路电容90的电极91相连接。金属线3虽然在本实施方式中为铝线(Al线)，但其也可以由其他的金属材料来构成。
导电图形部54(第四导电图形部)将半导体开关部10与半导体开关部20电气连接。即，导电图形部54经由金属线3与半导体开关部10的主电极12以及半导体开关部20的主电极21电气连接。另外，导电图形部54还经由焊锡与端子T3以及T4电气连接。
同样的，导电图形部59(第九导电图形部)将半导体开关部30与半导体开关部40电气连接。即，导电图形部59经由金属线3与半导体开关部30的主电极32以及半导体开关部40的主电极41电气连接。另外，导电图形部59还经由焊锡与端子T13以及T14电气连接。
导电图形部55(第五导电图形部)被半导体装置1所具有的两个半桥电路所共用。如图1所示，导电图形部55被形成为左右对称的形状。导电图形部55经由焊锡与旁路电容80的电极82电气连接，并且还经由金属线3与半导体开关部20的主电极22电气连接。另外，导电图形部55还经由焊锡与旁路电容90的电极92电气连接，并且还经由金属线3与半导体开关部40的主电极42电气连接。
另外，导电图形部55如图1所示，还经由金属线3与GaN-HEMT25的栅电极24以及GaN-HEMT45的栅电极44电气连接。导电图形部55还经由焊锡与端子T6、T7以及T16电气连接。
导电图形部61是用于将半导体开关部10的控制电极13与端子T2电气连接的导电图形。该导电图形部61在经由金属线3与控制电极13电气连接的同时，经由焊锡与端子T2电气连接。同样的，导电图形部63是用于将半导体开关部30的控制电极33与端子T12电气连接的导电图形。该导电图形部63在经由金属线3与控制电极33电气连接的同时，经由焊锡与端子T12电气连接。
导电图形部62是用于将半导体开关部20的控制电极23与端子T5电气连接的导电图形。该导电图形部62在经由金属线3与控制电极23电气连接的同时，经由焊锡与端子T5电气连接。同样的，导电图形部64是用于将半导体开关部40的控制电极43与端子T15电气连接的导电图形。该导电图形部64在经由金属线3与控制电极43电气连接的同时，经由焊锡与端子T15电气连接。
另外，为了将半导体开关部与导电图形电气连接，也可以使用由导电性的材料所构成的连接件来取代金属线。
接下来，对半导体装置1的各半导体开关部的详细构成进行说明。
半导体开关部10、20、30、40各自分别具有GaN-HEMT和MOS-FET。具体为：半导体开关部10具有被配置在导电图形部51上的GaN-HEMT15；以及被配置在GaN-HEMT15上的MOS-FET16。同样的，半导体开关部20具有被配置在导电图形部52上的GaN-HEMT25；以及被配置在GaN-HEMT25上的MOS-FET26。半导体开关部30具有被配置在导电图形部56上的GaN-HEMT35；以及被配置在GaN-HEMT35上的MOS-FET36。半导体开关部40具有被配置在导电图形部57上的GaN-HEMT45；以及被配置在GaN-HEMT45上的MOS-FET46。
GaN-HEMT15、25、35、45是使用了半导体材料氮化镓(GaN)的高电子迁移率晶体管(High Electron Mobility Transistor：HEMT)。GaN-HEMT15、25、35、45中的任意一个均为：即使栅极电压为0V时也存在有沟道(Channel)并且流通有电流的晶体管(即常开型)。另外，GaN-HEMT15、25、35、45中的任意一个均为N型。并且，GaN-HEMT15、25、35、45为横向结构的部件，在上端面上配置有源电极、漏电极以及栅电极。
MOS-FET16、26、36、46为具有MOS(Metallic Oxide Semiconductor)结构的场效应晶体管(Field Effect Transistor)。MOS-FET16、26、36、46中的任意一个均为常关型晶体管。另外，MOS-FET16、26、36、46中的任意一个均为N型。并且，MOS-FET16、26、36、46为纵向结构的部件，在上端面上配置有源电极、以及栅电极，在下端面上配置有漏电极。
配置在GaN-HEMT15的上端面上的源电极经由焊锡与配置在MOS-FET16的下端面上的漏电极电气连接。同样的，GaN-HEMT25的源电极经由焊锡与MOS-FET26的漏电极电气连接。GaN-HEMT35的源电极经由焊锡与MOS-FET36的漏电极电气连接。GaN-HEMT45的源电极经由焊锡与MOS-FET46的漏电极电气连接。
如图1所示，GaN-HEMT15的栅电极14经由导电图形部54与主电极12电气连接。GaN-HEMT25的栅电极24经由导电图形部55与主电极22电气连接。GaN-HEMT35的栅电极34经由导电图形部59与主电极22电气连接。GaN-HEMT45的栅电极44经由导电图形部55与主电极42电气连接。
在本实施方式中，半导体开关部10的主电极11为GaN-HEMT15的漏电极，主电极12为MOS-FET16的源电极，控制电极13为MOS-FET16的栅电极。主电极11与导电图形部53电气连接，主电极12与导电图形部54电气连接。主电极11还经由导电图形部53与高电压侧端子(端子T1)电气连接。控制电极13与导电图形部61电气连接。
半导体开关部20的主电极21为GaN-HEMT25的漏电极，主电极22为MOS-FET26的源电极，控制电极23为MOS-FET26的栅电极。主电极21与导电图形部54电气连接，主电极22与导电图形部55电气连接。主电极11还经由导电图形部55与低电压侧端子(端子T7)电气连接。控制电极23与导电图形部62电气连接。
半导体开关部30的主电极31为GaN-HEMT35的漏电极，主电极32为MOS-FET36的源电极，控制电极33为MOS-FET36的栅电极。主电极31与导电图形部58电气连接，主电极32与导电图形部59电气连接。主电极31还经由导电图形部58与高电压侧端子(端子T11)电气连接。控制电极33与导电图形部63电气连接。
半导体开关部40的主电极41为GaN-HEMT45的漏电极，主电极42为MOS-FET46的源电极，控制电极43为MOS-FET46的栅电极。主电极41与导电图形部59电气连接，主电极42与导电图形部55电气连接。主电极42还经由导电图形部55与低电压侧端子(端子T7)电气连接。控制电极43与导电图形部64电气连接。
另外，半导体开关部10、20、30、40不仅限于上述构成。例如，半导体开关部10、20、30、40也可以是由一个半导体开关元件(常关型GaN-HEMT或MOS-FET)来构成。
另外，GaN-HEMT15、25、35、45也可以是纵向结构。此情况下，以半导体开关部10为例，配置在GaN-HEMT15的背面上的漏电极经由焊锡与导电图形部51相连接，并且导电图形部51与导电图形部53相连，从而构成一体化的导电图形部。GaN-HEMT25的情况也同样如此，配置在GaN-HEMT25的背面上的漏电极经由焊锡与导电图形部52相连接，并且导电图形部52与导电图形部55相连。另外，在仅通过纵向结构的MOS-FET来构成半导体开关部时也与上述为同样的连接方式。
如图1所示，旁路电容80被配置在GaN-HEMT15的漏电极与MOS-FET26的源电极之间。旁路电容90被配置在GaN-HEMT35的漏电极与MOS-FET46的源电极之间。
接下来，对本实施方式中高端开关与低端开关的配置关系进行说明。这里，将参照图4来对半导体开关部10与半导体开关部20进行说明。
半导体开关部10以及20如图4所示，从平面看大体上呈四角形。半导体开关部10具有边S1(第一边)、以及与该边S1相对的边S2(第二边)。在本实施方式中，边S1与边S2大体上平行。同样的，半导体开关部20具有边S3(第三边)、以及与该边S3相对的边S4(第四边)。在本实施方式中，边S3与边S4大体上平行。
半导体开关部10的主电极11沿边S1设置，主电极12沿边S2设置。半导体开关部20的主电极21沿边S3设置，主电极22沿边S4设置。
在半导体装置1中，如图4所示，沿边S1(或边S2)延伸的假想线L1与沿边S3(或边S4)延伸的假想线L2相交。换言之，假想线L1与假想线L2非平行。通过这样，相比半导体开关部10与半导体开关部20平行配置的情况(即，假想线L1与假想线L2相平行的情况)，就能够缩短旁路电容路径P1。这样一来，就能够抑制旁路电容路径P1上的寄生电感。所以，根据本实施方式，就能够防止电源电路失灵。
另外，假想线L1与假想线L2相交的角度θ1越大旁路电容路径P1的长度就会越短，从而寄生电感就越会被得以抑制。但是，从另一方面来说，由于这样会使半导体开关部10(具体为MOS-FET16的源电极)与半导体开关部20(具体为GaN-HEMT25的漏电极)之间的路径变得更长，因此该寄生电感也会变大，从而成为电源电路失灵的原因。考虑到这一点，就有必要不将角度θ1设置得过大。具体来说，角度θ1在大于等于30°小于等于135°的范围内比较理想，而当角度θ1在大于等45°小于等于90°的范围内则更加理想。在本实施方式中，角度θ1大体为45°。
如上述般，在本实施方式涉及的半导体装置1中，半导体开关部10与半导体开关部20被配置为半导体开关部10的假想线L1与半导体开关部20的假想线L2相交。通过这样，就能够缩短旁路电容路径从而抑制寄生电感。因此，根据本实施方式，就能够防止具有半导体开关部10、20的电源电路失灵。
另外，如图5所示，旁路电容80被配置为：连结电极81与电极82的假想线L3与假想线L1以及假想线L2相交。即，假想线L3与假想线L1以及假想线L2中的任意一条都不平行，并且旁路电容80沿旁路电容路径P1配置。通过这样，旁路电容路径P1就会变得更短。这样一来，就能够进一步降低旁路电容路径P1上的寄生电感。在本实施方式中，假想线L3与假想线L1相交的角度θ2大体为90°。
另外，如图1所示，作为高端开关的半导体开关部10被配置为假想线L1相对于基板边2a大体平行，而作为低端开关的半导体开关部20被配置为假想线L2相对于基板边2a倾斜。这样的配置方式所带来的结果就是：容易确保绝缘基板2上侧中央区域处的空间。通过这样，例如导电图形部55中，就能够拓宽在与主电极22相连接的金属线3与导电图形部55相连接的斜方向上延伸的区域的宽度，从而就能够进一步降低旁路电容路径P1上的寄生电感。
再有，如前述般，半导体装置1具有左右对称的结构。即，如图1所示，半导体开关部10与半导体开关部30将导电图形部55夹住并被对称配置，半导体开关部20与半导体开关部40将导电图形部55夹住并被对称配置。旁路电容80与旁路电容90也同样将导电图形部55夹住并被对称配置。并且，导电图形部55被两个半桥电路所共用。通过半导体装置1被设置为左右对称的结构，就能够拓宽将导电图形部55的宽度，从而就能够进一步降低旁路电容路径P1、P2上的寄生电感。
以上，对本实施方式涉及的半导体装置进行了说明。本发明涉及的半导体装置不仅限于上述的半桥电路，只要具有级联后的半导体开关元件，同样能够适用于全桥电路或推挽电路(Push-pull circuit)等其他结构的电源电路。
最后，基于上述记载，虽然本领域业者或许可以联想到本发明的追加效果或各种变形，但本发明的形态并不仅限于上述的各个实施方式。也可是将各种不同的实施方式间的构成要素进行适宜的组合。并且能够在专利请求的范围所规定的内容内，以及不脱离由其对等物指引出的本发明概念性的思想和主旨的范围内进行各种追添加、变更以及部分删除。
符号说明
1 半导体装置
2 绝缘基板
2a、2b 基板边
3 金属线
10、20、30、40 半导体开关部
11、12、21、22、31、32、41、42 主电极
13、23、33、43 控制电极
15、25、35、45 GaN-HEMT
16、26、36、46 MOS-FET
51、52、53、54、55、56、57、58、59、61、62、63、64 导电图形部
80、90 旁路电容
81、82、91、92 电极
95 树脂封装部
H1、H2 贯穿孔
L1、L2、L3 假想线
N1、N2、N3、N4 节点
P1、P2 旁路电容路径
S1、S2、S3、S4 边
T1、T2、T3、T4、T5、T6、T7、T11、T12、T13、T14、T15、T16 端子

Claims (13)

1.一种半导体装置，其特征在于，包括：
绝缘基板；
第一导电图形部，形成在所述绝缘基板上；
第二导电图形部，形成在所述绝缘基板上；
第三导电图形部，形成在所述绝缘基板上；
第四导电图形部，形成在所述绝缘基板上；
第五导电图形部，形成在所述绝缘基板上；
第一半导体开关部，具有第一主电极以及第二主电极，并且配置在所述第一导电图形部上；
第二半导体开关部，具有第三主电极以及第四主电极，并且配置在所述第二导电图形部上；以及
旁路电容，具有第一电极以及第二电极，
其中，所述第一半导体开关部的所述第一主电极与所述第三导电图形部电气连接，所述第一半导体开关部的所述第二主电极与所述第四导电图形部电气连接，所述第二半导体开关部的所述第三主电极与所述第四导电图形部电气连接，所述第二半导体开关部的所述第四主电极与所述第五导电图形部电气连接，所述旁路电容的所述第一电极与所述第三导电图形部电气连接，所述第二电极与所述第五导电图形部电气连接，
所述第一半导体开关部具有第一边、以及与所述第一边相对的第二边，所述第二半导体开关部具有第三边、以及与所述第三边相对的第四边，
所述第一主电极沿所述第一边配置，所述第二主电极沿所述第二边配置，所述第三主电极沿所述第三边配置，所述第四主电极沿所述第四边配置，
沿所述第一边延伸的第一假想线与沿所述第三边延伸的第二假想线相交。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一假想线与所述第二假想线相交的角度大于等于30°，小于等于135°。
3.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一假想线与所述第二假想线相交的角度大于等于45°，小于等于90°。
4.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一假想线与所述第二假想线相交的角度为45°。
5.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一半导体开关部的所述第一主电极经由所述第三导电图形部与高电压侧端子电气连接，所述第二半导体开关部的所述第四主电极经由所述第五导电图形部与低电压侧端子电气连接。
6.根据权利要求5所述的半导体装置，其特征在于：
其中，所述绝缘基板具有从平面看所述高电压侧端子与所述低电压侧端子突出的第一基板边、以及与所述第一基板边相对的第二基板边，
所述第一半导体开关部被配置为所述第一假想线与所述第一基板边相平行，所述第二半导体开关部被配置为所述第二假想线相对于所述第一基板边倾斜。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，所述旁路电容被配置为：连结所述第一电极与所述第二电极的第三假想线与所述第一假想线以及所述第二假想线相交。
8.根据权利要求7所述的半导体装置，其特征在于：
其中，所述第三假想线与所述第二假想线相交的角度为90°。
9.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一半导体开关部具有：
配置在所述第一导电图形部上的第一GaN-HEMT；以及
配置在所述第一GaN-HEMT上的第一MOS-FET，
所述第二半导体开关部具有：
配置在所述第二导电图形部上的第二GaN-HEMT；以及
配置在所述第二GaN-HEMT上的第二MOS-FET，
所述第一GaN-HEMT的栅电极经由所述第四导电图形部与所述第二主电极电气连接，所述第二GaN-HEMT的栅电极经由所述第五导电图形部与所述第四主电极电气连接。
10.根据权利要求9所述的半导体装置，其特征在于：
其中，所述第一GaN-HEMT以及所述第二GaN-HEMT为常开型的晶体管，所述第一MOS-FET以及所述第二MOS-FET为常关型的晶体管。
11.根据权利要求1所述的半导体装置，其特征在于：
其中，所述旁路电容与所述第一半导体开关部以及所述第二半导体开关部一同被树脂封装。
12.根据权利要求1所述的半导体装置，其特征在于：
其中，进一步包括：
第六导电图形部，形成在所述绝缘基板上；
第七导电图形部，形成在所述绝缘基板上；
第八导电图形部，形成在所述绝缘基板上；
第九导电图形部，形成在所述绝缘基板上；
第三半导体开关部，具有第五主电极以及第六主电极，并且配置在所述第六导电图形部上；以及
第四半导体开关部，具有第七主电极以及第八主电极，并且配置在所述第七导电图形部上，
所述第三半导体开关部的所述第五主电极与所述第八导电图形部电气连接，所述第三半导体开关部的所述第六主电极与所述第九导电图形部电气连接，所述第四半导体开关部的所述第七主电极与所述第九导电图形部电气连接，所述第四半导体开关部的所述第八主电极与所述第五导电图形部电气连接，
所述第一半导体开关部与所述第三半导体开关部将所述第五导电图形部夹住并被对称地配置，所述第二半导体开关部与所述第四半导体开关部将所述第五导电图形部夹住并被对称地配置。
13.根据权利要求12所述的半导体装置，其特征在于：
其中，进一步包括：
具有第三电极以及第四电极的另一个旁路电容，
所述第三电极与所述第八导电图形部电气连接，所述第四电极与所述第五导电图形部电气连接，
所述旁路电容与所述另一个旁路电容将所述第五导电图形部夹住并被对称地配置。
CN201780002329.3A 2017-06-19 2017-06-19 半导体装置 Active CN109429530B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/022564 WO2018235135A1 (ja) 2017-06-19 2017-06-19 半導体装置

Publications (2)

Publication Number Publication Date
CN109429530A true CN109429530A (zh) 2019-03-05
CN109429530B CN109429530B (zh) 2022-03-15

Family

ID=62779942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780002329.3A Active CN109429530B (zh) 2017-06-19 2017-06-19 半导体装置

Country Status (6)

Country Link
US (1) US10243477B2 (zh)
EP (1) EP3644360A1 (zh)
JP (1) JP6352555B1 (zh)
KR (1) KR101950131B1 (zh)
CN (1) CN109429530B (zh)
WO (1) WO2018235135A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements
JP7239380B2 (ja) * 2019-04-16 2023-03-14 株式会社日立製作所 電力変換装置
CN114846600A (zh) * 2019-12-28 2022-08-02 丹佛斯硅动力有限责任公司 具有改进的电气特性和热特性的功率模块
DE102020205420A1 (de) * 2020-04-29 2021-11-04 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE102021203144A1 (de) * 2021-03-29 2022-09-29 Zf Friedrichshafen Ag Leistungsmodul für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter mit einem solchen Leistungsmodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
US20060108684A1 (en) * 2004-11-24 2006-05-25 General Electric Company Power module, phase leg, and three-phase inverter
EP2713394A1 (de) * 2012-10-01 2014-04-02 SEMIKRON Elektronik GmbH & Co. KG 3-Level-Stromrichterhalbbrücke
CN105932016A (zh) * 2016-06-12 2016-09-07 重庆大学 动静态均流的多芯片并联的功率模块
JP2016167911A (ja) * 2015-03-09 2016-09-15 株式会社デンソー 半導体装置およびモータ制御装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150871A (ja) * 1985-12-25 1987-07-04 Hitachi Ltd 半導体装置
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
US7801793B2 (en) 2001-03-29 2010-09-21 International Business Machines Corporation User-specified time-based proxy firing in online auctions
JP4575616B2 (ja) * 2001-04-26 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006223016A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 電源システム、マルチチップモジュール、システムインパッケージ、および非絶縁型ｄｃ／ｄｃコンバータ
JP5333814B2 (ja) 2007-09-12 2013-11-06 アイシン精機株式会社 パワー半導体モジュール、インバータ装置、及びインバータ一体型モータ
JP5353815B2 (ja) * 2010-05-19 2013-11-27 三菱電機株式会社 半導体モジュール
JP6070955B2 (ja) 2011-09-30 2017-02-01 ローム株式会社 半導体装置
US20140231928A1 (en) 2013-02-18 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with an Edge Area Having a Reverse Blocking Capability
JPWO2014155486A1 (ja) * 2013-03-25 2017-02-16 株式会社安川電機 電力変換装置
WO2015040727A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体集積回路装置
US9640471B2 (en) * 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置
WO2017002390A1 (ja) * 2015-06-30 2017-01-05 シャープ株式会社 回路モジュール
DE112016003111T5 (de) * 2015-07-09 2018-04-12 Mitsubishi Electric Corporation Leistungs-halbleitermodul
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
US10418364B2 (en) * 2016-08-31 2019-09-17 Globalfoundries Inc. Semiconductor device structure with self-aligned capacitor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
US20060108684A1 (en) * 2004-11-24 2006-05-25 General Electric Company Power module, phase leg, and three-phase inverter
EP2713394A1 (de) * 2012-10-01 2014-04-02 SEMIKRON Elektronik GmbH & Co. KG 3-Level-Stromrichterhalbbrücke
JP2016167911A (ja) * 2015-03-09 2016-09-15 株式会社デンソー 半導体装置およびモータ制御装置
CN105932016A (zh) * 2016-06-12 2016-09-07 重庆大学 动静态均流的多芯片并联的功率模块

Also Published As

Publication number Publication date
US20180367054A1 (en) 2018-12-20
US10243477B2 (en) 2019-03-26
EP3644360A4 (en) 2020-04-29
JP6352555B1 (ja) 2018-07-04
EP3644360A1 (en) 2020-04-29
WO2018235135A1 (ja) 2018-12-27
CN109429530B (zh) 2022-03-15
JPWO2018235135A1 (ja) 2019-06-27
KR101950131B1 (ko) 2019-02-19

Similar Documents

Publication Publication Date Title
CN109429530A (zh) 半导体装置
US9871008B2 (en) Monolithic microwave integrated circuits
CN105981274B (zh) 电力用半导体模块
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US9054040B2 (en) Multi-die package with separate inter-die interconnects
JP2002026251A (ja) 半導体装置
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
WO2015029159A1 (ja) 半導体装置
US9780018B2 (en) Power semiconductor package having reduced form factor and increased current carrying capability
TWI613790B (zh) 具有整合離散電感器之功率轉換裝置
CN104659016B (zh) 半导体器件
US9263440B2 (en) Power transistor arrangement and package having the same
CN103824853A (zh) 应用于开关型调节器的集成电路组件
CN106449608A (zh) 半导体模块
CN206163480U (zh) 半导体构件
CN107078129A (zh) 半导体模块
CN109801892A (zh) 多管芯封装及方法
CN109429529A (zh) 半导体装置
CN210325786U (zh) 一种新型功率mos模组的dbc板结构
TW201624672A (zh) 半導體元件及其製作方法
JPS58178546A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant