CN206163480U - 半导体构件 - Google Patents

半导体构件 Download PDF

Info

Publication number
CN206163480U
CN206163480U CN201620778057.9U CN201620778057U CN206163480U CN 206163480 U CN206163480 U CN 206163480U CN 201620778057 U CN201620778057 U CN 201620778057U CN 206163480 U CN206163480 U CN 206163480U
Authority
CN
China
Prior art keywords
semiconductor
semiconductor devices
semiconductor component
iii
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620778057.9U
Other languages
English (en)
Inventor
刘明焦
B·帕德玛纳伯翰
刘春利
A·萨利赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN206163480U publication Critical patent/CN206163480U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及一种半导体构件，该半导体构件包含具有器件容纳区、一个或多个引线框引线以及键合于器件容纳区的第一部分的至少一个绝缘金属基板的引线框。第一半导体器件被安装于第一绝缘金属基板，第一半导体器件由III‑N半导体材料配置成。第一电互连件耦接于第一半导体器件的第一载流端子与管芯容纳区的第二部分之间。本实用新型的一个方面的目的是提供一种级联半导体器件。本实用新型的一个方面的技术效果在于所提供的级联半导体器件实现起来具有成本效益。

Description

半导体构件
本申请是由Chun-Li Liu等人于2015年7月24日提交的、题目为“SEMICONDUCTORCOMPONENT AND METHOD OF MANUFACTURE”的临时专利申请No.62/196,626的非临时申请，该临时专利申请全文通过引用并入本文，并且在此要求其共同主题的优先权。
技术领域
本实用新型一般地涉及电子器件，并且更特别地涉及电子器件的半导体结构以及形成半导体器件的方法。
背景技术
过去，半导体制造商使用硅半导体材料和III-N(III族氮化物)半导体材料的组合来制造级联器件，例如，与硅器件级联的常开式III-N耗尽型HEMT。使用这种材料组合有助于使用常开的III-N耗尽型器件来实现常闭状态。级联半导体器件已经在Rakesh K.Lal等人的且在2013年4月11日发表的美国专利申请公开号2013/0088280 A1中进行了描述。
在以不同的半导体基板材料制造级联器件之后，半导体构件制造商通常会将硅器件和耗尽型器件保护于单独的封装中，并且经由引线框引线将在单独封装内的器件连接在一起以形成级联器件。这种方法的缺点在于：增加封装的数量会增加级联半导体构件的成本并且由于增加的寄生现象(例如，寄生电容和寄生电感)而降低级联器件的性能。
因此，级联半导体器件及级联半导体器件的制造方法将会是有利的。该结构及方法实现起来具有成本效益将会是更有利的。
实用新型内容
本实用新型的一个方面的目的是提供一种级联半导体器件。
一种具有至少第一端子及第二端子的半导体构件，其特征在于，包含：具有管芯容纳区以及至少第一引线框引线和第二引线框引线的引线框，所述第一引线框引线用作所述半导体构件的所述第一端子并且所述第二引线框引线用作所述半导体构件的所述第二端子；具有第一表面和第二表面的至少一个安装结构，所述至少一个安装结构的所述第一表面键合于所述管芯容纳区的第一部分；安装于第一安装结构的第一半导体器件，所述第一半导体器件具有第一载流端子及第二载流端子并且由III-N半导体材料配置；以及耦接于所述第一半导体器件的所述第一载流端子与所述管芯容纳区的第二部分之间的第一电互连件。
优选地，所述至少一个安装结构还包含具有第一表面和第二表面的第二安装结构，所述第二安装结构与所述管芯容纳区的第三部分耦接。
优选地，所述第一安装结构包含：具有第一表面和第二表面的第一电介质层，在所述第一电介质层的所述第一表面上的第一导电材料层，以及在所述第一电介质层的所述第二表面上的第二导电材料层；并且其中所述第二安装结构包含：具有第一表面和第二表面的第二电介质层，在所述第二电介质层的所述第一表面上的第三导电材料层，以及在所述第二电介质层的所述第二表面上的第四导电材料层。
优选地，所述半导体构件还包含安装于所述第二安装结构的第二半导体器件，所述第二半导体器件具有控制端子和第一载流端子及第二载流端子，并且由硅基材料配置成。
优选地，所述第二半导体器件具有第一表面和第二表面，所述第二半导体器件的所述控制端子形成于所述第二半导体器件的所述第一表面的第一部分处，并且所述第二半导体器件的所述第一载流端子形成于所述第二半导体器件的所述第一表面的第二部分处，并且所述第二半导体器件的所述第二载流端子形成于所述第二半导体器件的所述第二表面处。
优选地，所述半导体构件还包含耦接于所述第二半导体器件的所述第一载流端子与所述第一引线框引线之间的第二电互连件，其中所述第一电互连件是第一键合线和第一夹子之一，并且所述第二电互连件是第二键合线和第二夹子之一。
优选地，所述半导体构件还包含：耦接于所述第二半导体器件的所述控制端子与所述第二引线框引线之间的第三电互连件；耦接于所述第二半导体器件的所述第一载流端子与所述第一半导体器件的所述控制端子之间的第四电互连件；耦接于所述第一半导体器件的所述第二载流端子与所述第二安装结构之间的第五电互连件。
一种半导体构件，其特征在于，包含：具有器件容纳区的引线框；第一基板和第二基板，所述第一基板安装于所述器件容纳区的第一部分，并且所述第二基板安装于所述器件容纳区的第二部分；安装于所述第一基板的第一部分的III-N半导体器件，所述III-N半导体器件具有控制电极和第一载流电极及第二载流电极；安装于所述第二基板的第一部分的半导体器件，所述半导体器件具有第一载流电极及第二载流电极；与所述第一基板和所述第二基板分隔开的第一导电引线；以及用于将所述III-N半导体器件的所述控制电极耦接至所述半导体器件的所述第二载流电极的至少一个电互连件。
优选地，所述半导体构件还包含：与所述器件容纳区电耦接的第二导电引线；用于将所述半导体器件的所述第一载流电极耦接至所述第一导电引线的至少一个电互连件；用于将所述半导体器件的所述第二载流电极耦接至所述III-N半导体器件的所述第二载流电极的至少一个电互连件；以及用于将所述III-N半导体器件的所述第一载流电极耦接至所述第二导电引线的至少一个电互连件。
优选地，所述第一基板是第一直接键合的铜基板，并且所述第二基板是第二直接键合的铜基板，其中所述第一直接键合的铜基板包含在第一铜层与第二铜层之间的第一电介质材料层，并且所述第二直接键合的铜基板包含在第三铜层与第四铜层之间的第二电介质材料层。
本实用新型的一个方面的技术效果在于所提供的级联半导体器件实现起来具有成本效益。
附图说明
通过结合附图来阅读下面的详细描述将会更好理解本实用新型，在附图中相同的附图标记指示相同的要素，并且在附图中：
图1是根据本实用新型的一种实施例的成级联配置的半导体构件的透视图；
图2是沿图1的剖面线2-2截取的图1的半导体构件的剖视图；
图3是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图4是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图5是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图6是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图7是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图8是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图9是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图10是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图11是沿图10的剖面线11-11截取的图10的半导体构件的剖视图；
图12是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图13是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图14是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图15是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图16是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图17是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图18是沿图17的剖面线18-18截取的图17的半导体构件的剖视图；
图19是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图20是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图21是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图22是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图23是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图24是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图25是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图26是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图；
图27是沿图26的剖面线27-27截取的图26的半导体构件的剖视图；以及
图28是根据本实用新型的另一种实施例的成级联配置的半导体构件的透视图。
为了图示的简洁和清晰起见，附图中的要素并不一定是按比例的，并且在不同附图中的相同附图标记指示相同的要素。因此，为了描述的简单起见而省略关于众所周知的步骤和元件的描述和细节。如同本文所使用的，载流电极指的是用于传送电流通过器件中的器件的元件，例如，MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，并且控制电极指的是用于控制通过器件的电流的器件的元件，例如，MOS晶体管的栅极或双极型晶体管的基极。尽管器件在本文中被解释为特定的n沟道或p沟道器件，或者特定的n型或p型掺杂区，但是本领域技术人员应当意识到，根据本实用新型的实施例，互补型器件同样是可能的。本领域技术人员应当意识到，本文所使用的词语“在…期间”、“在…的同时”以及“当…的时候”并不是动作在起始动作发生时立即发生的精确性术语，而是在起始动作与其所引起的反应之间可以存在稍微小的而又合理的延迟，例如，传播延迟。词语“近似”、“大约”或“基本上”的使用意指要素的值具有预料将会很接近于规定的值或位置的参数。但是，如同本技术领域所熟知的，总是会存在妨碍值或位置正好为所规定的值或位置的较小变化。在本技术领域中已很好确定了：高达大约10％(以及对于半导体掺杂浓度为高达20％)的变化被认为是相对于正好为所描述的理想目标的合理变化。
具体实施方式
一般地，本实用新型提供半导体构件和用于制造半导体构件的方法，其中该半导体构件包含含有与包括硅基半导体芯片的半导体芯片耦接的III-N基半导体材料的半导体芯片。更特别地，该半导体构件包含具有器件容纳区以及至少第一引线框引线和第二引线框引线的引线框，第一引线框引线用作半导体构件的第一端子，并且第二引线框引线用作半导体构件的第二端子。具有第一表面和第二表面的至少一个绝缘金属基板被键合于管芯容纳区的第一部分。第一半导体器件被安装于第一绝缘金属基板，并且具有第一载流端子及第二载流端子且由III-N半导体材料配置。第一电互连件耦接于第一半导体器件的第一载流端子与管芯容纳区的第二部分之间。
图1是根据本实用新型的一种实施例的半导体构件10的透视图，图2是沿图1的剖面线2-2截取的半导体构件10的剖视图。应当指出，图1和图2在一起进行描述。在图1和图2中示出的是包含器件容纳区14以及引线框引线16、18和20的引线框12，其中器件容纳区14和引线框引线16彼此一体地形成，即，器件容纳区14和引线框引线16从导电材料中得出，其中导电材料的一部分用作器件容纳区14并且导电材料的另一部分用作引线框引线16。器件容纳区14具有相对的表面15和17。根据一种实施例，导电材料是铜，并且导电材料的包含器件容纳区的部分形成于一个平面内，而导电材料的包含引线框引线16的部分形成于与包含器件容纳区的平面不同的另一个平面内。应当指出，导电材料并不限定于铜，而是能够为任何导电材料。因而，器件容纳区14和引线框引线16不是共面的。引线框引线16包含用于将引线框引线16连接至器件容纳区14的连接器部分16A。引线框引线18和20与引线框引线16共面。应当指出，引线框12作为单个元件来示出及描述；但是，它可以是从引线框条带中单体化出的部分，并且该引线框12与诸如TO-220轮廓、TO-247轮廓、TO-264轮廓、TO-257轮廓等通孔封装轮廓共形。
键合基板24使用导电材料25A键合于器件容纳区14的一部分，并且键合基板26使用导电材料25B键合于器件容纳区14的另一部分。键合基板24和26可以被称作安装结构。导电材料25A和25B可以是焊料、导电环氧树脂等。尽管材料25A和25B已经被描述为导电材料，但是本实用新型并不限定于此。材料25A和25B可以是电绝缘材料。优选地，材料25A和25B是导热材料。根据一种实施例，安装结构24和26是绝缘金属基板，该绝缘金属基板可以是例如直接键合的铜基板。绝缘金属基板24可以由具有主表面30A和32A的绝缘材料28A构成，其中导电层34A形成于主表面30A上，并且导电层36A形成于主表面32A上，并且绝缘金属基板26可以由具有主表面30B和32B的绝缘材料28B构成，其中导电层34B形成于主表面30B上，并且导电层36B形成于主表面32B上。导电层36A具有表面38A，表面38A用作绝缘金属基板24的表面，并且导电层36B表面38B，表面38B具有用作绝缘金属基板26的表面。根据一种实施例，绝缘金属基板24和26是直接键合的铜基板，绝缘材料28A和28B是氮化铝，并且绝缘的导电层34A、36A、34B和36B是铜。用于绝缘材料28A和28B的其他合适的材料包括氧化铝、氧化铍等，并且用于导电层34A、36A、34B和36B的其他合适的材料包括铝、铜等。绝缘金属基板24和26使用导电材料(例如，焊料)电键合于器件容纳区14的分离部分。应当指出，用以将绝缘金属基板24和26键合至管芯容纳区14的材料并不限定为焊料或者为相同的材料。例如，导电材料25A可以与导电材料25B相同，或者导电材料25A可以与导电材料25B不同。
半导体芯片40使用管芯贴附材料42键合于绝缘金属基板24的表面38A。根据一种实施例，半导体芯片40是具有相对的主表面44和46的硅芯片，其中半导体芯片40包含垂直场效应半导体器件，垂直场效应半导体器件具有形成于表面44上的漏极接触件50、形成于表面46的一部分上的源极接触件52以及形成于表面46的另一部分上的栅极接触件54。根据其中分立的半导体器件(例如，场效应晶体管)由半导体芯片40形成的实施例，半导体芯片40可以被称作半导体器件。漏极接触件50通过管芯贴附材料42键合于绝缘金属基板24的表面38A，其中管芯贴附材料42是导电且导热的管芯贴附材料。应当指出，半导体器件40并不限定为垂直场效应晶体管或场效应晶体管。例如，半导体器件40可以是绝缘栅双极型晶体管、双极型晶体管、结型场效应晶体管、二极管等。应当指出，硅芯片包含为硅的半导体材料并从而可以称为硅基半导体材料。另外，硅基半导体材料可以是以碳掺杂的硅(即，碳掺杂的半导体材料)或者别的合适的半导体材料。
仍然参照图1和图2，半导体芯片60使用管芯贴附材料42键合于绝缘金属基板26的表面38B。根据一种实施例，半导体芯片60是具有相对的主表面64和66的化合物半导体芯片，其中半导体芯片60包含场效应半导体器件60，场效应半导体器件60具有形成于表面66的一部分上的漏极接触件70、形成于表面66的另一部分上的源极接触件72以及形成于表面66的其他部分上的栅极接触件74和76。根据其中分立的半导体器件(例如，场效应晶体管)由半导体芯片60形成的实施例，半导体芯片60可以被称作半导体器件。表面64通过管芯贴附材料42键合于绝缘金属基板26的表面38B。应当指出，半导体器件60并不限定为场效应晶体管。例如，半导体器件60可以是绝缘栅双极型晶体管、双极型晶体管、结型场效应晶体管、二极管等，并且由合适的半导体材料(例如，硅、锗)以及包括氮化镓、砷化镓等在内的宽带隙材料制成。
尽管绝缘金属基板被描述为通过导电材料25A或导电材料25B键合于器件容纳区14，但是本实用新型并不限定于此。作为选择，电绝缘材料层可以形成于引线框12的器件容纳区14的某些部分上。然后，导电材料层可以形成于在器件容纳区14上的电绝缘材料上的每个绝缘材料层上。举例来说，导电材料层是铜。用于在导电基板(例如，引线框)上形成绝缘材料以及用于在绝缘材料上形成导电材料的技术是本领域技术人员所已知的。
半导体器件40的源极接触件52通过键合线86与引线框引线18电连接，并且分别通过键合线92和88与半导体器件60的栅极接触件74和76电连接。半导体器件40的栅极接触件54通过键合线90与引线框引线20电连接。半导体器件60的栅极接触件74和76分别通过键合线92和88与源极接触件52电连接，并且通过键合线86与引线框引线18电连接。因而，栅极接触件74和76通过键合线92和88、源极接触件52及键合线86与引线框引线18电连接。源极接触件72通过键合线94与绝缘金属基板24的表面38A连接，并且漏极接触件70通过键合线96与器件容纳区14电连接。栅极接触件74通过金属化系统(未示出)与栅极接触件76电连接。键合线可以被称作线键合。应当指出，根据本实施例，半导体器件40的漏极接触件50与绝缘金属基板24的表面38A电连接，而半导体器件60与绝缘金属基板26电连接。
如同本领域技术人员所清楚的，绝缘金属基板24和26，半导体芯片40和60，键合线86、88、90、92、94和96，以及引线框12的某些部分被封装于保护材料(例如，成型化合物)内。应当指出，器件容纳区14的表面15的某些部分可以不由成型化合物覆盖或保护。
因而，半导体构件10包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
根据实施例，半导体器件40由硅基材料制成，并且半导体器件60由III-N半导体材料制成。硅基材料可以包括硅、碳掺杂硅，碳化硅材料、硅锗材料、与氮化铝结合的硅等。III-N半导体材料包括氮化镓、氮化铝镓等。硅可以是p型导电性的、n型导电性的或者本征半导体材料。同样地，III-N半导体材料可以是p型导电性的、n型导电性的或本征半导体材料。
图3是根据本实用新型的另一种实施例的半导体构件100的透视图。半导体构件100与半导体构件10类似，只是半导体构件100包含用于使源极电极52与绝缘金属基板26的表面38B连接的键合线102。将半导体芯片40和60分别安装于绝缘金属基板24和26，以及将绝缘金属基板24和26安装于器件容纳区14已经参照图1和2进行了描述。键合线102将半导体器件40的源极电极52(即，源极)电连接至半导体器件60的半导体材料的主体。在级联连接的系统中，半导体器件60的半导体材料，即，半导体器件60的主体，可以通过键合线102与源极电极52连接。根据一种实施例，源极电极52通过引线框引线18与地线连接；因而，半导体器件60的主体同样可以通过到源极电极52和键合线102的连接件与地线连接或者接地。因此，半导体构件100包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板与绝缘金属基板26电连接并且键合焊盘没有形成于半导体器件60的有源区之上。
图4是根据本实用新型的另一种实施例的半导体构件120的透视图。半导体构件120与半导体构件10类似，只是键合线86已经由导电夹122代替，键合线94已经由导电夹124代替，并且键合线96已经由导电夹126代替。将半导体芯片40和60分别安装于绝缘金属基板24和26，以及将绝缘金属基板24和26安装于器件容纳区14已经参照图1和2进行了描述。半导体构件120包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
图5是根据本实用新型的另一种实施例的半导体构件130的透视图。半导体构件130与半导体构件10类似，只是半导体芯片40和60的位置已经交换，半导体芯片60已经旋转180度，并且与管芯容纳区14集成于一起的引线框引线被配置用作源极引线框引线。为了统一起见，绝缘金属基板24和26的位置同样已经交换，以将半导体芯片40和60的位置分别保留于绝缘金属基板24和26上。另外，附图标记16、18和20的位置已经被保持。但是，在图5中，由附图标记16标识的引线框引线指的是源极引线框引线，并且由附图标记18标识的引线框引线指的是漏极引线框引线。
半导体器件40的源极接触件52通过键合线132与管芯容纳区14电连接。栅极接触件76通过键合线88与管芯容纳区14电连接，并且半导体器件40的栅极接触件74通过键合线92与管芯容纳区14电连接。半导体器件60的栅极接触件74和76分别通过键合线88和92以及通过键合线132与源极接触件52电连接。源极电极72通过键合线94与绝缘金属基板24的表面38A连接，并且漏极接触件70通过键合线134与引线框引线18电连接。根据图5的实施例，引线框引线16是源极引线框引线，并且引线框引线18是漏极引线框引线。键合线可以被称作线键合。应当指出，根据本实施例，半导体器件40的漏极接触件50(在图2中未示出)与绝缘金属基板24的表面38A电连接，然而半导体器件60与绝缘金属基板26电连接。
图6是根据本实用新型的另一种实施例的半导体构件130A的透视图。半导体构件130A与半导体构件130类似，只是键合线134已经由夹子136代替，键合线94已经由夹子138代替，并且键合线132已经由夹子142代替。因而，夹子136将漏极接触件70电连接至漏极引线18，夹子138使源极接触件72与表面138A电连接，并从而与半导体器件40的漏极接触件50电连接，并且夹子142使半导体器件40的源极接触件52与绝缘金属基板26的表面38A电连接。
图7是根据本实用新型的另一种实施例的半导体构件140的透视图。半导体构件140与半导体构件130类似，只是键合线93将半导体器件60的III-N半导体材料的基板电连接至绝缘金属基板26的表面38A并从而通过键合线132电连接至半导体器件40的源极接触件52。
图8是根据本实用新型的另一种实施例的半导体构件140A的透视图。半导体构件140A与半导体构件140类似，只是键合线132已经由导电夹142代替，键合线94已经由导电夹138代替，并且键合线134已经由导电夹136代替。应当指出，将半导体芯片40和60分别安装于绝缘金属基板24和26，以及将绝缘金属基板24和26安装于器件容纳区14已经参照图1和2进行了描述。因而，半导体构件140包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板与半导体器件40的源极接触件52电连接并且键合焊盘没有形成于半导体器件60的有源区之上。
图9是根据本实用新型的另一种实施例的半导体构件150的透视图。半导体构件150与半导体构件130A类似，只是漏极电极70和源极电极72已经由延伸于III-N半导体器件60的有源区之上的电极70A和72A代替。因而，半导体构件150包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘形成于半导体器件60的有源区之上。
图10是根据本实用新型的另一种实施例的半导体构件160的透视图。图11是沿图10的剖面线11-11截取的半导体构件160的剖视图。半导体构件160在半导体芯片60被安装于绝缘金属基板26方面与半导体构件10类似，该绝缘金属基板26通过管芯贴附材料25B键合于引线框164的器件容纳区162，这已经参照图1和2进行了描述。引线框164包含器件容纳区162及引线框引线166和168，其中器件容纳区162和引线框引线166彼此一体地形成，即，器件容纳区162和引线框引线166从导电材料中得出，其中导电材料的一部分用作器件容纳区162并且导电材料的另一部分用作引线框引线166。器件容纳区164具有相对的表面170和172。根据一种实施例，导电材料是铜。引线框引线166包含用于将引线框引线166连接至器件容纳区164的连接器部分166A。引线框引线168与引线框引线166电分离。举例来说，引线框引线166和引线框引线168处于同一平面内，并且器件容纳区172处于引线框引线166和168不同的平面内。应当指出，引线框164作为单个元件来示出及描述；但是，它可以是从引线框条带中单体化出的部分，并且该引线框164与诸如TO-220轮廓、TO-247轮廓、TO-264轮廓、TO-257轮廓等通孔封装轮廓共形。
具有相对的表面178和180的半导体芯片176被键合于引线框164的器件容纳区162。举例来说，半导体器件是具有形成于表面178上的阴极184以及形成于表面180上的阳极186的二极管。根据其中分立的半导体器件(例如，二极管)由半导体芯片176形成的实施例，半导体芯片176可以被称作半导体器件。半导体芯片176使用诸如焊料、导电环氧树脂、导电管芯贴附材料等导电材料键合于绝缘金属基板24。二极管176的阴极184通过导电材料187与绝缘金属基板24电连接。二极管176的阳极186分别通过键合线188和190与III-N半导体器件60的栅极电极74和76电连接，并且通过键合线192与引线框引线168电连接。III-N半导体器件60的漏极电极70通过键合线96与器件容纳区162的表面172电连接。因而，半导体构件160包含III-N级联整流器，在该III-N级联整流器中，III-N半导体材料的基板是浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
图12是根据本实用新型的另一种实施例的半导体构件200的透视图。半导体构件200与半导体构件160类似，只是半导体构件200包含用于使二极管176的阳极186与绝缘金属基板26的表面38B电连接的键合线202。应当指出，将半导体芯片176和60分别安装于绝缘金属基板24和26，以及将绝缘金属基板24和26安装于器件容纳区162已经参照图8和9进行了描述。键合线202将二极管176的阳极186电连接至半导体器件60的半导体材料的主体。因而，半导体构件200包含III-N级联整流器，在该III-N级联整流器中，III-N半导体材料的基板与二极管176的阳极连接，并且在二极管176的阳极接地时可以接地。另外，键合焊盘没有形成于半导体器件176的有源区之上。应当指出，引线框12作为单个元件来示出及描述；但是，它可以是从引线框条带中单体化出的部分，并且该引线框12与诸如TO-220轮廓、TO-247轮廓、TO-264轮廓、TO-257轮廓等通孔封装轮廓共形。
图13是根据本实用新型的另一种实施例的半导体构件220的透视图。半导体构件220与半导体构件160类似，只是键合线94已经由导电夹209代替，键合线96已经由导电夹211代替，并且键合线192已经由导电夹207代替。应当指出，将半导体芯片176和60分别安装于绝缘金属基板24和26，以及将绝缘金属基板24和26安装于器件容纳区162已经参照图8和图9进行了描述。因而，半导体构件220包含III-N级联整流器，在该III-N级联整流器中，III-N半导体材料的基板是电浮置的。
图14是根据本实用新型的另一种实施例的半导体构件230的透视图。半导体构件230与半导体构件10类似，只是半导体构件230缺少半导体芯片40，并且绝缘金属基板24已经由绝缘金属基板24A 代替。绝缘金属基板24A与绝缘金属基板24类似，只是层28A、34A和38A具有更窄的宽度。层28A、34A和38A分别由附图标记28C、34C和38C标识。因而，半导体构件230包含与绝缘金属基板26电键合的半导体芯片60。半导体器件60的栅极接触件74通过键合线92与电连接电互连件24C的表面38C，源极接触件72通过键合线232与引线框引线18电连接，漏极接触件70通过键合线96与器件容纳区14电连接，并且电互连件24C的表面38C通过键合线234与引线框引线20电连接。栅极接触件76通过键合线236与引线框引线20电连接，并且栅极接触件76通过键合线236与引线框引线20电连接。栅极接触件74通过金属化系统(未示出)与栅极接触件76电导通。键合线可以被称作线键合。应当指出，根据本实施例，半导体器件60与绝缘金属基板26C电连接。因而，半导体构件230包含分立的III-N半导体器件，在该分立的III-N半导体器件中，III-N半导体材料的基板是电浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
图15是根据本实用新型的另一种实施例的半导体构件240的透视图。半导体构件240与半导体构件230类似，只是半导体构件240包含用于将引线框引线18连接至绝缘金属基板26的表面38B的键合线242。应当指出，将半导体芯片60安装于绝缘金属基板26以及将绝缘金属基板26安装于器件容纳区162已经参照图8和9进行了描述。键合线232将源极电极72电连接至引线框引线18。因此，半导体器件60的源极与半导体器件60的半导体材料的主体连接。因而，半导体构件240包含分立的III-N半导体器件，在该分立的III-N半导体器件中，III-N半导体材料的基板与源极电极72连接，并且在源极电极72接地的情况下可以接地。键合焊盘没有形成于半导体器件60的有源区之上。
图16是根据本实用新型的另一种实施例的半导体构件250的透视图。半导体构件250与半导体构件230类似，只是键合线96已经由导电夹252代替，并且键合线232已经由导电夹254代替。应当指出，将半导体芯片60安装于绝缘金属基板26以及将绝缘金属基板26安装于器件容纳区162已经参照图8和9进行了描述。因而，半导体构件250包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
图17是根据本实用新型的另一种实施例的半导体构件260的透视图。图18是沿图17的剖面线18-18截取的半导体构件260的剖视图。为了清晰起见，图17和图18在一起进行描述。半导体构件260与半导体构件10类似，只是漏极电极70和源极电极72已经分别由延伸于III-N半导体器件60A的有源区之上的电极70A和72A代替，并且栅极电极74和76已经由延伸于III-N半导体器件60A的有源区之上的栅极电极74A代替。附图标记A被附于附图标记60之后，用于将图15的III_N半导体器件与图1的III-N半导体器件区分开。因而，半导体构件260包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘形成于半导体器件60A的有源区之上。
图19是根据本实用新型的另一种实施例的半导体构件270的透视图。半导体构件270与图1的半导体构件10类似，只是漏极电极70延伸于III-N级联开关的有源区之上并因此由附图标记70B标识；源极电极72延伸于III-N级联开关的有源区之上并因此由附图标记72B标识；键合线86已经由导电夹122代替；键合线94已经由导电夹124代替；并且键合线96已经由导电夹126代替。应当指出，将半导体芯片40和60分别安装于绝缘金属基板24和26以及将绝缘金属基板26安装于器件容纳区14已经参照图1和2进行了描述。因而，半导体构件270包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘没有形成于半导体器件60的有源区之上。
图20是根据本实用新型的另一种实施例的半导体构件280的透视图。半导体构件280与半导体构件260类似，只是半导体构件280 包含用于将源极电极52与绝缘金属基板26的表面38B进行连接的键合线282。应当指出，将半导体芯片40和60分别安装于绝缘金属基板24和26以及将绝缘金属基板24和26安装于器件容纳区14已经参照图1和2进行了描述。键合线282将源极电极52，因此将半导体器件40的源极电连接至半导体器件60的半导体材料的主体。因而，半导体构件100包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板与源极电极52连接并且键合焊盘形成于半导体器件60的有源区之上。应当指出，如果源极电极52接地，III-N半导体材料的基板会接地。
图21是根据本实用新型的另一种实施例的半导体构件290的透视图。半导体构件290与半导体构件260类似，只是半导体器件40已经由半导体器件176(参照图8进行了描述)代替。二极管176的阴极184与绝缘金属基板24的表面36A(示于图1和2中)电连接。二极管176的阳极186通过键合线188和190与III-N半导体器件60的栅极接触件74A电连接，并且通过键合线192与引线框引线168电连接。III-N半导体器件60的漏极接触件70A通过键合线96与器件容纳区162电连接，源极接触件72A通过键合线94与绝缘金属基板24的表面38A连接。因而，半导体构件290包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板是电浮置的并且键合焊盘形成于半导体器件60的有源区之上。
图22是根据本实用新型的另一种实施例的半导体构件300的透视图。半导体构件300在具有安装于绝缘金属基板24的二极管176方面与半导体构件290(在图21中未示出)类似，并且在半导体器件60具有形成于III-N半导体器件68的有源区之上的键合焊盘70A和72A方面以及在具有栅极键合焊盘74和76方面与半导体构件270(示于图19中)类似。二极管176的阴极184与绝缘金属基板24的表面38A电连接。二极管176的阳极186通过键合线88与III-N半导体器件60的栅极接触件74和76电连接并且通过导电夹122与引线框引线168电连接。III-N半导体器件60的漏极接触件70A通过夹子126与器件容纳区162电连接，源极接触件72A通过导电夹124与绝缘金属基板24的表面38A电连接。因而，半导体构件300包含III-N级联开关，在该III-N级联开关中，III-N半导体材料是电浮置的并且键合焊盘70A和72A形成于半导体器件60的有源区之上。
图23是根据本实用新型的另一种实施例的半导体构件310的透视图。半导体构件310与半导体构件290类似，只是阳极186通过键合线312与绝缘金属基板26的表面38B电连接。因而，半导体构件310包含III-N级联开关，在该III-N级联开关中，III-N半导体材料的基板电接地，并且键合焊盘70A、72A和74A形成于半导体器件60的有源区之上。
图24是根据本实用新型的另一种实施例的半导体构件320的透视图。半导体构件320与半导体构件230类似，只是漏极、栅极和源极电极形成于有源区之上。因而，漏极电极由附图标记70A标识，源极电极由附图标记72A标识，并且栅极电极由附图标记74A标识。因而，漏极电极70A通过键合线96与器件容纳区14电连接，源极电极72A通过键合线232与引线框引线18电连接，栅极电极74A通过键合线92与绝缘金属基板24的表面38A电连接。因而，半导体构件320包含分立的III-N场效应晶体管，在该分立的III-N场效应晶体管中，该分立的III-N场效应晶体管的基板是电浮置的并且键合焊盘70A、72A和74A形成于半导体器件68的有源区之上。
图25是根据本实用新型的另一种实施例的半导体构件330的透视图。半导体构件330与半导体构件320类似，只是引线框引线18通过键合线332与绝缘金属基板26的表面38A电耦接。因而，半导体构件330包含分立的III-N场效应晶体管，在该分立的III-N场效应晶体管中，该分立的III-N场效应晶体管的基板电接地并且键合焊盘70A、72A和74A形成于半导体器件60A的有源区之上。
图26是根据另一种实施例的半导体构件340的透视图。图27是沿图26的剖面线27-27截取的半导体构件340的剖视图。图26和27在一起进行描述。半导体构件340包含安装于引线框164的器件容纳区162的半导体器件342。引线框164包含引线框引线166和168并且已经参照图8和9对引线框164进行了描述。根据一种实施例，半导体器件342是由III-N半导体材料制成的、具有相对的表面344和346的二极管。表面344被键合于绝缘金属基板24的表面38A。如同参照图1和2所描述的，绝缘金属基板24通过导电材料42(例如，焊料)键合于器件容纳区162。III-N二极管342具有形成于表面346上的阳极348以及形成于表面346的另一部分上的阴极350。阳极348通过键合线354与引线框引线168电连接，并且阴极350通过键合线352与器件容纳区162电连接。因而，半导体构件340包含分立的III-N二极管，在该分立的III-N二极管中，该分立III-N二极管的基板是电浮置的并且阳极348和阴极350的键合焊盘形成于半导体器件342的有源区之上。
图28是根据本实用新型的另一种实施例的半导体构件360的透视图。半导体构件360与半导体构件340类似，只是引线框引线168通过键合线362与绝缘金属基板26的表面38A电耦接。因而，半导体构件360包含分立的III-N二极管342，在该分立的III-N二极管342中，该分立的III-N二极管的基板电接地，并且键合焊盘348和350形成于半导体器件342的有源区之上。
尽管本文已经公开了某些优选的实施例和方法，但是本领域技术人员根据前述公开内容应当清楚，在不脱离本实用新型的精神和范围的情况下可以对此类实施例和方法进行改动和修改。本实用新型意旨应当仅受所附权利要求书以及适用法律的规则和原则所要求的范围限定。

Claims (10)

1.一种半导体构件，所述半导体构件具有至少第一端子及第二端子，其特征在于，所述半导体构件包含：
具有管芯容纳区以及至少第一引线框引线和第二引线框引线的引线框，所述第一引线框引线用作所述半导体构件的所述第一端子并且所述第二引线框引线用作所述半导体构件的所述第二端子；
具有第一表面和第二表面的至少一个安装结构，所述至少一个安装结构的所述第一表面键合于所述管芯容纳区的第一部分；
安装于第一安装结构的第一半导体器件，所述第一半导体器件具有第一载流端子及第二载流端子并且由III-N半导体材料配置；以及
耦接于所述第一半导体器件的所述第一载流端子与所述管芯容纳区的第二部分之间的第一电互连件。
2.根据权利要求1所述的半导体构件，其特征在于，所述至少一个安装结构还包含具有第一表面和第二表面的第二安装结构，所述第二安装结构与所述管芯容纳区的第三部分耦接。
3.根据权利要求2所述的半导体构件，其特征在于，所述第一安装结构包含：
具有第一表面和第二表面的第一电介质层，在所述第一电介质层的所述第一表面上的第一导电材料层，以及
在所述第一电介质层的所述第二表面上的第二导电材料层；并且其中所述第二安装结构包含：
具有第一表面和第二表面的第二电介质层，
在所述第二电介质层的所述第一表面上的第三导电材料层，以及
在所述第二电介质层的所述第二表面上的第四导电材料层。
4.根据权利要求3所述的半导体构件，其特征在于，还包含安装于所述第二安装结构的第二半导体器件，所述第二半导体器件具有控制端子和第一载流端子及第二载流端子，并且由硅基材料配置成。
5.根据权利要求4所述的半导体构件，其特征在于，所述第二半导体器件具有第一表面和第二表面，所述第二半导体器件的所述控制端子形成于所述第二半导体器件的所述第一表面的第一部分处，并且所述第二半导体器件的所述第一载流端子形成于所述第二半导体器件的所述第一表面的第二部分处，并且所述第二半导体器件的所述第二载流端子形成于所述第二半导体器件的所述第二表面处。
6.根据权利要求5所述的半导体构件，其特征在于，还包含耦接于所述第二半导体器件的所述第一载流端子与所述第一引线框引线之间的第二电互连件，其中所述第一电互连件是第一键合线和第一夹子之一，并且所述第二电互连件是第二键合线和第二夹子之一。
7.根据权利要求6所述的半导体构件，其特征在于，还包含：
耦接于所述第二半导体器件的所述控制端子与所述第二引线框引线之间的第三电互连件；
耦接于所述第二半导体器件的所述第一载流端子与所述第一半导体器件的所述控制端子之间的第四电互连件；
耦接于所述第一半导体器件的所述第二载流端子与所述第二安装结构之间的第五电互连件。
8.一种半导体构件，其特征在于，包含：
具有器件容纳区的引线框；
第一基板和第二基板，所述第一基板安装于所述器件容纳区的第一部分，并且所述第二基板安装于所述器件容纳区的第二部分；
安装于所述第一基板的第一部分的III-N半导体器件，所述III-N半导体器件具有控制电极和第一载流电极及第二载流电极；
安装于所述第二基板的第一部分的半导体器件，所述半导体器件具有第一载流电极及第二载流电极；
与所述第一基板和所述第二基板分隔开的第一导电引线；以及
用于将所述III-N半导体器件的所述控制电极耦接至所述半导体器件的所述第二载流电极的至少一个电互连件。
9.根据权利要求8所述的半导体构件，其特征在于，还包含：
与所述器件容纳区电耦接的第二导电引线；
用于将所述半导体器件的所述第一载流电极耦接至所述第一导电引线的至少一个电互连件；
用于将所述半导体器件的所述第二载流电极耦接至所述III-N半导体器件的所述第二载流电极的至少一个电互连件；以及
用于将所述III-N半导体器件的所述第一载流电极耦接至所述第二导电引线的至少一个电互连件。
10.根据权利要求8所述的半导体构件，其特征在于，所述第一基板是第一直接键合的铜基板，并且所述第二基板是第二直接键合的铜基板，其中所述第一直接键合的铜基板包含在第一铜层与第二铜层之间的第一电介质材料层，并且所述第二直接键合的铜基板包含在第三铜层与第四铜层之间的第二电介质材料层。
CN201620778057.9U 2015-07-24 2016-07-22 半导体构件 Active CN206163480U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562196626P 2015-07-24 2015-07-24
US62/196,626 2015-07-24
US15/202,765 2016-07-06
US15/202,765 US9818677B2 (en) 2015-07-24 2016-07-06 Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame

Publications (1)

Publication Number Publication Date
CN206163480U true CN206163480U (zh) 2017-05-10

Family

ID=57836229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620778057.9U Active CN206163480U (zh) 2015-07-24 2016-07-22 半导体构件

Country Status (2)

Country Link
US (1) US9818677B2 (zh)
CN (1) CN206163480U (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653387B2 (en) * 2015-07-24 2017-05-16 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP6808849B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 半導体装置
US11776870B2 (en) * 2020-01-16 2023-10-03 Semiconductor Components Industries, Llc Direct bonded copper substrates fabricated using silver sintering
US11721616B2 (en) 2020-06-04 2023-08-08 Infineon Technologies Austria Ag Semiconductor package with signal distribution element

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140627A1 (en) * 2005-01-10 2010-06-10 Shelton Bryan S Package for Semiconductor Devices
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
CN201011655Y (zh) 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
US8023279B2 (en) 2009-03-12 2011-09-20 Fairchild Semiconductor Corporation FLMP buck converter with a molded capacitor and a method of the same
US8455987B1 (en) 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US8269259B2 (en) 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
US8847408B2 (en) 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
DE112011105247B4 (de) 2011-05-16 2019-07-18 Toyota Jidosha Kabushiki Kaisha Leistungsmodul
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130175704A1 (en) 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
JP5657145B2 (ja) * 2012-01-18 2015-01-21 三菱電機株式会社 半導体装置
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP6161251B2 (ja) 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9379048B2 (en) 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
US8981539B2 (en) 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US9368434B2 (en) 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component
JP6374225B2 (ja) 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
KR102178865B1 (ko) 2015-02-25 2020-11-18 한국전자통신연구원 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로
DE102015104995B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
US9496207B1 (en) * 2015-06-19 2016-11-15 Semiconductor Components Industries, Llc Cascode semiconductor package and related methods

Also Published As

Publication number Publication date
US20170025335A1 (en) 2017-01-26
US9818677B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
US9190295B2 (en) Package configurations for low EMI circuits
US9530774B2 (en) Semiconductor package for III-nitride transistor stacked with diode
US9773895B2 (en) Half-bridge HEMT circuit and an electronic package including the circuit
US10770381B2 (en) Semiconductor component and method of manufacture
US9905500B2 (en) Semiconductor component and method of manufacture
US10424666B2 (en) Leadframe and integrated circuit connection arrangement
US10163764B2 (en) Semiconductor component and method of manufacture
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
CN206163480U (zh) 半导体构件
CN205984945U (zh) 半导体部件
US9263440B2 (en) Power transistor arrangement and package having the same
US10930524B2 (en) Semiconductor component and method of manufacture
US20210273118A1 (en) Semiconductor Device
US20100140627A1 (en) Package for Semiconductor Devices
CN206040622U (zh) 半导体元件
EP4002442A1 (en) Semiconductor device with vertical bidirectional switch
US20210328006A1 (en) Semiconductor Device
TW202333344A (zh) 半導體裝置和電路設備

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant