CN206040622U - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN206040622U
CN206040622U CN201620778054.5U CN201620778054U CN206040622U CN 206040622 U CN206040622 U CN 206040622U CN 201620778054 U CN201620778054 U CN 201620778054U CN 206040622 U CN206040622 U CN 206040622U
Authority
CN
China
Prior art keywords
lead
coupled
bond pad
receiving portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620778054.5U
Other languages
English (en)
Inventor
P·文卡特拉曼
B·帕德玛纳伯翰
刘春利
A·萨利赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN206040622U publication Critical patent/CN206040622U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H01L2224/0916—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及半导体元件。根据实施例，半导体元件包括支撑件，支撑件具有第一器件接收结构和第二器件接收结构。由III‑N半导体材料配置的半导体器件耦合到支撑件，其中半导体器件具有相对的表面。第一接合焊盘从第一表面的第一部分延伸，第二接合焊盘从第一表面的第二部分延伸，并且第三接合焊盘从第一表面的第三部分延伸。第一接合焊盘耦合到第一器件接收部分，漏极接合焊盘耦合到第二器件接收部分，并且第三接合焊盘耦合到第三引线。根据另一种实施例，方法包括将包含III‑N半导体衬底材料的半导体芯片耦合到支撑件。

Description

半导体元件
本申请是由Balaji Padmanabhan等人于2015年7月24日提交的、标题为“SEMICONDUCTOR COMPONENT AND METHOD OF MANUFACTURE”的临时专利申请No.62/196,646的正式申请，通过引用将其全部内容合并至此，并且由此要求关于共同主题的优先权。
技术领域
本实用新型一般地涉及电子学，尤其涉及其半导体结构以及形成半导体器件的方法。
背景技术
过去，半导体制造商已经使用硅半导体材料和III-N半导体材料的组合来制造共源共栅器件，诸如与硅器件共源共栅的常开型III-N耗尽型HEMT。使用材料的这种组合帮助使用常开的III-N耗尽型器件实现常关状态。共源共栅半导体器件已经在由Rakesh K.Lai等人并且于2013年4月11日公开的美国专利申请公开号2013/0088280 A1中描述。
在由不同的半导体衬底材料制造共源共栅器件之后，半导体元件制造商典型地将硅器件和耗尽型器件保护在单独的封装中，并且将单独的封装中的器件经由引线框架引线连接在一起以形成共源共栅器件。使用这种方法的缺点在于增加封装的数量则增加共源共栅半导体元件的成本，并且因为诸如寄生电容和寄生电感这样的增加的寄生效应而使得共源共栅器件的性能退化。
因此，具有一种共源共栅半导体器件以及一种用于制造共源共栅半导体器件的方法将是有利的。结构和方法实现起来有成本效益将更为有利。
实用新型内容
在本实用新型的一个方面，提供了一种半导体元件，具有至少第一端子和第二端子，其特征在于包括：支撑件(102)，具有第一器件接收部分(104)和第二器件接收部分(106)，第一引线(110)从第一器件接收部分(104)延伸，并且第二引线(116)从第一管芯接收部分(104)延伸，其中第一引线(110)和第二引线(116)与第一器件接收部分(104)成为一体；第三引线(108)，与第一器件接收部分(104)和第二器件接收部分(106)相邻并且电隔离；以及第一半导体器件(10，10A)，具有第一表面和第二表面，其中第一接合焊盘(18，18A)从第一表面的第一部分延伸，第二接合焊盘(20，20A)从第一表面的第二部分延伸，并且第三接合焊盘(16，16A)从第一表面的第三部分延伸，第一半导体器件(10，10A)以倒装芯片配置安装到支撑件，其中第一接合焊盘(18)耦合到第一器件接收部分(104)，第二接合焊盘(20，20A)耦合到第二器件接收部分(106)，并且第三接合焊盘(16，16A)耦合到第三引线(108)，其中第一半导体器件(10，10A)由III-N半导体材料配置。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括第四引线(118)，其中第四引线(118)与第二器件接收部分(106)成为一体并且从第二器件接收部分(106)延伸。
在本实用新型的另一个方面，提供了一种半导体元件，具有至少第一端子和第二端子，其特征在于包括：支撑件(302，302A)，具有第一区域(304)、第二区域(306)和第三区域(308)，其中第一区域(304)通过第二区域(306)与第三区域(308)分离，其中第二区域(306)由底座构成；第一引线(307)，与第一区域(304)相邻并且电隔离；第二引线(310)，与第一区域(304)相邻并且电隔离；以及第一半导体器件(10)，具有第一表面和第二表面，其中第一接合焊盘(18)从第一表面的第一部分延伸，第二接合焊盘(20)从第一表面的第二部分延伸，并且第三接合焊盘(16)从第一表面的第三部分延伸，第一半导体器件(10)以倒装芯片配置安装到支撑件，其中第一接合焊盘(18)耦合到第一区域(304)的第一部分，漏极接合焊盘耦合到第二区域(306)的底座，并且第三接合焊盘(16)耦合到第一区域(304)的第二部分，其中第一半导体器件(10)由III-N半导体材料配置。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：形成在第一区域(304)的第一部分上的第一电绝缘材料(320)和形成在第一区域(304)的第二部分上的第二电绝缘材料(322)，第一区域(304)的第一部分与第一区域(304)的第二部分间隔开；以及形成在第一电绝缘材料(320)上的第一层导电材料(324)和形成在第二电绝缘材料(322)上的第二层导电材料(326)。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一接合焊盘(18)耦合到第一层导电材料(324)，并且第三接合焊盘(20)耦合到第二层导电材料(326)。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：第一夹子(332)，具有第一端部和第二端部，第一夹子(332)的第一端部耦合到第一引线(307)，并且第一夹子(332)的第二端部耦合到第二层导电材料(326)；以及第二夹子(330)，具有第一端部和第二端部，第二夹子(330)的第一端部耦合到第二引线(310)，并且第二夹子(330)的第二端部耦合到第一层导电材料(324)。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一半导体器件(10)由接合剂接合到第一夹子(332)以及接合到第二夹子(330)，其中第二夹子(330)在第一半导体器件(10)的第一部分与第一导电材料(324)之间，并且第一夹子(332)在第一半导体器件(10)的第二部分与第二导电材料(326)之间。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一半导体器件(10)由接合剂接合到第一导电材料(324)以及接合到第二导电材料(326)，其中第一半导体器件(10)与第二夹子(330)横向相邻。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括第三夹子(373)，具有第一端部和第二端部，第三夹子(373)的第一端部耦合到第二夹子(330)，并且第三夹子(373)的第二端部耦合到第一半导体器件(10)。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：第三引线(316)，从第一区域(304A)延伸，第三引线(316)与第一区域(304A)整体地形成；第一夹子(332)，具有第一端部和第二端部，第一夹子(332)的第一端部耦合到第一引线(307)，并且第一夹子(332)的第二端部耦合到第二层导电材料(326)；第二夹子(330)，具有第一端部和第二端部，第二夹子(330)的第一端部耦合到第二引线(310)，并且第二夹子(330)的第二端部耦合到第一层导电材料(324)，其中第一半导体器件(10)由接合剂接合到第一导电材料(324)以及接合到第二导电材料(326)，其中第一半导体器件(10)与第二夹子(330)横向相邻；以及第三夹子(403)，具有第一端部和第二端部，第三夹子(403)的第一端部耦合到第二夹子(330)，并且第三夹子(403)的第二端部耦合到第一半导体器件(10)。
附图说明
本实用新型将从结合附随附图进行的下面详细描述的阅读中更好理解，其中类似的参考字符指定类似的元件，并且其中：
图1是根据本实用新型的实施例，适合于在制造半导体元件时使用的半导体芯片的顶视图；
图2是根据本实用新型的另一种实施例，被配置用于封装在TO-220封装中的共源共栅连接的半导体元件的顶视图；
图3是根据本实用新型的另一种实施例，被配置用于封装在TO-220封装中的共源共栅连接的半导体元件的顶视图；
图4是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图5是沿着图4的截面线5-5而获得的图4的半导体元件的横截面视图；
图6是沿着图4的截面线6-6而获得的图4的半导体元件的横截面视图；
图7是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图8是沿着图7的截面线8-8而获得的图7的半导体元件的横截面视图；
图9是沿着图7的截面线9-9而获得的图7的半导体元件的横截面视图；
图10是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图11是沿着图10的截面线11-11而获得的图10的半导体元件的横截面视图；
图12是沿着图10的截面线12-12而获得的图10的半导体元件的横截面视图；
图13是沿着图10的截面线13-13而获得的图10的半导体元件的横截面视图；
图14是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图15是沿着图14的截面线15-15而获得的图14的半导体元件的横截面视图；
图16是沿着图14的截面线16-16而获得的图14的半导体元件的横截面视图；
图17是沿着图14的截面线17-17而获得的图14的半导体元件的横截面视图；
图18是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图19是沿着图18的截面线19-19而获得的图18的半导体元件的横截面视图；
图20是沿着图18的截面线20-20而获得的图18的半导体元件的横截面视图；
图21是沿着图18的截面线21-21而获得的图18的半导体元件的横截面视图；
图22是根据本实用新型的另一种实施例，被配置用于封装在TO-220封装中的共源共栅连接的半导体元件的顶视图；
图23是根据本实用新型的另一种实施例，被配置用于封装在TO-220封装中的共源共栅连接的半导体元件的顶视图；
图24是根据本实用新型的另一种实施例，被配置用于封装在TO-220封装中的共源共栅连接的半导体元件的顶视图；
图25是根据本实用新型的另一种实施例，适合于在制造半导体元件时使用的半导体芯片的顶视图；
图26是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图27是沿着图26的截面线27-27而获得的图26的半导体元件的横截面视图；
图28是沿着图26的截面线28-28而获得的图26的半导体元件的横截面视图；
图29是根据本实用新型的另一种实施例，被配置用于封装在QFN封装中的共源共栅连接的半导体元件的顶视图；
图30是沿着图29的截面线30-30而获得的图29的半导体元件的横截面视图；以及
图31是沿着图29的截面线31-31而获得的图29的半导体元件的横截面视图。
为了例示的简单和清楚，图中的元件不一定按比例，并且不同图中的相同参考字符表示相同的元件。另外，为了描述的简单，省略众所周知的步骤和元件的描述和细节。如这里所使用的，载流电极意思是运载电流通过器件的器件的元件，诸如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，并且控制电极意思是控制电流流动通过器件的器件的元件，诸如MOS晶体管的栅极或者双极型晶体管的基极。虽然器件在这里解释成某种n通道或p通道器件，或者某种n型或p型掺杂区，但是本领域中的普通技术人员将意识到，根据本实用新型的实施例，互补式器件也是可能的。本领域中的那些技术人员将意识到，如这里所使用的单词在…期间、在…的时候以及当…时不是意味着动作在发起动作时立即发生的确切术语，而是可以在由初始动作发起的反应之间存在某个小的但是合理的延迟，诸如传播延迟。单词近似、大约或者基本上的使用意思是元素的值具有期望与所陈述的值或位置非常接近的参数。然而，如在本领域中众所周知的，总是存在阻止值或位置确切地如所陈述的轻微差异。在本领域中已为大家所接受的，直到大约百分之十(10％)(以及关于半导体掺杂浓度，直到百分之二十(20％))的差异被认为是与确切地如所描述的理想目标的合理差异。
具体实施方式
图1是根据本实用新型的另一种实施例，适合于在制造半导体元件时使用的半导体芯片10的顶视图。半导体芯片10具有顶表面12和底表面14(在图5和6中示出)，其中栅极接合焊盘16在顶表面12的一部分上或者由顶表面12的一部分形成，源极接合焊盘18在顶表面12的另一部分上或者由顶表面12的另一部分形成，并且漏极接合焊盘20在顶表面12的另一部分上或者由顶表面12的另一部分形成。栅极接合焊盘16和源极接合焊盘18在半导体芯片10的侧面22上形成，并且漏极接合焊盘20在半导体芯片10的侧面24上形成。侧面22和24是半导体芯片10的相对侧面。半导体芯片10由诸如例如III族氮化物半导体材料这样的复合半导体材料制备。因此，半导体芯片10可以称作III族氮化物半导体芯片，亦即，III族氮化物半导体芯片10的衬底材料包括诸如例如氮化铝这样的III族氮化物材料。III族氮化物半导体材料可以称作III-N半导体材料、基于III族氮化物的半导体材料、基于III-N的半导体材料等。虽然半导体芯片10的衬底材料已经被描述成III-N材料，但是这不是限制。作为替换，半导体芯片10的衬底材料能够是硅、碳化硅等。该材料可以称作半导体材料的体。诸如例如半导体芯片10这样的半导体芯片可以称作半导体管芯(die)。
图2是半导体元件100的顶视图，半导体元件100包括半导体芯片10以倒装芯片配置安装到那里的支撑件102，其中支撑件102被配置用于封装在TO-220封装中。更特别地，支撑件102可以由诸如例如铜这样的导电材料制造。支撑件102包括器件接收部分104和106，其中半导体芯片10的一部分，亦即，半导体芯片10的侧面24上的源极接合焊盘18电连接到器件接收部分104，并且半导体芯片10的一部分，亦即，半导体芯片10的侧面22上的漏极接合焊盘20电连接到器件接收部分106。器件接收部分104和106由导电材料构成。器件接收部分104是具有矩形体104A的导电“F”形结构，源极引线116从矩形体104A延伸并且开尔文引线110从矩形体104A延伸。因此，源极引线116和开尔文引线110与器件接收部分104成为一体并且从器件接收部分104延伸。根据实施例，开尔文引线110从矩形体104A的中心区域延伸并且源极引线116从矩形体104A的端部区域延伸。应当注意，源极引线116所示比开尔文引线110宽，然而这不是本实用新型的限制。例如，源极引线116和开尔文引线110能够具有相同的宽度或者开尔文引线110能够比源极引线116宽。
器件接收部分106是具有正方形区域106A以及从正方形区域106A的拐角延伸、用作漏极引线118的矩形延伸的导电结构。因此，漏极引线118与器件接收部分106成为一体并且从器件接收部分106延伸。根据实施例，当从顶视图观看时，器件接收部分106可以具有正方形形状。作为替换，当从顶视图观看时，器件接收部分106可以具有矩形形状，或者当从顶视图观看时具有多边形形状，或者当作为顶视图观看时具有圆形形状，或者当作为顶视图观看时具有椭圆形形状等。器件接收部分104和106可以称作交配部分。
支撑件102还被配置为具有矩形导电结构108，矩形导电结构108与器件接收部分104和器件接收部分106相邻但是电隔离。根据实施例，矩形导电结构108用作栅极引线。
半导体器件10以倒装芯片配置耦合到或者附接到支撑件102，其中半导体器件10的表面12的一部分面向器件接收部分104并且表面12的一部分面向器件接收部分106。更特别地，诸如例如焊料这样的接合剂(bonding agent)在源极引线上形成并且接合剂在器件支撑件结构106的一部分上形成。III-N半导体芯片10的源极接合焊盘18通过接合剂接合到源极引线116，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂接合到器件接收部分106。如上所述，用于接合剂的适当材料包括焊料、导电环氧树脂、导电材料等。优选地，接合剂是导热材料。栅极接合焊盘16使用接合剂接合到栅极引线108。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
如本领域中的那些技术人员意识到的，支撑件102，包括器件接收部分104和106以及半导体芯片10，可以被密封在诸如例如模塑化合物(mold compound)这样的保护材料中。应当注意，在密封之后，栅极引线108、开尔文引线110、源极引线116和漏极引线118从模塑化合物延伸。在TO-220封装中，引线108、110、116和118从模塑化合物延伸并且基本上共面。然而，漏极引线118具有向下的弯曲，使得器件接收部分106在器件接收部分104的平面下面。因此，导电底座从器件接收部分106向上延伸一段距离，使得它具有与器件接收部分104基本上共面的表面并且使得半导体芯片10的表面12与器件接收部分104以及与器件接收部分106的底座的表面基本上平行。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图2中。
应当注意，支撑件102被例示并且描述成单个元件；然而，它可以是从引线框架条切单出的一部分，并且支撑件102符合诸如TO-220外形、TO-247外形、TO-264外形、TO-257外形等这样的通孔封装外形。
图3是半导体元件100A的顶视图，半导体元件100A包括半导体芯片10以倒装芯片配置安装到那里的支撑件102，其中支撑件102被配置用于封装在TO-220封装中。半导体芯片100A与半导体芯片100相同，并且添加有导电互连23，导电互连23将半导体芯片10的衬底或体区域电连接到器件接收部分104。作为示例，导电互连23是夹子，具有连接到或者接合到半导体芯片10的衬底的一个端部以及电连接到或者接合到源极引线116和到开尔文引线110的另一个端部。因此，导电夹23将半导体芯片10的衬底电连接到半导体芯片10的源极，使得半导体芯片10的衬底和源极短路在一起。
应当注意，支撑件102被例示并且描述成单个元件；然而，它可以是从引线框架条切单出的一部分，并且支撑件102符合诸如TO-220外形、TO-247外形、TO-264外形、TO-257外形等这样的通孔封装外形。
图4是半导体元件150的顶视图，半导体元件150包括半导体芯片10以倒装芯片配置安装到那里的支撑件152，其中支撑件152被配置用于封装在QFN封装中。图5是沿着图4的截面线5-5而获得的半导体元件150的横截面视图，并且图6是沿着图4的截面线6-6而获得的半导体元件150的横截面视图。为了清楚，图4-6一起描述。更特别地，支撑件152可以由诸如例如铜这样的导电材料制造。支撑件152包括器件接收部分154和156，其中半导体芯片10的一部分，亦即，半导体芯片10的侧面24上的源极接合焊盘18电连接到器件接收部分154，并且半导体芯片10的一部分，亦即，半导体芯片10的侧面22上的漏极接合焊盘20电连接到器件接收部分156。器件接收部分154和156是导电结构。器件接收部分154是具有矩形体154A的导电“F”形结构，源极引线166从矩形体154A延伸并且开尔文引线160从矩形体154A延伸。根据实施例，开尔文引线160从矩形体154A的中心区域延伸并且源极引线166从矩形体154A的端部区域延伸。应当注意，源极引线166所示比开尔文引线160宽，然而这不是本实用新型的限制。例如，源极引线166和开尔文引线160能够具有相同的宽度或者开尔文引线160能够比源极引线166宽。
根据实施例，当作为顶视图观看时，器件接收部分156可以具有正方形形状。作为替换，当从顶视图观看时，器件接收部分156可以具有矩形形状，或者当从顶视图观看时具有多边形形状，或者当从顶视图观看时具有圆形形状，或者当从顶视图观看时具有椭圆形形状等。器件接收部分154和156可以称作交配部分。
支撑件152还被配置为具有矩形导电结构158，矩形导电结构158与器件接收部分154和器件接收部分156相邻但是电隔离。根据实施例，矩形导电结构158用作栅极引线。
半导体器件10以倒装芯片配置耦合到或者附接到支撑件152，其中半导体器件10的表面12的一部分面向器件接收部分154并且表面12的一部分面向器件接收部分156。更特别地，诸如例如焊料这样的接合剂122在源极引线166上形成并且接合剂122在器件支撑件结构156的一部分上形成。如图6中所示，III-N半导体芯片10的源极接合焊盘18通过接合剂122接合到源极引线166，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到器件接收部分156。如上所述，用于接合剂122的适当材料包括焊料、导电环氧树脂、导电材料等。如图7中所示，栅极接合焊盘16使用接合剂122接合到栅极引线158。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
如本领域中的那些技术人员意识到的，支撑件152，包括器件接收部分154和156以及半导体芯片10，可以被密封在诸如例如模塑化合物这样的保护材料中。应当注意，在密封之后，栅极引线158、开尔文引线160和源极引线166从模塑化合物的侧面延伸并且基本上共面，并且器件接收部分156用作半导体元件150的漏极。因此，位于QFN封装的背面的器件接收部分156的表面被暴露，以便于电接触半导体元件150的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图4-6中。
图7是半导体元件200的顶视图，半导体元件200包括半导体芯片10以倒装芯片配置安装到那里的支撑件152，其中支撑件152被配置用于封装在QFN封装中。图8是沿着图7的截面线8-8而获得的半导体元件200的横截面视图。图9是沿着图7的截面线9-9而获得的半导体元件200的横截面视图。为了清楚，图7-9一起描述。支撑件152以及半导体芯片10到支撑件152的安装参考图4-6来描述。应当注意，图7-9的参考字符200对应于图4-5的参考字符150，图7的截面线8-8对应于图4的截面线5-5，并且图7的截面线9-9对应于图4的截面线6-6。图7还例示导电互连202，导电互连202将半导体芯片10的半导体材料的衬底或体区域电连接到矩形体154A，亦即，到源极引线166和开尔文引线160。将半导体芯片10的半导体材料的衬底连接到矩形体154A能够偏置半导体芯片10的半导体材料，亦即，衬底。导电夹202具有通过接合剂122电连接到矩形体154A的端部202A以及通过管芯附接材料123电连接到半导体芯片10的氮化镓半导体材料的端部202B。
图9例示栅极接合焊盘16使用接合剂122接合到栅极引线108。
支撑件152，包括器件接收部分154和156、半导体芯片10以及导电夹202，可以被密封在诸如例如模塑化合物这样的保护材料中。应当注意，在密封之后，栅极引线158、开尔文引线160和源极引线166从模塑化合物的侧面延伸并且基本上共面，并且器件接收部分156用作半导体元件150的漏极。因此，位于QFN封装的背面的器件接收部分156的表面被暴露，以便于电接触半导体元件200的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图7-9中。
图10是半导体元件300的顶视图，半导体元件300包括半导体芯片10以倒装芯片配置安装到那里的支撑件302，其中支撑件302被配置用于封装在QFN封装中。图11是沿着图10的截面线11-11而获得的半导体元件300的横截面视图；图12是沿着图10的截面线12-12而获得的半导体元件300的横截面视图；并且图13是沿着图10的截面线13-13而获得的半导体元件300的横截面视图。为了清楚，图10-13一起描述。支撑件302可以是由诸如例如铜这样的导电材料制造的矩形结构。支撑件302由区域304、306和308构成，其中区域304和308由区域306彼此分离。区域304和308具有表面304A和308A，表面304A和308A基本上处于相同的平面中，并且区域306具有表面306A，表面306A处于在表面304A和308A所位于的平面上面的平面中。区域304用作器件接收区域并且区域306用作器件接收区域。
器件接收区域306由导电底座构成，导电底座从表面304A向上延伸一段距离，使得它具有与夹子330的部分330B的表面以及夹子332的部分332B的表面基本上共面的表面306A。底座或器件接收区域306可以是与支撑件302一起形成的统一结构，或者它可以是电接合到支撑件302的导电材料。
支撑件302还被配置为具有矩形导电结构307，矩形导电结构307与器件接收部分304相邻但是电隔离。根据另一种实施例，矩形导电结构307用作栅极引线。
支撑件302还被配置为具有导电结构310，导电结构310与器件接收部分302相邻但是电隔离。导电结构310用作源极引线。作为示例，源极引线310由矩形部分310A和矩形部分310B构成，其中部分310A和310B形成“T形”。
电绝缘材料320在区域304的第一部分(图11中示出)上形成并且电绝缘材料322在区域304的第二部分(图12中示出)上形成。作为示例，电绝缘材料320和电绝缘材料322是陶瓷。虽然电绝缘材料320和322被示出并且描述成单独的结构，但是它们可以是单个统一结构。一层导电材料324(图11中示出)在电绝缘材料320上形成并且一层导电材料326在电绝缘材料322上形成(图12中示出)。作为示例，导电层324和326是铜。
具有端子330A和330B的夹子330将导电层324与源极引线310电连接，其中夹子330的端子330A使用接合剂122电接合到源极引线310并且夹子330的端子330B使用接合剂122电连接到导电层324。已经在上面描述了用于接合剂122的适当材料。
具有端子332A和332B的夹子332将导电层326与栅极引线307电连接，其中夹子332的端子332A使用接合剂122电接合到栅极引线307并且夹子332的端子332B使用接合剂122电连接到导电层326。已经在上面描述了用于接合剂122的适当材料。
电绝缘层320、接合剂122、导电材料324以及夹子330的端子330B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。电绝缘材料322、接合剂122、导电材料326以及夹子332的端子332B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。
半导体芯片10以倒装芯片配置耦合到或者附接到支撑件302，其中半导体器件10的表面12的一部分面向器件接收部分304。更特别地，接合剂122在夹子330的端子330B上形成并且接合剂122在表面306A上形成。如图12中所示，III-N半导体芯片10的源极接合焊盘18通过接合剂122接合到夹子330的端子330B，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A。接合剂122在栅极引线307上形成并且接合剂122在导电层326上形成。如图13中所示，III-N半导体芯片10的栅极接合焊盘16通过夹子332和接合剂122接合到栅极引线307，III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A，并且III-N半导体芯片10的源极接合焊盘18通过夹子330和接合剂122接合到源极引线310。
已经在上面描述了用于接合剂122的适当材料。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
支撑件302，包括器件接收部分304、半导体芯片10以及导电夹330和332，可以被密封在诸如例如模塑化合物这样的保护材料中。在QFN封装中，引线307和310从模塑化合物延伸并且基本上共面，并且器件接收部分306和区域308用作半导体元件300A的漏极。因此，位于QFN封装的背面的器件接收部分306和区域308的表面被暴露，以便于电接触半导体元件300A的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图10-13中。
图14是半导体元件321的顶视图，半导体元件321包括半导体芯片10以倒装芯片配置安装到那里的支撑件302，其中支撑件302被配置用于封装在QFN封装中。图15是沿着图14的截面线15-15而获得的半导体元件321的横截面视图；图16是沿着图15的截面线16-16而获得的半导体元件321的横截面视图；并且图17是沿着图14的截面线17-17而获得的半导体元件321的横截面视图。为了清楚，图14-17一起描述。支撑件302可以是由诸如例如铜这样的导电材料制造的矩形结构。支撑件302由区域304、306和308构成，其中区域304和308由区域306彼此分离。区域304和308具有表面304A和308A，表面304A和308A基本上处于相同的平面中，并且区域306具有表面306A，表面306A处于在表面304A和308A所位于的平面上面的平面中。区域304用作器件接收区域并且区域306用作器件接收区域。
器件接收区域306由导电底座构成，导电底座从表面304A向上延伸一段距离，使得它具有与夹子330的部分330B的表面以及夹子332的部分332B的表面基本上共面的表面306A。底座或器件接收区域306可以是与支撑件302一起形成的统一结构，或者它可以是电接合到支撑件302的导电材料。
支撑件302还被配置为具有矩形导电结构307，矩形导电结构307与器件接收部分304相邻但是电隔离。根据另一种实施例，矩形导电结构307用作栅极引线。
支撑件302还被配置为具有导电结构310，导电结构310与器件接收部分302相邻但是电隔离。导电结构310用作源极引线。作为示例，源极引线310由矩形部分310A和矩形部分310B构成，其中部分310A和310B形成“T形”。
电绝缘材料320在区域304的第一部分(图15中示出)上形成并且电绝缘材料322在区域304的第二部分(图16中示出)上形成。作为示例，电绝缘材料320和电绝缘材料322是陶瓷。虽然电绝缘材料320和322被示出并且描述成单独的结构，但是它们可以是单个统一结构。一层导电材料324(图15中示出)在电绝缘材料320上形成并且一层导电材料326在电绝缘材料322上形成(图16中示出)。作为示例，导电层324和326是铜。
具有端子330A和330B的夹子330将导电层324与源极引线310电连接，其中夹子330的端子330A使用接合剂122电接合到源极引线310并且夹子330的端子330B使用接合剂122电连接到导电层324。已经在上面描述了用于接合剂122的适当材料。
具有端子332A和332B的夹子332将导电层326与栅极引线307电连接，其中夹子332的端子332A使用接合剂122电接合到栅极引线307并且夹子332的端子332B使用接合剂122电连接到导电层326。已经在上面描述了用于接合剂122的适当材料。
电绝缘层320、接合剂122、导电材料324以及夹子330的端子330B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。电绝缘材料322、接合剂122、导电材料326以及夹子332的端子332B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。
半导体芯片10以倒装芯片配置耦合到或者附接到支撑件302，其中半导体器件10的表面12的一部分面向器件接收部分304。更特别地，接合剂122在导电材料324上形成并且接合剂122在表面306A上形成。如图12中所示，III-N半导体芯片10的源极接合焊盘18通过接合剂122接合到导电材料324，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A。接合剂122在栅极引线307上形成并且接合剂122在导电层326上形成。如图16中所示，III-N半导体芯片10的栅极接合焊盘16通过夹子332和接合剂122接合到栅极引线307，III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A，并且III-N半导体芯片10的源极接合焊盘18通过导电材料324、夹子330和接合剂122接合到源极引线310。
已经在上面描述了用于接合剂122的适当材料。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
支撑件302，包括器件接收部分304、半导体芯片10以及导电夹330和332，可以被密封在诸如例如模塑化合物(未示出)这样的保护材料中。在QFN封装中，引线307和310从模塑化合物延伸并且基本上共面，其中器件接收部分306和区域308用作半导体元件321的漏极。因此，位于QFN封装的背面的器件接收部分306和区域308的表面被暴露，以便于电接触半导体元件300A的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图14-17中。
图18是半导体元件371的顶视图，半导体元件371包括半导体芯片10以倒装芯片配置安装到那里的支撑件302，其中支撑件302被配置用于封装在QFN封装中。图19是沿着图18的截面线19-19而获得的半导体元件371的横截面视图；图20是沿着图18的截面线20-20而获得的半导体元件371的横截面视图；并且图21是沿着图18的截面线21-21而获得的半导体元件371的横截面视图。为了清楚，图18-21一起描述。支撑件302可以是由诸如例如铜这样的导电材料制造的矩形结构。支撑件302由区域304、306和308构成，其中区域304和308由区域306彼此分离。区域304和308具有表面304A和308A，表面304A和308A基本上处于相同的平面中，并且区域306具有表面306A，表面306A处于在表面304A和308A所位于的平面上面的平面中。区域304用作器件接收区域并且区域306用作器件接收区域。
器件接收区域306由导电底座构成，导电底座从表面304A向上延伸一段距离，使得它具有与夹子330的部分330B的表面以及夹子332的部分332B的表面基本上共面的表面306A。底座或器件接收区域306可以是与支撑件302一起形成的统一结构，或者它可以是电接合到支撑件302的导电材料。
支撑件302还被配置为具有矩形导电结构307，矩形导电结构307与器件接收部分304相邻但是电隔离。根据另一种实施例，矩形导电结构307用作栅极引线。
支撑件302还被配置为具有导电结构310，导电结构310与器件接收部分302相邻但是电隔离。导电结构310用作源极引线。作为示例，源极引线310由矩形部分310A和矩形部分310B构成，其中部分310A和310B形成“T形”。
电绝缘材料320在区域304的第一部分(图19中示出)上形成并且电绝缘材料322在区域304的第二部分(图20中示出)上形成。作为示例，电绝缘材料320和电绝缘材料322是陶瓷。虽然电绝缘材料320和322被示出并且描述成单独的结构，但是它们可以是单个统一结构。一层导电材料324(图19中示出)在电绝缘材料320上形成并且一层导电材料326在电绝缘材料322上形成(图20中示出)。作为示例，导电层324和326是铜。
具有端子330A和330B的夹子330将导电层324与源极引线310电连接，其中夹子330的端子330A使用接合剂122电接合到源极引线310并且夹子330的端子330B使用接合剂122电连接到导电层324。已经在上面描述了用于接合剂122的适当材料。
具有端子332A和332B的夹子332将导电层326与栅极引线307电连接，其中夹子332的端子332A使用接合剂122电接合到栅极引线307并且夹子332的端子332B使用接合剂122电连接到导电层326。已经在上面描述了用于接合剂122的适当材料。
电绝缘层320、接合剂122、导电材料324以及夹子330的端子330B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。电绝缘材料322、接合剂122、导电材料326以及夹子332的端子332B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由表面306A形成的平面的垂直距离。
半导体芯片10以倒装芯片配置耦合到或者附接到支撑件302，其中半导体器件10的表面12的一部分面向器件接收部分304。更特别地，接合剂122在导电材料324上形成并且接合剂122在表面306A上形成。如图22中所示，III-N半导体芯片10的源极接合焊盘18通过接合剂122接合到导电材料324，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A。接合剂122在栅极引线307上形成并且接合剂122在导电层326上形成。如图23中所示，III-N半导体芯片10的栅极接合焊盘16通过夹子332和接合剂122接合到栅极引线307，III-N半导体芯片10的漏极接合焊盘20通过接合剂122接合到表面306A，并且III-N半导体芯片10的源极接合焊盘18通过导电材料324、夹子330和接合剂122接合到源极引线310。
已经在上面描述了用于接合剂122的适当材料。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
具有端子373A和373B的夹子373将GaN衬底材料半导体芯片10电连接到导电层324和源极引线310，其中夹子373的端子373A使用接合剂122电接合到夹子330，并且夹子373的端子373B使用接合剂122电接合到半导体芯片10的GaN衬底材料。已经在上面描述了用于接合剂122的适当材料。
支撑件302，包括器件接收部分304、半导体芯片10以及导电夹330、332和373，可以被密封在诸如例如模塑化合物(未示出)这样的保护材料中。在QFN封装中，引线307和310从模塑化合物延伸并且基本上共面，其中器件接收部分306和区域308用作半导体元件371的漏极。因此，位于QFN封装的背面的器件接收部分306和区域308的表面被暴露，以便于电接触半导体元件371的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图18-21中。
图22是半导体元件391的顶视图，半导体元件391包括半导体芯片10以倒装芯片配置安装到那里的支撑件302A，其中支撑件302A被配置用于封装在TO-220封装中。支撑件302A可以包括由诸如例如铜这样的导电材料制造的矩形结构。支撑件302A由区域304、306和308构成，其中区域304和308由区域306彼此分离。区域304和308具有基本上处于相同平面中的表面，并且区域306具有处于在区域304和308的表面所位于的平面上面的平面中的表面。区域304和306用作器件接收区域。
支撑件302A被配置为具有矩形导电结构307和导电结构310，矩形导电结构307与器件接收部分304相邻但是电隔离，并且导电结构310与器件接收部分302相邻但是电隔离。矩形导电结构307用作栅极引线，并且导电结构310用作源极引线。作为示例，源极引线310由矩形部分310A和矩形部分310B构成，其中部分310A和310B形成“T形”。延伸316从矩形支撑件302的拐角延伸并且用作漏极引线。
电绝缘材料(未示出)在器件接收区域304的第一部分上形成并且电绝缘材料(未示出)在器件接收区域304的第二部分上形成。作为示例，在器件接收区域304的第一部分和第二部分上形成的电绝缘材料是陶瓷。应当注意，电绝缘材料可以是单个一张材料或者单独的多张材料。一层导电材料324在器件接收区域304的第一部分上的第一电绝缘材料上形成，并且一层导电材料326在器件接收区域304的第二部分上的电绝缘材料上形成。作为示例，导电层324和326是铜。
具有端子330A和330B的夹子330将导电层324与源极引线310电连接，其中夹子330的端子330A使用接合剂电接合到源极引线310并且夹子330的端子330B使用接合剂电连接到导电层324。已经在上面描述了用于接合剂的适当材料。
具有端子332A和332B的夹子332将导电层326与栅极引线307电连接，其中夹子332的端子332A使用接合剂电接合到栅极引线307并且夹子332的端子332B使用接合剂电连接到导电层326。已经在上面描述了用于接合剂的适当材料。
在器件接收区域304的第一部分上形成的电绝缘材料、接合剂、导电材料324以及夹子330的端子330B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由区域306的表面形成的平面的垂直距离。类似地，在器件接收区域304的第二部分上形成的电绝缘材料、接合剂、导电材料326以及夹子332的端子332B具有组合的厚度，该厚度基本上等于距离由表面304A形成的平面和由区域306的表面形成的平面的垂直距离。
半导体芯片10以倒装芯片配置耦合到或者附接到支撑件302A，其中半导体器件10的表面12的一部分面向器件接收部分304。更特别地，接合剂在夹子330的端子330B上形成并且接合剂在器件接收区域306的表面上形成。III-N半导体芯片10的源极接合焊盘18通过接合剂接合到夹子330的端子330B，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂接合到器件接收区域306的表面。接合剂在栅极引线307上形成并且接合剂在导电层326上形成。III-N半导体芯片10的栅极接合焊盘16通过导电层326和接合剂接合到栅极引线307，并且III-N半导体芯片10的漏极接合焊盘20通过接合剂接合到器件接收区域306的表面，并且III-N半导体芯片10的源极接合焊盘18通过夹子330和接合剂接合到源极引线310。
已经在上面描述了用于接合剂的适当材料。因为半导体芯片10是倒装芯片配置，所以栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20在顶视图中被挡住而看不见。因此，栅极接合焊盘16、源极接合焊盘18和漏极接合焊盘20所示为由折线或虚线形成的矩形结构。
如本领域中的那些技术人员意识到的，支撑件302A以及半导体芯片10可以被密封在诸如例如模塑化合物这样的保护材料中。在密封之后，栅极引线307、源极引线310和漏极引线316从模塑化合物延伸。在TO-220封装中，引线307、310和316从模塑化合物延伸并且基本上共面。然而，漏极引线316具有向下的弯曲316A，向下的弯曲316A将引线316连接到器件区域304。因此，器件接收区域304和306以及区域308在引线307、310和316所位于的平面的下面。另外，导电底座从器件接收区域306向上延伸一段距离，使得它具有与夹子330的部分330B的表面基本上共面的表面，使得半导体芯片10的表面12与器件接收区域306的底座的表面基本上平行。底座可以是与支撑件302A一起形成的统一结构，或者它可以是电接合到支撑件302A的导电材料。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图22中。
图23是半导体元件321的顶视图，半导体元件321包括半导体芯片10以倒装芯片配置安装到那里的支撑件302A，其中支撑件302A被配置用于封装在TO-220封装中。已经参考图22描述了支撑件302A。电绝缘材料在区域304的第一部分上形成并且电绝缘材料在区域304的第二部分上形成。作为示例，区域304的第一部分上的电绝缘材料和区域304的第二部分上的电绝缘材料304是陶瓷。虽然电绝缘材料被描述成单独的结构，但是它们可以是单个统一结构。一层导电材料324在区域304的第一部分上的第一电绝缘材料上形成，并且一层导电材料326在区域304的第二部分上的电绝缘材料上形成。作为示例，导电层324和326是铜。
具有端子330A和330B的夹子330将导电层324与源极引线310电连接，其中夹子330的端子330A使用接合剂电接合到源极引线310并且夹子330的端子330B使用接合剂电连接到导电层324。已经在上面描述了用于接合剂的适当材料。
具有端子332A和332B的夹子332将导电层326与栅极引线307电连接，其中夹子332的端子332A使用接合剂电接合到栅极引线307并且夹子332的端子332B使用接合剂电连接到导电层326。已经在上面描述了用于接合剂的适当材料。
如本领域中的那些技术人员意识到的，支撑件302A和半导体芯片10可以被密封在诸如例如模塑化合物这样的保护材料中。在密封之后，栅极引线307、源极引线310和漏极引线316从模塑化合物延伸。在TO-220封装中，引线307、310和316从模塑化合物延伸并且基本上共面。然而，漏极引线316具有向下的弯曲316A，向下的弯曲316A将引线316连接到器件区域304。因此，器件接收区域304和306以及区域308在引线307、310和316所位于的平面的下面。另外，导电底座从器件接收区域306向上延伸一段距离，使得它具有与夹子330的部分330B的表面基本上共面的表面，使得半导体芯片10的表面12与器件接收区域306的底座的表面基本上平行。底座可以是与支撑件302A一起形成的统一结构，或者它可以是电接合到支撑件302A的导电材料。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图23中。
应当注意，支撑件302A被例示并且描述成单个元件；然而，它可以是从引线框架条切单出的一部分，并且支撑件302A符合诸如TO-220外形、TO-247外形、TO-264外形、TO-257外形等这样的通孔封装外形。
图24是半导体元件411的顶视图，半导体元件411包括半导体芯片10以倒装芯片配置安装到那里的支撑件302A，其中支撑件302A被配置用于封装在TO-220外形、TO-247外形、TO-264外形、TO-257外形等中。已经参考图22描述了支撑件302A，并且已经参考图23描述了导电层324和326以及夹子330和332。导电互连403将半导体芯片10的半导体材料的衬底或体区域电连接到夹子330，该夹子330电连接到源极引线310。将半导体芯片10的半导体材料的衬底连接到源极引线310能够偏置半导体芯片10的半导体材料，亦即，衬底。导电夹403具有通过接合剂电连接到夹子330的端部403A以及通过管芯附接材料电连接到半导体芯片10的氮化镓半导体材料的端部403B。为了清楚，模塑化合物不在图24中。
图25是根据本实用新型的另一种实施例，适合于在制造半导体元件时使用的半导体芯片10A的顶视图。半导体芯片10A具有顶表面12A和底表面14A(在图5和6中示出)，其中栅极接合焊盘16A在顶表面12A的一部分上或者由顶表面12A的一部分形成，源极接合焊盘18A在顶表面12的另一部分上或者由顶表面12的另一部分形成，并且漏极接合焊盘20A在顶表面12A的另一部分上或者由顶表面12A的另一部分形成。栅极接合焊盘16A和源极接合焊盘18A在半导体芯片10A的侧面22A上形成，并且漏极接合焊盘20A在半导体芯片10A的侧面24A上形成。侧面22A和24A是半导体芯片10A的相对侧面。半导体芯片10A由诸如例如III族氮化物半导体材料这样的复合半导体材料制备。因此，半导体芯片10A可以称作III族氮化物半导体芯片，亦即，III族氮化物半导体芯片10A的衬底材料包括诸如例如氮化铝这样的III族氮化物材料。III族氮化物半导体材料可以称作III-N半导体材料、基于III族氮化物的半导体材料、基于III-N的半导体材料等。该材料可以称作半导体材料的体。诸如例如半导体芯片10A这样的半导体芯片可以称作半导体管芯。应当注意，源极接合焊盘18A和漏极接合焊盘20A在有源区上形成。因此，参考字符“A”已经附加到图25的参考字符，亦即，通过将参考字符“A”附加到图25的参考字符，区别半导体器件10A的参考字符与半导体器件10的那些。
图26是半导体元件500的顶视图，半导体元件500包括半导体芯片10A以倒装芯片配置安装到那里的支撑件502，其中支撑件502被配置用于封装在QFN封装中。图27是沿着图26的截面线27-27而获得的半导体元件500的横截面视图，并且图28是沿着图26的截面线28-28而获得的半导体元件500的横截面视图。为了清楚，图26-28一起描述。更特别地，支撑件502可以由诸如例如铜这样的导电材料制造。支撑件502包括器件接收部分504和506，其中半导体芯片10A的一部分，亦即，半导体芯片10A的侧面24A上的源极接合焊盘18A电连接到器件接收部分504，并且半导体芯片10A的一部分，亦即，半导体芯片10A的侧面22A上的漏极接合焊盘20A电连接到器件接收部分506。器件接收部分504是具有矩形体504A的导电“F”形结构，源极引线566从矩形体504A延伸并且开尔文引线560从矩形体504A延伸。根据实施例，开尔文引线560从矩形体504A的中心区域延伸并且源极引线566从矩形体504A的端部区域延伸。应当注意，源极引线566所示比开尔文引线560宽，然而这不是本实用新型的限制。例如，源极引线566和开尔文引线560能够具有相同的宽度或者开尔文引线560能够比源极引线566宽。
器件接收部分506可以是正方形的导电结构。根据实施例，当从顶视图观看时，器件接收部分606可以具有正方形形状。作为替换，当从顶视图观看时，器件接收部分606可以具有矩形形状，或者当从顶视图观看时具有多边形形状，或者当从顶视图观看时具有圆形形状，或者当从顶视图观看时具有椭圆形形状等。
器件接收部分504和506可以称作交配部分。
支撑件502还被配置为具有矩形导电结构508，矩形导电结构508与器件接收部分504和器件接收部分506相邻但是电隔离。根据实施例，矩形导电结构508用作栅极引线。像器件接收部分506一样，当从顶视图观看时，导电结构508可以具有矩形形状，或者当从顶视图观看时具有多边形形状，或者当从顶视图观看时具有圆形形状，或者当从顶视图观看时具有椭圆形形状等。
半导体器件10A以倒装芯片配置耦合到或者附接到支撑件502，其中半导体器件10A的表面12A的一部分面向器件接收部分504并且表面12A的一部分面向器件接收部分506。更特别地，诸如例如焊料这样的接合剂122在源极引线566上形成并且接合剂122在器件支撑件结构566的一部分上形成。如图21中所示，III-N半导体芯片10A的源极接合焊盘18A通过接合剂122接合到源极引线566，并且III-N半导体芯片10A的漏极接合焊盘20A通过接合剂122接合到器件接收部分566。已经在上面描述了用于接合剂122的适当材料。如图22中所示，栅极接合焊盘566使用接合剂122接合到栅极引线508。因为半导体芯片10A是倒装芯片配置，所以栅极接合焊盘16A、源极接合焊盘18A和漏极接合焊盘20A在顶视图中被挡住而看不见。因此，栅极接合焊盘16A、源极接合焊盘18A和漏极接合焊盘20A所示为由折线或虚线形成的矩形结构。
如本领域中的那些技术人员意识到的，支撑件502，包括器件接收部分504和506以及半导体芯片10A，可以被密封在诸如例如模塑化合物这样的保护材料中。应当注意，在密封之后，栅极引线508、开尔文引线560、源极引线566和漏极引线568从模塑化合物延伸。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图26-28中。
图29是半导体元件521的顶视图，半导体元件521包括半导体芯片10A以倒装芯片配置安装到那里的支撑件502，其中支撑件502被配置用于封装在QFN封装中。图30是沿着图29的截面线30-30而获得的半导体元件521的横截面视图，并且图31是沿着图26的截面线28-28而获得的半导体元件521的横截面视图。为了清楚，图29-31一起描述。已经参考图26-28描述了支撑件结构502以及半导体芯片10A到支撑件结构521的安装。
因此，半导体元件521与半导体元件500相同，并且添加有导电互连523，导电互连523将半导体芯片10A的衬底或体区域电连接到器件接收部分504。作为示例，导电互连523是夹子，具有连接到或者接合到半导体芯片10A的衬底的一个端部以及电连接到或者接合到源极引线566和到开尔文引线560的另一个端部。因此，导电夹523将半导体芯片10A的衬底电连接到半导体芯片10A的源极，使得半导体芯片10A的衬底和源极短路在一起。
如本领域中的那些技术人员意识到的，支撑件502，包括器件接收部分504和506、半导体芯片10A以及夹子523，可以被密封在诸如例如模塑化合物这样的保护材料中。在QFN封装中，引线508、560和566从模塑化合物延伸并且基本上共面，其中器件接收部分506用作半导体元件521的漏极。因此，位于QFN封装的背面的器件接收部分506的表面被暴露，以便于电接触半导体元件521的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图29-31中。
应当注意，在密封之后，栅极引线508、开尔文引线560和源极引线566从模塑化合物延伸。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图26-28中。
在QFN封装中，引线307和310从模塑化合物延伸并且基本上共面，其中器件接收部分306和区域308用作半导体元件521的漏极。因此，位于QFN封装的背面的器件接收部分306和区域308的表面被暴露，以便于电接触半导体元件521的漏极。根据实施例，模塑化合物是热增强型模塑化合物。为了清楚，模塑化合物不在图29-31中。
在本实用新型的一个方面，提供了一种半导体元件，具有至少第一端子和第二端子，包括：支撑件，具有第一器件接收部分和第二器件接收部分，第一引线从第一器件接收部分延伸，并且第二引线从第一管芯接收部分延伸，其中第一引线和第二引线与第一器件接收部分成为一体；第三引线，与第一器件接收部分和第二器件接收部分相邻并且电隔离；以及第一半导体器件，具有第一表面和第二表面，其中第一接合焊盘从第一表面的第一部分延伸，第二接合焊盘从第一表面的第二部分延伸，并且第三接合焊盘从第一表面的第三部分延伸，第一半导体器件以倒装芯片配置安装到支撑件，其中第一接合焊盘耦合到第一器件接收部分，第二接合焊盘耦合到第二器件接收部分，并且第三接合焊盘耦合到第三引线，其中第一半导体器件由III-N半导体材料配置。
根据上面描述的半导体元件的一个单独实施例，其中所述半导体器件是长效应晶体管，具有控制电极和第一与第二载流电极，所述第三接合焊盘充当所述半导体器件的控制电极，所述第一接合焊盘充当所述半导体器件的第一载流电极，所述第二接合焊盘充当所述半导体器件的第二载流电极。
根据上面描述的半导体元件的一个单独实施例，其中所述第一接合焊盘是源极接合焊盘，所述第二接合焊盘是漏极接合焊盘，所述第三接合焊盘是栅极接合焊盘。
根据上面描述的半导体元件的一个单独实施例，其中所述第一接合焊盘通过第一焊料层耦合到所述第一器件接收部分，所述第二接合焊盘通过第二焊料层耦合到所述第二器件接收部分，所述第三接合焊盘通过第三焊料层耦合到所述第三引线。
根据上面描述的半导体元件的一个单独实施例，还包括具有第一端子和第二端子的导电互连，所述导电互连的第一端子耦合到所述第一器件接收部分，所述导电互连的第二端子耦合到所述第一半导体器件的第二表面。
根据上面描述的半导体元件的一个单独实施例，其中还包括第四引线，其中第四引线与第二器件接收部分成为一体并且从第二器件接收部分延伸。
根据上面描述的半导体元件的一个单独实施例，其中所述第一半导体器件包括具有有源区和无源区的半导体材料，其中所述第一接合焊盘和所述第二接合焊盘在所述无源区上方。
根据上面描述的半导体元件的一个单独实施例，其中所述第一半导体器件包括具有有源区和无源区的半导体材料，其中所述第一接合焊盘和所述第二接合焊盘在所述有源区上方。
在本实用新型的另一个方面，提供了一种半导体元件，具有至少第一端子和第二端子，其特征在于包括：支撑件，具有第一区域、第二区域和第三区域，其中第一区域通过第二区域与第三区域分离，其中第二区域由底座构成；第一引线，与第一区域相邻并且电隔离；第二引线，与第一区域相邻并且电隔离；以及第一半导体器件，具有第一表面和第二表面，其中第一接合焊盘从第一表面的第一部分延伸，第二接合焊盘从第一表面的第二部分延伸，并且第三接合焊盘从第一表面的第三部分延伸，第一半导体器件以倒装芯片配置安装到支撑件，其中第一接合焊盘耦合到第一区域的第一部分，漏极接合焊盘耦合到第二区域的底座，并且第三接合焊盘耦合到第一区域的第二部分，其中第一半导体器件由III-N半导体材料配置。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：形成在第一区域的第一部分上的第一电绝缘材料和形成在第一区域的第二部分上的第二电绝缘材料，第一区域的第一部分与第一区域的第二部分间隔开；以及形成在第一电绝缘材料上的第一层导电材料和形成在第二电绝缘材料上的第二层导电材料。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一接合焊盘耦合到第一层导电材料，并且第三接合焊盘耦合到第二层导电材料。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：第一夹子，具有第一端部和第二端部，第一夹子的第一端部耦合到第一引线，并且第一夹子的第二端部耦合到第二层导电材料；以及第二夹子，具有第一端部和第二端部，第二夹子的第一端部耦合到第二引线，并且第二夹子的第二端部耦合到第一层导电材料。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一半导体器件由接合剂接合到第一夹子以及接合到第二夹子，其中第二夹子在第一半导体器件的第一部分与第一导电材料之间，并且第一夹子在第一半导体器件的第二部分与第二导电材料之间。
根据上面描述的半导体元件的一个单独实施例，其特征在于第一半导体器件由接合剂接合到第一导电材料以及接合到第二导电材料，其中第一半导体器件与第二夹子横向相邻。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括第三夹子，具有第一端部和第二端部，第三夹子的第一端部耦合到第二夹子，并且第三夹子的第二端部耦合到第一半导体器件。
根据上面描述的半导体元件的一个单独实施例，其特征在于还包括：第三引线，从第一区域延伸，第三引线与第一区域整体地形成。
根据上面描述的半导体元件的一个单独实施例，还包括：第一夹子，具有第一端部和第二端部，第一夹子的第一端部耦合到第一引线，并且第一夹子的第二端部耦合到第二层导电材料；第二夹子，具有第一端部和第二端部，第二夹子的第一端部耦合到第二引线，并且第二夹子的第二端部耦合到第一层导电材料，其中第一半导体器件由接合剂接合到第一导电材料以及接合到第二导电材料，其中第一半导体器件与第二夹子横向相邻；以及第三夹子，具有第一端部和第二端部，第三夹子的第一端部耦合到第二夹子，并且第三夹子的第二端部耦合到第一半导体器件。
在本实用新型的再一个方面，提供了一种制造半导体元件的方法，包括：提供半导体芯片，所述半导体芯片包含III-N半导体衬底材料，具有第一表面和第二表面，第一表面的第一部分处的第一接合焊盘，第一表面的第二部分处的第二接合焊盘，第一表面的第三部分处的第三接合焊盘，将第一接合焊盘耦合到支撑件的第一器件接收部分；将第二接合焊盘耦合到支撑件的第二器件接收部分；以及将第三接合焊盘耦合到第一引线。
根据上面描述的方法的一个单独实施例，还包括：将第一夹子耦合到半导体芯片的第二表面。
根据上面描述的方法的一个单独实施例，还包括：将第二夹子耦合到第三接合焊盘耦合和第一引线之间。
虽然已经在这里公开了某些优选的实施例和方法，但是从前述公开中对于本领域中的那些技术人员将显然，可以进行这种实施例和方法的变化和修改，而不背离本实用新型的精神和范围。本实用新型将打算仅限制到由附加权利要求书以及适用法律的规则和原则所必需的范围。

Claims (10)

1.一种半导体元件，具有至少第一端子和第二端子，其特征在于包括：
支撑件(102)，具有第一器件接收部分(104)和第二器件接收部分(106)，第一引线(110)从第一器件接收部分(104)延伸，并且第二引线(116)从第一管芯接收部分(104)延伸，其中第一引线(110)和第二引线(116)与第一器件接收部分(104)成为一体；
第三引线(108)，与第一器件接收部分(104)和第二器件接收部分(106)相邻并且电隔离；以及
第一半导体器件(10，10A)，具有第一表面和第二表面，其中第一接合焊盘(18，18A)从第一表面的第一部分延伸，第二接合焊盘(20，20A)从第一表面的第二部分延伸，并且第三接合焊盘(16，16A)从第一表面的第三部分延伸，第一半导体器件(10，10A)以倒装芯片配置安装到支撑件，其中第一接合焊盘(18)耦合到第一器件接收部分(104)，第二接合焊盘(20，20A)耦合到第二器件接收部分(106)，并且第三接合焊盘(16，16A)耦合到第三引线(108)，其中第一半导体器件(10，10A)由III-N半导体材料配置。
2.根据权利要求1所述的半导体元件，其特征在于还包括第四引线(118)，其中第四引线(118)与第二器件接收部分(106)成为一体并且从第二器件接收部分(106)延伸。
3.一种半导体元件，具有至少第一端子和第二端子，其特征在于包括：
支撑件(302，302A)，具有第一区域(304)、第二区域(306)和第三区域(308)，其中第一区域(304)通过第二区域(306)与第三区域(308)分离，其中第二区域(306)由底座构成；
第一引线(307)，与第一区域(304)相邻并且电隔离；
第二引线(310)，与第一区域(304)相邻并且电隔离；以及
第一半导体器件(10)，具有第一表面和第二表面，其中第一接合焊盘(18)从第一表面的第一部分延伸，第二接合焊盘(20)从第一表面的第二部分延伸，并且第三接合焊盘(16)从第一表面的第三部分延伸，第一半导体器件(10)以倒装芯片配置安装到支撑件，其中第一接合焊盘(18)耦合到第一区域(304)的第一部分，漏极接合焊盘耦合到第二区域(306)的底座，并且第三接合焊盘(16)耦合到第一区域(304)的第二部分，其中第一半导体器件(10)由III-N半导体材料配置。
4.根据权利要求3所述的半导体元件，其特征在于还包括：
形成在第一区域(304)的第一部分上的第一电绝缘材料(320)和形成在第一区域(304)的第二部分上的第二电绝缘材料(322)，第一区域(304)的第一部分与第一区域(304)的第二部分间隔开；以及
形成在第一电绝缘材料(320)上的第一层导电材料(324)和形成在第二电绝缘材料(322)上的第二层导电材料(326)。
5.根据权利要求4所述的半导体元件，其特征在于第一接合焊盘(18)耦合到第一层导电材料(324)，并且第三接合焊盘(20)耦合到第二层导电材料(326)。
6.根据权利要求5所述的半导体元件，其特征在于还包括：
第一夹子(332)，具有第一端部和第二端部，第一夹子(332)的第一端部耦合到第一引线(307)，并且第一夹子(332)的第二端部耦合到第二层导电材料(326)；以及
第二夹子(330)，具有第一端部和第二端部，第二夹子(330)的第一端部耦合到第二引线(310)，并且第二夹子(330)的第二端部耦合到第一层导电材料(324)。
7.根据权利要求6所述的半导体元件，其特征在于第一半导体器件(10)由接合剂接合到第一夹子(332)以及接合到第二夹子(330)，其中第二夹子(330)在第一半导体器件(10)的第一部分与第一导电材料(324)之间，并且第一夹子(332)在第一半导体器件(10)的第二部分与第二导电材料(326)之间。
8.根据权利要求6所述的半导体元件，其特征在于第一半导体器件(10)由接合剂接合到第一导电材料(324)以及接合到第二导电材料(326)，其中第一半导体器件(10)与第二夹子(330)横向相邻。
9.根据权利要求6所述的半导体元件，其特征在于还包括第三夹子(373)，具有第一端部和第二端部，第三夹子(373)的第一端部耦合到第二夹子(330)，并且第三夹子(373)的第二端部耦合到第一半导体器件(10)。
10.根据权利要求4所述的半导体元件，其特征在于还包括：
第三引线(316)，从第一区域(304A)延伸，第三引线(316)与第一区域(304A)整体地形成；
第一夹子(332)，具有第一端部和第二端部，第一夹子(332)的第一端部耦合到第一引线(307)，并且第一夹子(332)的第二端部耦合到第二层导电材料(326)；
第二夹子(330)，具有第一端部和第二端部，第二夹子(330)的第一端部耦合到第二引线(310)，并且第二夹子(330)的第二端部耦合到第一层导电材料(324)，其中第一半导体器件(10)由接合剂接合到第一导电材料(324)以及接合到第二导电材料(326)，其中第一半导体器件(10)与第二夹子(330)横向相邻；以及
第三夹子(403)，具有第一端部和第二端部，第三夹子(403)的第一端部耦合到第二夹子(330)，并且第三夹子(403)的第二端部耦合到第一半导体器件(10)。
CN201620778054.5U 2015-07-24 2016-07-22 半导体元件 Active CN206040622U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562196646P 2015-07-24 2015-07-24
US62/196,646 2015-07-24
US15/205,693 US9818674B2 (en) 2015-07-24 2016-07-08 Semiconductor component and method of manufacture
US15/205,693 2016-07-08

Publications (1)

Publication Number Publication Date
CN206040622U true CN206040622U (zh) 2017-03-22

Family

ID=57836256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620778054.5U Active CN206040622U (zh) 2015-07-24 2016-07-22 半导体元件

Country Status (2)

Country Link
US (1) US9818674B2 (zh)
CN (1) CN206040622U (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006015447B4 (de) 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
US7618896B2 (en) 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
CN201011655Y (zh) 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
US8023279B2 (en) 2009-03-12 2011-09-20 Fairchild Semiconductor Corporation FLMP buck converter with a molded capacitor and a method of the same
US8455987B1 (en) 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US8269259B2 (en) 2009-12-07 2012-09-18 International Rectifier Corporation Gated AlGaN/GaN heterojunction Schottky device
US8963338B2 (en) 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
US8847408B2 (en) 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
JP5895933B2 (ja) 2011-05-16 2016-03-30 トヨタ自動車株式会社 パワーモジュール
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130175704A1 (en) 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP6161251B2 (ja) 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9379048B2 (en) 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
US8981539B2 (en) 2013-06-10 2015-03-17 Alpha & Omega Semiconductor, Inc. Packaged power semiconductor with interconnection of dies and metal clips on lead frame
US9368434B2 (en) 2013-11-27 2016-06-14 Infineon Technologies Ag Electronic component
JP6374225B2 (ja) 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
KR102178865B1 (ko) 2015-02-25 2020-11-18 한국전자통신연구원 고속 스위칭 성능을 갖는 캐스코드 타입의 스위치 회로

Also Published As

Publication number Publication date
US20170025327A1 (en) 2017-01-26
US9818674B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
US9773895B2 (en) Half-bridge HEMT circuit and an electronic package including the circuit
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
CN205984938U (zh) 半导体组件
CN206236668U (zh) 半导体构件
CN205959971U (zh) 半导体元件
CN205984945U (zh) 半导体部件
CN106098660A (zh) 用于低emi电路的封装构造
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
CN206163480U (zh) 半导体构件
CN206163479U (zh) 半导体组件
US9362240B2 (en) Electronic device
US10930524B2 (en) Semiconductor component and method of manufacture
US20200194359A1 (en) Power converter having a conductive clip
CN109935561A (zh) 一种氮化镓器件及氮化镓器件的封装方法
US9653387B2 (en) Semiconductor component and method of manufacture
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
CN116525589A (zh) 一种驱动合封功率及其制备方法
CN206040622U (zh) 半导体元件
US20220246595A1 (en) Semiconductor device and a method of manufacturing a semiconductor device
CN102074539A (zh) 半导体器件的封装
CN207753000U (zh) 一种氮化镓器件
CN207398138U (zh) 半导体封装结构
CN104103680B (zh) 芯片和芯片装置
US20230386981A1 (en) Semiconductor device
CN107818916A (zh) 压接式igbt器件正面金属电极结构的制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant