CN109673166A - 半导体模块、电动汽车和动力控制单元 - Google Patents

半导体模块、电动汽车和动力控制单元 Download PDF

Info

Publication number
CN109673166A
CN109673166A CN201880002973.5A CN201880002973A CN109673166A CN 109673166 A CN109673166 A CN 109673166A CN 201880002973 A CN201880002973 A CN 201880002973A CN 109673166 A CN109673166 A CN 109673166A
Authority
CN
China
Prior art keywords
lead frame
plate
chip
terminal
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880002973.5A
Other languages
English (en)
Other versions
CN109673166B (zh
Inventor
征矢野伸
仲野逸人
樋口惠
樋口惠一
大泽彰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109673166A publication Critical patent/CN109673166A/zh
Application granted granted Critical
Publication of CN109673166B publication Critical patent/CN109673166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/64—Electric machine technologies in electromobility

Abstract

本发明提供半导体模块，其具备：第一引线框，其与第一臂电路的多个半导体芯片连接；第二引线框，其与第二臂电路的多个半导体芯片连接；第一主端子，其与第一引线框连接；以及第二主端子，其与第二引线框连接，第一引线框与第二引线框具有相对的部分，在第一引线框的第一端部具有与第一主端子连接的第一端子连接部，在第二引线框的第二端部具有与第二主端子连接的第二端子连接部，从第一引线框与第二引线框相对的部分看，第一端子连接部与第二端子连接部配置于相反侧。

Description

半导体模块、电动汽车和动力控制单元
技术领域
本发明涉及半导体模块、电动汽车和动力控制单元。
背景技术
以往，公知在收容多个功率半导体元件的半导体模块中，将弯曲的电流连接部件与半导体元件连接的结构(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2007-266608号公报
技术问题
本发明的技术问题在于，谋求在半导体模块中降低内部电感。
发明内容
在本发明的第一方式中，提供半导体模块。半导体模块可以具备第一臂电路和第二臂电路。半导体模块可以具备多个半导体芯片、第一引线框、第二引线框、第一主端子和第二主端子。在第一臂电路和第二臂电路中分别包含多个半导体芯片。第一引线框可以与第一臂电路的多个半导体芯片连接。第二引线框可以与第二臂电路的多个半导体芯片连接。第一主端子可以与第一引线框连接。第二主端子可以与第二引线框连接。第一引线框和第二引线框可以具有相对的部分。在第一引线框的第一端部可以具有第一端子连接部。第一端子连接部可以与第一主端子连接。在第二引线框的第二端部可以具有第二端子连接部。第二端子连接部可以与第二主端子连接。从第一引线框与第二引线框相对的部分看，第一端子连接部与第二端子连接部配置于相反侧。
上臂电路所包含的半导体芯片变为导通状态时在第一引线框中流通的电流的方向与下臂电路所包含的半导体芯片变为导通状态时在第二引线框中流通的电流的方向可以是反方向。
第一引线框中的与多个半导体芯片连接的芯片连接部与第二引线框中的与多个半导体芯片连接的芯片连接部可以配置为在俯视时平行。
第一引线框可以具有第一板状部和第一延长部。第一延长部可以以在第一板状部中的与第二引线框相向的端边处朝向上方或下方延伸的方式形成。第二引线框可以具有第二板状部和第二延长部。第二延长部可以以在第二板状部的与第一引线框相向的端边处朝向与第一延长部相对的方向延伸的方式形成。
第一引线框可以还具有第一相对部。第一相对部可以与第一延长部连接。第一相对部可以是与第一板状部相对地配置的板状。
第二引线框可以还具有第二相对部。第二相对部可以与第二延长部连接。第二相对部可以是与第二板状部相对地配置的板状。
第一引线框可以具有第一板状部。第二引线框可以具有第二板状部和重叠部。第二板状部可以被配置为在俯视时不与第一板状部重叠。重叠部可以与第二板状部连接。重叠部可以被配置为与第一板状部重叠。
第一引线框可以具有第一延长部、第一相对部和多个第一芯片连接部。第一延长部可以以在第一板状部的与第二引线框相向的端边处朝向上方或下方延伸的方式形成。第一相对部可以与第一延长部连接。第一相对部可以是与第一板状部相对地配置的板状。多个第一芯片连接部可以将第一板状部或第一相对部与多个半导体芯片连接。
第二引线框可以具有多个第二芯片连接部。多个第二芯片连接部可以将第二板状部与多个半导体芯片连接。
第二引线框可以具有第二延长部。第二延长部可以将第二板状部与重叠部连结。第二延长部可以在从第二主端子侧的端边到与多个半导体芯片中的离第二主端子最近的半导体芯片相对的位置为止形成有缺口部。
第一引线框可以具有第一板状部和多个芯片连接部。第一板状部可以与第一主端子连接。多个芯片连接部可以与多个半导体芯片连接。多个芯片连接部可以比第一板状部薄。
在第一引线框中，与第一主端子连接的所述第一端子连接部可以比与多个半导体芯片连接的部分厚。
第一引线框可以具有多个第一芯片连接部。多个第一芯片连接部可以与多个半导体芯片连接。第一延长部可以比第一芯片连接部厚。
多个半导体芯片可以包含多个晶体管。第一引线框可以具有第一中间部。第一中间部可以与多个半导体芯片的发射极端子连接。多个半导体芯片可以包含在第一臂电路中。第二引线框可以具有第二中间部。第二中间部可以与多个半导体芯片的发射极端子连接。多个半导体芯片可以包含在第二臂电路中。第一引线框的第一中间部与第二引线框的第二中间部可以隔开间隔地相对。第一引线框的第一中间部与第二引线框的第二中间部可以配置为在俯视时以间隔的中央为中心呈点对称。
第一引线框可以形成有第一狭缝部。第一狭缝部可以沿着第一引线框的第一中间部的长边方向形成。第二引线框可以形成有第二狭缝部。第二狭缝部可以沿着第二引线框的第二中间部的长边方向形成。
第一狭缝部的在长边方向上的长度可以比第一引线框的第一中间部的在长边方向上的长度的三分之二大。第二狭缝部的在长边方向上的长度可以比第二引线框的所述第二中间部的在长边方向上的长度的三分之二大。
第一狭缝部可以从所述第一主端子侧的端边开始形成。第二狭缝部可以从所述第二主端子侧的端边开始形成。
在本发明的第二方式中，提供电动汽车。电动汽车可以包括半导体模块。
在本发明的第三方式中，提供电动汽车。电动汽车可以包括半导体模块。在本发明的第四方式中，提供动力控制单元。动力控制单元可以包括半导体模块。
上述的发明内容并非列举了本发明的全部特征。这些特征组的子组合也能够成为发明。
附图说明
图1是表示本发明的一个实施方式的半导体模块100的概要的立体图。
图2是表示半导体模块100的主电路的概要的电路图。
图3是表示主电路中的电流的方向的一例的图。
图4是表示第一引线框110和第二引线框120的配置例的图。
图5是表示第一引线框110和第二引线框120的配置例的截面的图。
图6是表示第一引线框110的图。
图7是表示第二引线框120的图。
图8是表示一对引线框的其他配置例的图。
图9是表示引线框的其他例的图。
图10是表示引线框的其他例的图。
图11是表示引线框的其他例的图。
图12是表示芯片连接部的例子的图。
图13是表示引线框的连接例的图。
图14是表示形成有缺口部的引线框的一例的图。
图15是表示本发明的一个实施方式的电动汽车和动力控制单元的图。
图16是表示包含反向导通绝缘栅双极型晶体管的半导体模块100的主电路的一例的电路图。
图17是表示分别具有狭缝部的第一引线框110和第二引线框120的配置例的图。
图18是分别具有狭缝部的第一引线框110和第二引线框120的上表面图的一例。
图19是表示由于狭缝部的有无而导致的、电流波形的差异的图。
图20是表示由于狭缝部的有无而导致的、相对臂上的IGBT中的电压波形的差异的图。
符号说明
16：车轮、17：马达、18：中央运算装置、19：泵、20：热交换器、21：配管、100：半导体模块、110：第一引线框、111：板状部、112：延长部、113：第一中间部、114：相对部、116：芯片连接部、119：立起部、120：第二引线框、121：板状部、122：延长部、123：第二中间部、124：相对部、126：芯片连接部、128：重叠部、129：立起部、130：端子销、132：树脂块、143：IGBT、144：下臂电路、144a：半导体芯片、144b：半导体芯片、144c：半导体芯片、145：续流二极管、146：上臂电路、146a：半导体芯片、146b：半导体芯片、146c：半导体芯片、147：IGBT、148：续流二极管、149：内部布线端子、151：P端子、152：N端子、155a：U端子、155b：V端子、155c：W端子、160：树脂壳体、171：开口、172：开口、173：缺口部、174：缺口部、181：端子连接部、182：导电性块、183：绝缘基板、184：导电板、185：导电板、191：端子连接部、192：导电性块、193：第二狭缝部、194：第一狭缝部、200：动力控制单元、300：电动汽车
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下的实施方式并不对本发明的范围进行限定。另外，并非在实施方式中所说明的全部的特征的组合对于发明的解决方案都是必须的。
在本说明书中，使用X轴、Y轴和Z轴这些正交坐标轴来说明技术方案。正交坐标轴只是对构成要素的相对位置进行特定，而并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。此外，+Z轴方向与－Z轴方向是互为反方向的方向。在不标记正负而标记为Z轴方向的情况下，意为与+Z轴和－Z轴平行的方向。
图1是表示本发明的一个实施方式的半导体模块100的概要的立体图。半导体模块100将多个半导体芯片144a、144b和144c、以及多个半导体芯片146a、146b和146c等电子电路收容在内部。本例的半导体模块100可以具备树脂壳体160，所述树脂壳体160收容多个半导体芯片144a、144b和144c、以及多个半导体芯片146a、146b和146c。但是，也可以根据需要而省略树脂壳体160。在半导体模块100的收容部具备层叠基板。在层叠基板上设置有半导体芯片144a、144b和144c等。
多个半导体芯片144a、144b和144c构成下臂电路144。多个半导体芯片146a、146b和144c构成上臂电路146。下臂电路144是电连接于主电源的负极与交流输出端子之间的开关电路。上臂电路146是电连接于主电源的正极与交流输出端子之间的开关电路。半导体模块100可以构成逆变电路。将下臂电路144和上臂电路146之中的一个电路称为“第一臂电路”，将另一个电路称为“第二臂电路”。
构成下臂电路144的多个半导体芯片144a、144b和144c可以沿Y轴排列。同样地，构成上臂电路146的多个半导体芯片146a、146b和146c也可以沿Y轴排列。多个半导体芯片144a、144b和144c、以及多个半导体芯片146a、146b和144c可以以在X轴上的不同位置彼此相对的方式排列。但是，半导体芯片144a、144b和144c等并不一定要排列成一列。也可以以相邻的半导体芯片144a、144b的在X方向上的位置交替改变的方式交错地排列。
下臂电路144与上臂电路146成对地配置。在本例中，配置有三组下臂电路144和上臂电路146。但是，电路的数量不限于该情况。
半导体模块100具备下臂电路用的引线框和上臂电路用的引线框。下臂电路用的引线框和上臂电路用的引线框之中的一方是第一引线框，另一方是第二引线框。以将下臂电路用的引线框设为第一引线框110并将上臂电路用的引线框设为第二引线框120的情况为例进行说明。但是，并非意在将第一引线框110限定为下臂电路用的引线框，也并非意在将第二引线框120限定为上臂电路用的引线框。也可以将上臂电路用的引线框设为第一引线框并将上臂电路用的引线框设为第二引线框。
在本例中，与三组下臂电路144和上臂电路146对应地设置有三组第一引线框110和第二引线框。但是，第一引线框110和第二引线框120的数量不受限定。第一引线框110和第二引线框120可以由金属其他导电性材料形成。第一引线框110可以一体形成，也可以将多个构成部件连结而形成。第二引线框120也是同样的。
第一引线框110与下臂电路144中的多个半导体芯片144a、144b和144c连接。第二引线框120与上臂电路146中的多个半导体芯片146a、146b和146c连接。
第一引线框110和第二引线框120具有彼此相对地配置的面。相对可以意为以第一引线框与第二引线框之间的面为中心而呈面对称。第一引线框与第二引线框之间的面可以是YX面，也可以是YZ面。俯视意为从上方观察的情况。以半导体芯片144a、144b和144c为基准，将设置有第一引线框110的一侧设为上方，将上方的相反侧设为下方。因此，在本例中，+Z轴方向是上方。
在本例中，第一引线框110的与多个半导体芯片144a、144b和144c连接的部分、以及第二引线框120的与多个半导体芯片146a、146b和146c连接的部分配置为在俯视时平行。
在树脂壳体160的表面固定有多个主端子。具体来说，半导体模块100具备U端子155a、V端子155b和W端子155c。U端子155a、V端子155b和W端子155c可以是交流输出端子，尤其可以是三相输出端子。另外，半导体模块100可以在树脂壳体160的表面具备P端子151a、151b、151c(统称为151)和N端子152a、152b、152c(统称为152)。P端子151是能够与主电源的正极连接的输入端子，N端子152是能够与主电源的负极连接的输入端子。另外，端子销130等可以利用树脂块132而设置在树脂壳体160的表面。
U端子155a、V端子155b、W端子155c、P端子151和N端子152是主端子。在本例中，P端子151是直流电源的正极端子。N端子152是直流电源的负极端子。P端子151和N端子152可以沿着树脂壳体160的一个侧面(+Y轴方向侧的侧面)而配置。另一方面，作为交流输出端子的U端子155a、V端子155b和W端子155c可以沿着树脂壳体160的与上述的一个侧面相对的另一个侧面(－Y轴方向侧的侧面)配置。第一引线框110与半导体芯片144a、144b和144c连接。第一引线框110的一个端部(+Y轴方向的端部)与作为主端子之一的N端子152连接。另一方面，第二引线框120的端部(－Y轴方向的端部)与作为主端子之一的U端子155a(或V端子155b、W端子155c)连接。第二引线框120的上述端部是位于第一引线框110与N端子152连接的+Y轴方向的端部的相反侧(－Y轴方向)的端部。
另外，半导体模块100可以在其背面侧的底部具备冷却器。可以从外部向冷却器供给制冷剂。半导体芯片144a等各芯片、第一引线框110和第二引线框120可以由树脂密封。树脂可以是硅凝胶等凝胶、硅树脂或环氧树脂等密封材料。密封材料可以含有填料。
图2是表示半导体模块100的主电路的概要的电路图。本例表示三相逆变器。三相逆变器分别具有三组下臂电路144和上臂电路146。下臂电路144中的每个具有三个为一组的半导体芯片144a、144b和144c。各下臂电路144中的三个半导体芯片144a、144b和144c并联地电连接。同样地，上臂电路144中的每个具有三个为一组的半导体芯片146a、146b和146c。每个上臂电路146中的三个半导体芯片146a、146b和146c并联地电连接。此外，在图2和图3中虽然没有记载续流二极管，但各个半导体芯片144a、144b、144c、146a、146b和146c可以与后述的续流二极管连接。
半导体芯片144a、144b、144c、146a、146b和146c可以是包含晶体管的功率半导体元件。功率半导体元件例如可以包含IGBT(Insulated Gate Bipolar Transistor)芯片，所述IGBT芯片具备发射电极、控制电极焊盘、以及隔着发射电极和基板的相反侧的集电电极。功率半导体元件可以包含具有IGBT区域和FWD区域的RC-IGBT(反向导通IGBT)。控制电极焊盘可以包含栅电极或感测发射电极。另外，控制电极焊盘可以包含温度测定用的阳极电极和阴极电极。半导体芯片用的基板可以包含硅或碳化硅。但是，半导体芯片144a、144b、144c、146a、146b和146c不限于IGBT，也可以是MOSFET(Metal-oxide-semiconductorField-effect Transistor：金属氧化物半导体场效应晶体管)。另外，也可以将二极管与IGBT或MOSFET等晶体管并联连接。
对应的下臂电路144与上臂电路146可以成对地构成桥臂。图示的例子包含三个桥臂。在各桥臂中，上臂电路146所包含的半导体芯片146a、146b和146c的各集电电极与P端子151电连接。下臂电路144所包含的半导体芯片146a、146b和146c的各发射电极与N端子152电连接。另外，上臂电路146的半导体芯片146a、146b和146c的各发射电极、以及下臂电路144的半导体芯片144a、144b和144c的各集电电极与U端子155a等电连接。这些电连接可以经由第一引线框110、第二引线框120、形成于层叠基板上的金属箔的电路、以及内部布线端子149等来实施。另外，控制电极焊盘可以经由印刷基板和端子销130等与外部的控制电路连接。
图3是表示主电路中的电流的方向的一例的图。图3提取一个桥臂进行示出。下臂电路144的半导体芯片144a、144b和144c的各发射电极与N端子152a之间的电连接使用第一引线框110。上臂电路146的半导体芯片146a、146b和146c的各发射电极与U端子155a等之间的电连接使用第二引线框120。第二引线框120的端部在－Y轴方向上与U端子155a连接。另一方面，第一引线框110的端部在+Y轴方向上与N端子152a连接。
在第二引线框120中，电流从半导体芯片146a、146b和146c的发射电极流向U端子155。在本例中，在第二引线框120中，电流流向－Y轴方向。另一方面，在第一引线框110中，电流从半导体芯片144a、144b和144c的发射电极流向N端子152a。在本例中，在第一引线框110中，电流流向+Y轴方向。
因此，在本例的半导体模块100中，当上臂电路146所包含的半导体芯片146a、146b和146c处于导通状态时在第二引线框120中流过的电流的方向与当下臂电路146所包含的半导体芯片144a、144b和144c处于导通状态时在第一引线框110中流过的电流的方向是相反方向。由此，能够使由第一引线框110和第二引线框120产生的电感和感应磁场抵消。因此，通过将第一引线框110和第二引线框120相邻并平行地配置，从而能够降低由于在第一引线框110和第二引线框120中流通的电流而产生的电感。
根据本实施方式的半导体模块100，与利用铝等的引线键合来对半导体芯片144a、144b和144c等进行电路布线的情况相比，在热性能方面更有利。另外，与利用引线键合来对主电路布线进行布线的情况相比，能够减少键合所使用的键合线的根数，因此能够削减设备费用和工时。与利用引线键合进行电路布线的情况相比，能够减少引线键合的布线区域，能够实现半导体模块100的小型化。根据本实施方式的半导体模块100，与利用引线键合的情况相比，端子散热性也提高。
图4是表示第一引线框110和第二引线框120的配置例的图。图5是表示第一引线框110和第二引线框120的配置例的截面的图。图6表示第一引线框110。图7表示第二引线框120。
如图4、图5和图6所示，第一引线框110具备第一板状部111。板状部111可以具有与半导体模块100的树脂壳体160的底面平行的平面(XY平面)。板状部111的在Z轴方向上的厚度比在X方向和Y方向上的宽度小。板状部111可以将多个半导体芯片144a、144b和144c排列的方向作为长边方向而延伸。在本例中，板状部111沿Y方向延伸。
第一引线框110具备与多个半导体芯片144a、144b和144c连接的多个芯片连接部116a、116b和116c。芯片连接部116a、116b和116c分别经由立起部119而与板状部111连接。立起部119是在芯片连接部116a、116b和116c的端面相对于芯片连接部116a、116b和116c向板状部111侧弯曲的部分。立起部119与板状部111连接。立起部119不必须相对于芯片连接部116a、116b和116c呈直角弯曲，可以相对于芯片连接部116a、116b和116c以30度以上且150度以下的角度弯曲。另外，立起部119也可以具有曲面。
在第一引线框110的板状部111的长边方向端部设置有用于与第一主端子电连接的端子连接部191。
芯片连接部116a、116b和116c的厚度与板状部111的厚度相同或者比其薄。更优选的是芯片连接部116a、116b和116c的厚度比板状部111的厚度薄。另外，端子连接部191的厚度与板状部111的厚度相同或者比其薄。更优选的是端子连接部191的厚度比板状部111的厚度薄。端子连接部191的厚度与芯片连接部116a、116b和116c的厚度相同或者比其厚。根据这样的结构，能够提高半导体模块100的机械刚性，并且能够缓解施加于半导体芯片144a、144b和144c的应力。
板状部111、芯片连接部116a、116b和116c、立起部119以及端子连接部191可以由一个导电性材料一体形成，也可以通过将多个导电性部件连结而形成。
如图4、图5和图7所示，第二引线框120具备板状部121和重叠部128。重叠部128与板状部121连接。第二引线框120的重叠部128的主面被配置为在俯视时与第一引线框110的板状部111的主面重叠。以重叠部128与板状部111不接触的方式在Z轴方向上设置有间隔。重叠部128的主面是指重复部128的面中的面积最大的面及其背面。同样地，板状部121的主面是指板状部121的面中的面积最大的面及其背面。在图4和图7的例子中，与XY面平行的面是重叠部128和板状部121的主面。
在本例中，重叠部128与板状部121经由延长部122连接。延长部122可以是在第二引线框120的与第一引线框110相向的端边朝上方或下方延伸而形成的部分。延长部122不必须相对于板状部121呈直角弯曲，可以相对于板状部121以30度以上且150度以下的角度弯曲。另外，延长部122也可以具有曲面。第二引线框120具备板状部121、以及与多个半导体芯片146a、146b和146c连接的多个芯片连接部126a、126b和126c。芯片连接部126a、126b和126c与板状部121经由立起部129连接。立起部129在芯片连接部126a、126b和126c的端面相对于芯片连接部126a、126b和126c向板状部121侧弯曲。立起部129可以与板状部121连接。立起部129不必须相对于芯片连接部126a、126b和126c呈直角弯曲，可以相对于芯片连接部126a、126b和126c以30度以上且150度以下的角度弯曲。另外，立起部129也可以具有曲面。如图4所示，第一引线框110的与多个半导体芯片144a、144b和144c连接的多个芯片连接部116a、116b和116c、以及第二引线框120的与多个半导体芯片146a、146b和146c连接的多个芯片连接部126a、126b和126c配置为在俯视时平行。
在第二引线框120的重叠部128的长边方向端部设置有用于与第二主端子电连接的端子连接部181。重叠部128的设置有端子连接部181的长边方向端部是位于与第一引线框110的端子连接部191为长边方向相反侧的重叠部128的端部。
芯片连接部126a、126b和126c的厚度与板状部121的厚度和重叠部128的厚度相同或比它们薄。更优选的是芯片连接部126a、126b和126c的厚度比板状部111的厚度薄。另外，端子连接部181的厚度与板状部121的厚度和重叠部128的厚度相同或比它们薄。更优选的是端子连接部181的厚度比板状部111的厚度薄。端子连接部181的厚度与芯片连接部126a、126b和126c的厚度相同或比其厚。根据这样的结构，能够提高半导体模块100的机械刚性，并且能够缓解施加于半导体芯片146a、146b和146c的应力。
板状部121、延长部122、重叠部128、芯片连接部126a、126b和126c、立起部129以及端子连接部181可以由一个导电性材料一体形成，也可以通过将多个导电性部件连结而形成。
在板状部111和板状部121可以形成有开口171，以便在使树脂流入树脂壳体160内时树脂容易进入。另外，在板状部111可以形成用于插入夹具的缺口部173。在延长部122可以形成用于插入夹具的开口172。延长部122被开口172划分成多个延长部122a、122b和122c。
根据本例，第二引线框120的重叠部128以在俯视时重叠于第一引线框110的板状部111的方式延伸。由此，第一引线框110与第二引线框120相对的面积扩大。因此，能够提高使由第一引线框110和第二引线框120产生的电感和感应磁场抵消的效果。
图8是表示一对引线框的其他例的图。第一引线框110具有延长部112。延长部112形成为在与第二引线框120相向的端边朝上方或下方延伸。在图8中，第二引线框120也具备延长部122。第一引线框110的延长部112与第二引线框120的延长部122的延长方向可以相同。在本例中，延长部112和延长部122朝上方延伸。由此，在第一引线框110与第二引线框120相向的端边，相对的面积扩大。因此，能够提高使由第一引线框110和第二引线框120产生的电感和感应磁场抵消的效果。
在第一引线框110的板状部111的长边方向端部设置有用于与第一主端子电连接的端子连接部191。在第二引线框120的板状部121的端部设置有用于与第二主端子电连接的端子连接部181。端子连接部181设置于与第一引线框110的端子连接部191为长边方向相反侧的板状部121的端部。
在本例中，第一引线框110具有芯片连接部116，第二引线框120具有芯片连接部126。延长部112和延长部122可以具有与ZY平面平行地扩展的平面部。延长部112和延长部122的平面部的在宽度方向(X方向)上的厚度D2比芯片连接部的在宽度方向(Z方向)上的厚度D1大。由此，能够提高半导体模块的机械刚性，并且能够缓解施加于半导体芯片的应力。
图9是表示一对引线框的其他例的图。第一引线框110具备板状部111和与延长部112连接的相对部114。延长部112形成为在与第二引线框120相向的端边朝上方或下方延伸。相对部114是与延长部112连接并且与板状部111相对地配置的板状的部分。在本例中，板状部111沿+X轴方向延伸，并在延长部112沿－X轴方向折返。
第二引线框120具备板状部121和与延长部122连接的相对部124。延长部122形成为在与第一引线框110相向的端边朝上方或下方延伸。相对部124是与延长部122连接并且与板状部121相对地配置的板状的部分。在本例中，板状部121沿－X轴方向延伸，并在延长部122沿－X轴方向折返。第一延长部112和第二延长部122的在Z方向上的长度可以不同。
在第一引线框110的相对部114的端部或板状部111的端部设置有端子连接部191。另外，在第二引线框120的相对部124的端部或板状部121的端部设置有端子连接部181。端子连接部191和端子连接部181在引线框的长边方向(Y方向)上设置于相反侧的端部。另外，在本例中也可以设置有芯片连接部116和芯片连接部126。
根据本例的半导体模块100，在第一引线框110与第二引线框120相向的端边，相对的面积扩大。由此，能够提高使由第一引线框110和第二引线框120产生的电感和感应磁场抵消的效果。另外，由于能够扩大第一引线框110和第二引线框120的表面积，所以能够提高散热性。另外，利用折返，能够将第一引线框110和第二引线框120在XY平面内所占的面积维持原样地增加引线框的截面积。由此，大电流也容易流过。
图10是表示引线框的其他例的图。本例的第二引线框120是图4所示的第二引线框120的变形例。因此，对于与图4所示的结构相同的构造，省略详细的说明。第二引线框120具备芯片连接部126、立起部129、板状部121、延长部122a、相对部124a、延长部122b、相对部124b、延长部122c、重叠部128和端子连接部181。第二引线框120的重叠部128配置为在俯视时与第一引线框110的板状部111重叠。重叠部128与板状部111以不接触的方式在Z轴方向上设置有间隔。另外，第二引线框120的延长部122a配置在与第一引线框110的板状部111的在第二引线框120侧的端边(+X轴方向的端边)相对的高度位置(在Z轴方向上为相同位置)。
在重叠部128的端部设置有端子连接部181。第一引线框110的端子连接部191与第二引线框120的端子连接部181在引线框的长边方向(Y方向)上设置于相反侧。
本例的第二引线框120具备芯片连接部126。芯片连接部126经由立起部129而与板状部121连接，所述立起部129从芯片连接部126的－X轴方向端边(与第一引线框110相向的端边)弯曲。
根据本例，形成有第二引线框120的延长部122a和重叠部128。因此，第一引线框110与第二引线框120相对的面积扩大。由此，能够提高使由第一引线框110和第二引线框120产生的电感和感应磁场抵消的效果。此外，利用折返的效果，能够扩大第二引线框120的表面积而提高散热性，并且能够扩大截面积而应对大电流。
图11是表示引线框的其他例的图。本例的第一引线框110将金属板等多次折返，从而扩大截面积。第一引线框110具备芯片连接部116、立起部119、板状部111、延长部112a、相对部114a、延长部112b、相对部114b、延长部112c、相对部114c和端子连接部191。第二引线框120也具有同样的结构。并且，第一引线框110的端子连接部191与第二引线框120的端子连接部181在引线框的长边方向(Y方向)上设置于相反侧。在本例中，通过延长部112a与延长部122a、延长部112c的延长部122c相向，从而第一引线框110与第二引线框120相对的面积扩大。由此，能够提高使由第一引线框110和第二引线框120产生的电感和感应磁场抵消的效果。
图12是表示芯片连接部116的例子的图。在半导体模块100的收容部具备层叠基板。可以向配置在层叠基板上的半导体芯片144焊接第一引线框110的芯片连接部116。此时，可以使芯片连接部116的厚度D1为0.6mm以下。由于将热膨张系数不同的半导体芯片144与芯片连接部116焊接，所以会产生应力。但是，根据本例的半导体模块100，通过使芯片连接部116的厚度D1为0.6mm以下，从而能够缓解应力。板状部111的厚度D4可以比芯片连接部116的厚度D1厚。延长部112的厚度D2可以比芯片连接部116的厚度D1厚。相对部114的厚度D5可以比芯片连接部116的厚度D1厚。端子连接部191的厚度D3可以比芯片连接部116的厚度D1厚且与板状部111的厚度D4相同或比其薄。立起部119的厚度D6可以是芯片连接部116的厚度D1以上且是板状部111的厚度D4以下。通过提高板状部111、延长部112和相对部114的刚性，从而能够提高半导体模块100的机械刚性。另外，通过增加板状部111、延长部112和相对部114的截面积，从而能够降低电阻。通过降低芯片连接部116、立起部119和端子连接部191的刚性，从而能够缓解施加于半导体芯片144的应力。
图13是表示引线框的连接例的图。第一引线框110的一端侧可以通过芯片连接部116而位于半导体芯片144上，另一端侧的端子连接部191可以通过导电性块192而与第一主端子电连接。第二引线框120的一端侧可以通过芯片连接部126而位于半导体芯片146上，另一端侧的端子连接部181可以通过导电性块182而与第二主端子连接。导电性块182、192例如是铜块。
图14是表示形成有缺口部174的第二引线框120的一例的图。在第二引线框120的一端与多个半导体芯片146a、146b和146c连接且另一端侧的端子连接部181与第二主端子连接的情况下，在多个半导体芯片146a、146b和146c中的每个与第二主端子之间，电流路径的长度产生差异。本例对电流路径的长度进行修正。
根据本例的半导体模块100，第二引线框120具备延长部122。延长部122可以将板状部121与重叠部128连结。在延长部122可以形成有缺口部174。在本例中，缺口部174从第二主端子侧的端子连接部181形成至与多个半导体芯片146a、146b和146c中的离第二主端子最近的半导体芯片146a相对的位置。其结果是，半导体芯片146a与第二主端子之间的电流路径变长，抑制了多个导体芯片146a、146b和146c间的电流路径的长度的差异。
在本例中，在树脂壳体160的侧面配置有形成臂电路的N端子152和U端子155a(或V端子155b、W端子155c)。在本例中，N端子152可以沿着树脂壳体160的一个侧面(+Y轴方向侧的侧面)配置，U端子155a、V端子155b和W端子155c可以沿着与上述的一个侧面相对的另一个侧面(－Y轴方向侧的侧面)配置。另外，形成于第一引线框110的端部的端子连接部191与N端子152连接。形成于第二引线框120的端部的端子连接部181与U端子155a(或V端子155b、W端子155c)连接。因此，在俯视时，从引线框的中心来看，端子连接部191与端子连接部181形成于相反侧。
在本发明的第一实施方式中，第一引线框110具有板状部111、端子连接部191和芯片连接部116。板状部111具有平板状的大致长方形的主面。端子连接部191设置于板状部111的主面的短边，并与N端子152电连接。此外，在所述大致长方形的板状部111的主面之中的、多个半导体芯片所在的主面侧形成有芯片连接部116。第二引线框120具有板状部121、端子连接部181、芯片连接部126和重叠部128。重叠部128以从板状部121的主面端部延长的方式设置。端子连接部181设置于重叠部128的大致长方形的主面的短边，并与U端子155a(或V端子155b、W端子155c)电连接。此外，所述第一引线框110的板状部111的主面与所述第二引线框120的重叠部128在XY面上相对。从Y轴方向上引线框相对的部分看，端子连接部191与端子连接部181形成于相反侧。
在本发明的第二实施方式中，第一引线框110具有板状部111、端子连接部191、芯片连接部116和延长部112。板状部111具有平板状的大致长方形的主面。端子连接部191设置于板状部111的主面的短边，并与N端子152电连接。此外，在所述大致长方形的板状部111的主面之中的、多个半导体芯片所在的主面侧形成有芯片连接部116。延长部112从板状部111的主面的长边沿Z轴方向延长地设置。此外，在所述大致长方形的板状部111的长边之中的一侧形成有芯片连接部116，在另一侧形成有延长部112。第二引线框120具有板状部121、端子连接部181、芯片连接部126和延长部122。板状部121具有平板状的大致长方形的主面。端子连接部181设置于板状部121的主面的短边，并与U端子155a(或V端子155b、W端子155c)电连接。此外，在所述大致长方形的板状部121的主面之中的、多个半导体芯片所在的主面侧形成有芯片连接部126。延长部122从板状部121的主面的长边沿Z轴方向延长地设置。此外，在所述大致长方形的板状部121的长边之中的一侧形成有芯片连接部126，在另一侧形成有延长部122。此外，所述第一引线框110的延长部112的主面与所述第二引线框120的延长部122的主面在YZ面上相对。从Y轴方向上引线框相对的部分看，端子连接部191与端子连接部181形成于相反侧。
在本发明的第三实施方式中，第一引线框110具有板状部111、端子连接部191、芯片连接部116、延长部112和相对部114。板状部111具有平板状的大致长方形的主面。在所述大致长方形的板状部111的主面之中的、多个半导体芯片所在的主面侧形成有芯片连接部116，在另一方的板状部111主面侧设置有延长部112。延长部112以从板状部111的主面的长边沿+Z轴方向延长的方式设置。此外，从延长部112的端边向与板状部111相对的方向设置有相对部114。端子连接部191设置于相对部114的主面的短边，并与N端子152电连接。此外，第二引线框120具有板状部121、端子连接部181、芯片连接部126、延长部122和相对部124。板状部121具有平板状的大致长方形的主面。在所述大致长方形的板状部121的主面之中的、多个半导体芯片所在的主面侧形成有芯片连接部126，在另一方的板状部121主面侧设置有延长部122。延长部122以从板状部121的主面的长边沿+Z轴方向延长的方式设置。此外，从延长部122的端边向与板状部121相对的方向设置有相对部124。端子连接部181设置于相对部124的主面的短边，并与U端子155a(或V端子155b、W端子155c)电连接。此外，所述第一引线框110的延长部112的主面与所述第二引线框120的延长部122的主面以YZ面相对。从Y轴方向上引线框相对的部分看，端子连接部191与端子连接部181形成于相反侧。
如上所述，根据以上的各种实施方式中的半导体模块，能够实现应对大电流的布线构造。此外，也有助于内部电感的降低。尤其是，半导体模块100具有上臂电路146和下臂电路144，适合用作电动汽车(电气驱动车辆)和动力控制单元中的电力转换部。
图15是电动汽车300的驱动系统的简要结构图。电动汽车300至少具备如上所述的任意一个半导体模块100、马达17、中央运算装置18、泵19、热交换器20和配管21。马达17使用机械性地向车轮16传递驱动力的机构来使车轮16旋转。
马达17利用半导体模块100输出的电力进行驱动。中央运算装置18控制半导体模块100。泵19输送对半导体模块100进行冷却的制冷剂。热交换器20对制冷剂进行冷却。配管21将泵19与热交换器20以闭路状连接而形成制冷剂流路。
特别地，至少具有半导体模块100和中央运算装置18的动力控制单元200是在电动汽车300中进行电力转换的电力转换装置。具体来说，电动汽车300的蓄电池作为主电源使用。蓄电池的正极与半导体模块100的P端子151连接，蓄电池的负极与半导体模块100的N端子152连接。并且，作为交流输出端子的U端子155a、V端子155b和W端子155c与马达17连接。可以利用中央运算装置18对半导体芯片144和半导体芯片146的控制端子给予控制信号，来控制向马达17供给的电力。
如上所述，多个半导体芯片144a、144b、144c、146a、146b和146c可以分别是RC-IGBT。图16是表示包含反向导通绝缘栅双极型晶体管的半导体模块100中的主电路的一例的电路图。图16所示的电路除了半导体芯片的结构之外，与图2所示的电路相同。
图16表示三相逆变器。三相逆变器分别具有三组下臂电路144和上臂电路146。下臂电路144中的每个具有三个为一组的半导体芯片144a、144b和144c。各下臂电路144中的三个半导体芯片144a、144b和144c并联地电连接。同样地，上臂电路146中的每个具有三个为一组的半导体芯片146a、146b和146c。各个上臂电路146中的三个半导体芯片146a、146b和146c并联地电连接。
在本例中，各半导体芯片144a～144c包含IGBT 143a～143c和续流二极管145a～145c。各续流二极管145a～145c与各IGBT 143a～143c反向并联连接。即，续流二极管145a～145c的阴极与各IGBT 143a～143c的作为高电位侧电极的集电极连接。续流二极管145a～145c的正极与各IGBT 143a～143c的作为低电位侧电极的发射极连接。
各半导体芯片146a～146c包含IGBT 147a～147c和续流二极管148a～148c。各续流二极管148a～148c与各IGBT 147a～147c反向并联连接。此外，在图16所示的主电路中，与图2所示的情况同样地，第一引线框110具有与下臂电路144所包含的多个半导体芯片144a、144b和144c的发射极端子连接的部分。第二引线框120具有与上臂电路146所包含的多个半导体芯片146a、146b和146c的发射极端子连接的部分。但是，多个半导体芯片144a、144b、144c、146a、146b和146c也可以分别由IGBT芯片与二极管芯片的组合构成。例如，半导体芯片144a也可以是将一个IGBT芯片与一个二极管芯片反向并联连接的结构。另外，多个半导体芯片144a、144b、144c、146a、146b和146c也可以分别由MOSFET芯片与二极管芯片的组合构成。例如，半导体芯片144a也可以将一个MOSFET芯片与一个二极管芯片反向并联连接。
根据图16所示那样的使用了RC-IGBT的半导体模块100，能够实现半导体模块100的小型化和低热阻化。此外，为了实现半导体模块100的高输出化和高电压化，谋求各半导体芯片144a、144b、144c、146a、146b和146c的芯片面积的大型化和高耐压化。作为用于连接各半导体芯片144a、144b、144c的发射极端子的部件，可以使用上述的第一引线框110来代替键合线。作为用于连接各半导体芯片146a、146b和146c的发射极端子的部件，可以使用第二引线框120。
当在狭窄的空间中配置大电流流过的大容量芯片作为各半导体芯片的情况下，互感的影响变大。因此，存在难以实现低电感化、以及对各半导体芯片144a、144b和144c中的各电感间的偏差的抑制的情况。同样地，也难以抑制各半导体芯片146a、146b和146c中的各电感间的偏差。
伴随着各半导体芯片144a、144b、144c、146a、146b和146c的大容量化，每个芯片的电流的时间变化率di/dt变大。另外，通过使用第一引线框110和第二引线框120来代替键合线，从而电感变小。由于每个芯片的电流的时间变化率di/dt变大，所以半导体芯片146a、146b和146c中的从各发射极到第一主端子的电感产生不平衡。同样地，半导体芯片144a、144b和144c中的从各发射极到第二主端子的电感产生不平衡。电感的不平衡导致各半导体芯片144a、144b、144c间的电流的不平衡。由于电流的不平衡而导致电流集中于特定的半导体芯片。
具体来说，在图16中，如果IGBT 147a、147b和147c从关断状态变为导通状态，则在栅极电压Vge超过IGBT 147a、147b和147c的阈值电压Vth的时刻，集电极电流Ic流过IGBT147a、147b和147c。然后，其相对臂(下臂电路144)的续流二极管145a、145b、145c进行反向恢复。然后，伴随于此，相对臂的IGBT 143a、143b和143c的栅极电压上升。
在本例中，由于在IGBT 147a、147b和147c之间产生电流的不平衡，所以电流集中于IGBT 147a。由此，相对臂的IGBT 143a、143b和143c中的任意IGBT、例如IGBT 143c中的栅极电压上升变得显著。其结果是，在栅极电压超过预定的阈值电压的情况下，发生例如IGBT143c的误导通。
因此，希望提供低电感且能够抑制各半导体芯片的各电感的差异的第一引线框110和第二引线框120。由此，能够消除构成上臂电路146的各半导体芯片146a～146c中的电流的不平衡以及构成下臂电路144的各半导体芯片144a～144c中的电流的不平衡，并且能够防止误导通。
图17是表示分别具有狭缝部的第一引线框110和第二引线框120的配置例的图。图18是分别具有狭缝部的第一引线框110和第二引线框120的上表面图的一例。
图17和图18所示的第一引线框110和第二引线框120具有彼此相对地配置的面。在本例中，与图8所示的情况同样地，第一引线框110具有延长部112。延长部112在与第二引线框120相向的端边向上方或下方延伸而形成。第二引线框120也具备延长部122。在本例中，延长部112和延长部122向上方延伸。第一引线框110的延长部112与第二引线框120的延长部122以彼此不接触的方式接近。由此，利用互感的作用来实现低电感化。
第一引线框110沿长边方向延伸。第一引线框110在长边方向的两端之间具有第一中间部113。第二引线框120也沿长边方向延伸。第二引线框120在长边方向的两端之间具有第二中间部123。第一中间部113可以包含如图4～图14所示那样的板状部111和芯片连接部116，此外，也可以包含相对部114等。同样地，第二中间部123可以包含如图4～图14所示那样的板状部121和芯片连接部126，此外，也可以包含相对部124等。
在本例中，第一引线框110的长边方向的一端部(+Y轴方向的端部)经由端子连接部191与作为主端子之一的N端子152连接。在本例中，延长部112的长边方向的一端部经由端子连接部191与N端子152连接。第二引线框120的长边方向的一端部(－Y轴方向的端部)经由端子连接部181与作为主端子之一的U端子155a(或V端子155b、W端子155c)连接。在本例中，延长部122的长边方向的一端部经由端子连接部191与U端子155a等连接。
如图18所示，可以在绝缘基板183上设置导电板184和导电板185。导电板184和导电板185彼此电分离。构成下臂电路144的多个半导体芯片144a、144b和144c可以沿Y轴排列在导电板184上。在多个半导体芯片144a、144b和144c中，第一引线框110的第一中间部113与各个IGBT 143a、IGBT 143b和IGBT 143c的各发射极端子连接。具体来说，第一中间部113所包含的多个芯片连接部116a、116b和116c可以与IGBT 143a、IGBT 143b和IGBT 143c的各发射极端子连接。芯片连接部116a、116b和116c可以与图4、图6、图12等所示的结构相同。
在多个半导体芯片144a、144b和144c中，各个IGBT 143a、IGBT 143b和IGBT 143c的各集电极端子在半导体芯片的背面与导电板184连接。导电板184与第二引线框120连接。导电板184经由第二引线框120与构成上臂电路146的多个半导体芯片146a、146b和146c中的IGBT 147a、IGBT 147b和IGBT 147c的各发射极端子、以及作为主端子之一的U端子155a(或V端子155b、W端子155c)电连接。
构成上臂电路146的多个半导体芯片146a、146b和146c可以沿着Y轴排列在导电板185上。多个半导体芯片144a、144b和144c与多个半导体芯片146a、146b和146c可以以在X轴上的不同位置处彼此相对的方式排列。但是，半导体芯片144a、144b和144c等不一定必须排列成一列。在多个半导体芯片146a、146b和146c中，第二引线框120的第二中间部123与各个IGBT 147a、IGBT 147b和IGBT 147c的各发射极端子连接。具体来说，第二中间部123所包含的多个芯片连接部126a、126b和126c可以与IGBT 147a、IGBT 147b和IGBT 147c的各发射极端子连接。芯片连接部126a、126b和126c可以与图4、图7和图12等所示的结构相同。
在多个半导体芯片146a、146b和1464c中，各个IGBT 147a、IGBT 147b和IGBT 147c的各集电极端子在半导体芯片的背面与导电板185连接。导电板185可以与作为主端子之一的P端子151电连接。P端子151与N端子152可以以彼此不接触的方式配置于第一引线框110和第二引线框120的同一方向的端部(+Y方向的端部)。
第一引线框110的第一中间部113与第二引线框120的第二中间部123隔开间隔而相对，并且配置为在俯视时以间隔的中央为中心而呈点对称。此外，点对称的中心可以是第一引线框110的第一中间部113与第二引线框120的间隔的在X方向上的中点，并且是图18中虚线所示的中间区域的在Y轴方向上的中点。
如图18所示，沿着第一引线框110的长边方向在第一引线框110形成有第一狭缝部194。在本例中，在第一引线框110的第一中间部113形成有沿着长边方向(Y轴方向)的第一狭缝部194。第一狭缝部194可以沿着从第一引线框110的第一中间部113的第一主端子侧的端边(位于+Y轴方向的端部的边)朝向另一方的端边(位于－Y轴方向的端部的边)的方向(－Y轴方向)延伸而形成。
沿着第二引线框120的长边方向在第二引线框120形成有第二狭缝部193。在本例中，在第二引线框120的第二中间部123形成有沿着长边方向(Y轴方向)的第二狭缝部193。第二狭缝部193可以沿着从第二引线框120的第二中间部123的第二主端子侧的端边(位于－Y轴方向的端部的端边)朝向另一方的端边(位于+方向的端部的端边)的方向(+Y轴方向)延伸而形成。
第一狭缝部194的在长边方向上的长度和第二狭缝部193的在长边方向上的长度可以都是相同的长度D2。第一狭缝部194的在短边方向上的长度和第二狭缝部193的在短边方向上的长度可以都是相同的长度D3。长度D2可以比长度D3长。第一狭缝部194的在长边方向上的长度D2可以是第一引线框110的第一中间部113的在长边方向(Y轴方向)上的长度D1的三分之一以上，也可以是二分之一以上，也可以大于三分之二。同样地，第二狭缝部193的在长边方向上的长度D2可以是第二引线框120的第二中间部123的在长边方向上的长度的三分之一以上，也可以是二分之一以上，或者也可以是三分之二以上。
在本例中，第一狭缝部194以沿着延长部112的侧面并接触的方式设置于第一中间部113的板状部。第二狭缝部193以沿着延长部122的侧面并接触的方式设置于第二中间部123的板状部。但是，也可以从延长部112的侧面沿X轴方向隔开预定距离地设置第一狭缝部194。也可以从延长部122的侧面沿X轴方向隔开预定距离地设置第二狭缝部193。
优选地，包括第一狭缝部194和第二狭缝部193的形成位置和形状在内，第一引线框110的第一中间部113与第二引线框120的第二中间部123配置为在俯视时呈点对称。
对设置图17和图18所示的第一狭缝部194和第二狭缝部193的效果进行说明。图19是表示由于狭缝部的有无而导致的、电流波形的差异的图。在本例中，示出在上臂电路146所包含的多个半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中流通的各电流及其总电流。在本例中，从离连接有第二引线框120的第二主端子(在本例中是U端子155a)近的一侧开始依次称为芯片1、芯片2和芯片3。
在图19中，无狭缝的曲线图表示在没有形成图17和图18中的第一狭缝部194和第二狭缝部193的情况下的导通时的电流波形的模拟结果。有狭缝的曲线图表示在形成有图17和图18中的第一狭缝部194和第二狭缝部193的情况下的导通时的电流波形的模拟结果。在无狭缝的情况和有狭缝的情况下，施加电源电压Vdd、稳态电流Id、栅极电阻Rg和接合部温度Tj等条件相同。
如图19所示，在第一引线框110和第二引线框120具有第一狭缝部194和第二狭缝部193的情况下的在半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中分别流通的电流的偏差比在第一引线框110和第二引线框120不具有第一狭缝部194和第二狭缝部193的情况下的在半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中分别流通的电流的偏差小。
根据本例，在有第一狭缝部194和第二狭缝部193的情况下，在半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中流通的电流的比例是2.7：2：1左右。这与没有第一狭缝部194和第二狭缝部193的情况下的、在半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中流通的电流的比例即10：1.25：1的比例相比，电流的偏差更小。
在本例中，通过设置第一狭缝部194和第二狭缝部193，从而与没有设置第一狭缝部194和第二狭缝部193的情况相比，能够抑制电流集中于特定的半导体芯片146a(芯片1)的情况。在本例中，在多个半导体芯片146a(芯片1)、半导体芯片146b(芯片2)和半导体芯片146c(芯片3)中，在半导体芯片146a(芯片1)中流通的电流最大。并且，通过设置第一狭缝部194和第二狭缝部193，使在半导体芯片146a(芯片1)中流过的电流降低ΔI。在本例中，在将总计的稳态电流Id设为400A的条件下，通过设置第一狭缝部194和第二狭缝部193，从而能够将在半导体芯片146a(芯片1)中流通的峰值电流从749A降低为324A。
图20是表示由于狭缝部的有无而导致的、相对臂中的IGBT中的电压波形的差异的图。如上所述，相对臂(例如下臂电路144)的续流二极管145a、145b、145c反向恢复。并且，伴随于此，相对臂的IGBT 143a、143b和143c的栅极电压上升。但是，通过设置第一狭缝部194和第二狭缝部193，从而能够抑制相对臂的IGBT 143a、143b和143c的栅极电压的上升。在本例中，通过设置第一狭缝部194和第二狭缝部193，从而能够将栅极电压的峰值从9.1V降低为6.1V。
此外，在本例中，在不设置第一狭缝部194和第二狭缝部193的情况下，在半导体芯片144a(芯片6)、144b(芯片5)和144c(芯片4)之中的半导体芯片144c(芯片4)中的IGBT143c的栅极电压最大。另一方面，在设置有第一狭缝部194和第二狭缝部193的情况下，在半导体芯片144a、144b和144c之中的半导体芯片144a(芯片6)中的IGBT 143a的栅极电压最大。但是，与不设置第一狭缝部194和第二狭缝部193的情况的最大的栅极电压相比，能够使IGBT 143a的栅极电压变小。
通过设置第一狭缝部194和第二狭缝部193，在自感方面，也减轻了半导体芯片146a、146b和146c中的值的不平衡。在不设置第一狭缝部194和第二狭缝部193的结构中，半导体芯片146a、146b和146c的自感分别是14.6nH、20.4nH、29.0nH，其比例是1：1.4：2.0。与此相对，在设置有第一狭缝部194和第二狭缝部193的结构中，半导体芯片146a、146b和146c的自感分别是40.7nH、33.9nH、33.6nH，其比例是1.3：1：1。因此，改善了半导体芯片146a、146b和146c中从发射极到主端子为止的电感的不平衡。
在有效电感方面，也减轻了半导体芯片146a、146b和146c中的不平衡。有效电感通过自感与互感的和来算出。在不设置第一狭缝部194和第二狭缝部193的结构中，半导体芯片146a、146b和146c中的有效电感分别是10.2nH、18.1nH、23.8nH，其比例是1：1.8：2.3。与此相对，在设置有第一狭缝部194和第二狭缝部193的结构中，半导体芯片146a、146b和146c中的有效电感分别是15.0nH、15.1nH，14.2nH，其比例是1.1：1.1：1。因此，改善了半导体芯片的从发射极到主端子为止的有效电感的不平衡。
如上所述，根据本例的半导体模块100，在第一引线框110形成有第一狭缝部194，在第二引线框120形成有第二狭缝部193。由此，减轻了半导体芯片146a、146b和146c中的电感的不平衡。并且，减轻了半导体芯片146a、146b和146c中的电流的不平衡。能够防止在相对臂中的续流二极管145a、145b、145c反向恢复时，相对臂中的IGBT 143a、143b和143c的栅极电压上升的情况。因此，能够防止特定的半导体芯片误导通的情况。
此外，在上述的例子中，示出了上臂电路146被开关的情况，但下臂电路144被开关的情况也是同样的。减轻了半导体芯片144a、144b和144c中的电感的不平衡。并且，减轻了半导体芯片144a、144b和144c中的电流的不平衡。能够防止在相对臂中的续流二极管148a、148b、148c反向恢复时，相对臂中的IGBT 147a、147b和147c的栅极电压上升的情况。
参照图16至图20而进行了说明的、形成有第一狭缝部194和第二狭缝部193的半导体模块100可以在图15所示的电动汽车300和动力控制单元200中使用。
以上，利用实施方式说明了本发明，但半导体模块100的结构不限于这些情况。例如，如图9所示，在俯视时第一引线框110的相对部114与板状部111重叠的结构中，也可以使第一引线框110的在长边方向上的相对部114的长度与板状部111的长度彼此不同。例如，可以在缩短相对部114的长度的基础上，仅在离第一引线框110的一端部近的部分配置相对部114。
同样地，在第二引线框120中，也可以在缩短相对部124的长度的基础上，仅在离第一引线框110的一端部的相反侧的端部近的第二引线框120的部分配置相对部124。在该情况下，第一引线框110的第一中间部113与第二引线框120的第二中间部123可以配置为在俯视时以间隔的中央为中心呈点对称。利用相对部114或板状部111等的配置位置来减轻半导体芯片146a、146b和146c中的电感的不平衡。
如图8所示，也可以利用具有第一引线框110的板状部111和第二引线框120的板状部121的半导体模块100。板状部111可以在与板状部121相对的边的相反侧的端缘设置有将板状部111局部地扩展的扩展部。同样地，板状部121可以设置有将板状部121局部地扩展的扩展部。在该情况下，可以在离第一引线框110的一端部近的部分在板状部111设置扩展部。在第二引线框120，可以在离第一引线框110的一端部的相反侧的端部近的部分在板状部121设置扩展部。在该情况下，第一引线框110的第一中间部113与第二引线框120的第二中间部123也可以配置为在俯视时以间隔的中央为中心呈点对称。利用相对部114或板状部111等的配置位置来减轻半导体芯片146a、146b和146c中的电感的不平衡。
以上，用实施方式说明了本发明，但本发明的技术范围不限定于上述实施方式所记载的范围。对于上述实施方式能够添加各种变更或改良，这对本领域技术人员来说是显而易见的。根据权利要求书的记载可知这些添加了变更或改良的方式也包含在本发明的技术范围内。

Claims (19)

1.一种半导体模块，其特征在于，具备第一臂电路和第二臂电路，
所述半导体模块具备：
多个半导体芯片，在所述第一臂电路和所述第二臂电路中分别包含该多个半导体芯片；
第一引线框，其与所述第一臂电路的所述多个半导体芯片连接；
第二引线框，其与所述第二臂电路的所述多个半导体芯片连接；
第一主端子，其与所述第一引线框连接；以及
第二主端子，其与所述第二引线框连接，
所述第一引线框与所述第二引线框具有相对的部分，
在所述第一引线框的第一端部具有与所述第一主端子连接的第一端子连接部，
在所述第二引线框的第二端部具有与所述第二主端子连接的第二端子连接部，
从所述第一引线框与所述第二引线框相对的部分看，所述第一端子连接部与所述第二端子连接部配置于相反侧。
2.根据权利要求1所述的半导体模块，其特征在于，
所述第一臂电路所包含的所述多个半导体芯片成为导通状态时在所述第一引线框中流通的电流的方向与所述第二臂电路所包含的所述多个半导体芯片成为导通状态时在所述第二引线框中流通的电流的方向是相反方向。
3.根据权利要求1或2所述的半导体模块，其特征在于，
所述第一引线框中的与所述多个半导体芯片连接的芯片连接部与所述第二引线框中的与所述多个半导体芯片连接的芯片连接部配置为在俯视时平行。
4.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
所述第一引线框具有：
第一板状部；以及
第一延长部，其以在所述第一板状部中的与所述第二引线框相向的端边处朝向上方或下方延伸的方式形成，
所述第二引线框具有：
第二板状部；以及
第二延长部，其以在所述第二板状部中的与所述第一引线框相向的端边处朝向与所述第一延长部相对的方向延伸的方式形成。
5.根据权利要求4所述的半导体模块，其特征在于，
所述第一引线框还具有板状的第一相对部，所述第一相对部与所述第一延长部连接，并且与所述第一板状部相对地配置。
6.根据权利要求4或5所述的半导体模块，其特征在于，
所述第二引线框还具有板状的第二相对部，所述第二相对部与所述第二延长部连接，并且与所述第二板状部相对地配置。
7.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
所述第一引线框具有第一板状部，
所述第二引线框具有：
第二板状部，其被配置为在俯视时不与所述第一板状部重叠；以及
重叠部，其被配置为与所述第二板状部连接且在俯视时与所述第一板状部重叠。
8.根据权利要求7所述的半导体模块，其特征在于，
所述第一引线框具有：
第一延长部，其以在所述第一板状部的与所述第二引线框相向的端边处朝向上方或下方延伸的方式形成；
板状的第一相对部，其以与所述第一延长部连接且与所述第一板状部相对的方式配置；以及
多个第一芯片连接部，其将所述第一板状部或所述第一相对部与所述多个半导体芯片连接。
9.根据权利要求7或8所述的半导体模块，其特征在于，
所述第二引线框具有将所述第二板状部与所述多个半导体芯片连接的多个第二芯片连接部。
10.根据权利要求7～9中任一项所述的半导体模块，其特征在于，
所述第二引线框具有将所述第二板状部与所述重叠部连结的第二延长部，
所述第二延长部在从所述第二主端子侧的端边到与所述多个半导体芯片中的离所述第二主端子最近的半导体芯片相对的位置为止形成有缺口部。
11.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
所述第一引线框具有：
第一板状部，其与所述第一主端子连接；以及
多个芯片连接部，其与所述多个半导体芯片连接，且比所述第一板状部薄。
12.根据权利要求1～11中任一项所述的半导体模块，其特征在于，
在所述第一引线框中，与所述第一主端子连接的所述第一端子连接部比与所述多个半导体芯片连接的芯片连接部厚。
13.根据权利要求4～6中任一项所述的半导体模块，其特征在于，
所述第一引线框具有与所述多个半导体芯片连接的多个第一芯片连接部，
所述第一延长部比所述多个第一芯片连接部厚。
14.根据权利要求1所述的半导体模块，其特征在于，
所述第一引线框具有第一中间部，所述第一中间部与所述第一臂电路所包含的所述多个半导体芯片的发射极端子连接，
所述第二引线框具有第二中间部，所述第二中间部与所述第二臂电路所包含的所述多个半导体芯片的发射极端子连接，
所述第一引线框的所述第一中间部与所述第二引线框的第二中间部配置为隔开间隔地相对，并且在俯视时以所述间隔的中央为中心呈点对称。
15.根据权利要求14所述的半导体模块，其特征在于，
所述第一引线框形成有沿着所述第一引线框的所述第一中间部的长边方向的第一狭缝部，
所述第二引线框形成有沿着所述第二引线框的所述第二中间部的长边方向的第二狭缝部。
16.根据权利要求15所述的半导体模块，其特征在于，
所述第一狭缝部的在长边方向上的长度比所述第一引线框的所述第一中间部的在长边方向上的长度的三分之二大，
所述第二狭缝部的在长边方向上的长度比所述第二引线框的所述第二中间部的在长边方向上的长度的三分之二大。
17.根据权利要求15所述的半导体模块，其特征在于，
所述第一狭缝部从所述第一主端子侧的端边开始形成，
所述第二狭缝部从所述第二主端子侧的端边开始形成。
18.一种电动汽车，其特征在于，
具备权利要求1～17中任一项所述的半导体模块。
19.一种动力控制单元，其特征在于，
具备权利要求1～17中任一项所述的半导体模块。
CN201880002973.5A 2017-02-06 2018-01-10 半导体模块、电动汽车和动力控制单元 Active CN109673166B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-019963 2017-02-06
JP2017019963 2017-02-06
PCT/JP2018/000369 WO2018142863A1 (ja) 2017-02-06 2018-01-10 半導体モジュール、電気自動車、及びパワーコントロールユニット

Publications (2)

Publication Number Publication Date
CN109673166A true CN109673166A (zh) 2019-04-23
CN109673166B CN109673166B (zh) 2023-01-20

Family

ID=63040462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002973.5A Active CN109673166B (zh) 2017-02-06 2018-01-10 半导体模块、电动汽车和动力控制单元

Country Status (4)

Country Link
US (1) US10784214B2 (zh)
JP (1) JP6753475B2 (zh)
CN (1) CN109673166B (zh)
WO (1) WO2018142863A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488924B2 (en) * 2017-06-02 2022-11-01 Mitsubishi Electric Corporation Semiconductor element bonding substrate, semiconductor device, and power conversion device
JP1650295S (ja) 2019-01-11 2020-01-20 半導体モジュール
JP1649258S (ja) 2019-01-11 2022-12-21 半導体モジュール
DE102019206820A1 (de) 2019-05-10 2020-11-12 Robert Bosch Gmbh Halbleiterleistungsmodul
DE102019206822A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Halbleiterleistungsmodul
DE102019206821A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Halbleiterleistungsmodul
JP1659678S (zh) * 2019-08-29 2020-05-18
JP1659676S (zh) * 2019-08-29 2020-05-18
JP1659675S (zh) * 2019-08-29 2020-05-18
CN113126703B (zh) * 2020-01-14 2023-09-08 戴尔产品有限公司 电力传输系统
JP1669329S (zh) * 2020-03-13 2020-10-05
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device
WO2024080089A1 (ja) * 2022-10-12 2024-04-18 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2004022960A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 電力用半導体装置
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
CN104303297A (zh) * 2012-05-16 2015-01-21 松下知识产权经营株式会社 电力用半导体模块
CN105900323A (zh) * 2014-01-09 2016-08-24 日立汽车系统株式会社 半导体装置以及使用该半导体装置的电力变换装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006014582B4 (de) 2006-03-29 2011-09-15 Infineon Technologies Ag Halbleitermodul
WO2013118275A1 (ja) * 2012-02-09 2013-08-15 三菱電機株式会社 半導体装置
US10099574B2 (en) * 2015-04-15 2018-10-16 Ford Global Technologies, Llc Vehicle power module assemblies
JP6485257B2 (ja) 2015-07-01 2019-03-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6488940B2 (ja) 2015-08-07 2019-03-27 富士電機株式会社 半導体装置
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
US10573581B2 (en) * 2016-09-29 2020-02-25 Texas Instruments Incorporated Leadframe
US10074639B2 (en) * 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
JP6884624B2 (ja) * 2017-04-05 2021-06-09 富士電機株式会社 半導体装置、半導体装置の製造方法及びインターフェースユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2004022960A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 電力用半導体装置
CN104303297A (zh) * 2012-05-16 2015-01-21 松下知识产权经营株式会社 电力用半导体模块
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
CN105900323A (zh) * 2014-01-09 2016-08-24 日立汽车系统株式会社 半导体装置以及使用该半导体装置的电力变换装置

Also Published As

Publication number Publication date
JP6753475B2 (ja) 2020-09-09
WO2018142863A1 (ja) 2018-08-09
CN109673166B (zh) 2023-01-20
US20190157221A1 (en) 2019-05-23
US10784214B2 (en) 2020-09-22
JPWO2018142863A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
CN109673166A (zh) 半导体模块、电动汽车和动力控制单元
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
CN110998838B (zh) 半导体模块
US9490200B2 (en) Semiconductor device
CN111480231B (zh) 电力转换装置
JP6594000B2 (ja) 半導体装置
CN109417066B (zh) 半导体装置
CN112543994B (zh) 半导体装置
US11521933B2 (en) Current flow between a plurality of semiconductor chips
CN110178304B (zh) 半导体装置
CN110383475A (zh) 半导体装置
CN113875006A (zh) 三电平功率模块
JP7050732B2 (ja) 半導体装置
US10903149B2 (en) Semiconductor module, electric vehicle, and power control unit
CN110622307B (zh) 半导体模块以及电力变换装置
JP6123722B2 (ja) 半導体装置
CN113707625A (zh) 电力用半导体模块
CN109427744B (zh) Ipm模块、车辆及ipm模块的制作方法
US10454375B2 (en) Power converter
EP4243070A1 (en) Power module and method for manufacturing a power module
JP2022091899A (ja) 半導体装置
CN117438412A (zh) 半导体模块
CN112204733A (zh) 半导体模块以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant