JP6884624B2 - 半導体装置、半導体装置の製造方法及びインターフェースユニット - Google Patents

半導体装置、半導体装置の製造方法及びインターフェースユニット Download PDF

Info

Publication number
JP6884624B2
JP6884624B2 JP2017075243A JP2017075243A JP6884624B2 JP 6884624 B2 JP6884624 B2 JP 6884624B2 JP 2017075243 A JP2017075243 A JP 2017075243A JP 2017075243 A JP2017075243 A JP 2017075243A JP 6884624 B2 JP6884624 B2 JP 6884624B2
Authority
JP
Japan
Prior art keywords
semiconductor
internal wiring
unit
terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017075243A
Other languages
English (en)
Other versions
JP2018181934A (ja
Inventor
堀　元人
元人 堀
祐樹 稲葉
祐樹 稲葉
池田　良成
良成 池田
哲也 砂子
哲也 砂子
道弘 稲場
道弘 稲場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017075243A priority Critical patent/JP6884624B2/ja
Priority to US15/934,256 priority patent/US10636740B2/en
Priority to DE102018107240.6A priority patent/DE102018107240B4/de
Priority to CN201810283513.6A priority patent/CN108695297B/zh
Publication of JP2018181934A publication Critical patent/JP2018181934A/ja
Application granted granted Critical
Publication of JP6884624B2 publication Critical patent/JP6884624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Description

本発明は、複数の半導体モジュールが並列接続された半導体装置と外部機器とをインターフェースユニットを介して接続する技術に関する。
半導体装置、特に電力用半導体装置（以下「パワー半導体装置」と称する。）は、例えば汎用インバータ等の外部機器に、外部機器側に設けられたプリント板やバスバー等を介して、はんだ付けやねじ締め等により接続される。しかし、複数の半導体ユニットを並列接続した半導体装置を外部機器に接続する場合、半導体ユニットの個数に応じて、外部機器との間で引き回さなければならない配線が多くなるという問題がある。特に、半導体チップの制御信号を導通させる経路を構成する配線が多くなり、外部機器の設計上或いは使用上で大きな制約が生じ、設計の自由度が低くなると共にコスト増を招いていた。
半導体装置及び外部機器の接続に関する技術として、例えば特許文献１には、冷却器と、冷却器上に並べて固定された複数のパワー半導体ユニットと、パワー半導体ユニットを電気的に接続するバスバーユニットとが開示されている。このバスバーユニットは、各パワー半導体ユニットのコレクタ側の外部端子、又はエミッタ側の外部端子を相互に接続する複数のバスバーを備えている。
また特許文献２には、並列に接続された複数のパワー半導体モジュールにおける外部接続端子を連結して電気的に接続するプリント基板が開示されている。プリント基板には、制御用又は計測用の外部接続端子と電気的に接続するための回路パターンが形成されていると共に、プリント基板上には、この回路パターンに接続して、上下方向に延びる外部端子が設けられている。
しかし特許文献１の場合、バスバーユニットは、端子台部と、この端子台部とから突出するように分離して設けられた外部接続用のＰ端子及びＮ端子とを備えるため、全体構造として複雑であり、取扱いが不便であるという問題がある。また特許文献２の場合、パワー半導体モジュールと外部機器とを接続するには、プリント基板の上に、更に半導体モジュール用ケースを重ねるため、接続時に作業負担が生じるという問題がある。
国際公開第２０１６／０３１４６２号 特開２０１４−２３６１５０号公報
本発明は上記した問題に着目して為されたものであって、半導体装置と外部機器との接続作業の負担を軽減できるインターフェースユニット、このインターフェースユニットを用いた半導体装置及びこの半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置のある態様は、（ａ）ベースプレートと、（ｂ）半導体チップ及び半導体チップに接続されベースプレートと反対側に延びる棒状のユニット側制御端子をそれぞれ備えてベースプレート上に対をなす個数で並列された複数の半導体ユニットと、（ｃ）複数の半導体ユニットからそれぞれ延びる複数のユニット側制御端子と接続される内部配線、及び内部配線と接続され半導体ユニットと反対側の外部に延びる棒状の外部接続用制御端子を有し、複数の半導体ユニットの上に設けられた箱状の収納部を有するインターフェースユニットと、を備えることを要旨とする。
また本発明に係る半導体装置の製造方法のある態様は、（ｄ）ベースプレート上に、半導体チップ及び半導体チップに接続されベースプレートと反対側に延びる棒状のユニット側制御端子をそれぞれ備える複数の半導体ユニットを対をなす個数で並列させる工程と、（ｅ）複数の半導体ユニットからそれぞれ延びる複数のユニット側制御端子と接続される内部配線、及び内部配線と接続され半導体ユニットと反対側の外部に延びる棒状の外部接続用制御端子を有する箱状の収納部を有するインターフェースユニットを、複数の半導体ユニットの上に搭載する工程と、（ｆ）複数の半導体ユニットのそれぞれのユニット側制御端子と内部配線とを接続する工程と、を含むことを要旨とする。
また発明に係る半導体装置で使用されるインターフェースユニットのある態様は、（ｇ）半導体チップ及び半導体チップに接続されベースプレートと反対側に延びる棒状のユニット側制御端子をそれぞれ備えて対をなす個数で並列された複数の半導体ユニットからそれぞれ延びる複数のユニット側制御端子と接続される内部配線、及び内部配線と接続され半導体ユニットと反対側の外部に延びる棒状の外部接続用制御端子を有し、複数の半導体ユニットの上に設けられる箱状の収納部、を備えることを要旨とする。
本発明に係るインターフェースユニット、このインターフェースユニットを用いた半導体装置及び半導体装置の製造方法によれば、半導体装置と外部機器とを接続する際の接続作業の負担を軽減できる。
図１は、本発明の実施の形態に係る半導体装置の構成の概略を模式的に説明する斜視図（鳥瞰図）である。 図２は、本発明の実施の形態に係る半導体装置の構成の概略を模式的に説明する分解斜視図である。 図３は、本発明の実施の形態に係る半導体装置で並列接続される一対の半導体ユニットの構成の概略を模式的に説明する平面図である。 図４は、本発明の実施の形態に係る半導体装置で並列接続される一対の半導体ユニットの構成の概略を、半導体ユニットの短辺側が正面に見える側から見て模式的に説明する側面図である。 図５は、図３中のＡ−Ａ線方向から見た断面図である。 図６は、図３中のＢ−Ｂ線方向から見た断面図である。 図７は、本発明の実施の形態に係る半導体装置で一対の半導体ユニットを並列接続するインターフェースユニットの構成の概略を模式的に説明する平面図である。 図８は、本発明の実施の形態に係る半導体装置においてインターフェースユニットにより一対の半導体ユニットを並列接続した構成の概略を、インターフェースユニットの収納部の長辺側及び半導体ユニットの短辺側が正面に見える側から見て模式的に説明する側面図である。 図９は、本発明の実施の形態に係る半導体装置で使用されるインターフェースユニットの構成の概略を、インターフェースユニットの支持部の長辺側が正面に見える側から見て模式的に説明する側面図である。 図１０（ａ）は本発明の実施の形態に係る半導体装置で使用されるインターフェースユニットの収納部の内部配線の概略を模式的に説明する平面図であり、図１０（ｂ）は図１０（ａ）中のＥ−Ｅ線方向から見た断面図である。 図１１は、図７中のＣ−Ｃ線方向から見た断面図である。 図１２は、図７中のＤ−Ｄ線方向から見た断面図である。 図１３は、本発明の実施の形態に係る半導体装置においてインターフェースユニットにより一対の半導体ユニットが並列接続された構成の概略を模式的に説明する平面図である。 図１４は、本発明の実施の形態に係る半導体装置においてインターフェースユニットにより一対の半導体ユニットが並列接続された構成の概略を、インターフェースユニットの収納部の長辺側が正面に見える側から見て模式的に説明する側面図である。 図１５は、本発明の実施の形態に係る半導体装置において並列接続された一対の半導体ユニットが、インターフェースユニットを介して外部機器の制御用プリント板と接続された構成の概略を模式的に説明する平面図である。 図１６は、比較例に係る半導体装置において並列接続された一対の半導体ユニットが、半導体ユニット毎に外部機器の制御用プリント板と接続された構成の概略を模式的に説明する平面図である。 図１７は、本発明の実施の形態の第１変形例に係る半導体装置の構成の概略を模式的に説明する分解斜視図である。 図１８は、本発明の実施の形態の第２変形例に係る半導体装置の構成の概略を模式的に説明する分解断面図である。 図１９は、本発明の実施の形態の第３変形例に係る半導体装置で使用されるインターフェースユニットの収納部の内部配線の積層状態の概略を模式的に説明する平面図である。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
＜半導体装置＞
本発明の実施の形態に係る半導体装置は、図１に示すように、金属製のベースプレート１００上に並設され対をなす２個で１組の半導体ユニット１０，２０と、半導体ユニット１０，２０の上側に跨って設けられたインターフェースユニット３０と、を備える。
インターフェースユニット３０は、半導体ユニット１０，２０のそれぞれ対応する端子どうしを並列接続する。半導体装置は、インターフェースユニット３０を介して、汎用インバータ等の外部機器側に設けられている機器側バスバーとのネジ（ボルト）接続が可能である。
一対の半導体ユニット１０，２０は、いずれも直方体状であって、それぞれパワー半導体チップを搭載した半導体モジュールが封止樹脂１０ａにより内側に密封されている。図２に示すように、一対の半導体ユニット１０，２０は、矩形の長辺を平行に隣接させ、それぞれの短辺方向に沿って並設されている。一対の半導体ユニット１０，２０間では、同名の部材は同じ構造及び機能を有するため、以下、図３中で左側に示す半導体ユニット１０を代表例として主に説明し、重複説明を適宜省略する。
図３に示すように、半導体ユニットの封止樹脂１０ａの上面の中央には、いずれも平面パターンで、矩形で板状のコレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ、出力側バスバー端子１９ｃが等間隔で、それぞれの長手方向が半導体ユニット１０の短辺方向に沿って延びるように設けられている。
コレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ、出力側バスバー端子１９ｃは、いずれも銅（Ｃｕ）やアルミニウム（Ａｌ）等で作製され導電性を有している。コレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ、出力側バスバー端子１９ｃのそれぞれの中央には、下側の封止樹脂１０ａの上部に配置されている、図３中で六角形状の破線で示すナットの孔とほぼ同心の貫通孔が設けられている。
またコレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ及び出力側バスバー端子１９ｃは、それぞれの下面側の両端において、半導体ユニットの内部に封止されている半導体モジュールから延びる棒状のコレクタ側接続端子１５ａ，１５ｂ、エミッタ側接続端子１７ａ，１７ｂ及び出力側接続端子１９ａ，１９ｂと接合されている。いずれも下側から上方に直線状に延びるコレクタ側接続端子１５ａ，１５ｂ、エミッタ側接続端子１７ａ，１７ｂ及び出力側接続端子１９ａ，１９ｂは、それぞれ２本で一組をなす。
コレクタ側接続端子１５ａ，１５ｂは封止樹脂１０ａ上のコレクタ側バスバー端子１５ｃと、エミッタ側接続端子１７ａ，１７ｂは封止樹脂１０ａ上のエミッタ側バスバー端子１７ｃと、出力側接続端子１９ａ，１９ｂは封止樹脂１０ａ上の出力側バスバー端子１９ｃと、溶接又ははんだ付け等によりそれぞれ接合される。コレクタ側接続端子１５ａ，１５ｂは、半導体モジュールに搭載されているパワー半導体チップの裏面に電流を供給し、エミッタ側接続端子１７ａ，１７ｂはパワー半導体チップの表面からの電流を外部に流し、出力側接続端子１９ａ，１９ｂはコレクタ側接続端子１５ａ，１５ｂの配線とエミッタ側接続端子１７ａ，１７ｂの配線の中間の出力電流を流す。以下、明細書中では、コレクタ側接続端子１５ａ，１５ｂ、エミッタ側接続端子１７ａ，１７ｂ及び出力側端子１９ａ，１９ｂをそれぞれ「主端子」とも称する。
半導体ユニット１０の封止樹脂１０ａの上面上で長手方向の両端には、半導体ユニット１０を他の部材や装置等に取り付けるためのネジ等が挿し込まれる取付孔が設けられている。この取付孔の周囲には、図４に示すように、封止樹脂１０ａの上面上から上方に鉛直に起立する側壁が設けられている。側壁は、図３に示すように、平面パターンで壁面が取付孔を囲むように円弧を描く袴部１６，１８をなす。
図３中の下側の袴部１６の両側であって中央寄り位置には、半導体モジュールから上方に直線状に延びる上アーム用のエミッタ信号用端子１１及び下アーム用のエミッタ信号用端子１３のそれぞれの上端が示されている。上アーム用のエミッタ信号用端子１１及び下アーム用のエミッタ信号用端子１３は、袴部１６を中心に一対の半導体ユニット１０，２０の並設方向に沿った同一直線上に対称的に設けられている。上アーム用のエミッタ信号用端子１１及び下アーム用のエミッタ信号用端子１３はエミッタ側電圧を検出する。
また袴部１６の両側の端部寄り位置には、半導体モジュールから上方に直線状に延びる、左側のゲート信号用端子１２及び右側のゲート信号用端子１４のそれぞれの上端が示されている。左側のゲート信号用端子１２及び右側のゲート信号用端子１４は、袴部１６を中心に一対の半導体ユニット１０，２０の並設方向に沿った同一直線上に対称的に設けられている。左側のゲート信号用端子１２及び右側のゲート信号用端子１４はパワー半導体チップのＯＮ／ＯＦＦを制御する。上アーム用のエミッタ信号用端子１１、下アーム用のエミッタ信号用端子１３、左側のゲート信号用端子１２及び右側のゲート信号用端子１４は、本発明の「ユニット側制御端子」に相当する。
図５に示すように、半導体ユニット１０の封止樹脂１０ａの内部には、半導体ユニット１０の長手方向に沿って半導体モジュール（パワー半導体モジュール）が２個設けられている。すなわち一対の半導体ユニット１０，２０はいずれも、半導体モジュールを２個組み合わせて用いる、いわゆる「２ｉｎ１」用（２ｉｎ１型）である。半導体ユニット１０の封止樹脂１０ａの上面上でコレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ及び出力側バスバー端子１９ｃの下には、外部機器の機器側バスバーと接続するためのナット８５，８７，８９が、それぞれのナット８５，８７，８９を入れるナットグローブの空間内にそれぞれ設置されている。
図６に示すように、封止樹脂１０ａの上面上には、左右一対のコレクタ側接続端子１５ａ，１５ｂの間で、ナット８５を囲むように、コレクタ側バスバー端子１５ｃを搭載する台座１５ｃ１が設けられている。台座１５ｃ１は図３中に示したように、平面パターンで外縁が矩形の枠型である。半導体ユニット１０は、封止樹脂１０ａの上部に設けられたナットを用いて、汎用インバータ等の外部機器側に設けられている機器側バスバーと、ネジ（ボルト）等を介して単体でも接続可能である。
半導体ユニット１０が備える２個のパワー半導体モジュールのうち、図５中の右側に示す半導体モジュールは、絶縁層５１と、絶縁層５１の表面側に設けられた銅板等でなる表面導電箔５２と、絶縁層５１の裏面側に設けられた銅板等でなる裏面導電箔５３と、を有する。裏面導電箔５３の下面は、図１に示したベースプレート１００の上面に接合されている。表面導電箔５２の上面上には、はんだ５４を介してパワー半導体チップ５５が搭載されている。
パワー半導体チップ５５の上には、プリント基板７０が設けられ、プリント基板７０の下面とパワー半導体チップ５５の上面との間には、棒状のポスト電極７１が下側に延びるように設けられている。ポスト電極７１は、パワー半導体チップ５５の上面上に設けられたはんだ５６と接合し、パワー半導体チップ５５とプリント基板７０との電気的な接合が確保されている。
図５中の左側に示す半導体モジュールは、右側の半導体モジュールと同様に、絶縁層６１と、絶縁層６１の表面上の表面導電箔６２と、絶縁層６１の裏面上の裏面導電箔６３とを有する。裏面導電箔６３の下面は、ベースプレート１００の上面に接合され、表面導電箔６２の上面上には、はんだ６４を介してパワー半導体チップ６５が搭載されている。パワー半導体チップ６５の上面上には、はんだ６６を介して、プリント基板７０から下側に延びる棒状のポスト電極７２が電気的に接合されている。
本発明の実施の形態に係る半導体装置のインターフェースユニット３０は、図１及び図２に示すように、直方体状で箱型の収納部３０ａと、この収納部３０ａの長手方向の中央に長手方向の下端が取り付けられた、直方体状で棒状の支持部３０ｂとを有する。図７に示すように、インターフェースユニット３０は収納部３０ａ及び支持部３０ｂにより、平面パターンで逆Ｔ字状である。
−収納部−
収納部３０ａの平坦な上面上の中央には、第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４が、平面パターンで正方形の４隅に位置するように等間隔で密集するように近接配置されている。第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４は、図８中に例示したように、それぞれ棒状で上側に鉛直に延びている。
第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４は、収納部３０ａの上面上に密集して配置されている。第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４は収納部３０ａの内部に差し込まれており、下端は収納部３０ａの内側に設けられた対応する内部配線にそれぞれ接続されている。第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４は、本発明の「外部接続用制御端子」に相当する。
第１エミッタ信号用端子３１は、一対の半導体ユニット１０，２０のそれぞれの上アーム用のエミッタ信号用端子１１と、収納部３０ａの内側で対応する内部配線を介して同時に接続する。第１ゲート信号用端子３２は、一対の半導体ユニット１０，２０のそれぞれの左側のゲート信号用端子１２と、収納部３０ａの内側で対応する内部配線を介して同時に接続する。第２エミッタ信号用端子３３は、一対の半導体ユニット１０，２０のそれぞれの下アーム用のエミッタ信号用端子１３と、収納部３０ａの内側で対応する内部配線を介して同時に接続する。第２ゲート信号用端子３４は、一対の半導体ユニット１０，２０のそれぞれの右側のゲート信号用端子１４と、収納部３０ａの内側で対応する内部配線を介して同時に接続する。
収納部３０ａの上面上で外部接続用制御端子が設けられている中央の領域と、この中央の領域を挟む両端との間には、平面パターンで円弧状に表れる切欠き３０ａ１，３０ａ２がそれぞれ設けられている。収納部３０ａの切欠き３０ａ１，３０ａ２の円弧は、半導体ユニット１０の封止樹脂１０ａの袴部１６の円弧に沿う。図７に示すように、切欠き３０ａ１，３０ａ２により、収納部３０ａには中央の領域及び端部間で、収納部３０ａの短辺方向に沿った幅が最も狭くなる領域が形成される。
図８に示すように、収納部３０ａのそれぞれの切欠き３０ａ１，３０ａ２の両側には凹部が左右対称的に設けられている。収納部３０ａの中央から左側の切欠き３０ａ１において左側に位置する凹部の内側には、第１のエミッタ信号用内部配線９１及び第１のゲート信号用内部配線９２のそれぞれの端部が露出している。
またこの左側の切欠き３０ａ１において右側に位置する凹部の内側でも、第１のエミッタ信号用内部配線９１の別の端部及び第１のゲート信号用内部配線９２の別の端部が、同様に露出している。同様に、収納部３０ａの中央から右側の切欠き３０ａ２において左側の凹部の内側には、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４のそれぞれの端部が露出している。またこの右側の切欠き３０ａ２において右側に位置する凹部の内側には、第２のエミッタ信号用内部配線９３の別の端部及び第２のゲート信号用内部配線９４の別の端部がそれぞれ露出して設けられている。
図９中には、平面パターンで収納部３０ａの左側の切欠き３０ａ１において左側に位置する凹部の中に設けられた第１のエミッタ信号用内部配線９１及び第１のゲート信号用内部配線９２の露出した端部の状態が例示されている。凹部の下部には、高低差を有する段差が設けられ、この段差の下段に第１のエミッタ信号用内部配線９１の端部が配置されると共に、段差の上段に第１のゲート信号用内部配線９２の端部が配置されている。段差上のそれぞれの端部には、貫通孔（スルーホール）が設けられている。第１のエミッタ信号用内部配線９１の貫通孔には、下側の半導体ユニット１０から延びる上アーム用のエミッタ信号用端子１１が挿し込まれる。また第１のゲート信号用内部配線９２の貫通孔には、左側のゲート信号用端子１２の上端が挿し込まれることになる。
図１０（ａ）に示すように収納部３０ａの内側には、第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４が配置される。尚、説明のため、図１０（ａ）及び図１０（ｂ）中に示したそれぞれの配線の寸法は模式的に示されており、実際の寸法や比率は図中に示されたものとは異なる場合がある。また図１０（ａ）及び図１０（ｂ）中に描かれた４本の内部配線のうち３本の内部配線の内側には、説明の便宜のため、パターンが付されている。
第１のエミッタ信号用内部配線９１は半導体ユニット１０の上アーム用のエミッタ信号用端子１１に電気的に接続され、第１のゲート信号用内部配線９２は半導体ユニット１０の左側のゲート信号用端子１２に電気的に接続される。第２のエミッタ信号用内部配線９３は半導体ユニット１０の下アーム用のエミッタ信号用端子１３に電気的に接続され、第２のゲート信号用内部配線９４は半導体ユニット１０の右側のゲート信号用端子１４に電気的に接続される。
図１０（ｂ）に示すように収納部３０ａの内側で、第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４は、それぞれ互いに上下に離間して積段されている。上アーム用のエミッタ信号用端子１１、左側のゲート信号用端子１２、下アーム用のエミッタ信号用端子１３及び右側のゲート信号用端子１４は、いずれもＣｕ等の金属を用いた導電性材料で作製できる。
第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のゲート信号用内部配線９４及び第２のエミッタ信号用内部配線９３は、この順で、収納部３０ａの内側で下から上に向かって配置されている。第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４のそれぞれの間には絶縁性の樹脂等が充填されている。
収納部３０ａの下部には、下側の半導体ユニット１０から延びる、上アーム用のエミッタ信号用端子１１、左側のゲート信号用端子１２、下アーム用のエミッタ信号用端子１３及び右側のゲート信号用端子１４のそれぞれの上端の位置に対応して貫通孔が設けられている。この貫通孔は、第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４の端部にそれぞれ設けられている貫通孔と上下で同心位置に設けられている。
図１０（ｂ）中に破線で例示したように、半導体ユニット１０の上アーム用のエミッタ信号用端子１１は、上端が、収納部３０ａの下部の貫通孔とこの貫通孔の上側に対応して設けられた第１のエミッタ信号用内部配線９１の端部の貫通孔とに同時に挿し込まれている。そして上アーム用のエミッタ信号用端子１１は、貫通孔に挿し込まれた状態で、第１のエミッタ信号用内部配線９１の端部と電気的に接合されている。半導体ユニット１０の左側のゲート信号用端子１２、下アーム用のエミッタ信号用端子１３及び右側のゲート信号用端子１４についても、上アーム用のエミッタ信号用端子１１の場合と同様に、収納部３０ａの内部に挿し込まれた状態でそれぞれ接合されている。
図１０（ａ）に示すように、第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４は、収納部３０ａの長手方向に沿って延びる基部をそれぞれ有する。この基部には、基部の両端から短辺方向に沿ってそれぞれ基部と直交して延びる左側枝部及び右側枝部と、左側枝部及び右側枝部間で基部の中央から、左側枝部及び右側枝部と平行に基部と直交して延びる中央枝部とが設けられている。
すなわち第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４は、それぞれ収納部３０ａの短辺に沿って互いに離間して延びる３本の枝部を備える三又構造である。図１０（ｂ）中には、第１のエミッタ信号用内部配線９１の三又の中央枝部９１ｄの先端の上に第１エミッタ信号用端子３１の下端が接合されると共に、第２のエミッタ信号用内部配線９３の三又の中央枝部（９２ｄ１，９２ｄ２）の先端の上に、第１ゲート信号用端子３２の下端が接合された状態が例示されている。
例えば図１０（ａ）中の上側の領域に注目してみると、第１のエミッタ信号用内部配線９１の基部９１ａと、この基部９１ａの下に位置する第１のゲート信号用内部配線９２の基部９２ａとは平行に近接して設けられている。
また図１０（ａ）中の左側の領域に注目してみると、第１のエミッタ信号用内部配線９１の左側枝部９１ｂと、第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）の第１支部９２ｂ１とが平行に近接して設けられている。第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）は第１支部９２ｂ１と、この第１支部９２ｂ１の基部９２ａと反対側の端部から、基部９２ａと平行に延びる第２支部９２ｂ２とを有する。この第２支部９２ｂ２は、第１のエミッタ信号用内部配線９１の左側枝部９１ｂの端部と同じ位置まで左側に延びている。そのため第１のエミッタ信号用内部配線９１の左側枝部９１ｂの端部の貫通孔と、第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）の第２支部９２ｂ２の端部の貫通孔とは、収納部３０ａの短辺方向に沿って同一直線上に設けられている。
また図１０（ａ）中の右側の領域に注目してみると、第１のエミッタ信号用内部配線９１の右側枝部９１ｃと、第１のゲート信号用内部配線９２の右側枝部（９２ｃ１，９２ｃ２）の第１支部９２ｃ１とが平行に近接して設けられている。第１のゲート信号用内部配線９２の右側枝部（９２ｃ１，９２ｃ２）は第１支部９２ｃ１と、この第１支部９２ｃ１の基部９２ａと反対側の端部から、基部９２ａと平行に延びる第２支部９２ｃ２とを有する。この第２支部９２ｃ２は、第１のエミッタ信号用内部配線９１の右側枝部９１ｃの端部と同じ位置まで右側に延びている。第１のエミッタ信号用内部配線９１の右側枝部９１ｃの端部の貫通孔と、第１のゲート信号用内部配線９２の右側枝部の第２支部９２ｃ２の端部の貫通孔とは、収納部３０ａの短辺方向に沿って同一直線上に設けられている。
また図１０（ａ）中の中央の領域に注目してみると、第１のエミッタ信号用内部配線９１の中央枝部９１ｄと、第１のゲート信号用内部配線９２の中央枝部（９２ｄ１，９２ｄ２）の第１中央支部９２ｄ１とが平行に近接して設けられている。第１のゲート信号用内部配線９２の中央枝部（９２ｄ１，９２ｄ２）は第１中央支部９２ｄ１と、この第１中央支部９２ｄ１の基部９２ａと反対側の端部から、基部９２ａと平行に延びる第２中央支部９２ｄ２とを有する。この第２中央支部９２ｄ２は、第１のエミッタ信号用内部配線９１の中央枝部９１ｄの端部と同じ位置まで右側に延びている。第１のエミッタ信号用内部配線９１の中央枝部９１ｄの端部の貫通孔と、第１のゲート信号用内部配線９２の中央枝部（９２ｄ１，９２ｄ２）の第２中央支部９２ｄ２の端部の貫通孔とは、収納部３０ａの短辺方向に沿って同一直線上に設けられている。
第１のエミッタ信号用内部配線９１の左側枝部９１ｂ、右側枝部９１ｃ及び中央枝部９１ｄのそれぞれの先端の貫通孔の位置は、収納部３０ａの長辺方向に沿って同一直線上に設けられている。第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）の第１支部９２ｂ１、右側枝部（９２ｃ１，９２ｃ２）の第１支部９２ｃ１及び中央枝部（９２ｄ１，９２ｄ２）のそれぞれの貫通孔の位置も、収納部３０ａの長辺方向に沿って同一直線上に設けられている。図１０（ａ）に示すように、第１のエミッタ信号用内部配線９１の３個の貫通孔がなす直線と、第１のゲート信号用内部配線９２の３個の貫通孔がなす直線とは、収納部３０ａの長手方向に沿って互いに平行である。
一方、第２のエミッタ信号用内部配線９３は、第１のエミッタ信号用内部配線９１と同様に、基部と、基部から延びる左側枝部、右側枝部及び中央枝部を有して三又状である。第２のエミッタ信号用内部配線９３の左側枝部、右側枝部及び中央枝部は、それぞれの先端の貫通孔が、第１のエミッタ信号用内部配線９１におけるそれぞれの貫通孔と同一直線上に配置される長さに設定されている。
また第２のゲート信号用内部配線９４は、第１のゲート信号用内部配線９２と同様に、基部と、基部から延びる左側枝部、右側枝部及び中央枝部を有して三又状である。第２のゲート信号用内部配線９４の左側枝部、右側枝部及び中央枝部は、それぞれの先端の貫通孔が、第１のゲート信号用内部配線９２におけるそれぞれの貫通孔と同一直線上に配置される長さに設定されている。
−支持部−
インターフェースユニット３０の支持部３０ｂには、図１１に示すように、いずれもＣｕ等の導電性の板状部材で作製されたコレクタ側主端子接続バー、エミッタ側主端子接続バー及び出力側主端子接続バーが設けられている。コレクタ側主端子接続バー、エミッタ側主端子接続バー及び出力側主端子接続バーは、図８中のコレクタ側主端子接続バーで例示したように、厚みが読める方向から見て中央が逆Ｕ字状をなすように４箇所の屈曲部をそれぞれ有して左右対称である。
図８中、コレクタ側主端子接続バーの左右の両端で主面が水平に延びる領域は、下側の一対の半導体モジュールに設けられているそれぞれのコレクタ側バスバー端子１５ｃと固定され電気的に接合されるコレクタ側バスバー接続部３５ａ，３５ｂである。またコレクタ側主端子接続バーのＵ字の底部の部分は、外部機器の機器側バスバーとネジ等により固定されることで電気的に接続されるコレクタ側外部接続部３５ｃである。
コレクタ側外部接続部３５ｃは支持部３０ｂの上面上に露出し、主面の中央には外部機器との接続用の貫通孔が設けられている。また左右のコレクタ側バスバー接続部３５ａ，３５ｂは支持部３０ｂの外側面から外側に水平に延び、主面の中央には半導体ユニット１０との接続用の貫通孔が設けられている。コレクタ側主端子接続バー３５における、コレクタ側バスバー接続部３５ａ，３５ｂとコレクタ側外部接続部３５ｃとの間で側壁をなして鉛直に延びる領域は、支持部３０ｂの本体の樹脂の中に埋め込まれて一体的に固定されている。図１２に示すように、コレクタ側主端子接続バー３５の左右の側壁間における支持部３０ｂの本体には、ナット９５，９７，９９を収納するナットグローブの空間が設けられている。
同様に図７に示すように、エミッタ側主端子接続バー３７の左右の両端にもエミッタ側バスバー接続部３７ａ，３７ｂが設けられ、中央にはエミッタ側外部接続部３７ｃが設けられている。また出力側主端子接続バー３９の両端には出力側バスバー接続部３９ａ，３９ｂが設けられ、中央には出力側外部接続部３９ｃが設けられている。エミッタ側主端子接続バー３７及び出力側主端子接続バー３９のそれぞれの構造は、コレクタ側主端子接続バー３５と等価であるため、重複説明を省略する。
＜半導体装置の製造方法＞
次にインターフェースユニット３０を使用した、本発明の実施の形態に係る半導体装置の製造方法を説明する。まずベースプレート１００上に、対をなす２個の半導体ユニット１０，２０をそれぞれ接合して並設する。そして図１３に示すように、並設された一対の半導体ユニット１０，２０の上面上に、インターフェースユニット３０を並設方向の中央に、支持部３０ｂの長手方向が半導体ユニット１０，２０の長手方向と揃うように搭載する。同時にインターフェースユニット３０は、収納部３０ａの切欠き３０ａ１，３０ａ２が半導体ユニット１０，２０の封止樹脂１０ａ上で上方に延びる袴部１６の外縁に沿うように搭載される。インターフェースユニット３０は支持部３０ｂの長手方向の中心軸が一対の半導体ユニット１０，２０間の隙間の中心と揃い、収納部３０ａの両端が一対の半導体ユニット１０，２０にそれぞれ等しい幅で重なる。すなわち半導体装置は平面パターンで左右対称的である。
次に、インターフェースユニット３０の支持部３０ｂのコレクタ側主端子接続バー３５の両端のコレクタ側バスバー接続部３５ａ，３５ｂと、下側の一対の半導体モジュールのそれぞれのコレクタ側バスバー端子１５ｃをはんだ付け等により接合する。またコレクタ側主端子接続バー３５とコレクタ側バスバー端子１５ｃとのそれぞれ孔部を重ね合わせてネジ止めを行う。
同様に、支持部３０ｂのエミッタ側主端子接続バー３７の両端のエミッタ側バスバー接続部３７ａ，３７ｂと、下側の一対の半導体モジュールのそれぞれのエミッタ側バスバー端子１７ｃをはんだ付け等により接合する。またエミッタ側主端子接続バー３７とエミッタ側バスバー端子１７ｃとのそれぞれの孔部を重ね合わせてネジ止めを行う。また支持部３０ｂの出力側主端子接続バー３９の両端の出力側バスバー接続部３９ａ，３９ｂと、下側の一対の半導体モジュールのそれぞれの出力側バスバー端子１９ｃをはんだ付け等により接合する。また出力側主端子接続バー３９と出力側バスバー端子１９ｃとのそれぞれのそれぞれ孔部を重ね合わせてネジ止めを行う。
次に収納部３０ａにおける、左右一対の半導体ユニット１０，２０のそれぞれの制御端子と制御端子に対応する内部配線との接続について、図１０（ａ）及び図１０（ｂ）を参照して具体的に説明する。
まず、左側の半導体ユニット１０の上アーム用のエミッタ信号用端子１１を収納部３０ａの下部の貫通孔及び収納部３０ａの内部の第１のエミッタ信号用内部配線９１の左側枝部９１ｂの端部の貫通孔に挿し込んで一体化する。収納部３０ａの中央から左側の切欠き３０ａ１において左側に位置する凹部には、一体化された上アーム用のエミッタ信号用端子１１と第１のエミッタ信号用内部配線９１の左側枝部９１ｂの端部とが露出している。この露出した凹部の内側で、上アーム用のエミッタ信号用端子１１と第１のエミッタ信号用内部配線９１の端部との接合部を、溶接、かしめ又ははんだ等の接合材を用いて電気的に接続する。
また左側の半導体ユニット１０の左側のゲート信号用端子１２を収納部３０ａの下部の貫通孔及び収納部３０ａの内部の第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）の端部の貫通孔に挿し込んで一体化する。収納部３０ａの中央から左側の切欠き３０ａ１において左側に位置する凹部には、一体化された左側のゲート信号用端子１２と第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）の端部とが露出している。この露出した凹部の内側の空間内で、左側のゲート信号用端子１２と第１のゲート信号用内部配線９２の端部との接合部を、溶接、かしめ又ははんだ等の接合材を用いて電気的に接続する。
同様に、左側の半導体ユニット１０の下アーム用のエミッタ信号用端子１３の上端と、第１のエミッタ信号用内部配線９１の右側枝部９１ｃの端部とを一体化して接合部を形成する。そして接合部を収納部３０ａの中央から左側の切欠き３０ａ１において右側に位置する凹部の内側の空間内で、電気的に接続する。また左側の半導体ユニット１０の右側のゲート信号用端子１４の上端と、第１のゲート信号用内部配線９２の右側枝部の端部とを一体化して接合部を形成する。そして接合部を、収納部３０ａの中央から左側の切欠き３０ａ１において右側に位置する凹部の内側の空間内で、電気的に接続する。
一方、一対の半導体ユニット１０，２０の右側の半導体ユニット２０についても、上アーム用のエミッタ信号用端子２１を収納部３０ａの下部の貫通孔及び収納部３０ａの内部の第２のエミッタ信号用内部配線９３の左側枝部の端部の貫通孔に挿し込んで一体化する。収納部３０ａの中央から右側の切欠き３０ａ２において左側に位置する凹部には、一体化された上アーム用のエミッタ信号用端子２１と第２のエミッタ信号用内部配線９３の左側枝部の端部とが露出している。この露出した凹部の内側の空間内で、上アーム用のエミッタ信号用端子２１と第２のエミッタ信号用内部配線９３の端部との接合部を、溶接、かしめ又ははんだ等の接合材を用いて電気的に接続する。
また右側の半導体ユニット２０の左側のゲート信号用端子２２を収納部３０ａの下部の貫通孔及び収納部３０ａの内部の第２のゲート信号用内部配線９４の左側枝部の端部の貫通孔に挿し込んで一体化する。収納部３０ａの中央から右側の切欠き３０ａ２において左側に位置する凹部には、一体化された左側のゲート信号用端子２２と第２のゲート信号用内部配線９４の左側枝部の端部とが露出している。この露出した凹部の内側の空間内で、左側のゲート信号用端子２２と第２のゲート信号用内部配線９４の端部との接合部を、溶接、かしめ又ははんだ等の接合材を用いて電気的に接続する。
同様に、右側の半導体ユニット２０の下アーム用のエミッタ信号用端子２３の上端と、第２のエミッタ信号用内部配線９３の右側枝部の端部とを一体化して接合部を形成する。そして接合部を、収納部３０ａの中央から右側の切欠き３０ａ２において右側に位置する凹部の内側の空間内で、電気的に接続する処理を行う。また右側の半導体ユニット２０の右側のゲート信号用端子２４の上端と第２のゲート信号用内部配線９４の右側枝部の端部とを一体化して接合部を形成する。そしてこの接合部を、収納部３０ａの中央から右側の切欠き３０ａ２において右側に位置する凹部の内側の空間内で、電気的に接続する処理を行う。
最終的に、左右一対の半導体ユニット１０，２０のそれぞれの上アーム用のエミッタ信号用端子１１，２１は、収納部３０ａの第１のエミッタ信号用内部配線９１の左側枝部９１ｂ及び右側枝部９１ｃによってまとめて連結される。また上アーム用のエミッタ信号用端子１１，２１は、第１のエミッタ信号用内部配線９１の中央枝部９１ｄを介して収納部３０ａの外側で上方に延びる第１エミッタ信号用端子３１と電気的に接続される。
また左右一対の半導体ユニット１０，２０のそれぞれの左側のゲート信号用端子１２，２２は、収納部３０ａの第１のゲート信号用内部配線９２の左側枝部（９２ｂ１，９２ｂ２）及び右側枝部（９２ｃ１，９２ｃ２）によってまとめて連結される。また左側のゲート信号用端子１２，２２は、第１のゲート信号用内部配線９２の中央枝部（９２ｄ１，９２ｄ２）を介して収納部３０ａの外側で上方に延びる第１ゲート信号用端子３２と電気的に接続される。
また左右一対の半導体ユニット１０，２０のそれぞれの下アーム用のエミッタ信号用端子１３，２３は、収納部３０ａの第２のエミッタ信号用内部配線９３の左側枝部及び右側枝部によってまとめて連結される。また下アーム用のエミッタ信号用端子１３，２３は、第２のエミッタ信号用内部配線９３の中央枝部を介して収納部３０ａの外側で上方に延びる第２エミッタ信号用端子３３と電気的に接続される。
また左右一対の半導体ユニット１０，２０のそれぞれの右側のゲート信号用端子１４，２４は、収納部３０ａの第２のゲート信号用内部配線９４の左側枝部及び右側枝部によってまとめて連結される。また右側のゲート信号用端子１４，２４は、第２のゲート信号用内部配線９４の中央枝部を介して収納部３０ａの外側で上方に延びる第２ゲート信号用端子３４と電気的に接続される。
以上の一連の工程により、本発明の実施の形態に係る半導体装置を得ることができる。更に続けて、インターフェースユニット３０の収納部３０ａの平坦な外表面上に、外部機器と配線１０２で接続された制御用プリント板１０１を重ね合わせて、半導体装置を外部機器に接続する。接続により、半導体装置の半導体ユニット１０側から延びる主端子及びユニット側制御端子、インターフェースユニット３０の収納部３０ａの内部配線及び外部接続用制御端子、並びに制御用プリント板１０１及び外部機器の間に、主電流及び制御信号が導通する経路が形成される。
＜比較例＞
一方、図１６に示した比較例に係る半導体装置の場合、一対の半導体ユニット１０，２０が、インターフェースユニット３０を介さず、コレクタ側バスバー配線１０５、エミッタ側バスバー配線１０７及び出力側バスバー配線１０９の３本のバスバー配線で並列接続される。並列接続された一対の半導体ユニット１０，２０を含む半導体装置は、一対の半導体ユニット１０，２０のそれぞれに対応する２枚の制御用プリント板１０１ａ，１０１ｂにより外部機器と接続される。図１６に示すように、比較例に係る半導体装置の場合、コレクタ側バスバー配線１０５、エミッタ側バスバー配線１０７及び出力側バスバー配線１０９並びに２枚の制御用プリント板１０１ａ，１０１ｂの計５個の接続部材が必要になる。また５個の接続部材を半導体ユニット１０，２０にそれぞれ別箇に取り付ける手間も生じる。
また制御用プリント板１０１ａ，１０１ｂに接続されている配線１０２ａ，１０２ｂの中には、半導体ユニット１０，２０の上アーム用のエミッタ信号、左側のゲート信号、下アーム用のエミッタ信号及び右側のゲート信号のそれぞれを流す４本の配線がまとめられている。そのため制御用プリント板１０１ａ，１０１ｂに接続されている配線１０２ａ，１０２ｂの太さは、１本であっても一定以上の太さになることが避けられない。加えて、制御用プリント板１０１ａ，１０１ｂに接続されている配線１０２ａ，１０２ｂは、外部機器及び半導体装置の仕様によっては、例えば１ｍ以上の長さになる場合もある。そのため配線１０２ａ，１０２ｂのとりまとめ作業の負担が非常に大きくなると共に、接続された半導体装置及び外部機器間に、この配線１０２ａ，１０２ｂを収納するスペースも大きく確保する必要が生じる。
更に半導体ユニット１０，２０が、図１６に示すように、封止樹脂１０ａ上で上側に突出する袴部１６を有する場合がある。袴部１６は、上アーム用のエミッタ信号用端子１１，２１、左側のゲート信号用端子１２，２２、下アーム用のエミッタ信号用端子１３，２３及び右側のゲート信号用端子１４，２４の近傍に設けられている。そのため制御端子に接続する制御用プリント板を用いる際、袴部１６との干渉を回避するために、それぞれの制御用プリント板１０１ａ，１０１ｂに、図１６中に例示したような切欠き部１１１ａ，１１１ｂのような干渉回避構造を別途設ける手間も生じる。
本発明の実施の形態に係る半導体装置のインターフェースユニット３０では、コレクタ側主端子接続バー３５、エミッタ側主端子接続バー３７及び出力側主端子接続バー３９が支持部３０ｂにより一体的に支持される。また第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４が収納部３０ａの内部で一体的に支持される。
そのため、１個のインターフェースユニット３０を把持し、下側の半導体ユニット１０，２０上の所定位置に配置するだけで、半導体装置及び外部機器間を容易に接続できる。またインターフェースユニットは、一対の半導体ユニット１０，２０に主端子及び制御端子がそれぞれ複数設けられている場合でも、接続時の位置合わせを容易に、かつ作業性良く行うことができるので、接続部材としての取扱い性に非常に優れている。よって組み立て作業の負担が軽減され、半導体装置の量産性にも優れる。またメンテナンス等において半導体装置を分解する作業においても非常に有効である。
また本発明の実施の形態に係る半導体装置のインターフェースユニット３０によれば、箱状の収納部３０ａによって制御信号用の内部配線が確実に保護される。また支持部３０ｂには、主電流用のバスバー端子が一体化され強固に取り付けられる。そのためインターフェースユニット３０は、接合部材としての強度に優れ、信頼性が高いので、接合作業時に突発的に他の部材と接触したり、外部から力が付加されたりする場合であっても、内部配線及びバスバー端子の損傷を防止できる。
また本発明の実施の形態に係る半導体装置の場合、図１５に示すように、インターフェースユニット３０を中心として、一対の半導体ユニット１０，２０が左右対称に配置される。またインターフェースユニット３０の支持部３０ｂにおける一対の半導体ユニット１０，２０とのバスバー端子間の接続構造も、支持部３０ｂを中心として左右対称的である。加えて、収納部３０ａの内部配線も、平面パターンで、左右対称、又は左右対称に近似するように設けられている。そのため一対の半導体ユニット１０，２０とインターフェースユニット３０との間で流れる主電流及び制御信号のそれぞれの配線インダクタンスが考慮され、より損失を抑えた半導体装置を実現できる。
また本発明の実施の形態に係る半導体装置のインターフェースユニット３０では、収納部３０ａにおいて、複数の内部配線が収納部３０ａの上下方向の厚みを活用して、上下にコンパクトに積段される。そのため、半導体ユニット１０，２０の上に突出する袴部１６が設けられることで収納部３０ａの幅を部分的に狭くする必要が生じても、収納部３０ａの狭い部分の中に、内部配線を確実に配置することができる。
また本発明の実施の形態に係る半導体装置の場合、主電流及び制御信号の両方を、１個のインターフェースユニット３０により外部機器との間で導通するので、半導体装置と外部機器との間で用いる接続部材の数が抑えられる。そのため、接続させる半導体装置及び外部機器間で接続部材を収納するスペースが少なくて済む。また半導体装置及び外部機器間の配線の引き回しを極めてシンプルに実現できるので、外部機器の設計の自由度を向上させ、低コスト化が可能になる。
また本発明の実施の形態に係る半導体装置及び外部機器の接合に使用するインターフェースユニット３０の収納部３０ａには４個の凹部が設けられる。４個の凹部の中では、第１のエミッタ信号用内部配線９１、第１のゲート信号用内部配線９２、第２のエミッタ信号用内部配線９３及び第２のゲート信号用内部配線９４の三又のそれぞれの端部が露出する。本発明の実施の形態に係る半導体装置の製造方法では、インターフェースユニット３０の凹部に接合部が露出しているので、半導体装置側の制御端子の上端と内部配線とを溶接、かしめ又ははんだ等を用いて効率良く接続することができる。
また本発明の実施の形態に係る半導体装置においては、第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４のそれぞれは、収納部３０ａの平坦な外表面上に密集するように近接配置されている。そのため制御用プリント板１０１との重ね合わせ時には、それぞれ対応する接続部が設けられた制御用プリント板を１枚用意して接続するだけで、第１エミッタ信号用端子３１、第１ゲート信号用端子３２、第２エミッタ信号用端子３３及び第２ゲート信号用端子３４のすべてとの電気的な接続が実現できる。
＜第１変形例＞
インターフェースユニット１３０と一対の半導体ユニット１１０，１２０の主端子との接続構造の他の例を図１７に示す。図１７に示すように、インターフェースユニット１３０の出力側主端子接続バー、エミッタ側主端子接続バー及びコレクタ側主端子接続バーのそれぞれの両端の下面に、下側の半導体ユニット１１０，１２０側に突出する凸部を設けてもよい。そして、一対の半導体ユニット１１０，１２０の封止樹脂１１０ａの上面上でそれぞれのインターフェースユニット１３０側の凸部に対応する位置に、凸部が嵌合可能な形状の凹部を設けてもよい。
図１７中には、インターフェースユニット１３０の支持部３０ｂのコレクタ側主端子接続バーの両端に設けられた板状のコレクタ側バスバー接続部３５ａ１，３５ｂ１と、このコレクタ側バスバー接続部３５ａ１，３５ｂ１の下面に設けられたコレクタ側嵌合用凸部３５ａ２とが例示されている。同様に、エミッタ側主端子接続バーの両端には板状のエミッタ側バスバー接続部３７ａ１，３７ｂ１とこのエミッタ側バスバー接続部３７ａ１，３７ｂ１の下面に設けられたエミッタ側嵌合用凸部３７ａ２，３７ｂ２とが設けられている。また出力側主端子接続バーの両端には板状の出力側バスバー接続部３９ａ１，３９ｂ１とこの出力側バスバー接続部３９ａ１，３９ｂ１の下面に設けられた出力側嵌合用凸部３９ａ２，３９ｂ２とが設けられている。
一方、一対の半導体ユニット１１０，１２０の封止樹脂１１０ａの上面上には、コレクタ側嵌合用凹部１５ｄ、エミッタ側嵌合用凹部１７ｄ及び出力側嵌合用凹部１９ｄがそれぞれ設けられている。第１変形例に係るインターフェースユニット１３０の他の構造については、図１に示したインターフェースユニット１０の場合と等価であるため、重複説明を省略する。
第１変形例に係る半導体装置によれば、インターフェースユニット１３０を、一対の半導体ユニット１１０，１２０の上に重ね合わせ、互いに対応する凸部及び凹部を嵌合させるだけで並列接続された半導体装置を実現できるので、接続作業がシンプルになり作業負担が少ない。また半導体ユニット１１０，１２０にコレクタ側バスバー端子１５ｃ、エミッタ側バスバー端子１７ｃ、出力側バスバー端子１９ｃが必要ないので、部材数を減らし、コストを抑えることができる。尚、嵌合用の凸部及び凹部としては、上側のインターフェースユニット１３０側に凹部が設けられ、下側のそれぞれの半導体ユニット１１０，１２０側に凸部が設けられてもよい。また嵌合用の凸部及び凹部が設けられる位置は、主端子接続バーに限定されず、支持部の下面等の他の位置であってもよい。
＜第２変形例＞
また本発明に係る半導体装置で使用される半導体ユニットとしては、２ｉｎ１用半導体ユニットに限定されず、内側の半導体モジュールが１個だけである、いわゆる「１ｉｎ１」用の半導体ユニットであってもよい。図１８に示すように、出力側端子を有さない１ｉｎ１用の半導体ユニット２１０に対しても、本発明の実施の形態の第２変形例に係るインターフェースユニット２３０を接続できる。第２変形例に係るインターフェースユニット２３０の支持部２３０ｂは、出力端子に対応するバスバー端子を有さず、コレクタ側主端子接続バー及びエミッタ側主端子接続バーのみを備える。
＜第３変形例＞
また本発明に係る半導体装置で使用されるインターフェースユニットの収納部の内部配線の配置パターンとしては、図１０（ａ）に示したものに限定されず、適宜、変更を加えることができる。例えば図１９に示すように、第１のエミッタ信号用内部配線９１ｘ、第１のゲート信号用内部配線９２ｘ、第２のエミッタ信号用内部配線９３ｘ及び第２のゲート信号用内部配線９４ｘのそれぞれの基部をすべて、平面パターンで、同一直線上に重ねてもよい。複数の内部配線の基部をすべて重ねることにより、基部を配置するために必要な収納部３０ａの幅を、更に短く抑えることが可能になり、インターフェースユニットの設計の自由度を一層高めることができる。
＜その他の実施の形態＞
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。例えば半導体チップである半導体素子としては、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等の半導体モジュールに用いられる半導体素子であれば種々の半導体素子が採用可能である。
また本発明の実施の形態では、一対の半導体モジュールが２個の半導体モジュールによって構成されていた。しかし、一対の半導体モジュールに含まれる半導体モジュールの個数としては２個に限定されず２個以上であってよい。例えば６個の半導体モジュールを並設していわゆる６ｉｎ１の半導体装置を実現する場合には、６個の半導体モジュールが３個で１組をなすように２組に分け、この２組を一対の半導体モジュールと見做すことができる。またインターフェースユニットにおいては、６個の半導体モジュールのそれぞれの主端子及び信号用端子と接続できるように、支持部の主端子接続バー及び収納部の内部配線のそれぞれの寸法を延長すればよい。
また本発明の実施の形態に係る半導体装置のインターフェースユニットでは、収納部３０ａに内部の一部が露出する４個の凹部が設けられ、この凹部を用いて、半導体装置側の端子の上端とインターフェースユニットの内部配線とを接続した。しかし本発明では接続方法としては凹部を用いる方法に限定されず、例えば制御端子の上端と内部配線の端部に設けられた貫通孔とをプレスフィットさせて電気的な接続を実現してもよい。プレスフィットによれば、はんだ等の接合材を用いることなく、接合をより簡易に行うことが可能になる。
また図１〜図１９に示したそれぞれの半導体装置の構成を部分的に組み合わせて、本発明に係る半導体装置を実現してもよい。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０ 半導体ユニット
１０ａ 封止樹脂
１１ 上アーム用のエミッタ信号用端子
１２ 左側のゲート信号用端子
１３ 下アーム用のエミッタ信号用端子
１４ 右側のゲート信号用端子
１５ａ，１５ｂ コレクタ側接続端子
１５ｃ コレクタ側バスバー端子
１５ｃ１ 台座
１５ｄ コレクタ側嵌合用凹部
１６ 袴部
１８ 袴部
１７ａ，１７ｂ エミッタ側接続端子
１７ｃ エミッタ側バスバー端子
１７ｄ エミッタ側嵌合用凹部
１９ａ，１９ｂ 出力側接続端子
１９ｃ 出力側バスバー端子
１９ｄ 出力側嵌合用凹部
２０ 半導体ユニット
２１ 上アーム用のエミッタ信号用端子
２２ 左側のゲート信号用端子
２３ 下アーム用のエミッタ信号用端子
２４ 右側のゲート信号用端子
３０ インターフェースユニット
３０ａ 収納部
３０ａ１，３０ａ２ 切欠き
３０ｂ 支持部
３１ 第１エミッタ信号用端子
３２ 第１ゲート信号用端子
３３ 第２エミッタ信号用端子
３４ 第２ゲート信号用端子
３５ コレクタ側主端子接続バー
３５ａ，３５ｂ コレクタ側バスバー接続部
３５ａ１，３５ｂ１ コレクタ側バスバー接続部
３５ａ２ コレクタ側嵌合用凸部
３５ｃ コレクタ側外部接続部
３７ エミッタ側主端子接続バー
３７ａ，３７ｂ エミッタ側バスバー接続部
３７ａ１，３７ｂ１ エミッタ側バスバー接続部
３７ａ２，３７ｂ２ エミッタ側嵌合用凸部
３７ｃ エミッタ側外部接続部
３９ 出力側主端子接続バー
３９ａ，３９ｂ 出力側バスバー接続部
３９ａ１，３９ｂ１ 出力側バスバー接続部
３９ａ２，３９ｂ２ 出力側嵌合用凸部
３９ｃ 出力側外部接続部
５１，５１ａ 絶縁層
５２，５２ａ 表面導電箔
５３，５３ａ 裏面導電箔
５５ パワー半導体チップ
６１ 絶縁層
６２ 表面導電箔
６３ 裏面導電箔
６５ パワー半導体チップ
７０ プリント基板
７１，７２ ポスト電極
８５，８７，８９ ナット
９１ 第１のエミッタ信号用内部配線
９１ａ 基部
９１ｂ 左側枝部
９１ｃ 右側枝部
９１ｄ 中央枝部
９１ｘ 第１のエミッタ信号用内部配線
９２ 第１のゲート信号用内部配線
９２ａ 基部
９２ｂ１ 第１支部
９２ｂ２ 第２支部９２ｃ 右側枝部
９２ｃ１ 第１支部
９２ｃ２ 第２支部
９２ｄ１ 第１中央支部
９２ｄ２ 第２中央支部
９２ｘ 第１のゲート信号用内部配線
９３ 第２のエミッタ信号用内部配線
９３ｘ 第２のエミッタ信号用内部配線
９４ 第２のゲート信号用内部配線
９４ｘ 第２のゲート信号用内部配線
９５，９７，９９ ナット
１００ ベースプレート
１０１，１０１ａ，１０１ｂ 制御用プリント板
１０２，１０２ａ，１０２ｂ 配線
１０５ コレクタ側バスバー配線
１０７ エミッタ側バスバー配線
１０９ 出力側バスバー配線
１１１ａ，１１１ｂ 切欠き部
１３０ インターフェースユニット
２１０ 半導体ユニット
２３０ インターフェースユニット
２３０ｂ 支持部

Claims (13)

  1. ベースプレートと、
    半導体チップ及び前記半導体チップに接続され前記ベースプレートと反対側に延びる棒状のユニット側制御端子をそれぞれ備えて前記ベースプレート上に対をなす個数で並列された複数の半導体ユニットと、
    収納部は、前記収納部の長手方向に延伸し複数の前記ユニット側制御端子と接続される内部配線を樹脂で充填して該樹脂内部で一体的に支持し、かつ、前記内部配線と接続され前記収納部の長手方向中央の前記樹脂から外部に延びる棒状の外部接続用制御端子を有するインターフェースユニットと、
    を備えることを特徴とする半導体装置。
  2. 前記内部配線は複数であり、
    複数の前記内部配線が前記収納部の内部で上下に積段されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記内部配線は、基部と、該基部の両端からそれぞれ延びる左側枝部及び右側枝部と、該基部の中央から延びる中央枝部と、を有し、
    対をなす前記半導体ユニットの一方の前記ユニット側制御端子は前記左側枝部に接続され、
    前記半導体ユニットの他方の前記ユニット側制御端子は前記右側枝部に接続され、
    前記外部接続用制御端子は前記中央枝部に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記収納部には、前記左側枝部、前記右側枝部及び前記中央枝部の端部が露出する凹部が設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記外部接続用制御端子は、前記収納部の中央の平坦な外表面上に近接して設けられていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 更に、前記半導体ユニットは、前記半導体チップに接続され主電流が導通する主端子を有し、
    前記インターフェースユニットは、前記主端子と接続される主端子接続バーと、前記主端子接続バーを支持する棒状の支持部とを有することを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記支持部は、平面パターンで、前記収納部の中央に一端が設けられていることを特徴とする請求項６に記載の半導体装置。
  8. 前記インターフェースユニットは、平面パターンで、左右対称であることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記インターフェースユニットは、前記半導体ユニット側に突出する凸部を有し、
    前記一対の半導体ユニットは、前記凸部が嵌合可能な凹部を有することを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。
  10. ベースプレート上に、半導体チップ及び前記半導体チップに接続され前記ベースプレートと反対側に延びる棒状のユニット側制御端子をそれぞれ備える複数の半導体ユニットを対をなす個数で並列させる工程と、
    収納部で、前記収納部の長手方向に延伸し複数の前記ユニット側制御端子と接続される内部配線を樹脂で充填して該樹脂内部で一体的に支持し、かつ、前記内部配線と接続され前記収納部の長手方向中央の前記樹脂から外部に延びる棒状の外部接続用制御端子を有するインターフェースユニットを、前記複数の半導体ユニットの上に搭載する工程と、
    前記複数の半導体ユニットのそれぞれの前記ユニット側制御端子と前記内部配線とを接続する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 前記接続する工程は、前記内部配線に設けられたスルーホールに前記ユニット側制御端子を挿し込んでプレスフィット又はかしめにより行う処理を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記接続する工程は、前記内部配線に設けられたスルーホールに前記ユニット側制御端子を挿し込んで溶接又ははんだ付けにより行う処理を含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 収納部が、前記収納部の長手方向に延伸し棒状の複数のユニット側制御端子と接続される内部配線を樹脂で充填して該樹脂内部で一体的に支持し、かつ、前記内部配線と接続され前記収納部の長手方向中央の前記樹脂から外部に延びる棒状の外部接続用制御端子を有することを特徴とするインターフェースユニット。
JP2017075243A 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット Active JP6884624B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017075243A JP6884624B2 (ja) 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット
US15/934,256 US10636740B2 (en) 2017-04-05 2018-03-23 Semiconductor device, method for manufacturing semiconductor device, and interface unit
DE102018107240.6A DE102018107240B4 (de) 2017-04-05 2018-03-27 Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit
CN201810283513.6A CN108695297B (zh) 2017-04-05 2018-04-02 半导体装置、半导体装置的制造方法以及接口单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017075243A JP6884624B2 (ja) 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット

Publications (2)

Publication Number Publication Date
JP2018181934A JP2018181934A (ja) 2018-11-15
JP6884624B2 true JP6884624B2 (ja) 2021-06-09

Family

ID=63587708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017075243A Active JP6884624B2 (ja) 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット

Country Status (4)

Country Link
US (1) US10636740B2 (ja)
JP (1) JP6884624B2 (ja)
CN (1) CN108695297B (ja)
DE (1) DE102018107240B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109673166B (zh) * 2017-02-06 2023-01-20 富士电机株式会社 半导体模块、电动汽车和动力控制单元
JP7439485B2 (ja) 2019-12-10 2024-02-28 富士電機株式会社 半導体モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
JP4301096B2 (ja) * 2004-06-29 2009-07-22 富士電機デバイステクノロジー株式会社 半導体装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
CN104170085B (zh) * 2012-03-28 2017-05-10 富士电机株式会社 半导体装置
WO2013145619A1 (ja) * 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6171586B2 (ja) * 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
WO2016031462A1 (ja) 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
JP2016123259A (ja) * 2014-12-25 2016-07-07 富士電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN108695297A (zh) 2018-10-23
US10636740B2 (en) 2020-04-28
JP2018181934A (ja) 2018-11-15
US20180294208A1 (en) 2018-10-11
CN108695297B (zh) 2021-12-31
DE102018107240B4 (de) 2021-02-11
DE102018107240A1 (de) 2018-10-11

Similar Documents

Publication Publication Date Title
JP5715766B2 (ja) 配線材の接続構造
JP5289348B2 (ja) 車載用電力変換装置
US7542318B2 (en) Capacitor mounting type inverter unit having a recessed cover
JP5263334B2 (ja) バスバーモジュール
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
JP5573884B2 (ja) 電力変換装置
JP4428406B2 (ja) Ｕターンバスバー
US20160366778A1 (en) Semiconductor device with stacked terminals
JP5438752B2 (ja) 半導体スタック、および、それを用いた電力変換装置
JP6884624B2 (ja) 半導体装置、半導体装置の製造方法及びインターフェースユニット
JP2019207824A (ja) 配線モジュール、及び蓄電モジュール
JP6715583B2 (ja) トランジスタリード線の溶接およびはんだ付け
JP2019082792A (ja) インターフェースユニット
JP2015179702A (ja) 半導体装置およびその製造方法
JP2019102612A (ja) インターフェースユニット及び半導体装置
JP3685046B2 (ja) ジャンクションボックス
JP3678138B2 (ja) ジャンクションボックス
JP2011044305A (ja) 接続部材及び電池モジュール
JP3736342B2 (ja) ジャンクションボックスおよびコネクタモジュールの形成方法
JP5532708B2 (ja) 半導体装置
JP4640424B2 (ja) 電力変換装置
WO2023013388A1 (ja) 半導体モジュール
JP2010212642A (ja) プリント配線基板
JP3685036B2 (ja) ジャンクションボックス
JP3685041B2 (ja) ジャンクションボックス

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190417

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190516

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250