DE102018107240B4 - Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit - Google Patents

Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit Download PDF

Info

Publication number
DE102018107240B4
DE102018107240B4 DE102018107240.6A DE102018107240A DE102018107240B4 DE 102018107240 B4 DE102018107240 B4 DE 102018107240B4 DE 102018107240 A DE102018107240 A DE 102018107240A DE 102018107240 B4 DE102018107240 B4 DE 102018107240B4
Authority
DE
Germany
Prior art keywords
semiconductor
unit
internal wiring
side control
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018107240.6A
Other languages
English (en)
Other versions
DE102018107240A1 (de
Inventor
Motohito Hori
Yuki INABA
Yoshinari Ikeda
Tetsuya SUNAGO
Michihiro INABA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Kojin Co Ltd
Original Assignee
Fuji Electric Co Ltd
Kojin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Kojin Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102018107240A1 publication Critical patent/DE102018107240A1/de
Application granted granted Critical
Publication of DE102018107240B4 publication Critical patent/DE102018107240B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleitervorrichtung, die Folgendes umfasst:eine Grundplatte (100);mehrere Halbleitereinheiten (10, 20, 110, 120, 210), die parallel auf der Grundplatte (100) angeordnet sind, wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) ein oder mehrere Paare implementieren, wobei jede Halbleitereinheit (10, 20, 110, 120, 210) einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) enthält, wobei der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) gegenüber der Grundplatte (100) erstreckt; undeine Schnittstelleneinheit (30, 130, 230), die einen kastenförmigen Aufnahmeabschnitt (30a) enthält, wobei der Aufnahmeabschnitt (30a) auf den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) angeordnet ist, wobei der Aufnahmeabschnitt (30a) eine Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) und einen stabförmigen, extern zu verbindenden Steuerungsanschluss (31, 32, 33, 34) enthält, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) verbunden ist, die sich von den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) nach außen gegenüber den Halbleitereinheiten (10, 20, 110, 120, 210) erstreckt, wobei der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) verbunden ist, wobeidie Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) einen Basisabschnitt (91a), einen linken Abzweigabschnitt (91b) und einen rechten Abzweigabschnitt (91c), die sich jeweils von beiden Enden des Basisabschnitts (91a) erstrecken, und einen mittigen Abzweigabschnitt (91d), der sich von einer Mitte des Basisabschnitts (91a) erstreckt, enthält,der Einheit-seitige Steuerungsanschluss einer Halbleitereinheit der mehreren Halbleitereinheiten mit dem linken Abzweigabschnitt (91b) verbunden ist,der Einheit-seitige Steuerungsanschluss einer anderen Halbleitereinheit der mehreren Halbleitereinheiten, die ein Paar mit der einen Halbleitereinheit implementiert, mit dem rechten Abzweigabschnitt (91c) verbunden ist,der extern zu verbindende Steuerungsanschluss mit dem mittigen Abzweigabschnitt (91d) verbunden ist,der Aufnahmeabschnitt (30a) mit einem konkaven Abschnitt versehen ist, undjedes Ende des linken Abzweigabschnitts (91b), des rechten Abzweigabschnitts (91c) und des mittigen Abzweigabschnitts (91d) im Inneren des konkaven Abschnitts frei liegen.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft eine Technik, die eine Halbleitervorrichtung, die Halbleitermodule enthält, die zueinander parallel geschaltet sind, mit einer externen Vorrichtung über eine Schnittstelleneinheit verbindet.
  • [Allgemeiner Stand der Technik]
  • Eine Halbleitervorrichtung, insbesondere eine Leistungshalbleitervorrichtung, ist mit einer externen Vorrichtung, wie zum Beispiel einem Allzweckinverter, über eine gedruckte Leiterplatte oder eine Sammelschiene, die in der externen Vorrichtung angeordnet ist, durch Löten oder Festschrauben verbunden. Wenn jedoch eine Halbleitervorrichtung mehrere Halbleitereinheiten enthält, die mit einer externen Vorrichtung parallel geschaltet sind, so nimmt die Anzahl der Verdrahtungen, die zwischen der Halbleitervorrichtung und der externen Vorrichtung zu ziehen sind, entsprechend der Anzahl der Halbleitereinheiten zu. Insbesondere nehmen die signifikanten Einschränkungen hinsichtlich des Designs oder der Verwendung der externen Vorrichtung aufgrund der Anzahl von Verdrahtungen, die als ein Pfad dienen, durch den ein Steuersignal für einen Halbleiterchip gesendet wird, zu. Infolge dessen verringert sich die Flexibilität des Designs, und die Kosten steigen.
  • Als eine Technik zum Verbinden einer Halbleitervorrichtung mit einer externen Vorrichtung offenbart zum Beispiel WO 2016/ 031 462 A1 einen Kühler, mehrere Leistungshalbleitereinheiten, die nebeneinander auf dem Kühler befestigt sind, und eine Sammelschieneneinheit, die die Leistungshalbleitereinheiten elektrisch miteinander verbindet. Die Sammelschieneneinheit enthält Sammelschienen, die Kollektoraußenanschlüsse zwischen den Leistungshalbleitereinheiten verbinden, oder Sammelschienen, die Emitteraußenanschlüsse zwischen den Leistungshalbleitereinheiten verbinden.
  • JP 2014 - 236 150 A offenbart ein gedrucktes Substrat, das externe Verbindungsanschlüsse zwischen Leistungshalbleitermodulen elektrisch miteinander verbindet. Die Leistungshalbleitermodule sind zueinander parallel geschaltet. Eine Schaltkreisstruktur zum elektrischen Verbinden mit einem externen Verbindungsanschluss für Steuerungs- oder Messzwecke ist auf dem gedruckten Substrat bereitgestellt. Außerdem ist ein externer Anschluss, der mit der Schaltkreisstruktur verbunden ist und sich in der Aufwärts-abwärts-Richtung erstreckt, auf dem gedruckten Substrat bereitgestellt.
  • Jedoch enthält in WO 2016/ 031 462 A1 die Sammelschieneneinheit einen Anschlussbasisabschnitt und einen P-Anschluss und einen N-Anschluss zum externen Verbinden, die separat bereitgestellt sind und von dem Anschlussbasisabschnitt abstehen. Darum ist die Gesamtstruktur der Sammelschieneneinheit kompliziert, und die Sammelschieneneinheit lässt sich nur umständlich handhaben. Außerdem ist des Weiteren in JP 2014 - 236 150 A ein Halbleitermodulgehäuse über dem gedruckten Substrat angeordnet, um das Leistungshalbleitermodul mit einer externen Vorrichtung zu verbinden. Darum stellt der Verbindungsvorgang einen Arbeitsaufwand dar.
  • DE 10 2016 203 581 A1 beschreibt eine Halbleitervorrichtung, die eine Vielzahl von Halbleitereinheiten umfasst, die jeweils ein laminiertes Substrat, das durch Laminieren einer Isolierplatte und einer Platine gebildet wird, und ein Halbleiterelement, das mit der Platine durch die Verwendung eines Fügematerials, das auf nicht umkehrbare Art und Weise einen Phasenübergang in einen Festphasenzustand vollzieht, zusammengefügt wird, umfassen. Zudem umfasst die Halbleitervorrichtung eine Grundplatte, mit der jede von der Vielzahl von Halbleitereinheiten durch die Verwendung von Lötmetall zusammengefügt wird, und eine Anschlusseinheit, welche die Vielzahl von Halbleitereinheiten elektrisch parallel schaltet.
  • [Kurzdarstellung der Erfindung]
  • [Technisches Problem]
  • Die vorliegende Erfindung basiert auf den oben angesprochenen Problemen, und eine Aufgabe der vorliegenden Erfindung ist es, eine Schnittstelleneinheit, die den Arbeitsaufwand während eines Vorgangs des Verbindens einer Halbleitervorrichtung mit einer externen Vorrichtung reduzieren kann, eine Halbleitervorrichtung, in der die Schnittstelleneinheit verwendet wird, und ein Verfahren zum Herstellen der Halbleitervorrichtung bereitzustellen.
  • [Lösung des Problems]
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung nach Anspruch 1, ein Verfahren nach Anspruch 7, eine Schnittstelleneinheit nach Anspruch 10 und eine Halbleitervorrichtung nach Anspruch 11. Die Ansprüche 2 bis 6, 8 und 9 beschreiben bevorzugte Ausführungsformen der vorliegenden Erfindung.
  • Um die oben angesprochenen Probleme zu lösen, enthält ein Aspekt eine Halbleitervorrichtung gemäß der vorliegenden Erfindung: eine Grundplatte; mehrere Halbleitereinheiten, die parallel auf der Grundplatte angeordnet sind, wobei die mehreren Halbleitereinheiten ein Paar implementieren, wobei jede Halbleitereinheit einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss enthält, wobei der Einheit-seitige Steuerungsanschluss mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss gegenüber der Grundplatte erstreckt; und eine Schnittstelleneinheit, die einen kastenförmigen Aufnahmeabschnitt enthält, wobei der Aufnahmeabschnitt auf den mehreren Halbleitereinheiten angeordnet ist, wobei der Aufnahmeabschnitt eine Innenverdrahtung und einen stabförmigen, extern zu verbindenden Steuerungsanschluss enthält, wobei die Innenverdrahtung mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse verbunden ist, die sich von den mehreren Halbleitereinheiten erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss nach außen gegenüber den Halbleitereinheiten erstreckt, wobei der extern zu verbindende Steuerungsanschluss mit der Innenverdrahtung verbunden ist.
  • Ein Aspekt eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält Folgendes: Bereitstellen mehrerer Halbleitereinheiten parallel auf einer Grundplatte, wobei die mehreren Halbleitereinheiten ein Paar implementieren, wobei jede Halbleitereinheit einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss enthält, wobei der Einheit-seitige Steuerungsanschluss mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss gegenüber der Grundplatte erstreckt; Montieren einer Schnittstelleneinheit auf den mehreren Halbleitereinheiten, wobei die Schnittstelleneinheit einen kastenförmigen Aufnahmeabschnitt enthält, wobei der Aufnahmeabschnitt eine Innenverdrahtung und einen stabförmigen, extern zu verbindenden Steuerungsanschluss enthält, wobei die Innenverdrahtung mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse verbunden ist, die sich von den mehreren Halbleitereinheiten erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss nach außen gegenüber den Halbleitereinheiten erstreckt, wobei der extern zu verbindende Steuerungsanschluss mit der Innenverdrahtung verbunden ist; und Verbinden der Einheit-seitigen Steuerungsanschlüsse der mehreren Halbleitereinheiten und der Innenverdrahtung .
  • Ein Aspekt einer Schnittstelleneinheit, die in einer Halbleitervorrichtung gemäß der vorliegenden Erfindung verwendet wird, enthält einen kastenförmigen Aufnahmeabschnitt, der auf mehreren Halbleitereinheiten angeordnet ist, wobei die mehreren Halbleitereinheiten parallel angeordnet sind, wobei die mehreren Halbleitereinheiten ein Paar implementieren, wobei jede Halbleitereinheit einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss enthält, wobei der Einheit-seitige Steuerungsanschluss mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss gegenüber einer Grundplatte erstreckt, wobei der Aufnahmeabschnitt eine Innenverdrahtung und einen stabförmigen, extern zu verbindenden Steuerungsanschluss enthält, wobei die Innenverdrahtung mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse verbunden ist, die sich von den mehreren Halbleitereinheiten erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss nach außen gegenüber den Halbleitereinheiten erstreckt, wobei der extern zu verbindende Steuerungsanschluss mit der Innenverdrahtung verbunden ist.
  • [Vorteilhafte Auswirkungen der Erfindung]
  • Gemäß der Schnittstelleneinheit, der Halbleitervorrichtung, in der die Schnittstelleneinheit verwendet wird, und dem Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Erfindung ist es möglich, einen Arbeitsaufwand bei einer Operation des Verbindens der Halbleitervorrichtung mit einer externen Vorrichtung zu reduzieren.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht (Draufsicht), die schematisch den Umriss einer Struktur einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2 ist eine auseinandergezogene perspektivische Ansicht, die schematisch den Umriss der Struktur der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 3 ist eine Grundrissansicht, die schematisch den Umriss der Struktur eines Paares von Halbleitereinheiten veranschaulicht, die in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zueinander parallel geschaltet sind;
    • 4 ist eine Seitenansicht, die schematisch den Umriss der Struktur des Paares von Halbleitereinheiten veranschaulicht, die in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zueinander parallel geschaltet sind. Die kürzere Seite der Halbleitervorrichtung ist auf der Vorderseite von 4 veranschaulicht, um eine Höhe der Halbleitervorrichtung zu messen;
    • 5 ist eine Querschnittsansicht entlang der Linie A-A von 3;
    • 6 ist eine Querschnittsansicht entlang der Linie B-B von 3;
    • 7 ist eine Grundrissansicht, die schematisch den Umriss der Struktur einer Schnittstelleneinheit veranschaulicht, die das Paar Halbleitereinheiten parallel in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung verbindet;
    • 8 ist eine Seitenansicht, die schematisch den Umriss der Struktur veranschaulicht, in der die Schnittstelleneinheit das Paar Halbleitereinheiten parallel in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung verbindet. Die längere Seite eines Aufnahmeabschnitts der Schnittstelleneinheit und die kürzere Seite des Aufnahmeabschnitts und die kürzere Seite der Halbleitervorrichtung sind auf der Vorderseite von 8 veranschaulicht, um eine Höhe der Schnittstelleneinheit zu messen;
    • 9 ist eine Seitenansicht, die schematisch den Umriss der Struktur der Schnittstelleneinheit veranschaulicht, die in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung verwendet wird. Die längere Seite eines Stützabschnitts der Schnittstelleneinheit ist auf der Vorderseite von 9 veranschaulicht, um die Höhe der Schnittstelleneinheit zu messen;
    • 10A ist eine Grundrissansicht, die schematisch den Umriss von Innenverdrahtungen des Aufnahmeabschnitts der Schnittstelleneinheit veranschaulicht, die in der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung verwendet wird;
    • 10B ist eine Querschnittsansicht entlang der Linie E-E von 10A;
    • 11 ist eine Querschnittsansicht entlang der Linie C-C von 7;
    • 12 ist eine Querschnittsansicht entlang der Linie D-D von 7;
    • 13 ist eine Grundrissansicht, die schematisch den Umriss der Struktur der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die Schnittstelleneinheit das Paar Halbleitereinheiten parallel verbindet;
    • 14 ist eine Seitenansicht, die schematisch den Umriss der Struktur der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei die Schnittstelleneinheit das Paar Halbleitereinheiten parallel verbindet. Die längere Seite des Aufnahmeabschnitts der Schnittstelleneinheit ist auf der Vorderseite von 14 veranschaulicht, um die Höhe der Schnittstelleneinheit zu messen;
    • 15 ist eine Grundrissansicht, die schematisch den Umriss einer Struktur der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht, wobei das Paar Halbleitereinheiten zueinander parallel geschaltet sind und das Paar Halbleitereinheiten mit einer gedruckten Steuerplatine einer externen Vorrichtung über die Schnittstelleneinheit verbunden ist;
    • 16 ist eine Grundrissansicht, die schematisch den Umriss einer Struktur einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulicht, wobei jede eines Paares von Halbleitereinheiten zueinander parallel geschaltet ist, wobei das Paar Halbleitereinheiten mit einer gedruckten Steuerplatine einer externen Vorrichtung verbunden ist;
    • 17 ist eine auseinandergezogene perspektivische Ansicht, die schematisch den Umriss der Struktur einer Halbleitervorrichtung gemäß einem ersten Modifizierungsbeispiel der Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 18 ist eine auseinandergezogene Querschnittsansicht, die schematisch den Umriss der Struktur einer Halbleitervorrichtung gemäß einem zweiten Modifizierungsbeispiel der Ausführungsform der vorliegenden Erfindung veranschaulicht; und
    • 19 ist eine Grundrissansicht, die schematisch den Umriss des Stapelzustands Innenverdrahtungen eines Aufnahmeabschnitts einer Schnittstelleneinheit veranschaulicht, die in einer Halbleitervorrichtung gemäß einem dritten Modifizierungsbeispiel der Ausführungsform der vorliegenden Erfindung verwendet wird.
  • [Beschreibung von Ausführungsformen]
  • Im Weiteren wird eine Ausführungsform der vorliegenden Erfindung beschrieben. In der Beschreibung der folgenden Zeichnungen sind die gleichen oder ähnliche Abschnitte mit den gleichen oder ähnlichen Bezugszahlen bezeichnet. Jedoch sind die Zeichnungen schematisch veranschaulicht, und es ist anzumerken, dass zum Beispiel die Beziehung zwischen einer Dicke und Ebenenabmessungen und das Dickenverhältnis jeder Vorrichtung oder jedes Elements von der tatsächlichen Beziehung und dem tatsächlichen Dickenverhältnis abweichen. Darum können die genaue Dicke oder die genauen Dimensionen mit Bezug auf die folgende Beschreibung bestimmt werden. Darüber hinaus enthalten die Zeichnungen natürlich Abschnitte mit anderen Abmessungsbeziehungen oder Verhältnissen.
  • In der folgenden Beschreibung ist die „Links-rechts“- oder „Aufwärts-abwärts“-Richtung einfach nur zur bequemeren Erklärung definiert und schränkt nicht den technischen Gedanken der vorliegenden Erfindung ein. Wenn also zum Beispiel die Ebene des Papiers um 90 Grad gedreht wird, so werden die „Links-rechts“-Richtung und die „Aufwärts-abwärts“-Richtung vertauscht. Wenn die Ebene des Papiers um 180 Grad gedreht wird, so ändert sich ebenso selbstverständlich das „links“ zu „rechts“, und das „rechts“ ändert sich zu „links“.
  • <Halbleitervorrichtung>
  • Wie in 1 veranschaulicht, enthält eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung einen Satz aus zwei Halbleitereinheiten 10, 20, die ein Paar implementieren und nebeneinander auf einer Grundplatte 100 angeordnet sind, die aus Metall besteht, und eine Schnittstelleneinheit 30, die auf den Halbleitereinheiten 10, 20 so angeordnet ist, dass sie über den Halbleitereinheiten 10, 20 liegt. Die Schnittstelleneinheit 30 schaltet entsprechende Anschlüsse in den Halbleitereinheiten 10, 20 parallel. Die Halbleitervorrichtung kann mit einer Vorrichtungs-seitigen Sammelschiene durch Schrauben (Bolzen) verbunden sein. Die Vorrichtungs-seitige Sammelschiene befindet sich in einer externen Vorrichtung, wie zum Beispiel einem Allzweckinverter, und ist über die Schnittstelleneinheit 30 angeschlossen.
  • Jede des Paares von Halbleitereinheiten 10, 20 hat eine rechteckige Parallelflachform. In jeder des Paares von Halbleitereinheiten 10, 20 ist ein Halbleitermodul, auf dem ein Leistungshalbleiterchip montiert ist, durch ein Versiegelungsharz 10a versiegelt. Jedes obere Ende eines an einem oberen Arm befindlichen Emittersignalanschlusses 11, eines Kollektorverbindungsanschlusses 15a, eines Emitterverbindungsanschlusses 17a und eines Ausgangsverbindungsanschlusses 19a, die sich aus dem Inneren des Versiegelungsharzes 10a der Halbleitereinheit 10, die sich auf der vorderen linken Seite in 1 befinden, aufwärts erstrecken, sind im oberen Bereich des Versiegelungsharzes 10a veranschaulicht. Außerdem sind ein Kollektorsammelschienenanschluss 15c, ein Emittersammelschienenanschluss 17c und ein Ausgangssammelschienenanschluss 19c, die eine rechteckige Plattenform in einer Ebenenstruktur aufweisen, in der mittleren Region der Oberseite des Versiegelungsharzes 10a angeordnet. Des Weiteren sind Schürzen 16, 18 an beiden Enden einer Längsrichtung der Oberseite des Versiegelungsharzes 10a jeweils so angeordnet, dass sie Seitenwände implementieren, die vertikal aufrecht stehen.
  • Die Schnittstelleneinheit 30 enthält einen Aufnahmeabschnitt 30a, der Innenverdrahtungen aufnimmt, und einen Stützabschnitt 30b, der eine Kollektor-Hauptanschlussverbindungsschiene 35, eine Emitter-Hauptanschlussverbindungsschiene 37 und eine Ausgangs-Hauptanschlussverbindungsschiene 39 stützt. Der Aufnahmeabschnitt 30a enthält Ausschnitte 30a1, 30a2, die eine Form haben, die der Seitenwand der Schürze 16 der Halbleitereinheit 10 bzw. der Seitenwand der Schürze der Halbleitereinheit 20 entsprechen. Eine erste Emittersignal-Innenverdrahtung 91 und eine erste Gate-Signal-Innenverdrahtung 92 liegen an einem linken Ende, das sich auf der vorderen mittleren Seite des Aufnahmeabschnitts 30a in 1 befindet, teilweise frei. Ein erster Emittersignalanschluss 31, ein erster Gate-Signalanschluss 32, ein zweiter Emittersignalanschluss 33 und ein zweiter Gate-Signalanschluss 34, die eine Stabform haben, sind in der mittleren Region der flachen Oberseite des Aufnahmeabschnitts 30a angeordnet.
  • Die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 des Stützabschnitts 30b enthalten Kollektorsammelschienen-Verbindungsabschnitte 35a, 35b, Emittersammelschienen-Verbindungsabschnitte 37a, 37b und Ausgangssammelschienen-Verbindungsabschnitte 39a, 39b, die sich jeweils in einer horizontalen Richtung erstrecken. Außerdem enthalten die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 einen Kollektor-Außenverbindungsabschnitt 35c, einen Emitter-Außenverbindungsabschnitt 37c und einen Ausgangs-Außenverbindungsabschnitt 39c, die jeweils auf der Oberseite des Stützabschnitts 30b angeordnet sind.
  • Wie in 2 veranschaulicht, sind das Paar Halbleitereinheiten 10, 20 nebeneinander entlang der Richtung der kürzeren Seiten angeordnet, dergestalt, dass die längeren Seiten von Rechtecken parallel nebeneinander liegen. Jedes obere Ende eines linksseitigen Gate-Signalanschlusses 12, eines an einem unteren Arm befindlichen Emittersignalanschlusses 13 und eines rechtsseitigen Gate-Signalanschlusses 14, die sich in einer geraden Linie aus dem Inneren des Versiegelungsharzes 10a aufwärts erstrecken, ähnlich dem an einem oberen Arm befindlichen Emittersignalanschluss 11, ist um die Schürze 16 des Versiegelungsharzes 10a der Halbleitereinheit 10, die sich auf der Vorderseite in 2 befindet, herum veranschaulicht. Außerdem ist jedes obere Ende eines an einem oberen Arm befindlichen Emittersignalanschlusses 21, eines linksseitigen Gate-Signalanschlusses 22, eines an einem unteren Arm befindlichen Emittersignalanschlusses 23 und eines rechtsseitigen Gate-Signalanschlusses 24, die sich in einer geraden Linie aus dem Inneren des Versiegelungsharzes aufwärts erstrecken, um die Schürze des Versiegelungsharzes der Halbleitereinheit 20, die sich auf der Rückseite in 2 befindet, herum veranschaulicht. In dem Paar Halbleitereinheiten 10, 20 haben die gleichen Elemente die gleiche Struktur und Funktion. Darum wird im Weiteren die Halbleitereinheit 10, die auf der linken Seite in 3 veranschaulicht ist, überwiegend als ein repräsentatives Beispiel beschrieben, und die Beschreibung derselben Elemente wird nicht wiederholt.
  • Wie in 3 veranschaulicht, sind der Kollektorsammelschienenanschluss 15c, der Emittersammelschienenanschluss 17c und der Ausgangssammelschienenanschluss 19c der Halbleitereinheit 10 in gleichen Intervallen angeordnet, dergestalt, dass die Längsrichtung jedes Anschlusses auf die Richtung der kürzeren Seite der Halbleitereinheit 10 ausgerichtet ist.
  • Der Kollektorsammelschienenanschluss 15c, der Emittersammelschienenanschluss 17c und der Ausgangssammelschienenanschluss 19c bestehen jeweils zum Beispiel aus Kupfer (Cu) oder Aluminium (Al) und sind leitfähig. Kreisrunde Durchgangslöcher sind jeweils in der Mitte des Kollektorsammelschienenanschlusses 15c, des Emittersammelschienenanschlusses 17c und des Ausgangssammelschienenanschlusses 19c angeordnet. Die kreisrunden Durchgangslöcher sind im Wesentlichen konzentrisch mit entsprechenden hexagonalen Mutternlöchern, die jeweils durch eine Strichlinie in 3 dargestellt sind und im oberen Teil des Versiegelungsharzes 10a angeordnet sind.
  • Beide Enden der Unterseite des Kollektorsammelschienenanschlusses 15c, des Emittersammelschienenanschlusses 17c und des Ausgangssammelschienenanschlusses 19c sind an die Kollektorverbindungsanschlüsse 15a, 15b, die Emitterverbindungsanschlüsse 17a, 17b und die Ausgangsverbindungsanschlüsse 19a, 19b gebondet, die eine Stabform haben und sich aus dem Inneren des Versiegelungsharzes in einer geraden Linie erstrecken. Die Kollektorverbindungsanschlüsse 15a, 15b, die Emitterverbindungsanschlüsse 17a, 17b und die Ausgangsverbindungsanschlüsse 19a, 19b implementieren jeweils ein Paar.
  • Die Kollektorverbindungsanschlüsse 15a, 15b sind durch Schweißen oder Löten usw. an den Kollektorsammelschienenanschluss 15c über dem Versiegelungsharz 10a gebondet, die Emitterverbindungsanschlüsse 17a, 17b sind durch Schweißen oder Löten usw. an den Emittersammelschienenanschluss 17c über dem Versiegelungsharz 10a gebondet, und die Ausgangsverbindungsanschlüsse 19a, 19b sind durch Schweißen oder Löten usw. an den Ausgangssammelschienenanschluss 19c über dem Versiegelungsharz 10a gebondet. Ein Strom wird zur Unterseite eines Leistungshalbleiterchips, der auf einem Halbleitermodul montiert ist, durch die Kollektorverbindungsanschlüsse 15a, 15b geleitet. Ein Strom von der Oberseite des Leistungshalbleiterchips fließt nach draußen durch die Emitterverbindungsanschlüsse 17a, 17b. Ein Ausgangsstrom zwischen Verdrahtungen der Kollektorverbindungsanschlüsse 15a, 15b und Verdrahtungen der Emitterverbindungsanschlüsse 17a, 17b fließt durch die Ausgangsverbindungsanschlüsse 19a, 19b. Im Weiteren werden in der Spezifikation die Kollektorverbindungsanschlüsse 15a, 15b, die Emitterverbindungsanschlüsse 17a, 17b und die Ausgangsverbindungsanschlüsse 19a, 19b auch als „Hauptanschlüsse“ bezeichnet.
  • Befestigungslöcher, durch die Schrauben usw. zum Befestigen der Halbleitereinheit 10 an einem anderen Element oder einer anderen Vorrichtung hindurchgeführt werden, befinden sich jeweils im Inneren der Schürzen 16, 18, die an beiden Enden der Oberseite des Versiegelungsharzes 10a der Halbleitereinheit 10 in der Aufwärts-abwärts-Richtung in 3 angeordnet sind. Wie in 3 veranschaulicht, haben die Seitenwände der Schürzen 16, 18 eine Bogenform in einer Ebenenstruktur, dergestalt, dass eine Wandfläche das Befestigungsloch umgibt.
  • Jedes obere Ende des an einem oberen Arm befindlichen Emittersignalanschlusses 11 und der an einem unteren Arm befindliche Emittersignalanschluss 13 ist auf der linken Seite bzw. der rechts Seite der Schürze 16, die an der Unterseite in 3 veranschaulicht ist, an Positionen veranschaulicht, die nahe bei der Mitte des Versiegelungsharzes 10a in der Längsrichtung liegen. Der an einem oberen Arm befindliche Emittersignalanschluss 11 und der an einem unteren Arm befindliche Emittersignalanschluss 13 sind mit Bezug auf die Mitte der Schürze 16 auf derselben geraden Linie, die auf die Richtung ausgerichtet ist, in der das Paar Halbleitereinheiten 10, 20 nebeneinander angeordnet sind, symmetrisch angeordnet. Der an einem oberen Arm befindliche Emittersignalanschluss 11 und der an einem unteren Arm befindliche Emittersignalanschluss 13 detektieren eine Emitterspannung.
  • Jedes obere Ende des linksseitigen Gate-Signalanschlusses 12 und des rechtsseitigen Gate-Signalanschlusses 14 ist an Positionen veranschaulicht, die nahe an dem linken Endabschnitt und dem rechten Endabschnitt der Schürze 16 unter dem an einem oberen Arm befindlichen Emittersignalanschluss 11 bzw. dem an einem unteren Arm befindlichen Emittersignalanschluss 13 in 3 liegen. Der linksseitige Gate-Signalanschluss 12 und der rechtsseitige Gate-Signalanschluss 14 sind mit Bezug auf die Mitte der Schürze 16 auf derselben geraden Linie, die auf die Richtung ausgerichtet ist, in der das Paar Halbleitereinheiten 10, 20 nebeneinander angeordnet sind, symmetrisch angeordnet. Der linksseitige Gate-Signalanschluss 12, der rechtsseitige Gate-Signalanschluss 14, der an einem oberen Arm befindliche Emittersignalanschluss 11 und der an einem unteren Arm befindliche Emittersignalanschluss 13 werden im Wesentlichen auf derselben Höhe gehalten. Wie in 4 veranschaulicht, liegen eine Fläche am oberen Ende des linksseitigen Gate-Signalanschlusses 12 und eine Fläche am oberen Ende des rechtsseitigen Gate-Signalanschlusses 14 in der Halbleitereinheit 10 geringfügig höher als eine Fläche am oberen Ende der Schürze 16. Der linksseitige Gate-Signalanschluss 12 und der rechtsseitige Gate-Signalanschluss 14 steuern das Einschalten und das Ausschalten des Leistungshalbleiterchips.
  • Der an einem oberen Arm befindliche Emittersignalanschluss 11, der linksseitige Gate-Signalanschluss 12, der an einem unteren Arm befindliche Emittersignalanschluss 13 und der rechtsseitige Gate-Signalanschluss 14 können jeweils aus einem leitfähigen Material unter Verwendung von Metall, wie zum Beispiel Cu, bestehen. Der an einem oberen Arm befindliche Emittersignalanschluss 11, der an einem unteren Arm befindliche Emittersignalanschluss 13, der linksseitige Gate-Signalanschluss 12 und der rechtsseitige Gate-Signalanschluss 14 entsprechen „Einheitseitigen Steuerungsanschlüssen“ gemäß der vorliegenden Erfindung.
  • Wie in 5 veranschaulicht, sind in dem Versiegelungsharz 10a der Halbleitereinheit 10 zwei Halbleitermodule, die Leistungshalbleitermodule sind, entlang der Längsrichtung der Halbleitereinheit 10 angeordnet. Wie in 6 veranschaulicht, sind außerdem zwei Halbleitermodule in dem Versiegelungsharz der Halbleitereinheit 20 angeordnet, das heißt, jedes der Paare von Halbleitereinheiten 10, 20 ist ein sogenannter „2in1“-Typ, der eine Kombination aus zwei Halbleitermodulen verwendet. Wie in 5 veranschaulicht, sind im oberen Teil des Versiegelungsharzes 10a der Halbleitereinheit 10 drei Mutternaufnahmen unter dem Kollektorsammelschienenanschluss 15c, dem Emittersammelschienenanschluss 17c bzw. dem Ausgangssammelschienenanschluss 19c angeordnet. Muttern 85, 87, 89 zum Verbinden mit Vorrichtungs-seitigen Sammelschienen einer externen Vorrichtung sind jeweils in den Räumen der Mutternaufnahmen angeordnet.
  • Ein Basissitz 15c1, auf dem der Kollektorsammelschienenanschluss 15c montiert ist, ist zwischen dem Paar Kollektorverbindungsanschlüssen 15a, 15b über der Oberseite des Versiegelungsharzes 10a so angeordnet, dass er die Mutter 85 umgibt. Wie in 3 veranschaulicht, hat der Basissitz 15c1 einen Rahmen, der einen äußeren Rand eines Rechtecks in einer Ebenenstruktur hat. Außerdem ist ein Basissitz ohne Bezugszahl, auf dem der Emittersammelschienenanschluss 17c montiert ist, über der Oberseite des Versiegelungsharzes 10a so angeordnet, dass er die Mutter 87 umgibt. Ein Basissitz ohne Bezugszahl, auf dem der Ausgangssammelschienenanschluss 19c montiert ist, ist über der Oberseite des Versiegelungsharzes 10a so angeordnet, dass er Mutter 89 umgibt. Die Verwendung der Muttern 85, 87, 89 macht es möglich, eine einzelne Halbleitereinheit 10 mit der Vorrichtungs-seitigen Sammelschiene, die sich in einer externen Vorrichtung, wie zum Beispiel einem Allzweckinverter, durch Schrauben (Bolzen) zu verbinden.
  • Von zwei Leistungshalbleitermodulen, die in der Halbleitereinheit 10 versiegelt sind, enthält das Halbleitermodul, das auf der rechten Seite in 5 veranschaulicht ist, eine isolierende Schicht 51, eine oberseitige leitfähige Schicht 52, die zum Beispiel eine Kupferplatte ist und auf der Oberseite der Isolierschicht 51 angeordnet ist, und eine unterseitige leitfähige Schicht 53, die zum Beispiel eine Kupferplatte ist und auf der Unterseite der Isolierschicht 51 angeordnet ist. Eine Unterseite der unterseitigen leitfähigen Schicht 53 ist an die Oberseite der in 1 veranschaulichten Grundplatte 100 gebondet. Ein Leistungshalbleiterchip 55 ist mittels Lot 54 auf eine Oberseite der oberseitigen leitfähigen Schicht 52 montiert.
  • Ein gedrucktes Substrat 70 ist über dem Leistungshalbleiterchip 55 angeordnet. Eine stabförmige Säulenelektrode 71 ist zwischen einer Unterseite des gedruckten Substrats 70 und einer Oberseite des Leistungshalbleiterchips 55 so angeordnet, dass sie sich abwärts erstreckt. Die Säulenelektrode 71 ist an Lot 56 gebondet, das sich auf der Oberseite des Leistungshalbleiterchips 55 befindet, dergestalt, dass die elektrische Bondung zwischen dem Leistungshalbleiterchip 55 und dem gedruckten Substrat 70 sichergestellt wird.
  • Ähnlich dem rechten Halbleitermodul, enthält das Halbleitermodul, das auf der linken Seite in 5 veranschaulicht ist, eine isolierende Schicht 61, eine oberseitige leitfähige Schicht 62, die auf der Oberseite der Isolierschicht 61 angeordnet ist, und eine unterseitige leitfähige Schicht 63, die auf der Unterseite der Isolierschicht 61 angeordnet ist. Eine Unterseite der unterseitigen leitfähigen Schicht 63 ist an die Oberseite der in 1 veranschaulichten Grundplatte 100 gebondet. Ein Leistungshalbleiterchip 65 ist mittels Lot 64 auf einer Oberseite der oberseitigen leitfähigen Schicht 62 montiert. Eine stabförmige Säulenelektrode 72, die sich von dem gedruckten Substrat 70 abwärts erstreckt, ist mittels Lot 66 elektrisch an eine Oberseite des Leistungshalbleiterchips 65 gebondet.
  • Als Nächstes wird die Schnittstelleneinheit 30 der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung beschrieben. Der Aufnahmeabschnitt 30a der in den 1 und 2 veranschaulichten Schnittstelleneinheit 30 ist von einem rechteckigen, parallelflachförmigen Kastentyp mit einem Innenraum. Der Stützabschnitt 30b ist ein rechteckiges Parallelflach mit einer Stabform. Wie in 7 veranschaulicht, ist ein unteres Ende des Stützabschnitts 30b in der Längsrichtung an die Mitte des Aufnahmeabschnitts 30a in der Längsrichtung gebondet, dergestalt, dass die Schnittstelleneinheit 30 eine umgekehrte T-Form in einer Ebenenstruktur hat.
  • -Aufnahmeabschnitt-
  • Wie in 7 veranschaulicht, befinden sich in dem Aufnahmeabschnitt 30a der erste Emittersignalanschluss 31, der erste Gate-Signalanschluss 32, der zweite Emittersignalanschluss 33 und der zweite Gate-Signalanschluss 34 jeweils an vier Ecken eines Quadrates in einer Ebenenstruktur dergestalt, dass sie nahe beieinander in gleichen Intervallen angeordnet sind. Der erste Emittersignalanschluss 31, der erste Gate-Signalanschluss 32, der zweite Emittersignalanschluss 33 und der zweite Gate-Signalanschluss 34 haben jeweils eine Stabform und erstrecken sich in der vertikalen Richtung aufwärts, wie zum Beispiel der erste Gate-Signalanschluss 32 und der zweite Gate-Signalanschluss 34, die in 8 beispielhaft gezeigt sind.
  • Die unteren Enden des ersten Emittersignalanschlusses 31, des ersten Gate-Signalanschlusses 32, des zweiten Emittersignalanschlusses 33 und des zweiten Gate-Signalanschlusses 34 werden in den Aufnahmeabschnitt 30a eingeführt und werden mit den entsprechenden Innenverdrahtungen verbunden, die jeweils in dem Innenraum angeordnet sind. Der erste Emittersignalanschluss 31, der erste Gate-Signalanschluss 32, der zweite Emittersignalanschluss 33 und der zweite Gate-Signalanschluss 34 entsprechen „extern zu verbindenden Steuerungsanschlüssen“ gemäß der vorliegenden Erfindung.
  • Der erste Emittersignalanschluss 31 wird mit dem an einem oberen Arm befindlichen Emittersignalanschluss 11 der Halbleitereinheit 10 und dem an einem oberen Arm befindlichen Emittersignalanschluss 21 der Halbleitereinheit 20 durch eine entsprechende Innenverdrahtung gleichzeitig verbunden. Der erste Gate-Signalanschluss 32 wird mit dem linksseitigen Gate-Signalanschluss 12 der Halbleitereinheit 10 und dem linksseitigen Gate-Signalanschluss 22 der Halbleitereinheit 20 durch eine entsprechende Innenverdrahtung gleichzeitig verbunden. Der zweite Emittersignalanschluss 33 wird mit dem an einem unteren Arm befindlichen Emittersignalanschluss 13 der Halbleitereinheit 10 und dem an einem unteren Arm befindlichen Emittersignalanschluss 23 der Halbleitereinheit 20 durch eine entsprechende Innenverdrahtung gleichzeitig verbunden. Der zweite Gate-Signalanschluss 34 wird mit dem rechtsseitigen Gate-Signalanschluss 14 der Halbleitereinheit 10 und dem rechtsseitigen Gate-Signalanschluss 24 der Halbleitereinheit 20 durch eine entsprechende Innenverdrahtung gleichzeitig verbunden.
  • Die Ausschnitte 30a1, 30a2 des Aufnahmeabschnitts 30a sind in einer Bogenform in einer Ebenenstruktur auf der linken Seite und der rechten Seite einer mittigen Region ausgebildet, in der extern zu verbindende Steuerungsanschlüsse auf der Oberseite des Aufnahmeabschnitts 30a angeordnet sind, wie in 7 gezeigt. Der Bogen der Ausschnitte 30a1, 30a2 wird durch den Bogen der Schürze 16 des Versiegelungsharzes 10a in der Halbleitereinheit 10 begrenzt. Die Breite des Aufnahmeabschnitts 30a in der Richtung der kürzeren Seite ist die kleinste an jedem oberen Ende der in 7 veranschaulichten Ausschnitte 30a1, 30a2 zwischen der mittigen Region, in der vier extern zu verbindenden Steuerungsanschlüsse angeordnet sind, und jedes Ende der linken und rechten Abschnitte des Aufnahmeabschnitts 30a entspricht jeweils der Aufwärts-abwärts-Richtung in 7.
  • Wie in 7 veranschaulicht, sind konkave Abschnitte, die Öffnungen aufweisen, deren Breite in der Links-rechts-Richtung von dem Aufnahmeabschnitt 30a zu dem Stützabschnitt 30b in einer Ebenenstruktur größer wird, auf jeder gegenüberliegenden Seite der zwei Ausschnitte 30a1, 30a2 des Aufnahmeabschnitts 30a zu der mittigen Region des Aufnahmeabschnitts 30a angeordnet. Der Ausschnitt 30a1 oder 30a2 ist zwischen den zwei konkaven Abschnitten in beiderseitig symmetrischer Struktur angeordnet. Ein Endabschnitt einer ersten Emittersignal-Innenverdrahtung 91 und ein Endabschnitt einer ersten Gate-Signal-Innenverdrahtung 92 liegen durch den konkaven Abschnitt hindurch frei, der sich auf der linken Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a in 7 befindet.
  • Außerdem liegen in ähnlicher Weise der andere Endabschnitt der ersten Emittersignal-Innenverdrahtung 91 und der andere Endabschnitt der ersten Gate-Signal-Innenverdrahtung 92 durch den konkaven Abschnitt hindurch frei, die sich auf der rechten Seite des linken Ausschnitts 30a1 in 7 befindet. In ähnlicher Weise liegen ein Endabschnitt einer zweiten Emittersignal-Innenverdrahtung 93 und ein Endabschnitt einer zweiten Gate-Signal-Innenverdrahtung 94 durch den konkaven Abschnitt hindurch frei, der sich auf der linken Seite des rechten Ausschnitts 30a2 des Aufnahmeabschnitts 30a in 7 befindet. In ähnlicher Weise liegen der andere Endabschnitt der zweiten Emittersignal-Innenverdrahtung 93 und der andere Endabschnitt der zweiten Gate-Signal-Innenverdrahtung 94 durch den konkaven Abschnitt hindurch frei, der sich auf der rechten Seite des rechten Ausschnitts 30a2 in 7 befindet.
  • 9 veranschaulicht den Zustand jedes frei gelegten Endabschnittes der ersten Emittersignal-Innenverdrahtung 91 und der ersten Gate-Signal-Innenverdrahtung 92, die in dem konkaven Abschnitt angeordnet ist, der sich auf der linken Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a in der in 7 veranschaulichten Ebenenstruktur befindet. Eine Stufe, die einen Höhenunterschied aufweist, ist in einem unteren Teil des konkaven Abschnitts angeordnet, der auf der rechten Seite in 9 veranschaulicht ist. Ein Endabschnitt der ersten Emittersignal-Innenverdrahtung 91, der eine Streifenform aufweist, ist auf der Oberseite einer unteren Ebene der Stufe angeordnet, dergestalt, dass die Oberseite des Endabschnitts horizontal ist. Außerdem ist ein Endabschnitt der ersten Gate-Signal-Innenverdrahtung 92, der eine Streifenform aufweist, auf der Oberseite einer oberen Ebene der Stufe angeordnet, dergestalt, dass die Oberseite des Endabschnitts horizontal ist. Die Stufe hat zur Folge, dass die Oberseiten der ersten Emittersignal-Innenverdrahtung 91 und die erste Gate-Signal-Innenverdrahtung 92 verschiedene Höhen haben. Durchgangslöcher sind in jedem der vorhandenen Endabschnitte implementiert. Der an einem unteren Arm befindliche Emittersignalanschluss 13, der sich von der Halbleitereinheit 10 erstreckt, die sich unter dem Aufnahmeabschnitt 30a befindet, wird in das Durchgangsloch der ersten Emittersignal-Innenverdrahtung 91 eingeführt.
  • Die Position der Durchgangslöcher kann durch die Position der oberen Teile von zwei Strichlinien verstanden und geschätzt werden, die den an einem oberen Arm befindlichen Emittersignalanschluss 11 andeuten, der senkrecht zu der ersten Emittersignal-Innenverdrahtung 91 am rechten Ende der ersten Emittersignal-Innenverdrahtung 91 verläuft, der sich horizontal erstreckt. Hier sind Bezugszahlen, die die Durchgangslöcher angeben, in 9 nicht veranschaulicht. Außerdem wird das obere Ende des linksseitigen Gate-Signalanschlusses 12 in das Durchgangsloch der ersten Gate-Signal-Innenverdrahtung 92 eingeführt.
  • Die erste Emittersignal-Innenverdrahtung 91, die erste Gate-Signal-Innenverdrahtung 92, die zweite Emittersignal-Innenverdrahtung 93 und die zweite Gate-Signal-Innenverdrahtung 94 sind in dem Aufnahmeabschnitt 30a angeordnet, wie in 10A veranschaulicht. Jedoch sind im Interesse einer vereinfachten Erläuterung die Abmessungen jeder der in den 10A und 10B veranschaulichten Verdrahtungen schematisch veranschaulicht. In einigen Fällen unterscheiden sich die tatsächlichen Abmessungen und der tatsächliche Maßstab von den Abmessungen und dem Maßstab in den 10A und 10B. Außerdem sind unter den in den 10A und 10B veranschaulichten vier Innenverdrahtungen drei Innenverdrahtungen außer der ersten Gate-Signal-Innenverdrahtung 92 zur Vereinfachung der strukturiert.
  • Wie in den 10A und 10B veranschaulicht, sind in dem Aufnahmeabschnitt 30a die erste Emittersignal-Innenverdrahtung 91, die erste Gate-Signal-Innenverdrahtung 92, die zweite Gate-Signal-Innenverdrahtung 94 und die zweite Emittersignal-Innenverdrahtung 93 in dieser Reihenfolge von der Unterseite zur Oberseite hin so gestapelt, dass sie in der vertikalen Richtung voneinander getrennt sind. Zum Beispiel sind die Räume zwischen der ersten Emittersignal-Innenverdrahtung 91, der ersten Gate-Signal-Innenverdrahtung 92, der zweiten Emittersignal-Innenverdrahtung 93 und der zweiten Gate-Signal-Innenverdrahtung 94 mit einem isolierenden Harz gefüllt.
  • Wie in 10A veranschaulicht, haben die erste Emittersignal-Innenverdrahtung 91, die erste Gate-Signal-Innenverdrahtung 92, die zweite Emittersignal-Innenverdrahtung 93 und die zweite Gate-Signal-Innenverdrahtung 94 jeweils einen Basisabschnitt, der sich in der Links-rechts-Richtung in 10A erstreckt. Der Basisabschnitt enthält einen linken Abzweigabschnitt, einen rechten Abzweigabschnitt und einen mittigen Abzweigabschnitt. Die linken und rechten Abzweigabschnitte erstrecken sich entlang der Aufwärts-abwärts-Richtung in 10A von beiden Enden des Basisabschnitts dergestalt, dass sie senkrecht zu dem Basisabschnitt verlaufen. Der mittige Abzweigabschnitt ist zwischen dem linken Abzweigabschnitt und dem rechten Abzweigabschnitt des Basisabschnitts angeordnet und erstreckt sich von der Mitte des Basisabschnitts in einer Richtung senkrecht zu dem Basisabschnitt und erstreckt sich parallel zu dem linken Abzweigabschnitt und dem rechten Abzweigabschnitt. Das heißt, die erste Emittersignal-Innenverdrahtung 91, die erste Gate-Signal-Innenverdrahtung 92, die zweite Emittersignal-Innenverdrahtung 93 und die zweite Gate-Signal-Innenverdrahtung 94 haben jeweils eine dreizackige Struktur, die drei Abzweigabschnitte aufweist, die sich entlang der kürzeren Seite des Aufnahmeabschnitts 30a so erstrecken, dass sie voneinander getrennt sind.
  • Wenn wir zum Beispiel eine obere Region in 10A näher betrachten, so sehen wir einen Basisabschnitt 91a der ersten Emittersignal-Innenverdrahtung 91 und einen Basisabschnitt 92a der ersten Gate-Signal-Innenverdrahtung 92, der sich unter dem Basisabschnitt 91a befindet, die parallel so angeordnet sind, dass sie sich nahe beieinander befinden. Außerdem sehen wir, wenn wir uns eine linke Region in 10A näher betrachten, einen linken Abzweigabschnitt 91b der ersten Emittersignal-Innenverdrahtung 91 und einen ersten Abzweigabschnitt 92b1 des linken Abzweigabschnitts (92b1, 92b2) der ersten Gate-Signal-Innenverdrahtung 92, die parallel so angeordnet sind, dass sie sich nahe beieinander befinden.
  • Der linke Abzweigabschnitt (92b1, 92b2) der ersten Gate-Signal-Innenverdrahtung 92 enthält den ersten Abzweigabschnitt 92b1 und einen zweiten Abzweigabschnitt 92b2. Der zweite Abzweigabschnitt 92b2 erstreckt sich parallel zu dem Basisabschnitt 92a von einem Ende des ersten Abzweigabschnitts 92b1. Das Ende des ersten Abzweigabschnitts 92b1 liegt gegenüber dem Basisabschnitt 92a. Der zweite Abzweigabschnitt 92b2 erstreckt sich so zu der linken Seite, dass er nahe dem Ende des linken Abzweigabschnitts 91b der ersten Emittersignal-Innenverdrahtung 91 liegt. Darum sind das Durchgangsloch, das sich am Ende des linken Abzweigabschnitts 91b der ersten Emittersignal-Innenverdrahtung 91 befindet, und das Durchgangsloch, das sich am Ende des zweiten Abzweigabschnitts 92b2 des linken Abzweigabschnitts (92b1, 92b2) der ersten Gate-Signal-Innenverdrahtung 92 befindet, auf derselben geraden Linie entlang der Aufwärts-abwärts-Richtung in 10A angeordnet.
  • Wenn eine rechte Region in 10A näher betrachtet wird, so sehen wir einen rechten Abzweigabschnitt 91c der ersten Emittersignal-Innenverdrahtung 91 und einen ersten Abzweigabschnitt 92c1 eines rechten Abzweigabschnitts (92c1, 92c2) der ersten Gate-Signal-Innenverdrahtung 92, die parallel so angeordnet sind, dass sie sich nahe beieinander befinden. Der rechte Abzweigabschnitt (92c1, 92c2) der ersten Gate-Signal-Innenverdrahtung 92 enthält den ersten Abzweigabschnitt 92c1 und einen zweiten Abzweigabschnitt 92c2. Der zweite Abzweigabschnitt 92c2 erstreckt sich parallel zu dem Basisabschnitt 92a von einem Ende des ersten Abzweigabschnitts 92c1. Das Ende des ersten Abzweigabschnitts 92c1 liegt gegenüber dem Basisabschnitt 92a. Der zweite Abzweigabschnitt 92c2 erstreckt sich so zu der rechten Seite, dass er nahe dem Ende des rechten Abzweigabschnitts 91c der ersten Emittersignal-Innenverdrahtung 91 liegt. Das Durchgangsloch, das sich am Ende des rechten Abzweigabschnitts 91c der ersten Emittersignal-Innenverdrahtung 91 befindet, und das Durchgangsloch, das sich am Ende des zweiten Abzweigabschnitts 92c2 des rechten Abzweigabschnitts der ersten Gate-Signal-Innenverdrahtung 92 befindet, sind auf derselben geraden Linie entlang der Aufwärts-abwärts-Richtung in 10A angeordnet.
  • Wenn eine mittige Region in 10A näher betrachtet wird, so sehen wir einen mittigen Abzweigabschnitt 91d der ersten Emittersignal-Innenverdrahtung 91 und einen ersten mittigen Abzweigabschnitt 92d1 eines mittigen Abzweigabschnitts (92d1, 92d2) der ersten Gate-Signal-Innenverdrahtung 92, die parallel so angeordnet sind, dass sie sich nahe beieinander befinden. Der mittige Abzweigabschnitt (92d1, 92d2) der ersten Gate-Signal-Innenverdrahtung 92 enthält den ersten mittigen Abzweigabschnitt 92d1 und einen zweiten mittigen Abzweigabschnitt 92d2. Der zweite Abzweigabschnitt 92d2 erstreckt sich parallel zu dem Basisabschnitt 92a von einem Ende des ersten mittigen Abzweigabschnitts 92d1. Das Ende des ersten Abzweigabschnitts 92d1 liegt gegenüber dem Basisabschnitt 92a. Der zweite mittige Abzweigabschnitt 92d2 erstreckt sich zu der rechten Seite so, dass er nahe dem Ende des mittigen Abzweigabschnitts 91d der ersten Emittersignal-Innenverdrahtung 91 liegt. Das Durchgangsloch, das sich am Ende des mittigen Abzweigabschnitts 91d der ersten Emittersignal-Innenverdrahtung 91 befindet, und das Durchgangsloch, das sich am Ende des zweiten mittigen Abzweigabschnitts 92d2 des mittigen Abzweigabschnitts (92d1, 92d2) der ersten Gate-Signal-Innenverdrahtung 92 befindet, sind auf derselben geraden Linie entlang der Aufwärts-abwärts-Richtung in 10A angeordnet.
  • Die Durchgangslöcher, die an jedem Ende des linken Abzweigabschnitts 91b, des rechten Abzweigabschnitts 91c und des mittigen Abzweigabschnitts 91d der ersten Emittersignal-Innenverdrahtung 91 angeordnet sind, sind auf derselben geraden Linie entlang der Richtung der längeren Seite des Aufnahmeabschnitts 30a angeordnet, die der Links-rechts-Richtung in 10A entspricht. Die Form der Durchgangslöcher kann anhand der kreisrunden Ränder des an einem oberen Arm befindlichen Emittersignalanschlusses 11 der Halbleitereinheit 10, des an einem oberen Arm befindlichen Emittersignalanschlusses 21 der Halbleitereinheit 20 und des ersten Emittersignalanschlusses 31 des Aufnahmeabschnitts 30a, die im Inneren der Vorderenden der ersten Emittersignal-Innenverdrahtung 91 in 10A angeordnet sind, verstanden und geschätzt werden.
  • Außerdem sind die Durchgangslöcher, die in dem ersten Abzweigabschnitt 92b1 des linken Abzweigabschnitts (92b1, 92b2), dem ersten Abzweigabschnitt 92c1 des rechten Abzweigabschnitts (92c1, 92c2) und dem mittigen Abzweigabschnitt (92d1, 92d2) in der ersten Gate-Signal-Innenverdrahtung 92 angeordnet sind, auf derselben geraden Linie entlang der Richtung der längeren Seite des Aufnahmeabschnitts 30a angeordnet. Wie in 10A veranschaulicht, verlaufen die horizontale gerade Linie, die drei Durchgangslöcher der ersten Emittersignal-Innenverdrahtung 91 verbindet, und die horizontale gerade Linie, die drei Durchgangslöcher der ersten Gate-Signal-Innenverdrahtung 92 verbindet, parallel zueinander entlang der Längsrichtung des Aufnahmeabschnitts 30a.
  • Ähnlich der ersten Emittersignal-Innenverdrahtung 91 hat die zweite Emittersignal-Innenverdrahtung 93 eine dreizackige Form, einschließlich eines Basisabschnitts, eines linken Abzweigabschnitts, eines rechten Abzweigabschnitts und eines mittigen Abzweigabschnitts. Bezugszahlen des linken Abzweigabschnitts, des rechten Abzweigabschnitts und des mittigen Abzweigabschnitts sind in den 10A und 10B weggelassen, und der linke Abzweigabschnitt, der rechte Abzweigabschnitt und der mittige Abzweigabschnitt erstrecken sich jeweils von dem Basisabschnitt. Die Länge eines jeden von drei Abzweigen der zweiten Emittersignal-Innenverdrahtung 93 wird dergestalt eingestellt, dass Durchgangslöcher, die an den Vorderenden des linken Abzweigabschnitts, des rechten Abzweigabschnitts und des mittigen Abzweigabschnitts der zweiten Emittersignal-Innenverdrahtung 93 angeordnet sind, auf derselben geraden Linie angeordnet sind wie die Durchgangslöcher, die an den Vorderenden des linken Abzweigabschnitts 91b, des rechten Abzweigabschnitts 91c und des mittigen Abzweigabschnitts 91d der ersten Emittersignal-Innenverdrahtung 91 entlang der Links-rechts-Richtung in 10A angeordnet sind.
  • Ähnlich der ersten Gate-Signal-Innenverdrahtung 92 hat die zweite Gate-Signal-Innenverdrahtung 94 eine dreizackige Form, einschließlich eines Basisabschnitts, eines linken Abzweigabschnitts, eines rechten Abzweigabschnitts und eines mittigen Abzweigabschnitts. Bezugszahlen des linken Abzweigabschnitts, des rechten Abzweigabschnitts und des mittigen Abzweigabschnitts sind in den 10A und 10B weggelassen, und der linke Abzweigabschnitt, der rechte Abzweigabschnitt und der mittige Abzweigabschnitt erstrecken sich jeweils von dem Basisabschnitt. Die Länge eines jeden von drei Abzweigen der zweiten Gate-Signal-Innenverdrahtung 94 wird dergestalt eingestellt, dass Durchgangslöcher, die an den Vorderenden des linken Abzweigabschnitts, des rechten Abzweigabschnitts und des mittigen Abzweigabschnitts der zweiten Gate-Signal-Innenverdrahtung 94 angeordnet sind, auf derselben geraden Linie angeordnet sind wie die Durchgangslöcher, die an den Vorderenden des linken Abzweigabschnitts (92b1, 92b2), des rechten Abzweigabschnitts (92c1, 92c2) und des mittigen Abzweigabschnitts (92d1, 92d2) der ersten Gate-Signal-Innenverdrahtung 92 entlang der Links-rechts-Richtung in 10A angeordnet sind.
  • Durchgangslöcher sind an jeder Position entsprechend dem oberen Ende des an einem oberen Arm befindlichen Emittersignalanschlusses 11, des linksseitigen Gate-Signalanschlusses 12, des an einem unteren Arm befindlichen Emittersignalanschlusses 13 und des rechtsseitigen Gate-Signalanschlusses 14, die sich von der Halbleitereinheit 10 erstrecken, die unter dem Aufnahmeabschnitt 30a angeordnet ist, in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet. In der in 10B veranschaulichten Querschnittsansicht sind vier Durchgangslöcher am unteren Ende des Aufnahmeabschnitts 30a entlang der Links-rechts-Richtung angeordnet. 10B veranschaulicht den an einem oberen Arm befindlichen Emittersignalanschluss 11 und den an einem unteren Arm befindlichen Emittersignalanschluss 13 der Halbleitereinheit 10, die in zwei linke Durchgangslöcher unter den vier Durchgangslöchern eingeführt werden. Außerdem veranschaulicht 10B noch den an einem oberen Arm befindlichen Emittersignalanschluss 21 und den an einem unteren Arm befindlichen Emittersignalanschluss 23 der Halbleitereinheit 20, die in zwei rechte Durchgangslöcher unter den vier Durchgangslöchern eingeführt werden.
  • Die vier Durchgangslöcher sind vertikal konzentrisch mit den Durchgangslöchern, die an jedem Ende des linken Abzweigabschnitts und jedem Ende des rechten Abzweigabschnitt der ersten Emittersignal-Innenverdrahtung 91, der ersten Gate-Signal-Innenverdrahtung 92, der zweiten Emittersignal-Innenverdrahtung 93 und der zweiten Gate-Signal-Innenverdrahtung 94 angeordnet sind.
  • Wie in 10B veranschaulicht, wird das obere Ende des an einem oberen Arm befindlichen Emittersignalanschlusses 11 in der Halbleitereinheit 10 in das Durchgangsloch, das in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet ist, und das entsprechende Durchgangsloch, das sich am Ende des linken Abzweigabschnitts 91b der ersten Emittersignal-Innenverdrahtung 91 befindet, die über dem Durchgangsloch des Aufnahmeabschnitts 30a angeordnet ist, gleichzeitig eingeführt. Der an einem unteren Arm befindliche Emittersignalanschluss 13 ist elektrisch an die erste Emittersignal-Innenverdrahtung 91 gebondet. Ähnlich dem an einem oberen Arm befindlichen Emittersignalanschluss 11 werden der linksseitige Gate-Signalanschluss 12, der an einem unteren Arm befindliche Emittersignalanschluss 13 und der rechtsseitige Gate-Signalanschluss 14 in der Halbleitereinheit 10 in den Aufnahmeabschnitt 30a eingeführt und werden jeweils an die entsprechende Innenverdrahtung unter den drei Innenverdrahtungen gebondet.
  • 10B veranschaulicht einen Zustand, in dem das untere Ende des ersten Emittersignalanschluss 31 an das Vorderende des mittigen Abzweigabschnitts 91d unter drei Abzweigabschnitten der ersten Emittersignal-Innenverdrahtung 91 gebondet ist. Außerdem veranschaulicht 10B einen Zustand, in dem das untere Ende des zweiten Emittersignalanschlusses 33 an das Vorderende des mittigen Abzweigabschnitts unter drei Abzweigabschnitten der zweiten Emittersignal-Innenverdrahtung 93 auf der rechten Seite des ersten Emittersignalanschlusses 31 gebondet ist.
  • -Stützabschnitt-
  • Die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39, die in dem Stützabschnitt 30b der Schnittstelleneinheit 30 angeordnet sind, bestehen jeweils aus einem leitfähigen plattenförmigen Element, wie zum Beispiel Cu. Die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 haben jeweils vier gebogene Abschnitte, dergestalt, dass eine mittige Region eine umgekehrte U-Form darstellt und beiderseitig in einer Ansicht entlang einer Richtung symmetrisch ist, in der eine Dicke verstanden und geschätzt werden kann, wie zum Beispiel die Kollektor-Hauptanschlussverbindungsschiene 35, die beispielhaft in 8 gezeigt ist.
  • In 8 erstreckt sich jede Hauptfläche der links-endigen Region und der rechts-endigen Region der Kollektor-Hauptanschlussverbindungsschiene 35 horizontal und dient als die Kollektorsammelschienen-Verbindungsabschnitte 35a, 35b, die an dem Kollektorsammelschienenanschluss 15c der Halbleitereinheit 10 sowie an dem Ausgangssammelschienenanschluss der Halbleitereinheit 20 unter dem Stützabschnitt fixiert und elektrisch daran gebondet sind. Außerdem ist die Unterseite des U-förmigen Abschnitts der Kollektor-Hauptanschlussverbindungsschiene 35 der Kollektor-Außenverbindungsabschnitt 35c, der an einer Vorrichtungs-seitigen Sammelschiene einer externen Vorrichtung durch eine Schraube usw. fixiert ist und elektrisch mit der Vorrichtungs-seitigen Sammelschiene verbunden ist.
  • Wie in den 8 und 11 veranschaulicht, liegen der Kollektor-Außenverbindungsabschnitt 35c, der Emitter-Außenverbindungsabschnitt 37c und der Ausgangs-Außenverbindungsabschnitt 39c frei und befindet sich über der Oberseite des Stützabschnitts 30b. Wie in den 11 und 12 veranschaulicht, sind Durchgangslöcher zum Verbinden mit einer externen Vorrichtung jeweils in den Mitten der Hauptflächen des Kollektor-Außenverbindungsabschnitts 35c, des Emitter-Außenverbindungsabschnitts 37c und des Ausgangs-Außenverbindungsabschnitts 39c angeordnet. Wie in 11 veranschaulicht, sind Durchgangslöcher zum Verbinden mit den Halbleitereinheiten 10, 20 jeweils in den Mitten der Hauptflächen der Kollektorsammelschienen-Verbindungsabschnitte 35a, 35b angeordnet. Wie in 8 veranschaulicht, erstreckt sich in der Kollektor-Hauptanschlussverbindungsschiene 35 jede von Regionen, die sich jeweils zwischen der Kollektorsammelschienen-Verbindungsabschnitte 35a, 35b und der Kollektor-Außenverbindungsabschnitt 35c befinden, in der vertikalen Richtung und implementiert die Seitenwand. Die Seitenwände sind in dem Harz des Hauptkörpers des Stützabschnitts 30b vergraben und sind integral mit dem Stützabschnitt 30b verbunden.
  • Wie in 7 veranschaulicht, sind ähnlich der Kollektor-Hauptanschlussverbindungsschiene 35 die Emittersammelschienen-Verbindungsabschnitte 37a, 37b an dem linken bzw. rechten Ende der Emitter-Hauptanschlussverbindungsschiene 37 angeordnet, und der Emitter-Außenverbindungsabschnitt 37c ist in der Mitte der Emitter-Hauptanschlussverbindungsschiene 37 angeordnet. Außerdem sind die Ausgangssammelschienen-Verbindungsabschnitte 39a, 39b an dem linken bzw. rechten Ende der Ausgangs-Hauptanschlussverbindungsschiene 39 angeordnet, und der Ausgangs-Außenverbindungsabschnitt 39c ist in der Mitte der Ausgangs-Hauptanschlussverbindungsschiene 39 angeordnet. Die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 haben jeweils die gleiche Struktur wie die Kollektor-Hauptanschlussverbindungsschiene 35, und auf eine doppelte Beschreibung wird verzichtet. Wie in 12 veranschaulicht, sind in dem Hauptkörper des Stützabschnitts 30b Räume für Mutternaufnahmen, die Muttern 95, 97 und 99 aufnehmen, unter der Kollektor-Hauptanschlussverbindungsschiene 35, der Emitter-Hauptanschlussverbindungsschiene 37 bzw. der Ausgangs-Hauptanschlussverbindungsschiene 39 angeordnet.
  • <Verfahren zum Herstellen einer Halbleitervorrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung beschrieben, in der die Schnittstelleneinheit 30 verwendet wird. Zuerst werden zwei Halbleitereinheiten 10, 20, die ein Paar implementieren, nebeneinander auf die Grundplatte 100 gebondet. Dann wird, wie in 13 veranschaulicht, die Schnittstelleneinheit 30 auf den Oberseiten des Paares von Halbleitereinheiten 10, 20 in der Mitte der Richtung, entlang der zwei Halbleitereinheiten 10, 20 nebeneinander in der Anordnungsrichtung der Halbleitereinheiten 10, 20 angeordnet sind, dergestalt montiert, dass die Längsrichtung des Stützabschnitts 30b auf die Längsrichtung der Halbleitereinheiten 10, 20 ausgerichtet ist. Die Schnittstelleneinheit 30 wird dergestalt montiert, dass die Ausschnitte 30a1, 30a2 des Aufnahmeabschnitts 30a an dem äußeren Rand der Schürze 16 und dem äußeren Rand der Schürze an dem Versiegelungsharz der Halbleitereinheit 20 auf dem Versiegelungsharz 10a der Halbleitereinheit 10 angebracht werden. In der Schnittstelleneinheit 30 wird die Mittelachse des Stützabschnitts 30b in der Längsrichtung auf die Mitte des Spalts zwischen dem Paar Halbleitereinheiten 10, 20 ausgerichtet, und die Breite des überlappenden Abschnitts zwischen einem Ende des Aufnahmeabschnitts 30a und dem Halbleitereinheit 10 und die Breite des überlappenden Abschnitts zwischen einem anderen Ende des Aufnahmeabschnitts 30a und dem Halbleitereinheit 20 sind einander gleich. Das heißt, die Halbleitervorrichtung ist in einer Ebenenstruktur beiderseitig symmetrisch.
  • Dann werden die Kollektorsammelschienen-Verbindungsabschnitte 35a, 35b an jedem von beiden Enden der Kollektor-Hauptanschlussverbindungsschiene 35 in dem Stützabschnitt 30b der Schnittstelleneinheit 30 durch Löten usw. an den Kollektorsammelschienenanschluss 15c der Halbleitereinheit 10 bzw. an den Kollektorsammelschienenanschluss der Halbleitereinheit 20, die unter der Schnittstelleneinheit 30 angeordnet sind, gebondet. Außerdem überlappen Lochabschnitte der Kollektor-Hauptanschlussverbindungsschiene 35 und des Kollektorsammelschienenanschlusses 15c einander, und die Kollektor-Hauptanschlussverbindungsschiene 35 und der Kollektorsammelschienenanschluss 15c werden durch eine Schraube befestigt.
  • In ähnlicher Weise werden die Emittersammelschienen-Verbindungsabschnitte 37a, 37b an jedem von beiden Enden der Emitter-Hauptanschlussverbindungsschiene 37 des Stützabschnitts 30b durch Löten usw. an den Emittersammelschienenanschluss 17c der Halbleitereinheit 10 bzw. an den Emittersammelschienenanschluss der Halbleitereinheit 20 unter der Schnittstelleneinheit 30 gebondet. Außerdem überlappen Lochabschnitte der Emitter-Hauptanschlussverbindungsschiene 37 und des Emittersammelschienenanschlusses 17c einander, und die Emitter-Hauptanschlussverbindungsschiene 37 und der Emittersammelschienenanschluss 17c werden durch eine Schraube befestigt. Die Ausgangssammelschienen-Verbindungsabschnitte 39a, 39b an jedem von beiden Enden der Ausgangs-Hauptanschlussverbindungsschiene 39 des Stützabschnitts 30b werden durch Löten usw. an den Ausgangssammelschienenanschluss 19c der Halbleitereinheit 10 bzw. an den Ausgangssammelschienenanschluss der Halbleitereinheit 20 unter der Schnittstelleneinheit 30 gebondet. Außerdem überlappen Lochabschnitte der Ausgangs-Hauptanschlussverbindungsschiene 39 und der Ausgangssammelschienenanschluss 19c einander, und die Ausgangs-Hauptanschlussverbindungsschiene 39 und der Ausgangssammelschienenanschluss 19c werden durch eine Schraube befestigt.
  • Als Nächstes wird das Verbinden zwischen Steuerungsanschlüssen des Paares von Halbleitereinheiten 10, 20 und den Innenverdrahtungen, die den Steuerungsanschlüssen in dem Aufnahmeabschnitt 30a entsprechen, im Detail mit Bezug auf 14, 10A und auf 10B zusätzlich zu 13 beschrieben. Zuerst wird, wie in 10B veranschaulicht, der an einem oberen Arm befindliche Emittersignalanschluss 11 der Halbleitereinheit 10 sowohl in das Durchgangsloch, das in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet ist, als auch in das Durchgangsloch, das sich am Ende des linken Abzweigabschnitts 91b der ersten Emittersignal-Innenverdrahtung 91 in dem Aufnahmeabschnitt 30a befindet, eingeführt und wird mit dem linken Abzweigabschnitt 91b integriert. Der an einem oberen Arm befindliche Emittersignalanschluss 11 und das Ende des linken Abzweigabschnitts 91b der ersten Emittersignal-Innenverdrahtung 91, die miteinander integriert sind, liegen auf der unteren Ebene der Stufe frei, die auf der Oberseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt befindet sich auf der linken Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a in 13. Der an einem oberen Arm befindliche Emittersignalanschluss 11 und das Ende der ersten Emittersignal-Innenverdrahtung 91 werden im Inneren des freigelegten konkaven Abschnitts durch einen Prozess wie zum Beispiel Schweißen oder Stauchen oder unter Verwendung eines Bondmaterials wie Lot gegen einen Befestigungsabschnitt zwischen dem an einem oberen Arm befindlichen Emittersignalanschluss 11 und der ersten Emittersignal-Innenverdrahtung 91 elektrisch miteinander verbunden.
  • Der linksseitige Gate-Signalanschluss 12 der Halbleitereinheit 10, wie in 10A veranschaulicht, wird sowohl in das Durchgangsloch, das in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet ist, als auch in das Durchgangsloch, das sich am Ende des linken Abzweigabschnitts (92b1, 92b2) der ersten Gate-Signal-Innenverdrahtung 92 in dem Aufnahmeabschnitt 30a befindet, eingeführt und wird mit dem linken Abzweigabschnitt integriert. Der linksseitige Gate-Signalanschluss 12 und das Ende des linken Abzweigabschnitts (92b1, 92b2) der ersten Gate-Signal-Innenverdrahtung 92, die miteinander integriert sind, liegen auf der oberen Ebene der Stufe frei, die an der Unterseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der linken Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert. Der linksseitige Gate-Signalanschluss 12 und das Ende der ersten Gate-Signal-Innenverdrahtung 92 werden im Inneren des freigelegten konkaven Abschnitts durch einen Prozess wie zum Beispiel Schweißen oder Stauchen oder unter Verwendung eines Bondmaterials wie Lot gegen einen Befestigungsabschnitt zwischen dem linksseitigen Gate-Signalanschluss 12 und der ersten Gate-Signal-Innenverdrahtung 92 elektrisch miteinander verbunden.
  • In ähnlicher Weise werden das obere Ende des an einem unteren Arm befindlichen Emittersignalanschlusses 13 der Halbleitereinheit 10 und das Ende des linken Abzweigabschnitts der zweiten Emittersignal-Innenverdrahtung 93 integriert, um eine Bondungsstelle zu implementieren. Dann wird die Bondungsstelle elektrisch auf der unteren Ebene der Stufe verbunden, die auf der Oberseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der rechten Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert. Außerdem werden das obere Ende des rechtsseitigen Gate-Signalanschlusses 14 der Halbleitereinheit 10 und das Ende des linken Abzweigabschnitts der zweiten Gate-Signal-Innenverdrahtung 94 integriert, um eine Bondungsstelle zu implementieren. Dann werden die Enden, welche die Bondungsstelle bilden, auf der oberen Ebene der Stufe elektrisch miteinander verbunden, was an der Unterseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der rechten Seite des linken Ausschnitts 30a1 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert.
  • Für das Halbleitereinheit 20, das zusammen mit der Halbleitereinheit 10 ein Paar implementiert, wird der an einem oberen Arm befindliche Emittersignalanschluss 21 sowohl in das Durchgangsloch, das in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet ist, als auch in das Durchgangsloch, das sich am Ende des rechten Abzweigabschnitts der ersten Emittersignal-Innenverdrahtung 91 in dem Aufnahmeabschnitt 30a befindet, eingeführt und wird mit dem Ende des rechten Abzweigabschnitts integriert. Der an einem oberen Arm befindliche Emittersignalanschluss 21 und das Ende des rechten Abzweigabschnitts der ersten Emittersignal-Innenverdrahtung 91, die miteinander integriert sind, liegen auf der unteren Ebene der Stufe frei, die auf der Oberseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der linken Seite des rechten Ausschnitts 30a2 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert. Dann werden der an einem oberen Arm befindliche Emittersignalanschluss 21 und das Ende der ersten Emittersignal-Innenverdrahtung 91 in dem freigelegten konkaven Abschnitt durch einen Prozess wie zum Beispiel Schweißen oder Stauchen oder unter Verwendung eines Bondmaterials wie Lot gegen einen Befestigungsabschnitt zwischen dem an einem oberen Arm befindlichen Emittersignalanschluss 21 und der ersten Emittersignal-Innenverdrahtung 91 elektrisch miteinander verbunden.
  • Der linksseitige Gate-Signalanschluss 22 der Halbleitereinheit 20 wird sowohl in das Durchgangsloch, das in dem unteren Teil des Aufnahmeabschnitts 30a angeordnet ist, als auch in das Durchgangsloch, das sich am Ende des rechten Abzweigabschnitts der ersten Gate-Signal-Innenverdrahtung 92 in dem Aufnahmeabschnitt 30a befindet, eingeführt und wird mit dem Ende des rechten Abzweigabschnitts integriert. Der linksseitige Gate-Signalanschluss 22 und das Ende des rechten Abzweigabschnitts der ersten Gate-Signal-Innenverdrahtung 92, die miteinander integriert sind, liegen auf der oberen Ebene der Stufe frei, die an der Unterseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der linken Seite des rechten Ausschnitts 30a2 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert. Dann werden der linksseitige Gate-Signalanschluss 22 und das Ende des rechten Abzweigabschnitts der ersten Gate-Signal-Innenverdrahtung 92 in dem freigelegten konkaven Abschnitt durch einen Prozess wie zum Beispiel Schweißen oder Stauchen oder unter Verwendung eines Bondmaterials wie Lot gegen einen Befestigungsabschnitt zwischen dem linksseitigen Gate-Signalanschluss 22 und der ersten Gate-Signal-Innenverdrahtung 92 elektrisch miteinander verbunden.
  • In ähnlicher Weise werden das obere Ende des an einem unteren Arm befindlichen Emittersignalanschlusses 23 der Halbleitereinheit 20 und das Ende des rechten Abzweigabschnitts der zweiten Emittersignal-Innenverdrahtung 93 integriert, um eine Bondungsstelle zu implementieren. Dann wird die Bondungsstelle elektrisch auf der unteren Ebene der Stufe verbunden, die auf der Oberseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der rechten Seite des rechten Ausschnitts 30a2 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert. Außerdem werden das obere Ende des rechtsseitigen Gate-Signalanschlusses 24 der rechten Halbleitereinheit 20 und das Ende des rechten Abzweigabschnitts der zweiten Gate-Signal-Innenverdrahtung 94 integriert, um eine Bondungsstelle zu implementieren. Dann wird die Bondungsstelle elektrisch auf der oberen Ebene der Stufe verbunden, die an der Unterseite in dem konkaven Abschnitt in 13 veranschaulicht ist; der konkave Abschnitt ist auf der rechten Seite des rechten Ausschnitts 30a2 des Aufnahmeabschnitts 30a, wie in 13 veranschaulicht, positioniert.
  • Abschließend werden, wie in 10A veranschaulicht, die an einem oberen Arm befindlichen Emittersignalanschlüsse 11, 21, die in dem Paar Halbleitereinheiten 10, 20 enthalten sind, durch den linken Abzweigabschnitt 91b und den rechten Abzweigabschnitt 91c der ersten Emittersignal-Innenverdrahtung 91 in dem Aufnahmeabschnitt 30a miteinander verbunden. Außerdem werden die an einem oberen Arm befindlichen Emittersignalanschlüsse 11, 21 elektrisch mit dem ersten Emittersignalanschluss 31 verbunden, der sich außerhalb des Aufnahmeabschnitts 30a durch den mittigen Abzweigabschnitt 91d, der mit dem linken Abzweigabschnitt 91b und dem rechten Abzweigabschnitt 91c verbunden ist, aufwärts erstreckt.
  • Die linksseitigen Gate-Signalanschlüsse 12, 22, die in dem Paar Halbleitereinheiten 10, 20 enthalten sind, werden durch den linken Abzweigabschnitt (92b1, 92b2) und den rechten Abzweigabschnitt (92c1, 92c2) der ersten Gate-Signal-Innenverdrahtung 92 in dem Aufnahmeabschnitt 30a miteinander verbunden. Außerdem werden die linksseitigen Gate-Signalanschlüsse 12, 22 elektrisch mit dem ersten Gate-Signalanschluss 32 verbunden, der sich außerhalb des Aufnahmeabschnitts 30a durch den mittigen Abzweigabschnitt (92d1, 92d2), der mit dem linken Abzweigabschnitt (92b1, 92b2) und dem rechten Abzweigabschnitt (92c1, 92c2) verbunden ist, aufwärts erstreckt.
  • Die an einem unteren Arm befindlichen Emittersignalanschlüsse 13, 23, die in dem Paar Halbleitereinheiten 10, 20 enthalten sind, werden durch den linken Abzweigabschnitt und den rechten Abzweigabschnitt der zweiten Emittersignal-Innenverdrahtung 93 in dem Aufnahmeabschnitt 30a miteinander verbunden. Außerdem werden die an einem unteren Arm befindlichen Emittersignalanschlüsse 13, 23 elektrisch mit dem zweiten Emittersignalanschluss 33 verbunden, der sich außerhalb des Aufnahmeabschnitts 30a durch den mittigen Abzweigabschnitt, der mit dem linken Abzweigabschnitt und dem rechten Abzweigabschnitt der zweiten Emittersignal-Innenverdrahtung 93 verbunden ist, aufwärts erstreckt.
  • Die rechtsseitigen Gate-Signalanschlüsse 14, 24, die in dem Paar Halbleitereinheiten 10, 20 enthalten sind, werden durch den linken Abzweigabschnitt und den rechten Abzweigabschnitt der zweiten Gate-Signal-Innenverdrahtung 94 in dem Aufnahmeabschnitt 30a miteinander verbunden. Außerdem werden die rechtsseitigen Gate-Signalanschlüsse 14, 24 elektrisch mit dem zweiten Gate-Signalanschluss 34 verbunden, der sich außerhalb des Aufnahmeabschnitts 30a durch den mittigen Abzweigabschnitt, der mit dem linken Abzweigabschnitt und dem rechten Abzweigabschnitt der zweiten Gate-Signal-Innenverdrahtung 94 verbunden ist, aufwärts erstreckt. 14 veranschaulicht einen Zustand, in dem der linksseitige Gate-Signalanschluss 12 und der rechtsseitige Gate-Signalanschluss 14 der Halbleitereinheit 10 und der linksseitige Gate-Signalanschluss 22 und der rechtsseitige Gate-Signalanschluss 24 der Halbleitereinheit 20 in den Aufnahmeabschnitt 30a eingeführt und mit dem Aufnahmeabschnitt 30a integriert sind.
  • Die Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung kann durch die oben besprochene Reihe von Prozessen erhalten werden. Dann wird, wie in 15 veranschaulicht, die Halbleitervorrichtung mit einer externen Vorrichtung verbunden, dergestalt, dass eine Hauptfläche einer gedruckten Steuerplatine 101, die mit der externen Vorrichtung durch eine Verdrahtung 102 verbunden ist, eine flache Außenfläche des Aufnahmeabschnitts 30a der Schnittstelleneinheit 30 überlappt. Die gedruckte Steuerplatine 101 enthält Regionen, die mit jedem oberen Ende des ersten Emittersignalanschlusses 31, des ersten Gate-Signalanschlusses 32, des zweiten Emittersignalanschlusses 33 bzw. des zweiten Gate-Signalanschlusses 34, die sich von dem Aufnahmeabschnitt 30a erstrecken, verbunden sind. Jedoch können Lochabschnitte, in die jedes obere Ende des ersten Emittersignalanschlusses 31, des ersten Gate-Signalanschlusses 32, des zweiten Emittersignalanschlusses 33 und des zweiten Gate-Signalanschlusses 34 eingeführt werden, in der Hauptfläche der gedruckten Steuerplatine 101 ausgebildet werden und können zum Verbinden verwendet werden. Aufgrund des Verbindens werden Pfade zwischen den Hauptanschlüssen und den Einheit-seitigen Steuerungsanschlüssen, die sich jeweils von der Halbleitereinheit 10 der Halbleitervorrichtung erstrecken, den Innenverdrahtungen und den extern zu verbindenden Steuerungsanschlüssen, die in dem Aufnahmeabschnitt 30a der Schnittstelleneinheit 30 angeordnet sind, der gedruckten Steuerplatine 101 und der externen Vorrichtung implementiert. Es ist möglich, dass ein Hauptstrom und ein Steuersignal die Pfade durchqueren.
  • <Vergleichsbeispiel>
  • Im Fall einer Halbleitervorrichtung gemäß einem in 16 veranschaulichten Vergleichsbeispiel werden ein Paar Halbleitereinheiten 10, 20 durch drei Sammelschienenverdrahtungen, und zwar eine Kollektorsammelschienenverdrahtung 105, eine Emittersammelschienenverdrahtung 107 und eine Ausgangssammelschienenverdrahtung 109, über die Schnittstelleneinheit 30 zueinander parallel geschaltet. Die Halbleitervorrichtung, die das Paar Halbleitereinheiten 10, 20 enthält, die zueinander parallel geschaltet sind, wird mit einer externen Vorrichtung durch zwei gedruckte Steuerplatinen 101a und 101b verbunden, die jeweils dem Paar Halbleitereinheiten 10, 20 entsprechen. Wie in 16 veranschaulicht, erfordert die Halbleitervorrichtung gemäß dem Vergleichsbeispiel insgesamt fünf Verbindungselemente, und zwar die Kollektorsammelschienenverdrahtung 105, die Emittersammelschienenverdrahtung 107, die Ausgangssammelschienenverdrahtung 109 und zwei gedruckte Steuerplatinen 101a und 101b. Außerdem kostet es Zeit und Arbeitsaufwand, jedes der fünf Verbindungselemente an den Halbleitereinheiten 10, 20 anzubringen.
  • Jede der Verdrahtungen 102a und 102b, die mit den gedruckten Steuerplatinen 101a bzw. 101b verbunden sind, enthält vier Verdrahtungen, durch die ein an einem oberen Arm befindliches Emittersignal, ein linkes Gate-Signal, ein an einem unteren Arm befindliches Emittersignal und ein rechtes Gate-Signal der Halbleitereinheiten 10, 20 fließen. Darum erfordert jede der Verdrahtungen 102a und 102b zwangsläufig eine Dicke, die mindestens so groß ist wie ein zuvor festgelegter Wert, selbst für eine einzelne Verdrahtung. Außerdem hat zum Beispiel in einigen Fällen jede der Verdrahtungen 102a und 102b eine Länge von einem Meter oder mehr, je nach den Spezifikationen einer externen Vorrichtung und einer Halbleitervorrichtung, die miteinander verbunden werden. Darum ist ein erheblicher Arbeitsaufwand in dem Vorgang des Anordnens der Verdrahtungen 102a und 102b vorhanden, und es ist nötig, genügend Raum sicherzustellen, um die Verdrahtungen 102a und 102b im Inneren zwischen der Halbleitervorrichtung und der externen Vorrichtung, die miteinander verbunden werden, aufzunehmen.
  • Hier wird ein Fall untersucht, in dem die Halbleitereinheiten 10, 20 die Schürzen 16, 18 haben, die von dem Versiegelungsharz 10a aufwärts ragen, wie in 16 veranschaulicht. Die auf der Unterseite in 16 veranschaulichte Schürze 16 ist in der Nähe der an einem oberen Arm befindlichen Emittersignalanschlüsse 11, 21, der linksseitigen Gate-Signalanschlüsse 12, 22, der an einem unteren Arm befindlichen Emittersignalanschlüsse 13, 23 und der rechtsseitigen Gate-Signalanschlüsse 14, 24 angeordnet. Darum wird eine zusätzliche Struktur, wie zum Beispiel ausgeschnittene Abschnitte lila und 111b, wie in 16 veranschaulicht, in den gedruckten Steuerplatinen 101a und 101b benötigt, die mit den oben angesprochenen Steuerungsanschlüssen verbunden sind, um eine gegenseitige Behinderung zwischen den gedruckten Steuerplatinen 101a und 101b und der Schürze 16 zu vermeiden.
  • In der Schnittstelleneinheit 30 der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung werden die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 integral durch den Stützabschnitt 30b gestützt. Außerdem werden die erste Emittersignal-Innenverdrahtung 91, die erste Gate-Signal-Innenverdrahtung 92, die zweite Emittersignal-Innenverdrahtung 93 und die zweite Gate-Signal-Innenverdrahtung 94 integral in dem Aufnahmeabschnitt 30a gestützt.
  • Darum kann der Arbeiter auf einfache Weise die Halbleitervorrichtung mit der externen Vorrichtung verbinden, indem er lediglich eine einzelne Schnittstelleneinheit 30 hält und die Schnittstelleneinheit 30 an einer zuvor festgelegten Position auf den Halbleitereinheiten 10, 20 anordnet. Außerdem ist es selbst dann, wenn das Paar Halbleitereinheiten 10, 20 mit mehreren Hauptanschlüssen und mehreren Steuerungsanschlüssen versehen wird, möglich, jede Position und die externe Vorrichtung zum Verbinden miteinander auf einfache Weise und in ausgezeichneter Verarbeitungsfähigkeit unter Verwendung der Schnittstelleneinheit 30 anzuordnen. Darum hat die Schnittstelleneinheit 30 einen großen Vorteil bei der Handhabbarkeit als ein Verbindungselement. Infolge dessen ist es möglich, einen Arbeitsaufwand bei einem Montagevorgang zu reduzieren und die Massenproduktivität der Halbleitervorrichtung zu erhöhen. Außerdem kann gemäß der Ausführungsform der vorliegenden Erfindung der Vorgang der Demontage der Halbleitervorrichtung zum Beispiel während Wartungsarbeiten auf einfache Weise und mit ausgezeichneter Verarbeitungsfähigkeit implementiert werden.
  • Da in der Schnittstelleneinheit 30 der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung die Innenverdrahtungen für Steuersignale in dem kastenförmigen Aufnahmeabschnitt 30a aufgenommen sind, werden die Innenverdrahtungen zuverlässig geschützt. Außerdem werden die Kollektor-Hauptanschlussverbindungsschiene 35, die Emitter-Hauptanschlussverbindungsschiene 37 und die Ausgangs-Hauptanschlussverbindungsschiene 39 für den Hauptstrom sicher an den Seitenwänden des Stützabschnitts 30b befestigt. Die gesamte Schnittstelleneinheit 30 besitzt hohe Festigkeit und hohe Zuverlässigkeit als ein Bondungselement. Darum ist es selbst dann, wenn die Schnittstelleneinheit 30 unerwartet andere Elemente während eines Bondungsvorgangs berührt oder eine äußere Kraft auf die Schnittstelleneinheit 30 einwirkt, möglich zu verhindern, dass die Innenverdrahtungen und die Hauptanschlussverbindungsschienen beschädigt werden.
  • Im Fall der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung, wie in 15 veranschaulicht, sind das Paar Halbleitereinheiten 10, 20 mit Bezug auf die Mitte der Schnittstelleneinheit 30 beiderseitig symmetrisch. Außerdem ist die Verbindungsstruktur zwischen dem Paar Halbleitereinheiten 10, 20 und der Kollektor-Hauptanschlussverbindungsschiene 35, der Emitter-Hauptanschlussverbindungsschiene 37 und der Ausgangs-Hauptanschlussverbindungsschiene 39 in dem Stützabschnitt 30b der Schnittstelleneinheit 30 mit Bezug auf die Mitte des Stützabschnitts 30b beiderseitig symmetrisch. Des Weiteren sind die Innenverdrahtungen in dem Aufnahmeabschnitt 30a so angeordnet, dass sie beiderseitig symmetrisch sind oder nahe einer beiderseitigen Symmetrie in einer Ebenenstruktur liegen. Darum ist es möglich, eine Halbleitervorrichtung zu implementieren, in der die Verdrahtungsinduktivität des Hauptstroms und des Steuersignals, die zwischen dem Paar Halbleitereinheiten 10, 20 und der Schnittstelleneinheit 30 fließen, so verringert ist, dass ein Verlust verringert wird.
  • Außerdem sind, wie in 1 usw. veranschaulicht, die bogenförmigen Schürzen 16 in den Halbleitereinheiten 10, 20 so angeordnet, dass sie aufwärts abstehen, und die bogenförmigen Ausschnitte 30a1, 30a2 sind in dem Aufnahmeabschnitt 30a so angeordnet, dass ein gegenseitiges Behindern mit den Schürzen 16 vermieden wird. In einigen Fällen ist es nötig, die Breite des Aufnahmeabschnitts 30a in der Richtung der kürzeren Seite teilweise so zu reduzieren, dass eine kleine Region entsteht, die der Form des Bogens entspricht. Jedoch sind in der Schnittstelleneinheit 30 der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung, wie in den 10B und 11 veranschaulicht, mehrere Innenverdrahtungen kompakt im Inneren des Aufnahmeabschnitts 30a in der vertikalen Richtung unter Verwendung der Dicke des Aufnahmeabschnitts 30a in der Aufwärts-abwärts-Richtung gestapelt. Darum ist es möglich, die Innenverdrahtungen selbst innerhalb einer kleinen Region, die in dem Aufnahmeabschnitt 30a entsteht, zuverlässig anzuordnen.
  • Da im Fall der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung sowohl der Hauptstrom als auch das Steuersignal zwischen der Halbleitervorrichtung und einer externen Vorrichtung über nur eine einzige Schnittstelleneinheit 30 gesendet werden, ist es möglich, eine Erhöhung der Anzahl von Verbindungselementen zu verhindern, die zwischen der Halbleitervorrichtung und der externen Vorrichtung verwendet werden. Darum wird ein Raum zum Aufnehmen der Verbindungselemente zwischen der Halbleitervorrichtung und der externen Vorrichtung, die miteinander verbunden werden, verkleinert. Außerdem ist es möglich, Verdrahtungen zwischen der Halbleitervorrichtung und der externen Vorrichtung auf sehr einfache Weise zu ziehen. Infolge dessen ist es möglich, die Flexibilität des Designs einer externen Vorrichtung zu verbessern und Kosten zu reduzieren.
  • In dem Aufnahmeabschnitt 30a der Schnittstelleneinheit 30, der dafür verwendet wird, eine externe Vorrichtung mit dem Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung zu verbonden, sind zwei konkave Abschnitte jeweils auf beiden Seiten eines jeden von zwei Ausschnitten 30a1, 30a2 angeordnet. Das heißt, es sind insgesamt vier konkave Abschnitte vorhanden. In den vier konkaven Abschnitten liegen die Enden von drei Abzweigen der ersten Emittersignal-Innenverdrahtung 91, der ersten Gate-Signal-Innenverdrahtung 92, der zweiten Emittersignal-Innenverdrahtung 93 und der zweiten Gate-Signal-Innenverdrahtung 94 frei. Da in dem Verfahren zum Herstellen der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung die Bondungsstellen durch die konkaven Abschnitte der Schnittstelleneinheit 30 hindurch frei liegen, ist es möglich, jedes obere Ende der Steuerungsanschlüsse in der Halbleitervorrichtung und die Innenverdrahtungen effektiv in dem freigelegten Raum unter Verwendung eines Schweißmaterials, Stauchen oder Lot zu verbinden.
  • In der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung sind der erste Emittersignalanschluss 31, der erste Gate-Signalanschluss 32, der zweite Emittersignalanschluss 33 und der zweite Gate-Signalanschluss 34 eng beieinander auf der flachen äußeren Oberseite des Aufnahmeabschnitts 30a angeordnet. Wenn also die Anschlüsse die gedruckte Steuerplatine 101 überlappen, so ist es möglich, eine elektrische Verbindung sowohl zu dem ersten Emittersignalanschluss 31, dem ersten Gate-Signalanschluss 32, dem zweiten Emittersignalanschluss 33 als auch zu dem zweiten Gate-Signalanschluss 34 allein durch Verwendung einer einzigen Lage der gedruckten Steuerplatine zu implementieren, die Verbindungsabschnitte aufweist, die den oben angesprochenen Anschlüssen entsprechen.
  • <Erstes Modifizierungsbeispiel>
  • 17 veranschaulicht ein weiteres Beispiel der Verbindungsstruktur zwischen der Schnittstelleneinheit und den Hauptanschlüssen eines Paares von Halbleitereinheiten. Wie in 17 veranschaulicht, kann ein konvexer Abschnitt, der in Richtung der Halbleitereinheiten 110, 120 unter der Schnittstelleneinheit hervorsteht, auf den Unterseiten beider Enden einer Kollektor-Hauptanschlussverbindungsschiene 135, einer Emitter-Hauptanschlussverbindungsschiene 137 und einer Ausgangs-Hauptanschlussverbindungsschiene 139 der Schnittstelleneinheit 130 angeordnet werden. Außerdem können konkave Abschnitte mit einer Form, in die die konvexen Abschnitte eingepasst werden können, an Positionen angeordnet werden, die den konvexen Abschnitte der Schnittstelleneinheit 130 auf den Oberseiten der Versiegelungsharze 10a des Paares von Halbleitereinheiten 110, 120 entsprechen.
  • 17 veranschaulicht plattenförmige Kollektorsammelschienen-Verbindungsabschnitte 35a1 und 35b1, die an jedem von beiden Enden der Kollektor-Hauptanschlussverbindungsschiene 135 angeordnet sind, und veranschaulicht einen konvexen Kollektorpassungsabschnitt 35a2, der auf der Unterseite des Kollektorsammelschienen-Verbindungsabschnitts 35a1 angeordnet ist. Jedoch ist ein konvexer Ausgangspassungsabschnitt, der auf der Unterseite des Ausgangssammelschienen-Verbindungsabschnitts 35b1 angeordnet ist, der sich auf der Rückseite in 17 befindet, nicht veranschaulicht. In ähnlicher Weise sind plattenförmige Emittersammelschienen-Verbindungsabschnitte 37a1, 37b1 an jedem von beiden Enden der Emitter-Hauptanschlussverbindungsschiene 137 angeordnet, und es sind konvexe Emitterpassungsabschnitte 37a2, 37b2 veranschaulicht, die jeweils auf den Unterseiten der Emittersammelschienen-Verbindungsabschnitte 37al, 37b1 angeordnet sind. Außerdem sind plattenförmige Ausgangssammelschienen-Verbindungsabschnitte 39a1, 39b1 an jedem von beiden Enden der Ausgangs-Hauptanschlussverbindungsschiene 139 angeordnet, und es sind konvexe Ausgangspassungsabschnitte 39a2 und 39b2 veranschaulicht, die jeweils auf den Unterseiten der Ausgangssammelschienen-Verbindungsabschnitte 39a1, 39b1 angeordnet sind.
  • Ein konkaver Kollektorpassungsabschnitt 15d, ein konkaver Emitterpassungsabschnitt 17d und ein konkaver Ausgangspassungsabschnitt 19d sind in der Oberseite des Versiegelungsharzes 110a der Halbleitereinheit 110 so angeordnet, dass sie dem konvexen Kollektorpassungsabschnitt 35a2, dem konvexen Emitterpassungsabschnitt 37a2 und dem konvexen Ausgangspassungsabschnitt 39a2 entsprechen, die jeweils auf der Vorderseite in 17 veranschaulicht sind. In ähnlicher Weise sind ein konkaver Kollektorpassungsabschnitt, ein konkaver Emitterpassungsabschnitt und ein konkaver Ausgangspassungsabschnitt in der Oberseite des Versiegelungsharzes der Halbleitereinheit 20 so angeordnet, dass sie dem konvexen Kollektorpassungsabschnitt, dem konvexen Emitterpassungsabschnitt 37b2 und dem konvexen Ausgangspassungsabschnitt 39b2 entsprechen, die jeweils auf der Rückseite in 17 veranschaulicht sind. Da die anderen Strukturen der Schnittstelleneinheit 130 gemäß dem ersten Modifizierungsbeispiel die gleichen sind wie die Struktur der in 1 veranschaulichten Schnittstelleneinheit 30, wird auf eine doppelte Beschreibung verzichtet.
  • Gemäß der Halbleitervorrichtung des ersten Modifizierungsbeispiels ist es möglich, eine Halbleitervorrichtung zu implementieren, die die Halbleitereinheiten aufweist, die zueinander parallel geschaltet sind, indem man lediglich die Schnittstelleneinheit 130 mit dem Paar Halbleitereinheiten 110, 120 überlappt und die konvexen Abschnitte mit den entsprechenden konkaven Abschnitte zusammenfügt. Darum wird auf einfache Weise ein Verbindungsvorgang realisiert, und der Arbeitsaufwand bei dem Verbindungsvorgang wird verringert. Außerdem ist es nicht nötig, den Kollektorsammelschienenanschluss 15c, den Emittersammelschienenanschluss 17c und den Ausgangssammelschienenanschluss 19c, wie in 1 veranschaulicht, auf den Halbleitereinheiten 110, 120 anzuordnen. Darum ist es möglich, die Anzahl von Elementen in den Halbleitereinheiten 110, 120 zu reduzieren und eine Erhöhung der Kosten zu verhindern. Die anderen Nutzeffekte der Halbleitervorrichtung gemäß dem ersten Modifizierungsbeispiel sind die gleichen wie die Nutzeffekte der in den 1 bis 15 veranschaulichten Halbleitervorrichtung. Was die konvexen und konkaven Passungsabschnitte anbelangt, können die konkaven Abschnitte in der oberen Schnittstelleneinheit 130 in der Oberseite angeordnet werden, und die konvexen Abschnitte können auf der unteren Halbleitereinheit 110 in der Unterseite angeordnet werden. Außerdem sind die Positionen der konvexen oder konkaven Passungsabschnitte, die in der Schnittstelleneinheit 130 so angeordnet sind, dass sie den Halbleitereinheiten 110, 120 entsprechen, nicht auf die Unterseiten der Hauptanschlussverbindungsschienen beschränkt, und andere Positionen, wie zum Beispiel die Unterseite des Stützabschnitts 30b, sind ebenfalls verfügbar.
  • <Zweites Modifizierungsbeispiel>
  • Die Halbleitereinheit, die in der Halbleitervorrichtung gemäß der vorliegenden Erfindung verwendet wird, ist nicht auf die 2in1-Halbleitereinheit beschränkt und kann eine sogenannte „1in1“-Halbleitereinheit sein, die nur ein einziges Halbleitermodul enthält. Wie in 18 veranschaulicht, kann eine Schnittstelleneinheit 230 gemäß einem zweiten Modifizierungsbeispiel der Ausführungsform der vorliegenden Erfindung auch mit einer 1 in 1-Halbleitereinheit 210 verbunden sein, ohne dass ein Ausgangs-seitiger Anschluss vorhanden ist. Ein Stützabschnitt 230b der Schnittstelleneinheit 230 gemäß dem zweiten Modifizierungsbeispiel enthält keine in 1 veranschaulichte Ausgangs-Hauptanschlussverbindungsschiene 39 und enthält nur die Kollektor-Hauptanschlussverbindungsschiene 35 und die Emitter-Hauptanschlussverbindungsschiene 37. Außerdem ist das Halbleitermodul, das eine isolierende Schicht 51a, eine oberseitige leitfähige Schicht 52a und eine unterseitige leitfähige Schicht 53a enthält, in der Halbleitereinheit 210 angeordnet. Das Halbleitermodul ist mit der Kollektor-Hauptanschlussverbindungsschiene 35 durch einen Kollektorverbindungsanschluss 15b verbunden und ist mit der Emitter-Hauptanschlussverbindungsschiene 37 durch einen Emitterverbindungsanschluss 17b verbunden. Da die anderen Strukturen der Schnittstelleneinheit 230 gemäß dem zweiten Modifizierungsbeispiel die gleichen sind wie die Struktur der in 1 veranschaulichten Schnittstelleneinheit 30, wird auf eine doppelte Beschreibung verzichtet. Die anderen Nutzeffekte der Halbleitervorrichtung gemäß dem zweiten Modifizierungsbeispiel sind die gleichen wie die Nutzeffekte der in den 1 bis 15 veranschaulichten Halbleitervorrichtung.
  • <Drittes Modifizierungsbeispiel>
  • Die Anordnungsstruktur der Innenverdrahtungen in dem Aufnahmeabschnitt der Schnittstelleneinheit, die in der Halbleitervorrichtung gemäß der vorliegenden Erfindung verwendet wird, ist nicht auf die in 10A veranschaulichte Anordnungsstruktur beschränkt und kann zweckmäßig geändert werden. Zum Beispiel, wie in 19 veranschaulicht, können alle Basisabschnitte, die sich in der Links-rechts-Richtung in einer ersten Emittersignal-Innenverdrahtung 91x, einer ersten Gate-Signal-Innenverdrahtung 92x, einer zweiten Emittersignal-Innenverdrahtung 93x und einer zweiten Gate-Signal-Innenverdrahtung 94x erstrecken, auf derselben geraden Linie so angeordnet sein, dass sie einander in einer Ebenenstruktur überlappen. Da die anderen Strukturen der Schnittstelleneinheit gemäß dem dritten Modifizierungsbeispiel, mit Ausnahme der Anordnungsstruktur der Innenverdrahtungen, die gleichen sind wie die Struktur der in 1 veranschaulichten Schnittstelleneinheit 30, wird auf eine doppelte Beschreibung verzichtet.
  • In der Halbleitervorrichtung gemäß dem dritten Modifizierungsbeispiel sind alle Basisabschnitte mehrerer Innenverdrahtungen so angeordnet, dass sie einander in einer Richtung überlappen, entlang der die Innenverdrahtungen gestapelt sind. Darum ist es möglich, die Breite des Aufnahmeabschnitts für den Raum, der erforderlich ist, um die Basisabschnitte anzuordnen, weiter zu reduzieren. Infolge dessen ist es möglich, die Flexibilität des Designs der Schnittstelleneinheit weiter zu verbessern. Die anderen Nutzeffekte der Halbleitervorrichtung gemäß dem dritten Modifizierungsbeispiel sind die gleichen wie die Nutzeffekte der in den 1 bis 15 veranschaulichten Halbleitervorrichtung.
  • <Andere Ausführungsformen>
  • Die vorliegende Erfindung wurde mit Bezug auf die oben angesprochenen Ausführungsformen beschrieben. Jedoch versteht es sich, dass die Beschreibung und die Zeichnungen, die einen Teil der Offenbarung bilden, die vorliegende Erfindung nicht einschränken. Dem Fachmann ist klar, dass verschiedene Modifizierungen, Ausführungsformen und Anwendungstechniken der vorliegenden Offenbarung vorgenommen werden können. Zum Beispiel können als ein Halbleiterelement, das ein Halbleiterchip ist, verschiedene Halbleiterelemente verwendet werden, solange sie in Halbleitermodulen wie zum Beispiel einem IGBT, einem MOSFET und einer Diode verwendet werden können.
  • In der oben beschriebenen Ausführungsform der vorliegenden Erfindung wird ein Paar Halbleitermodule durch zwei Halbleitermodule implementiert. Jedoch ist die Anzahl von Halbleitermodulen, die in dem Paar Halbleitermodule enthalten sind, nicht auf zwei beschränkt und kann auch zwei oder mehr sein. Wenn zum Beispiel eine sogenannte 6in1-Halbleitervorrichtung, in der sechs Halbleitermodule parallel zueinander angeordnet sind, implementiert wird, so werden sechs Halbleitermodule in zwei Sätze klassifiziert, die jeweils drei Halbleitermodule enthalten, und die zwei Sätze von Halbleitermodulen können als das Paar Halbleitermodule angesehen werden. In der Schnittstelleneinheit der Halbleitervorrichtung können die Abmessungen der Hauptanschlussverbindungsschienen des Stützabschnitts und die Abmessungen der Innenverdrahtungen des Aufnahmeabschnitts vergrößert werden, dergestalt, dass sowohl die Hauptanschlussverbindungsschienen als auch die Innenverdrahtungen mit den Hauptanschlüssen und den Signalanschlüssen der sechs Halbleitermodule verbunden werden können.
  • In der Schnittstelleneinheit der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung sind vier konkave Abschnitte, die teilweise frei liegen, in dem Aufnahmeabschnitt 30a angeordnet, und jedes obere Ende des Anschlüsse in der Halbleitervorrichtung und die Innenverdrahtungen der Schnittstelleneinheit werden unter Verwendung der konkaven Abschnitte miteinander verbunden. Jedoch ist die vorliegende Erfindung nicht auf die Verbindung unter Verwendung der konkaven Abschnitte beschränkt. Zum Beispiel können jedes obere Ende der Steuerungsanschlüsse und die Durchgangslöcher, die an den Enden der Innenverdrahtungen angeordnet sind, durch Pressen elektrisch miteinander verbunden werden. Durch Pressen ist es möglich, die Elemente auf einfache Weise zu verbonden, da kein Bondungsmaterial wie Lot verwendet wird.
  • In der Halbleitervorrichtung gemäß der Ausführungsform der vorliegenden Erfindung sind Ausgang, Emitter und Kollektor in dieser Reihenfolge von links nach rechts angeordnet, wie in 5 veranschaulicht. Jedoch ist die Reihenfolge nicht auf die Reihenfolge beschränkt, die beispielhaft in 5 gezeigt ist, und kann zweckmäßig geändert werden, zum Beispiel in der Reihenfolge Emitter, Kollektor und Ausgang von links nach rechts in dem Zustand von 5. Die Strukturen der in den 1 bis 19 veranschaulichten Halbleitervorrichtungen kann teilweise kombiniert werden, um die Halbleitervorrichtung gemäß der vorliegenden Erfindung zu implementieren. Wie oben beschrieben, enthält die vorliegende Erfindung verschiedene Ausführungsformen usw., die oben nicht beschrieben wurden, und der technische Geltungsbereich der vorliegenden Erfindung wird allein durch die Beschreibungen in der vorliegenden Erfindung definiert, die in den entsprechenden Ansprüchen der vorliegenden Erfindung dargelegt sind.
  • Bezugszeichenliste
    • 10
    Halbleitereinheit
    10a
    Versiegelungsharz
    11
    An einem oberen Arm befindlicher Emittersignalanschluss
    12
    Linksseitiger Gate-Signalanschluss
    13
    An einem unteren Arm befindlicher Emittersignalanschluss
    14
    Rechtsseitiger Gate-Signalanschluss
    15a, 15b
    Kollektorverbindungsanschluss
    15c
    Kollektorsammelschienenanschluss
    15c1
    Basissitz
    15d
    konkaver Kollektorpassungsabschnitt
    16
    Schürze
    18
    Schürze
    17a, 17b
    Emitterverbindungsanschluss
    17c
    Emittersammelschienenanschluss
    17d
    konkaver Emitterpassungsabschnitt
    19a, 19b
    Ausgangsverbindungsanschluss
    19c
    Ausgangssammelschienenanschluss
    19d
    konkaver Ausgangspassungsabschnitt
    20
    Halbleitereinheit
    21
    An einem oberen Arm befindlicher Emittersignalanschluss
    22
    Linksseitiger Gate-Signalanschluss
    23
    An einem unteren Arm befindlicher Emittersignalanschluss
    24
    Rechtsseitiger Gate-Signalanschluss
    30
    Schnittstelleneinheit
    30a
    Aufnahmeabschnitt
    30a1, 30a2
    Ausschnitt
    30b
    Stützabschnitt
    31
    Erster Emittersignalanschluss
    32
    Erster Gate-Signalanschluss
    33
    Zweiter Emittersignalanschluss
    34
    Zweiter Gate-Signalanschluss
    35
    Kollektor-Hauptanschlussverbindungsschiene
    35a, 35b
    Kollektorsammelschienen-Verbindungsabschnitt
    35a1, 35b1
    Kollektorsammelschienen-Verbindungsabschnitt
    35a2
    konvexer Kollektorpassungsabschnitt
    35c
    Kollektor-Außenverbindungsabschnitt
    37
    Emitter-Hauptanschlussverbindungsschiene
    37a, 37b
    Emittersammelschienen-Verbindungsabschnitt
    37a1, 37b1
    Emittersammelschienen-Verbindungsabschnitt
    37a2, 37b2
    konvexer Emitterpassungsabschnitt
    37c
    Emitter-Außenverbindungsabschnitt
    39
    Ausgangs-Hauptanschlussverbindungsschiene
    39a, 39b
    Ausgangssammelschienen-Verbindungsabschnitt
    39a1, 39b1
    Ausgangssammelschienen-Verbindungsabschnitt
    39a2, 39b2
    konvexer Ausgangspassungsabschnitt
    39c
    Ausgangs-Außenverbindungsabschnitt
    51
    Isolierschicht
    52
    Oberseitige leitfähige Schicht
    53
    Unterseitige leitfähige Schicht
    55
    Leistungshalbleiterchip
    61
    Isolierschicht
    62
    Oberseitige leitfähige Schicht
    63
    Unterseitige leitfähige Schicht
    65
    Leistungshalbleiterchip
    70
    Gedrucktes Substrat
    71, 72
    Säulenelektrode
    85, 87, 89
    Mutter
    91
    Erste Emittersignal-Innenverdrahtung
    91a
    Basisabschnitt
    91b
    Linker Abzweigabschnitt
    91c
    Rechter Abzweigabschnitt
    91d
    Mittiger Abzweigabschnitt
    91x
    Erste Emittersignal-Innenverdrahtung
    92
    Erste Gate-Signal-Innenverdrahtung
    92a
    Basisabschnitt
    92b1
    Erster Abzweigabschnitt
    92b2
    Zweiter Abzweigabschnitt
    92c1
    Erster Abzweigabschnitt
    92c2
    Zweiter Abzweigabschnitt
    92d1
    Erster mittiger Abzweigabschnitt
    92d2
    Zweiter mittiger Abzweigabschnitt
    92x
    Erste Gate-Signal-Innenverdrahtung
    93
    Zweite Emittersignal-Innenverdrahtung
    93x
    Zweite Emittersignal-Innenverdrahtung
    94
    Zweite Gate-Signal-Innenverdrahtung
    94x
    Zweite Gate-Signal-Innenverdrahtung
    95, 97, 99
    Mutter
    100
    Grundplatte
    101, 101a, 101b
    gedruckte Steuerplatine
    102, 102a, 102b
    Verdrahtung
    105
    Kollektorsammelschienenverdrahtung
    107
    Emittersammelschienenverdrahtung
    109
    Ausgangssammelschienenverdrahtung
    111a, 111b
    Ausgeschnittener Abschnitt
    130
    Schnittstelleneinheit
    135
    Kollektor-Hauptanschlussverbindungsschiene
    137
    Emitter-Hauptanschlussverbindungsschiene
    139
    Ausgangs-Hauptanschlussverbindungsschiene
    210
    Halbleitereinheit
    230
    Schnittstelleneinheit
    230b
    Stützabschnitt

Claims (11)

  1. Halbleitervorrichtung, die Folgendes umfasst: eine Grundplatte (100); mehrere Halbleitereinheiten (10, 20, 110, 120, 210), die parallel auf der Grundplatte (100) angeordnet sind, wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) ein oder mehrere Paare implementieren, wobei jede Halbleitereinheit (10, 20, 110, 120, 210) einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) enthält, wobei der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) gegenüber der Grundplatte (100) erstreckt; und eine Schnittstelleneinheit (30, 130, 230), die einen kastenförmigen Aufnahmeabschnitt (30a) enthält, wobei der Aufnahmeabschnitt (30a) auf den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) angeordnet ist, wobei der Aufnahmeabschnitt (30a) eine Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) und einen stabförmigen, extern zu verbindenden Steuerungsanschluss (31, 32, 33, 34) enthält, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) verbunden ist, die sich von den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) nach außen gegenüber den Halbleitereinheiten (10, 20, 110, 120, 210) erstreckt, wobei der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) verbunden ist, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) einen Basisabschnitt (91a), einen linken Abzweigabschnitt (91b) und einen rechten Abzweigabschnitt (91c), die sich jeweils von beiden Enden des Basisabschnitts (91a) erstrecken, und einen mittigen Abzweigabschnitt (91d), der sich von einer Mitte des Basisabschnitts (91a) erstreckt, enthält, der Einheit-seitige Steuerungsanschluss einer Halbleitereinheit der mehreren Halbleitereinheiten mit dem linken Abzweigabschnitt (91b) verbunden ist, der Einheit-seitige Steuerungsanschluss einer anderen Halbleitereinheit der mehreren Halbleitereinheiten, die ein Paar mit der einen Halbleitereinheit implementiert, mit dem rechten Abzweigabschnitt (91c) verbunden ist, der extern zu verbindende Steuerungsanschluss mit dem mittigen Abzweigabschnitt (91d) verbunden ist, der Aufnahmeabschnitt (30a) mit einem konkaven Abschnitt versehen ist, und jedes Ende des linken Abzweigabschnitts (91b), des rechten Abzweigabschnitts (91c) und des mittigen Abzweigabschnitts (91d) im Inneren des konkaven Abschnitts frei liegen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei mehrere der Innenverdrahtungen (91, 91x, 92, 92x, 93, 93x, 94, 94x) vorhanden sind, und die mehreren Innenverdrahtungen (91, 91x, 92, 92x, 93, 93x, 94, 94x) in einer vertikalen Richtung in dem Aufnahmeabschnitt (30a) gestapelt sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei mehrere der extern zu verbindenden Steuerungsanschlüsse (31, 32, 33, 34) so angeordnet sind, dass sie nahe an einer flachen Außenfläche der Mitte des Aufnahmeabschnitts (30a) liegen.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Halbleitereinheit (10, 20, 110, 120, 210) des Weiteren einen Hauptanschluss enthält, der mit dem Halbleiterchip verbunden ist, ein Hauptstrom durch den Hauptanschluss fließt, und die Schnittstelleneinheit (30, 130, 230) eine Hauptanschlussverbindungsschiene enthält, die mit dem Hauptanschluss verbunden ist, und einen stabförmigen Stützabschnitt enthält, der die Hauptanschlussverbindungsschiene stützt.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der Stützabschnitt ein Ende hat, das in der Mitte des Aufnahmeabschnitts (30a) in einer Ebenenstruktur angeordnet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Schnittstelleneinheit (30, 130, 230) in einer Ebenenstruktur beiderseitig symmetrisch ist.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung, das Folgendes umfasst: Bereitstellen mehrerer Halbleitereinheiten (10, 20, 110, 120, 210) parallel auf einer Grundplatte (100), wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) ein oder mehrere Paare implementieren, wobei jede Halbleitereinheit (10, 20, 110, 120, 210) einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) enthält, wobei der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) gegenüber der Grundplatte (100) erstreckt; Montieren einer Schnittstelleneinheit (30, 130, 230) auf den mehreren Halbleitereinheiten (10, 20, 110, 120, 210), wobei die Schnittstelleneinheit (30, 130, 230) einen kastenförmigen Aufnahmeabschnitt (30a) enthält, wobei der Aufnahmeabschnitt (30a) eine Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) und einen stabförmigen, extern zu verbindenden Steuerungsanschluss (31, 32, 33, 34) enthält, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) verbunden ist, die sich von den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) nach außen gegenüber den Halbleitereinheiten (10, 20, 110, 120, 210) erstreckt, wobei der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) verbunden ist; und Verbinden der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) der mehreren Halbleitereinheiten (10, 20, 110, 120, 210) und der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x), wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) einen Basisabschnitt (91a), einen linken Abzweigabschnitt (91b) und einen rechten Abzweigabschnitt (91c), die sich jeweils von beiden Enden des Basisabschnitts (91a) erstrecken, und einen mittigen Abzweigabschnitt (91d), der sich von einer Mitte des Basisabschnitts (91a) erstreckt, enthält, der Einheit-seitige Steuerungsanschluss einer Halbleitereinheit der mehreren Halbleitereinheiten mit dem linken Abzweigabschnitt (91b) verbunden ist, der Einheit-seitige Steuerungsanschluss einer anderen Halbleitereinheit der mehreren Halbleitereinheiten, die ein Paar mit der einen Halbleitereinheit implementiert, mit dem rechten Abzweigabschnitt (91c) verbunden ist, der extern zu verbindende Steuerungsanschluss mit dem mittigen Abzweigabschnitt (91d) verbunden ist, der Aufnahmeabschnitt (30a) mit einem konkaven Abschnitt versehen ist, und jedes Ende des linken Abzweigabschnitts (91b), des rechten Abzweigabschnitts (91c) und des mittigen Abzweigabschnitts (91d) im Inneren des konkaven Abschnitts frei liegen.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, wobei das Verbinden einen Prozess des Einführens des Einheit-seitigen Steuerungsanschlusses (11, 12, 13, 14, 21, 22, 23, 24) in ein Durchgangsloch, das in der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) angeordnet ist, und des Verbindens des Einheit-seitigen Steuerungsanschlusses (11, 12, 13, 14, 21, 22, 23, 24) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mittels Pressen oder Stauchen enthält.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, wobei das Verbinden einen Prozess des Einführens des Einheit-seitigen Steuerungsanschlusses (11, 12, 13, 14, 21, 22, 23, 24) in ein Durchgangsloch, das in der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) angeordnet ist, und des Verbindens des Einheit-seitigen Steuerungsanschlusses (11, 12, 13, 14, 21, 22, 23, 24) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mittels Schweißen oder Löten enthält.
  10. Schnittstelleneinheit (30, 130, 230), die Folgendes umfasst: einen kastenförmigen Aufnahmeabschnitt (30a), der auf mehreren Halbleitereinheiten (10, 20, 110, 120, 210) angeordnet ist, wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) parallel angeordnet sind, wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) ein oder mehrere Paare implementieren, wobei jede Halbleitereinheit (10, 20, 110, 120, 210) einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) enthält, wobei der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) gegenüber einer Grundplatte (100) erstreckt, wobei der Aufnahmeabschnitt (30a) eine Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) und einen stabförmigen, extern zu verbindenden Steuerungsanschluss (31, 32, 33, 34) enthält, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) verbunden ist, die sich von den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) nach außen gegenüber den Halbleitereinheiten (10, 20, 110, 120, 210) erstreckt, wobei der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) verbunden ist, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) einen Basisabschnitt (91a), einen linken Abzweigabschnitt (91b) und einen rechten Abzweigabschnitt (91c), die sich jeweils von beiden Enden des Basisabschnitts (91a) erstrecken, und einen mittigen Abzweigabschnitt (91d), der sich von einer Mitte des Basisabschnitts (91a) erstreckt, enthält, der Einheit-seitige Steuerungsanschluss einer Halbleitereinheit der mehreren Halbleitereinheiten mit dem linken Abzweigabschnitt (91b) verbunden ist, der Einheit-seitige Steuerungsanschluss einer anderen Halbleitereinheit der mehreren Halbleitereinheiten, die ein Paar mit der einen Halbleitereinheit implementiert, mit dem rechten Abzweigabschnitt (91c) verbunden ist, der extern zu verbindende Steuerungsanschluss mit dem mittigen Abzweigabschnitt (91d) verbunden ist, der Aufnahmeabschnitt (30a) mit einem konkaven Abschnitt versehen ist, und jedes Ende des linken Abzweigabschnitts (91b), des rechten Abzweigabschnitts (91c) und des mittigen Abzweigabschnitts (91d) im Inneren des konkaven Abschnitts frei liegen.
  11. Halbleitervorrichtung, die Folgendes umfasst: eine Grundplatte (100); mehrere Halbleitereinheiten (10, 20, 110, 120, 210), die parallel auf der Grundplatte (100) angeordnet sind, wobei die mehreren Halbleitereinheiten (10, 20, 110, 120, 210) ein oder mehrere Paare implementieren, wobei jede Halbleitereinheit (10, 20, 110, 120, 210) einen Halbleiterchip und einen stabförmigen Einheit-seitigen Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) enthält, wobei der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) mit dem Halbleiterchip verbunden ist, wobei sich der Einheit-seitige Steuerungsanschluss (11, 12, 13, 14, 21, 22, 23, 24) gegenüber der Grundplatte (100) erstreckt; und eine Schnittstelleneinheit (30, 130, 230), die einen kastenförmigen Aufnahmeabschnitt (30a) enthält, wobei der Aufnahmeabschnitt (30a) auf den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) angeordnet ist, wobei der Aufnahmeabschnitt (30a) eine Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) und einen stabförmigen, extern zu verbindenden Steuerungsanschluss (31, 32, 33, 34) enthält, wobei die Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) mit jedem der mehreren der Einheit-seitigen Steuerungsanschlüsse (11, 12, 13, 14, 21, 22, 23, 24) verbunden ist, die sich von den mehreren Halbleitereinheiten (10, 20, 110, 120, 210) erstrecken, wobei sich der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) nach außen gegenüber den Halbleitereinheiten (10, 20, 110, 120, 210) erstreckt, wobei der extern zu verbindende Steuerungsanschluss (31, 32, 33, 34) mit der Innenverdrahtung (91, 91x, 92, 92x, 93, 93x, 94, 94x) verbunden ist, wobei die Schnittstelleneinheit (30, 130, 230) konvexe Abschnitte (35a2, 37a2, 37b2, 39a2, 39b2) hat, die in Richtung der Halbleitereinheiten vorstehen, jede Halbleitereinheit eines Paares von Halbleitereinheiten konkave Abschnitte (15d, 17d, 19d) hat, und die konvexen Abschnitte (35a2, 37a2, 37b2, 39a2, 39b2) in die konkaven Abschnitte (15d, 17d, 19d) eingefügt werden können.
DE102018107240.6A 2017-04-05 2018-03-27 Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit Active DE102018107240B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-075243 2017-04-05
JP2017075243A JP6884624B2 (ja) 2017-04-05 2017-04-05 半導体装置、半導体装置の製造方法及びインターフェースユニット

Publications (2)

Publication Number Publication Date
DE102018107240A1 DE102018107240A1 (de) 2018-10-11
DE102018107240B4 true DE102018107240B4 (de) 2021-02-11

Family

ID=63587708

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018107240.6A Active DE102018107240B4 (de) 2017-04-05 2018-03-27 Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit

Country Status (4)

Country Link
US (1) US10636740B2 (de)
JP (1) JP6884624B2 (de)
CN (1) CN108695297B (de)
DE (1) DE102018107240B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018142863A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット
JP7439485B2 (ja) * 2019-12-10 2024-02-28 富士電機株式会社 半導体モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236150A (ja) * 2013-06-04 2014-12-15 富士電機株式会社 半導体装置
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
DE102016203581A1 (de) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
JP4301096B2 (ja) * 2004-06-29 2009-07-22 富士電機デバイステクノロジー株式会社 半導体装置
WO2007142038A1 (ja) * 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
EP2833404A4 (de) * 2012-03-28 2016-01-20 Fuji Electric Co Ltd Halbleiterbauelement und herstellungsverfahren dafür
EP2804212A4 (de) * 2012-03-28 2015-12-09 Fuji Electric Co Ltd Halbleiterbauelement
JP2016123259A (ja) * 2014-12-25 2016-07-07 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236150A (ja) * 2013-06-04 2014-12-15 富士電機株式会社 半導体装置
WO2016031462A1 (ja) * 2014-08-28 2016-03-03 富士電機株式会社 パワー半導体モジュール
DE102016203581A1 (de) * 2015-07-15 2017-01-19 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Also Published As

Publication number Publication date
CN108695297B (zh) 2021-12-31
DE102018107240A1 (de) 2018-10-11
US20180294208A1 (en) 2018-10-11
CN108695297A (zh) 2018-10-23
JP6884624B2 (ja) 2021-06-09
JP2018181934A (ja) 2018-11-15
US10636740B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
DE4110339C2 (de) Wechselrichter mit plattenförmigen Gleichspannungszuleitungen
DE60120813T2 (de) Elektrischer Verbindungskasten für Kraftfahrzeuge
DE102012201080B4 (de) Leistungsmodul
DE69635118T2 (de) Ein elektrischer Verbinderkasten für ein Kraftfahrzeug
DE112011105247B4 (de) Leistungsmodul
DE4005049C2 (de) Elektrischer Verteiler
EP3206468B1 (de) Umrichter mit gleichspannungszwischenkreis
DE10251863B4 (de) Stromverteilerkasten und Leistungsgerätemodul
DE69929384T2 (de) Gitterleiterplatte
DE112015000733T5 (de) Schaltungsbaugruppe, Struktur aus verbundenen Sammelschienen und elektrischer Verteiler
DE112016004427B4 (de) Schaltungsanordnung und elektrischer verteiler
DE112014002568T5 (de) Stromschienenmodul und Energieversorgungsvorrichtung
DE102018107240B4 (de) Halbleitervorrichtungen, verfahren zum herstellen einer halbleitervorrichtung, und schnittstelleneinheit
DE4402425A1 (de) Wechselrichteranordnung
DE202015004662U1 (de) Zwischenkreiskondensatormodul mit niederinduktiven Busbar-Verbindungen
DE10351392B4 (de) Verbindungskasten
DE112016000817T5 (de) Substrateinheit
DE112014000770B4 (de) Stromschienenvorprodukt und Stromschiene
DE10055177B4 (de) Elektronisches Bauelement mit einem Halbleiter, insbesondere einem Leistungshalbleiter, mit Trennwänden zwischen den Anschlussstiften
DE69513613T2 (de) Differentialschutzschalter zugeordnet zu einem oder mehreren Schaltungsschutzelementen wie Schmelzsicherungen oder Schutzschalter
EP2976832B1 (de) Wechselrichter mit mindestens einer wechselrichterbrücke zwischen zwei busbars
DE112021000173T5 (de) Halbleitermodul
DE60017529T2 (de) Kontaktierungsstruktur für Schaltungen eines elektrischen Verbindungsblocks und schaltungsbildendes Verfahren
DE112021000077T5 (de) Leistungswandler
DE3152040T1 (de) Semiconductor element stack

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final