JPWO2018142863A1 - 半導体モジュール、電気自動車、及びパワーコントロールユニット - Google Patents

Abstract

第１のアーム回路の複数の半導体チップに接続される第１のリードフレームと、第２のアーム回路の複数の半導体チップに接続される第２のリードフレームと、第１のリードフレームに接続される第１の主端子と、第２のリードフレームに接続される第２の主端子とを備え、第１のリードフレームと第２のリードフレームとは対向する部分を有し、第１のリードフレームの第１の端部に、第１の主端子に接続されている第１の端子接続部を有し、第２のリードフレームの第２の端部に、第２の主端子に接続されている第２の端子接続部を有し、第１の端子接続部と第２の端子接続部とが、第１のリードフレームと第２のリードフレームの対向する部分から見て、逆側に配置されている半導体モジュールを提供する。

Description

本発明は、半導体モジュール、電気自動車、及びパワーコントロールユニットに関する。

複数のパワー半導体素子を収容する半導体モジュールにおいて、屈曲した電流接続部品を半導体素子に接続する構造が知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００７−２６６６０８号公報

解決しようとする課題

半導体モジュールにおいては、内部インダクタンスを低減することが望ましい。

一般的開示

本発明の第１の態様においては、半導体モジュールを提供する。半導体モジュールは、第１のアーム回路と第２のアーム回路とを備えてよい。半導体モジュールは、複数の半導体チップ、第１のリードフレーム、第２のリードフレーム、第１の主端子、及び第２の主端子を備えてよい。複数の半導体チップは、第１のアーム回路と第２のアーム回路のそれぞれに含まれてよい。第１のリードフレームは、第１のアーム回路の複数の半導体チップに接続されてよい。第２のリードフレームは、第２のアーム回路の複数の半導体チップに接続されてよい。第１の主端子は、第１のリードフレームに接続されてよい。第２の主端子は、第２のリードフレームに接続されてよい。第１のリードフレームと第２のリードフレームとは対向する部分を有してよい。第１のリードフレームの第１の端部に、第１の端子接続部を有してよい。第１の端子接続部は、第１の主端子に接続されていてよい。第２のリードフレームの第２の端部に、第２の端子接続部を有してよい。第２の端子接続部は、第２の主端子に接続されていてよい。第１の端子接続部と第２の端子接続部とが、第１のリードフレームと第２のリードフレームの対向する部分から見て、逆側に配置されてよい。

上アーム回路に含まれる半導体チップがオン状態になったときに第１のリードフレームに流れる電流の方向と、下アーム回路に含まれる半導体チップがオン状態になったときに第２のリードフレームに流れる電流の方向とが逆向きであってよい。

第１のリードフレームにおいて複数の半導体チップに接続されるチップ接続部と、第２のリードフレームにおいて複数の半導体チップに接続されるチップ接続部とが、上面視において平行に配置されてよい。

第１のリードフレームは、第１の板状部と、第１の延長部とを有してよい。第１の延長部は、第１の板状部において第２のリードフレームと向かい合う端辺に、上方向または下方向に伸びて形成されてよい。第２のリードフレームは、第２の板状部と、第２の延長部とを有してよい。第２の延長部は、第２の板状部において第１のリードフレームと向かい合う端辺に、第１の延長部と対向する方向に伸びて形成されてよい。

第１のリードフレームは、第１の対向部を更に有してよい。第１の対向部は、第１の延長部に接続されてよい。第１の対向部は、第１の板状部と対向して配置された板状であってよい。

第２のリードフレームは、第２の対向部を更に有してよい。第２の対向部は、第２の延長部に接続されてよい。第２の対向部は、第２の板状部と対向して配置された板状であっておい。

第１のリードフレームは、第１の板状部を有してよい。第２のリードフレームは、第２の板状部と、重畳部とを有してよい。第２の板状部は、上面視において第１の板状部とは重ならないように配置されてよい。重畳部は、第２の板状部に接続されてよい。重畳部は、第１の板状部と重なるように配置されてよい。

第１のリードフレームは、第１の延長部と、第１の対向部と、複数の第１のチップ接続部とを有してよい。第１の延長部は、第１の板状部において第２のリードフレームと向かい合う端辺に、上方向または下方向に伸びて形成されてよい。第１の対向部は、第１の延長部に接続されてよい。第１の対向部は、第１の板状部と対向して配置された板状であってよい。複数の第１のチップ接続部は、第１の板状部または第１の対向部と、複数の半導体チップとを接続してよい。

第２のリードフレームは、複数の第２のチップ接続部を有してよい。複数の第２のチップ接続部は、第２の板状部と複数の半導体チップとを接続してよい。

第２のリードフレームは、第２の延長部を有してよい。第２の延長部は、第２の板状部と重畳部とを連結してよい。第２の延長部は、第２の主端子側の端辺から、複数の半導体チップのうち第２の主端子に最も近い半導体チップと対向する位置まで、切欠きが形成されていてよい。

第１のリードフレームは、第１の板状部と、複数のチップ接続部とを有してよい。第１の板状部は、第１の主端子に接続されてよい。複数のチップ接続部は、複数の半導体チップに接続されてよい。複数のチップ接続部は、第１の板状部よりも薄くてよい。

第１のリードフレームにおいて、第１の主端子に接続される前記第１の端子接続部は、複数の半導体チップに接続される部分よりも厚くてよい。

第１のリードフレームは、複数の第１のチップ接続部を有してよい。複数の第１のチップ接続部は、複数の半導体チップに接続されてよい。第１の延長部は、第１のチップ接続部よりも厚くてよい。

複数の半導体チップは、複数のトランジスタを含んでよい。第１のリードフレームは、第１中間部を有してよい。第１中間部は、複数の半導体チップのエミッタ端子に接続されてよい。複数の半導体チップは、第１のアーム回路に含まれてよい。第２のリードフレームは、第２中間部を有してよい。第２中間部は、複数の半導体チップのエミッタ端子に接続されてよい。複数の半導体チップは、第２のアーム回路に含まれてよい。第１のリードフレームの第１中間部と第２のリードフレームの第２中間部とは、間隔をあけて対向してよい。第１のリードフレームの第１中間部と第２のリードフレームの第２中間部とは、間隔の中央を中心として上面視で点対称に配置されてよい。

第１のリードフレームには、第１スリット部が形成されてよい。第１スリット部は、第１のリードフレームの第１中間部の長手方向に沿って形成されてよい。第２のリードフレームには、第２スリット部が形成されてよい。第２スリット部は、第２のリードフレームの第２中間部の長手方向に沿って形成されてよい。

第１スリット部の長手方向の長さは、第１のリードフレームの第１中間部の長手方向の長さの３分の２より大きくてよい。第２スリット部の長手方向の長さは、第２のリードフレームの前記第２中間部の長手方向の長さの３分の２より大きくてよい。

第１スリット部は、前記第１の主端子側の端辺から形成されてよい。第２スリット部は、前記第２の主端子側の端辺から形成されてよい。

本発明の第２の態様においては、電気自動車を提供する。電気自動車は、半導体モジュールを備えてよい。

本発明の第３の態様においては、電気自動車を提供する。電気自動車は、半導体モジュールを備えてよい。本発明の第４の態様においては、パワーコントロールユニットを提供する。パワーコントロールユニットは、半導体モジュールを備えてよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本発明の一の実施形態の半導体モジュール１００の概要を示す斜視図である。 半導体モジュール１００の主回路の概要を示す回路図である。 主回路における電流の向きの一例を示す図である。 第１リードフレーム１１０及び第２リードフレーム１２０の配置例を示す図である。 第１リードフレーム１１０及び第２リードフレーム１２０の配置例の断面を示す図である。 第１リードフレーム１１０を示す図である。 第２リードフレーム１２０を示す図である。 一対のリードフレームの他の配置例を示す図である。 リードフレームの他の例を示す図である。 リードフレームの他の例を示す図である。 リードフレームの他の例を示す図である。 チップ接続部の例を示す図である。 リードフレームの接続例を示す図である。 切欠きが形成されたリードフレームの一例を示す図である。 本発明の一の実施形態の電気自動車及びパワーコントロールユニットを示す図である。 逆導通絶縁ゲート型バイポーラトランジスタを含む、半導体モジュール１００の主回路の一例を示す回路図である。 スリット部をそれぞれ有する第１リードフレーム１１０及び第２リードフレーム１２０の配置例を示す図である。 スリット部をそれぞれ有する第１リードフレーム１１０及び第２リードフレーム１２０の上面図の一例である。 スリット部の有無に起因する、電流波形の違いを示す図である。 スリット部の有無に起因する、対向アームでのＩＧＢＴにおける電圧波形の違いを示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書では、Ｘ軸、Ｙ軸及びＺ軸の直交座標軸を用いて技術的事項を説明する。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸及び−Ｚ軸に平行な方向を意味する。

図１は、本発明の一の実施形態の半導体モジュール１００の概要を示す斜視図である。半導体モジュール１００は、複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃと、複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃ等の電子回路を内部に収容する。本例の半導体モジュール１００は、複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃと、複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃを収容する樹脂ケース１６０を備えてよい。但し、樹脂ケース１６０は、必要に応じて省略されてもよい。半導体モジュール１００の収容部には、積層基板が備えられる。積層基板上に半導体チップ１４４ａ、１４４ｂ、及び１４４ｃ等が設けられている。

複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃは、下アーム回路１４４を構成する。複数の半導体チップ１４６ａ、１４６ｂ、及び１４４ｃは、上アーム回路１４６を構成する。下アーム回路１４４は、主電源の負極と交流出力端子との間に電気的に接続されたスイッチ回路である。上アーム回路１４６は、主電源の正極と交流出力端子との間に電気的に接続されたスイッチ回路である。半導体モジュール１００は、インバータ回路を構成してよい。下アーム回路１４４と上アーム回路１４６とのうち一方の回路を「第１のアーム回路」と称し、他方の回路を「第２のアーム回路」と称する。

下アーム回路１４４を構成する複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃは、Ｙ軸に沿って配列されてよい。同様に、上アーム回路１４６を構成する複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃも、Ｙ軸に沿って配列されてよい。複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃと、複数の半導体チップ１４６ａ、１４６ｂ、及び１４４ｃとは、Ｘ軸上の異なる位置において互いに対向するように配列されてよい。但し、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃ等は、必ずしも一列に配列されていなくてもよい。隣接する半導体チップ１４４ａ、１４４ｂのＸ方向の位置が交互に変わるように千鳥に配列されてもよい。

下アーム回路１４４と上アーム回路１４６とは対をなして配置される。本例では、３組の下アーム回路１４４と上アーム回路１４６とが配置されている。但し、回路の数は、この場合に限られない。

半導体モジュール１００は、下アーム回路用のリードフレームと、上アーム回路用のリードフレームとを備える。下アーム回路用のリードフレームと上アーム回路用のリードフレームとのどちらか一方が、第１リードフレームであり、他方が第２リードフレームである。下アーム回路用のリードフレームを第１リードフレーム１１０とし、上アーム回路用のリードフレームを第２リードフレーム１２０とする場合を例にとって説明する。但し、第１リードフレーム１１０を下アーム回路用のリードフレームに限定する意図ではなく、第２リードフレーム１２０を上アーム回路用のリードフレームに限定する意図ではない。上アーム回路用のリードフレームを第１リードフレームとし、上アーム回路用のリードフレームを第２リードフレームとしてもよい。

本例では、３組の下アーム回路１４４と上アーム回路１４６とに対応して、第１リードフレーム１１０と第２リードフレームとが３組設けられる。但し、第１リードフレーム１１０と第２リードフレーム１２０の数は限定されない。第１リードフレーム１１０と第２リードフレーム１２０は、金属その他の導電性材料で形成されてよい。第１リードフレーム１１０は、一体的に形成されていてもよく、複数の構成部材を連結して形成されていてもよい。第２リードフレーム１２０も同様である。

第１リードフレーム１１０は、下アーム回路１４４における複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃに接続される。第２リードフレーム１２０は、上アーム回路１４６における複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃに接続される。

第１リードフレーム１１０及び第２リードフレーム１２０とは互いに対向して配置された面を有する。対向とは、第１リードフレームと第２リードフレームとの間の面を中心にして、面対象な面を意味してよい。第１リードフレームと第２リードフレームとの間の面は、ＹＸ面であっても、ＹＺ面であってもよい。上面視とは、上方向から見た場合を意味する。半導体チップ１４４ａ、１４４ｂ、及び１４４ｃを基準にして第１リードフレーム１１０が設けられている側を上方向とし、上方向の反対側を下方向とする。したがって、本例では、＋Ｚ軸方向が上方向となる。

本例では、第１リードフレーム１１０において複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃに接続される部分と、第２リードフレーム１２０において複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃに接続される部分とが、上面視において平行に配置される。

樹脂ケース１６０の表面には、複数の主端子が固定されている。具体的には、半導体モジュール１００は、Ｕ端子１５５ａ、Ｖ端子１５５ｂ、及びＷ端子１５５ｃを備える。Ｕ端子１５５ａ、Ｖ端子１５５ｂ、及びＷ端子１５５ｃは、交流出力端子、特に、三相出力端子であってよい。また、半導体モジュール１００は、樹脂ケース１６０の表面にＰ端子１５１ａ、１５１ｂ、１５１ｃ（１５１と総称する）及びＮ端子１５２ａ、１５２ｂ、１５２ｃ（１５２と総称する）を備えてよい。Ｐ端子１５１は、主電源の正極に接続され得る入力端子であり、Ｎ端子１５２は、主電源の負極に接続され得る入力端子である。また、端子ピン１３０等が樹脂ブロック１３２によって樹脂ケース１６０表面に設けられてよい。

Ｕ端子１５５ａ、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ、Ｐ端子１５１、及びＮ端子１５２は、主端子である。本例では、Ｐ端子１５１は、直流電源の正極端子である。Ｎ端子１５２は、直流電源の負極端子である。Ｐ端子１５１及びＮ端子１５２は、樹脂ケース１６０の一側面（＋Ｙ軸方向側の側面）に沿って配置されてよい。一方、交流出力端子であるＵ端子１５５ａ、Ｖ端子１５５ｂ、及びＷ端子１５５ｃが、樹脂ケース１６０における上記の一側面と対向する他側面（−Ｙ軸方向側の側面）に沿って配置されてよい。第１リードフレーム１１０は、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃに接続される。第１リードフレーム１１０の一端部（＋Ｙ軸方向の端部）が、主端子の一つであるＮ端子１５２に接続されている。一方、第２リードフレーム１２０の端部（−Ｙ軸方向の端部）が、主端子の一つであるＵ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）に接続されている。第２リードフレーム１２０の上記端部は、第１リードフレーム１１０がＮ端子１５２に接続された＋Ｙ軸方向の端部とは逆側（−Ｙ軸方向）における端部である。

また、半導体モジュール１００は、その裏面側の底部に冷却器を備えてもよい。冷却器には外部から冷媒が供給され得る。半導体チップ１４４ａ等の各チップ、第１リードフレーム１１０及び第２リードフレーム１２０は樹脂で封止されてよい。樹脂は、シリコーンゲル等のゲル、シリコーン樹脂やエポキシ樹脂等の封止材であってよい。封止材はフィラーを含んでよい。

図２は、半導体モジュール１００の主回路の概要を示す回路図である。この例は３相インバータを示している。３相インバータは、下アーム回路１４４と上アーム回路１４６とをそれぞれ３組有する。下アーム回路１４４のそれぞれは、３つ１組の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃを有している。各下アーム回路１４４における３つの半導体チップ１４４ａ、１４４ｂ、及び１４４ｃは、電気的に並列に接続されている。同様に、上アーム回路１４４のそれぞれは、３つ１組の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃを有している。それぞれの上アーム回路１４６における３つの半導体チップ１４６ａ、１４６ｂ、及び１４６ｃは、電気的に並列に接続されている。なお、図２および図３においては、還流ダイオードが記載されていないが、各々の半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃには、後述するような還流ダイオードが接続されていてもよい。

半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃは、トランジスタを含むパワー半導体素子であってよい。パワー半導体素子は、例えばエミッタ電極、制御電極パッド、及び、エミッタ電極と基板を挟んで反対側のコレクタ電極を備えるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップを含んでよい。パワー半導体素子は、ＩＧＢＴ領域及びＦＷＤ領域を有するＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ）を含んでよい。制御電極パッドは、ゲート電極またはセンスエミッタ電極を含んでよい。また、制御電極パッドは、温度測定用のアノード電極及びカソード電極を含んでよい。半導体チップ用の基板は、シリコンまたはシリコンカーバイドを含んでよい。但し、半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃは、ＩＧＢＴに限られず、ＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。また、ＩＧＢＴやＭＯＳＦＥＴ等のトランジスタには、ダイオードを並列に接続させてもよい。

対応する下アーム回路１４４と上アーム回路１４６とは対をなしてレグを構成してよい。図示する例は３つのレグを含む。各レグにおいて、上アーム回路１４６に含まれる半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの各コレクタ電極には、Ｐ端子１５１が電気的に接続されている。下アーム回路１４４に含まれる半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの各エミッタ電極には、Ｎ端子１５２が電気的に接続されている。また、上アーム回路１４６の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの各エミッタ電極と、下アーム回路１４４の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃの各コレクタ電極とが、Ｕ端子１５５ａ等に電気的に接続されている。これらの電気的接続は、第１リードフレーム１１０、第２リードフレーム１２０、積層基板上の金属箔に形成された回路、及び内部配線端子１４９等を介して実施されてよい。また制御電極パッドは、プリント基板及び端子ピン１３０等を介して外部の制御回路に接続されてよい。

図３は、主回路における電流の向きの一例を示す図である。図３は、一つのレグを抜き出して示す。下アーム回路１４４の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃの各エミッタ電極と、Ｎ端子１５２ａとの間の電気接続に、第１リードフレーム１１０が用いられる。上アーム回路１４６の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの各エミッタ電極と、Ｕ端子１５５ａ等との間の電気接続に第２リードフレーム１２０が用いられる。第２リードフレーム１２０の端部が−Ｙ軸方向においてＵ端子１５５ａと接続する。一方、第１リードフレーム１１０の端部が＋Ｙ軸方向においてＮ端子１５２ａと接続する。

第２リードフレーム１２０には、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃのエミッタ電極から、Ｕ端子１５５に電流が流れる。本例では、第２リードフレーム１２０には、電流が−Ｙ軸方向に流れる。一方、第１リードフレーム１１０には、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃのエミッタ電極から、Ｎ端子１５２ａに電流が流れる。本例では、第１リードフレーム１１０には、電流が＋Ｙ軸方向に流れる。

したがって、本例の半導体モジュール１００においては、上アーム回路１４６に含まれる半導体チップ１４６ａ、１４６ｂ、及び１４６ｃがオン状態になったときに第２リードフレーム１２０に流れる電流の方向と、下アーム回路１４６に含まれる半導体チップ１４４ａ、１４４ｂ、及び１４４ｃがオン状態になったときに第１リードフレーム１１０に流れる電流の方向とが逆向きになる。これによって、第１リードフレーム１１０と第２リードフレーム１２０によって発生するインダクタンス及び誘導磁場をキャンセルさせることができる。したがって、第１リードフレーム１１０及び第２リードフレーム１２０が隣接して平行に配置されることにより、第１リードフレーム１１０と第２リードフレーム１２０とに流れる電流に起因して発生するインダクタンスを低減させることができる。

本実施形態の半導体モジュール１００によれば、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃ等をアルミニウム等のワイヤーボンディングにより回路配線する場合と比べて、熱的に有利である。また、ワイヤーボンディングにより主回路配線を引き回す場合と比べて、ボンディングに使うワイヤーの本数を減らすことができるので、設備費用及び工数を削減することができる。ワイヤーボンディングによって回路配線する場合と比べて、ワイヤーボンディングの配線領域を少なくすることができ、半導体モジュール１００の小型化を実現することができる。本実施形態の半導体モジュール１００によれば、ワイヤーボンディングによる場合と比べて、端子放熱性も向上する。

図４は、第１リードフレーム１１０及び第２リードフレーム１２０の配置例を示す図である。図５は、第１リードフレーム１１０及び第２リードフレーム１２０の配置例の断面を示す図である。図６は、第１リードフレーム１１０を示す。図７は、第２リードフレーム１２０を示す。

第１リードフレーム１１０は、図４、図５、及び図６に示されるように、第１の板状部１１１を備える。板状部１１１は、半導体モジュール１００の樹脂ケース１６０の底面に平行な平面（ＸＹ平面）を有してよい。板状部１１１は、Ｚ軸方向の厚みがＸ方向及びＹ方向の幅に比べて小さい。板状部１１１は、複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃが配列される方向を長手方向として延伸してよい。本例では、板状部１１１は、Ｙ方向に延伸している。

第１リードフレーム１１０は、複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃと接続する複数のチップ接続部１１６ａ、１１６ｂ、及び１１６ｃを備える。チップ接続部１１６ａ、１１６ｂ、及び１１６ｃと板状部１１１とは、それぞれ立ち上がり部１１９を介して接続される。立ち上がり部１１９は、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃの端面でチップ接続部１１６ａ、１１６ｂ、及び１１６ｃに対して板状部１１１側に屈曲した部分である。立ち上がり部１１９は、板状部１１１と接続されている。立ち上がり部１１９は、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃに対して直角に屈曲している必要はなく、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃに対して３０度以上１５０度以下の角度で屈曲されてよい。また、立ち上がり部１１９は、曲面を有していてもよい。

第１リードフレーム１１０において、板状部１１１の長手方向端部に、第１の主端子と電気的に接続するための端子接続部１９１が設けられている。

チップ接続部１１６ａ、１１６ｂ、及び１１６ｃの厚みは、板状部１１１の厚みと同じかそれより薄い。より好ましくは、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃの厚みは、板状部１１１の厚みより薄い。また、端子接続部１９１の厚みは、板状部１１１の厚みと同じかそれより薄い。より好ましくは、端子接続部１９１の厚みは、板状部１１１の厚みより薄い。端子接続部１９１の厚みは、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃの厚みと同じかそれより厚い。このような構成によれば、半導体モジュール１００の機械的な剛性を高めることができるとともに、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにかかる応力を緩和することができる。

板状部１１１、チップ接続部１１６ａ、１１６ｂ、及び１１６ｃ、立ち上がり部１１９、及び端子接続部１９１は、一つの導電性材料で一体的に形成されていてもよく、複数の導電性部材を連結することで形成されていてもよい。

第２リードフレーム１２０は、図４、図５、及び図７に示されるように、板状部１２１及び重畳部１２８を備える。重畳部１２８は、板状部１２１と接続される。第２リードフレーム１２０の重畳部１２８の主面は、上面視において第１リードフレーム１１０の板状部１１１の主面と重なるように配置される。重畳部１２８と板状部１１１は接触しないようにＺ軸方向に間隔が設けられている。重畳部１２８の主面とは、重複部１２８の面のうち、最も面積の大きい面と、その裏面を指す。同様に、板状部１２１の主面とは、板状部１２１の面のうち、最も面積の大きい面と、その裏面を指す。図４及び図７の例では、ＸＹ面と平行な面が、重畳部１２８及び板状部１２１の主面である。

本例では、重畳部１２８と板状部１２１とは、延長部１２２を介して接続される。延長部１２２は、第２リードフレーム１２０において、第１リードフレーム１１０と向かい合う端辺に、上方向または下方向に伸びて形成された部分であってよい。延長部１２２は、板状部１２１に対して直角に屈曲している必要はなく、板状部１２１に対して３０度以上１５０度以下の角度で屈曲されてよい。また、延長部１２２は、曲面を有していてもよい。第２リードフレーム１２０は、板状部１２１と複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃとを接続する複数のチップ接続部１２６ａ、１２６ｂ、及び１２６ｃを備える。チップ接続部１２６ａ、１２６ｂ、及び１２６ｃと板状部１２１とは、立ち上がり部１２９を介して接続される。立ち上がり部１２９は、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃの端面でチップ接続部１２６ａ、１２６ｂ、及び１２６ｃに対して板状部１２１側に屈曲している。立ち上がり部１２９は、板状部１２１と接続されてよい。立ち上がり部１２９は、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃに対して直角に屈曲している必要はなく、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃに対して３０度以上１５０度以下の角度で屈曲されてよい。また、立ち上がり部１２９は、曲面を有していてもよい。図４に示されるように、第１リードフレーム１１０において複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃに接続される複数のチップ接続部１１６ａ、１１６ｂ、及び１１６ｃと、第２リードフレーム１２０において複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃに接続される複数のチップ接続部１２６ａ、１２６ｂ、及び、１２６ｃとが、上面視において平行に配置されてよい。

第２リードフレーム１２０において、重畳部１２８の長手方向端部に、第２の主端子と電気的に接続するための端子接続部１８１が設けられている。重畳部１２８において、端子接続部１８１が設けられる長手方向端部は、第１リードフレーム１１０の端子接続部１９１とは長手方向逆側に位置する重畳部１２８端部である。

チップ接続部１２６ａ、１２６ｂ、及び１２６ｃの厚みは、板状部１２１の厚み及び重畳部１２８の厚みと同じかそれらより薄い。より好ましくは、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃの厚みは、板状部１１１の厚みより薄い。また、端子接続部１８１の厚みは、板状部１２１の厚み及び重畳部１２８の厚みと同じかそれらより薄い。より好ましくは、端子接続部１８１の厚みは、板状部１１１の厚みより薄い。端子接続部１８１の厚みは、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃの厚みと同じかそれより厚い。このような構成によれば、半導体モジュール１００の機械的な剛性を高めることができるとともに、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにかかる応力を緩和することができる。

板状部１２１、延長部１２２、重畳部１２８、チップ接続部１２６ａ、１２６ｂ、及び１２６ｃ、立ち上がり部１２９、及び端子接続部１８１は、一つの導電性材料で一体的に形成されていてもよく、複数の導電性部材を連結することで形成されていてもよい。

板状部１１１及び板状部１２１には、樹脂ケース１６０内に樹脂を流し込むときに、樹脂が回り込みやすいように開口１７１が形成されてよい。また、板状部１１１には、治具を挿入するための切欠き１７３が形成されてよい。延長部１２２には、治具を挿入するための開口１７２が形成されてよい。開口１７２によって延長部１２２は、複数の延長部１２２ａ、１２２ｂ、及び１２２ｃに区画される。

本例によれば、第２リードフレーム１２０の重畳部１２８が第１リードフレーム１１０の板状部１１１に上面視で重なるように伸びている。これにより、第１リードフレーム１１０と第２リードフレーム１２０とが対向する面積が拡大する。したがって、第１リードフレーム１１０と第２リードフレーム１２０とによって発生するインダクタンス及び誘導磁場をキャンセルさせる効果を高めることができる。

図８は、一対のリードフレームの他の例を示す図である。第１リードフレーム１１０は、延長部１１２を有する。延長部１１２は、第２リードフレーム１２０と向かい合う端辺において、上方向または下方向に伸びて形成される。図８では、第２リードフレーム１２０も、延長部１２２を備える。第１リードフレーム１１０の延長部１１２と第２リードフレーム１２０の延長部１２２とは、延長方向が同じであってよい。本例では、延長部１１２と延長部１２２は、上方向に伸びている。これにより、第１リードフレーム１１０と第２リードフレーム１２０とが向かい合う端辺において、対向する面積が拡大する。したがって、第１リードフレーム１１０と第２リードフレーム１２０の発生するインダクタンス及び誘導磁場をキャンセルさせる効果を高めることができる。

第１リードフレーム１１０において、板状部１１１の長手方向端部に、第１の主端子と電気的に接続するための端子接続部１９１が設けられている。第２リードフレーム１２０において、板状部１２１の端部に、第２の主端子と電気的に接続するための端子接続部１８１が設けられている。端子接続部１８１は、第１リードフレーム１１０の端子接続部１９１とは長手方向逆側における板状部１２１端部に、設けられている。

本例においても、第１リードフレーム１１０は、チップ接続部１１６を有し、第２リードフレーム１２０は、チップ接続部１２６を有する。延長部１１２及び延長部１２２は、ＺＹ平面に平行に広がる平面部を有してよい。延長部１１２及び延長部１２２の平面部の幅方向（Ｘ方向）の厚みＤ２は、チップ接続部の幅方向（Ｚ方向）の厚みＤ１より大きい。これにより、半導体モジュールの機械的な剛性を高められるとともに、半導体チップに加わる応力を緩和することができる。

図９は、一対のリードフレームの他の例を示す図である。第１リードフレーム１１０は、板状部１１１、延長部１１２に接続される対向部１１４を備える。延長部１１２は、第２リードフレーム１２０と向かい合う端辺において、上方向または下方向に伸びて形成される。対向部１１４は、延長部１１２に接続され、且つ、板状部１１１と対向して配置される板状の部分である。本例では、板状部１１１が＋Ｘ軸方向に伸びて、延長部１１２で−Ｘ軸方向に折り返される。

第２リードフレーム１２０は、板状部１２１、延長部１２２に接続される対向部１２４を備える。延長部１２２は、第１リードフレーム１１０と向かい合う端辺において、上方向または下方向に伸びて形成される。対向部１２４は、延長部１２２に接続され、且つ、板状部１２１と対向して配置される板状の部分である。本例では、板状部１２１が−Ｘ軸方向に伸びて、延長部１２２で−Ｘ軸方向に折り返される。第１延長部１１２と第２延長部１２２のＺ方向の長さが異なっていてもよい。

第１リードフレーム１１０において、対向部１１４の端部または板状部１１１の端部に、端子接続部１９１が設けられる。また、第２リードフレーム１２０において、対向部１２４の端部または板状部１２１の端部に、端子接続部１８１が設けられている。端子接続部１９１と端子接続部１８１は、リードフレームの長手方向（Ｙ方向）において、逆側の端部に設けられている。また、本例においても、チップ接続部１１６とチップ接続部１２６とが設けられてよい。

本例の半導体モジュール１００よれば、第１リードフレーム１１０と第２リードフレーム１２０とが向かい合う端辺において、対向する面積が拡大する。これにより、第１リードフレーム１１０と第２リードフレーム１２０とによって発生するインダクタンス及び誘導磁場をキャンセルさせる効果を高めることができる。また、第１リードフレーム１１０及び第２リードフレーム１２０の表面積を広くすることができるので、放熱性を高めることができる。また、折り返しによって、ＸＹ平面内で第１リードフレーム１１０と第２リードフレーム１２０が占める面積を維持したまま、リードフレームの断面積を増やすことができる。これにより大電流を流すことも容易となる。

図１０は、リードフレームの他の例を示す図である。本例の第２リードフレーム１２０は、図４において示される第２リードフレーム１２０の変形例である。したがって、図４で示される構成と同様の構造については、詳しい説明を省略する。第２リードフレーム１２０は、チップ接続部１２６、立ち上がり部１２９、板状部１２１、延長部１２２ａ、対向部１２４ａ、延長部１２２ｂ、対向部１２４ｂ、延長部１２２ｃ、重畳部１２８及び端子接続部１８１を備える。第２リードフレーム１２０の重畳部１２８は、上面視において第１リードフレーム１１０の板状部１１１と重なるように配置される。重畳部１２８と板状部１１１は接触しないようにＺ軸方向に間隔が設けられている。また、第２リードフレーム１２０の延長部１２２ａは、第１リードフレーム１１０の板状部１１１における第２リードフレーム１２０側端辺（＋Ｘ軸方向の端辺）と対向する高さ位置（Ｚ軸方向で同位置）に配置されている。

重畳部１２８の端部に端子接続部１８１が設けられている。第１リードフレーム１１０の端子接続部１９１と、第２リードフレーム１２０の端子接続部１８１は、リードフレームの長手方向（Ｙ方向）において、逆側に設けられている。

本例の第２リードフレーム１２０は、チップ接続部１２６を備える。チップ接続部１２６は、チップ接続部１２６の−Ｘ軸方向端辺（第１リードフレーム１１０と向かい合う端辺）から屈曲された立ち上がり部１２９を介して、板状部１２１と接続されている。

本例によれば、第２リードフレーム１２０の延長部１２２ａ及び重畳部１２８が形成されている。そのため、第１リードフレーム１１０と第２リードフレーム１２０とが対向する面積が拡大する。これにより、第１リードフレーム１１０と第２リードフレーム１２０の発生するインダクタンス及び誘導磁場をキャンセルさせる効果を高めることができる。さらに、折り返しの効果によって、第２リードフレーム１２０の表面積を拡大して放熱性を高められると共に、断面積を拡大して大電流化に対応することができる。

図１１は、リードフレームの他の例を示す図である。本例の第１リードフレーム１１０は、金属板等を複数回にわたって折り返して断面積を拡大する。第１リードフレーム１１０は、チップ接続部１１６、立ち上がり部１１９、板状部１１１、延長部１１２ａ、対向部１１４ａ、延長部１１２ｂ、対向部１１４ｂ、延長部１１２ｃ、対向部１１４ｃ及び端子接続部１９１を備える。第２リードフレーム１２０も同様の構成を有している。そして、第１リードフレーム１１０の端子接続部１９１と、第２リードフレーム１２０の端子接続部１８１は、リードフレームの長手方向（Ｙ方向）において、逆側に設けられている。本例では、延長部１１２ａと延長部１２２ａ、延長部１１２ｃの延長部１２２ｃが向かい合っていることで、第１リードフレーム１１０と第２リードフレーム１２０の対向する面積が拡大する。これにより、第１リードフレーム１１０と第２リードフレーム１２０の発生するインダクタンス及び誘導磁場をキャンセルさせる効果を高めることができる。

図１２は、チップ接続部１１６の例を示す図である。半導体モジュール１００の収容部には、積層基板が備えられる。積層基板上に配置された半導体チップ１４４に対して第１リードフレーム１１０のチップ接続部１１６がはんだ付けされてよい。このとき、チップ接続部１１６の厚さＤ１を０．６ｍｍ以下としてよい。熱膨張係数が異なる半導体チップ１４４とチップ接続部１１６とをはんだ付けすることによって、応力が生じる。しかしながら、本例の半導体モジュール１００によれば、チップ接続部１１６の厚さＤ１を０．６ｍｍ以下とすることにより、応力を緩和することができる。板状部１１１の厚さＤ４は、チップ接続部１１６の厚さＤ１に比べて厚くしてよい。延長部１１２の厚さＤ２は、チップ接続部１１６の厚さＤ１に比べて厚くしてよい。対向部１１４の厚さＤ５は、チップ接続部１１６の厚さＤ１に比べて厚くしてよい。端子接続部１９１の厚さＤ３は、チップ接続部１１６の厚さＤ１より厚く、板状部１１１の厚さＤ４と同じかそれより薄くしてよい。立ち上がり部１１９の厚さＤ６は、チップ接続部１１６の厚さＤ１以上で、板状部１１１の厚さＤ４以下としてよい。板状部１１１、延長部１１２、及び対向部１１４の剛性が高まることにより、半導体モジュール１００の機械的な剛性を高めることができる。また、板状部１１１、延長部１１２、及び対向部１１４の断面積が増えることで、電気抵抗を低減できる。チップ接続部１１６、立ち上がり部１１９、及び端子接続部１９１の剛性を低めることで、半導体チップに１４４にかかる応力を緩和することができる。

図１３は、リードフレームの接続例を示す図である。第１リードフレーム１１０の一端側は、チップ接続部１１６を通じて半導体チップ１４４上にあり、他端側の端子接続部１９１は、導電性ブロック１９２を通じて第１の主端子に電気的に接続されてよい。第２リードフレーム１２０の一端側は、チップ接続部１２６を通じて半導体チップ１４６上にあり、他端側の端子接続部１８１は、導電性ブロック１８２を通じて第２主端子に接続されてよい。導電性ブロック１８２、１９２は、例えば銅ブロックである。

図１４は、切欠き１７４が形成された第２リードフレーム１２０の一例を示す図である。第２リードフレーム１２０の一端が複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃに接続されて、他端側の端子接続部１８１が第２の主端子に接続される場合、複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃのそれぞれと第２の主端子との間で電流経路の長さに違いが生じる。本例は、電流経路の長さを補正する。

本例の半導体モジュール１００によれば、第２リードフレーム１２０は、延長部１２２を備える。延長部１２２は、板状部１２１と重畳部１２８とを連結してよい。延長部１２２には、切欠き１７４が形成されてよい。本例では、切欠き１７４は、第２の主端子側の端子接続部１８１から、複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃのうち第２の主端子に最も近い半導体チップ１４６ａと対向する位置まで形成されている。この結果、半導体チップ１４６ａと第２の主端子との間の電流経路が長くなって、複数の導体チップ１４６ａ、１４６ｂ、及び１４６ｃ間での電流経路の長さの差異が抑制される。

本例では、樹脂ケース１６０の側面にアーム回路を形成するＮ端子１５２と、Ｕ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）が配置されている。本例では、Ｎ端子１５２は、樹脂ケース１６０の一側面（＋Ｙ軸方向側の側面）に沿って配置され、上記の一側面と対向する他側面（−Ｙ軸方向側の側面）に沿ってＵ端子１５５ａ、Ｖ端子１５５ｂ、及びＷ端子１５５ｃが配置されてよい。また、第１リードフレーム１１０の端部に形成される端子接続部１９１は、Ｎ端子１５２に接続されている。第２リードフレーム１２０の端部に形成される端子接続部１８１は、Ｕ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）に接続されている。そのため、上面視において、端子接続部１９１と端子接続部１８１は、リードフレームの中心から見て逆側に形成される。

本発明の第１の様態においては、第１リードフレーム１１０は、板状部１１１と、端子接続部１９１と、チップ接続部１１６とを有する。板状部１１１は、平板状の略長方形の主面を有する。端子接続部１９１は、板状部１１１の主面の短辺に設けられており、Ｎ端子１５２と電気的に接続する。更に、前記略長方形の板状部１１１の主面のうち、複数の半導体チップのある主面側にチップ接続部１１６が形成されている。第２リードフレーム１２０は、板状部１２１と、端子接続部１８１と、チップ接続部１２６と、重畳部１２８を有する。重畳部１２８は、板状部１２１の主面端部から延長して設けられる。端子接続部１８１は、重畳部１２８の略長方形の主面の短辺に設けられており、Ｕ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）と電気的に接続する。更に、前記第１リードフレーム１１０の板状部１１１の主面と前記第２リードフレーム１２０の重畳部１２８とは、ＸＹ面で対向している。端子接続部１９１と端子接続部１８１は、Ｙ軸方向でリードフレームの対向する部分から見て逆側に形成される。

本発明の第２の様態においては、第１リードフレーム１１０は、板状部１１１と、端子接続部１９１と、チップ接続部１１６と、延長部１１２とを有する。板状部１１１は、平板状の略長方形の主面を有する。端子接続部１９１は、板状部１１１の主面の短辺に設けられており、Ｎ端子１５２と電気的に接続する。更に、前記略長方形の板状部１１１の主面のうち、複数の半導体チップのある主面側にチップ接続部１１６が形成されている。延長部１１２は、板状部１１１の主面の長辺からＺ軸方向に延長して設けられる。更に、前記略長方形の板状部１１１の長辺のうち、一方の側にチップ接続部１１６、他方の側に延長部１１２が形成されている。第２リードフレーム１２０は、板状部１２１と、端子接続部１８１と、チップ接続部１２６と、延長部１２２を有する。板状部１２１は、平板状の略長方形の主面を有する。端子接続部１８１は、板状部１２１の主面の短辺に設けられており、Ｕ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）と電気的に接続する。更に、前記略長方形の板状部１２１の主面のうち、複数の半導体チップのある主面側にチップ接続部１２６が形成されている。延長部１２２は、板状部１２１の主面の長辺からＺ軸方向に延長して設けられる。更に、前記略長方形の板状部１２１の長辺のうち、一方の側にチップ接続部１２６、他方の側に延長部１２２が形成されている。更に、前記第１リードフレーム１１０の延長部１１２の主面と前記第２リードフレーム１２０の延長部１２２の主面とは、ＹＺ面で対向している。端子接続部１９１と端子接続部１８１は、Ｙ軸方向でリードフレームの対向する部分から見て逆側に形成される。

本発明の第３の様態においては、第１リードフレーム１１０は、板状部１１１と、端子接続部１９１と、チップ接続部１１６と、延長部１１２と、対向部１１４とを有する。板状部１１１は、平板状の略長方形の主面を有する。前記略長方形の板状部１１１の主面のうち、複数の半導体チップのある主面側にチップ接続部１１６が形成され、他方の板状部１１１主面側に延長部１１２が設けられる。延長部１１２は、板状部１１１の主面の長辺から＋Ｚ軸方向に延長して設けられる。更に、延長部１１２の端辺から板状部１１１と対向する向きに、対向部１１４が設けられる。端子接続部１９１は、対向部１１４の主面の短辺に設けられており、Ｎ端子１５２と電気的に接続する。更に、第２リードフレーム１２０は、板状部１２１と、端子接続部１８１と、チップ接続部１２６と、延長部１２２と、対向部１２４とを有する。板状部１２１は、平板状の略長方形の主面を有する。前記略長方形の板状部１２１の主面のうち、複数の半導体チップのある主面側にチップ接続部１２６が形成され、他方の板状部１２１主面側に延長部１２２が設けられる。延長部１２２は、板状部１２１の主面の長辺から＋Ｚ軸方向に延長して設けられる。更に、延長部１２２の端辺から板状部１２１と対向する向きに、対向部１２４が設けられる。端子接続部１８１は、対向部１２４の主面の短辺に設けられており、Ｕ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）と電気的に接続する。更に、前記第１リードフレーム１１０の延長部１１２の主面と前記第２リードフレーム１２０の延長部１２２の主面とは、ＹＺ面で対向している。端子接続部１９１と端子接続部１８１は、Ｙ軸方向でリードフレームの対向する部分から見て逆側に形成される。

以上のとおり、以上の種々の実施形態における半導体モジュールによれば、大電流に対応した配線構造を実現することができる。さらに、内部インダクタンスの低減にも寄与する。特に、半導体モジュール１００は、上アーム回路１４６及び下アーム回路１４４を有しており、電気自動車（電気駆動車両）及びパワーコントロールユニットにおける電力変換部として好適に用いられる。

図１５は、電気自動車３００の駆動系の概略構成図である。電気自動車３００は、少なくとも上記で述べたいずれか１つの半導体モジュール１００と、モータ１７、中央演算装置１８、ポンプ１９、熱交換器２０、配管２１とを備えている。モータ１７は、機械的に駆動力を車輪１６に伝達する機構を用いて車輪１６を回転させる。

モータ１７は、半導体モジュール１００の出力する電力で駆動する。中央演算装置１８は、半導体モジュール１００を制御する。ポンプ１９は、半導体モジュール１００を冷却する冷媒を輸送する。熱交換器２０は、冷媒を冷却する。配管２１は、ポンプ１９と熱交換器２０とを閉回路状に接続して冷媒流路を形成する。

特に、半導体モジュール１００と中央演算装置１８を少なくとも有するパワーコントロールユニット２００は、電気自動車３００において電力変換を行う電力変換装置である。具合的には、電気自動車３００のバッテリが主電源として用いられる。バッテリの正極が半導体モジュール１００のＰ端子１５１に接続され、バッテリの負極が半導体モジュール１００のＮ端子１５２に接続される。そして、交流出力端子であるＵ端子１５５ａ、Ｖ端子１５５ｂ、及びＷ端子１５５ｃがモータ１７に接続される。中央演算装置１８によって、半導体チップ１４４及び半導体チップ１４６の制御端子に制御信号を与えて、モータ１７に供給する電力を制御してよい。

上述したとおり、複数の半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃは、それぞれＲＣ−ＩＧＢＴであってよい。図１６は、逆導通絶縁ゲート型バイポーラトランジスタを含む半導体モジュール１００における主回路の一例を示す回路図である。図１６に示される回路は、半導体チップの構成を除いて、図２に示される回路と同様である。

図１６は、３相インバータを示している。３相インバータは、下アーム回路１４４と上アーム回路１４６とをそれぞれ３組有する。下アーム回路１４４のそれぞれは、３つ１組の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃを有している。各下アーム回路１４４における３つの半導体チップ１４４ａ、１４４ｂ、及び１４４ｃは、電気的に並列に接続されている。同様に、上アーム回路１４６のそれぞれは、３つ１組の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃを有している。それぞれの上アーム回路１４６における３つの半導体チップ１４６ａ、１４６ｂ、及び１４６ｃは、電気的に並列に接続されている。

本例において、各半導体チップ１４４ａ〜１４４ｃは、ＩＧＢＴ１４３ａ〜１４３ｃと、還流ダイオード１４５ａ〜１４５ｃとを含む。各ＩＧＢＴ１４３ａ〜１４３ｃには、各還流ダイオード１４５ａ〜１４５ｃが逆並列に接続されている。すなわち、各ＩＧＢＴ１４３ａ〜１４３ｃの高電位側電極となるコレクタに、還流ダイオード１４５ａ〜１４５ｃのカソードが接続される。各ＩＧＢＴ１４３ａ〜１４３ｃの低電位側電極となるエミッタに、還流ダイオード１４５ａ〜１４５ｃのアノードが接続される。

各半導体チップ１４６ａ〜１４６ｃは、ＩＧＢＴ１４７ａ〜１４７ｃと、還流ダイオード１４８ａ〜１４８ｃとを含む。各ＩＧＢＴ１４７ａ〜１４７ｃには、各還流ダイオード１４８ａ〜１４８ｃが逆並列に接続されている。なお、図１６に示される主回路において、図２に示される場合と同様に、第１リードフレーム１１０は、下アーム回路１４４に含まれる複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃのエミッタ端子に接続される部分を有する。第２リードフレーム１２０は、上アーム回路１４６に含まれる複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃのエミッタ端子に接続される部分を有する。但し、複数の半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃは、それぞれＩＧＢＴチップとダイオードチップとの組合せからなっていてもよい。例えば、半導体チップ１４４ａは、１つのＩＧＢＴチップと１つのダイオードチップとを逆並列に接続したものでもよい。また、複数の半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃは、それぞれＭＯＳＦＥＴチップとダイオードチップとの組合せからなっていてもよい。例えば、半導体チップ１４４ａは、１つのＭＯＳＦＥＴチップと１つのダイオードチップを逆並列に接続したものでもよい。

図１６に示されるようなＲＣ−ＩＧＢＴを用いた半導体モジュール１００によれば、半導体モジュール１００の小型化及び低熱抵抗化を図ることができる。さらに、半導体モジュール１００の高出力化及び高電圧化を実現するために、各半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃのチップ面積の大型化及び高耐圧化が図られる。各半導体チップ１４４ａ、１４４ｂ、１４４ｃのエミッタ端子を接続するための部材として、ボンディングワイヤに代えて、上述した第１リードフレーム１１０が用いられてよい。各半導体チップ１４６ａ、１４６ｂ、及び１４６ｃのエミッタ端子を接続するための部材として、第２リードフレーム１２０が用いられてよい。

狭いスペースにおいて、大電流が流れる大容量チップが各半導体チップとして配置されている場合には、相互インダクタンスの影響が大きくなる。それゆえ、低インダクタンス化と、各半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおける各インダクタンス間のバラツキの抑制とを実現することが困難となる場合がある。同様に、各半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける各インダクタンス間のバラツキを抑制することも困難になる。

各半導体チップ１４４ａ、１４４ｂ、１４４ｃ、１４６ａ、１４６ｂ、及び１４６ｃの大容量化に伴って、１チップあたりの電流の時間変化ｄｉ／ｄｔが大きくなる。また、ボンディングワイヤに代えて、第１リードフレーム１１０及び第２リードフレーム１２０が用いられることによって、インダクタンスが小さくなる。１チップあたりの電流の時間変化ｄｉ／ｄｔが大きくなることに起因して、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける各エミッタから第１の主端子までのインダクタンスのアンバランスが生じる。同様に、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおける各エミッタから第２の主端子までのインダクタンスのアンバランスが生じる。インダクタンスのアンバランスは、各半導体チップ１４４ａ、１４４ｂ、１４４ｃ間での電流のアンバランスを生じさせる。電流のアンバランスによって電流が特定の半導体チップに集中する。

具体的には、図１６において、ＩＧＢＴ１４７ａ、１４７ｂ、及び１４７ｃがオフ状態からオン状態になると、ゲート電圧ＶｇｅがＩＧＢＴ１４７ａ、１４７ｂ、及び１４７ｃの閾値電圧Ｖｔｈを超えた時点でＩＧＢＴ１４７ａ、１４７ｂ、及び１４７ｃを通じてコレクタ電流Ｉｃが流れる。そして、その対向アーム（下アーム回路１４４）の還流ダイオード１４５ａ、１４５ｂ、１４５ｃが逆回復する。そして、これに伴って、対向アームのＩＧＢＴ１４３ａ、１４３ｂ、及び１４３ｃのゲート電圧が上昇する。

本例では、ＩＧＢＴ１４７ａ、１４７ｂ、及び１４７ｃの間に電流のアンバランスが生じることによって、ＩＧＢＴ１４７ａに電流が集中する。これにより、対向アームのＩＧＢＴ１４３ａ、１４３ｂ、及び１４３ｃの何れかのＩＧＢＴ、例えばＩＧＢＴ１４３ｃにおけるゲート電圧の上昇が顕著になる。この結果、ゲート電圧が所定の閾値電圧を超える場合に、例えば、ＩＧＢＴ１４３ｃの誤オンが発生する。

したがって、低インダクタンスであって、かつ各半導体チップの各インダクタンスの差異を抑制することができる第１リードフレーム１１０と第２リードフレーム１２０が提供されることが望ましい。これにより、上アーム回路１４６を構成する各半導体チップ１４６ａ〜１４６ｃにおける電流のアンバランス及び下アーム回路１４４を構成する各半導体チップ１４４ａ〜１４４ｃにおける電流のアンバランスを解消するとともに、誤オンを防止することができる。

図１７は、スリット部をそれぞれ有する第１リードフレーム１１０及び第２リードフレーム１２０の配置例を示す図である。図１８は、スリット部をそれぞれ有する第１リードフレーム１１０及び第２リードフレーム１２０の上面図の一例である。

図１７及び図１８に示される第１リードフレーム１１０及び第２リードフレーム１２０は、互いに対向して配置された面を有する。本例においては、図８に示された場合と同様に、第１リードフレーム１１０は、延長部１１２を有する。延長部１１２は、第２リードフレーム１２０と向かい合う端辺において、上方向または下方向に伸びて形成される。第２リードフレーム１２０も、延長部１２２を備える。本例では、延長部１１２と延長部１２２は、上方向に伸びている。第１リードフレーム１１０の延長部１１２と第２リードフレーム１２０の延長部１２２とは、互いに接触しないようにしつつ近接する。これにより、相互インダクタンスの作用による低インダクタンス化が図られる。

第１リードフレーム１１０は、長手方向に延びている。第１リードフレーム１１０は、長手方向の両端の間に第１中間部１１３を有する。第２リードフレーム１２０も、長手方向に延びている。第２リードフレーム１２０は、長手方向の両端の間に第２中間部１２３を有する。第１中間部１１３は、図４〜図１４に示されるような板状部１１１及びチップ接続部１１６を含んでよく、さらに、対向部１１４等を含んでいてもよい。同様に、第２中間部１２３は、図４〜図１４に示されるような板状部１２１及びチップ接続部１２６を含んでよく、さらに、対向部１２４等を含んでいてもよい。

本例では、第１リードフレーム１１０の長手方向の一端部（＋Ｙ軸方向の端部）が、端子接続部１９１を介して主端子の一つであるＮ端子１５２に接続されている。本例では、延長部１１２の長手方向の一端部が端子接続部１９１を介してＮ端子１５２に接続されている。第２リードフレーム１２０の長手方向の一端部（−Ｙ軸方向の端部）が、端子接続部１８１を介して主端子の一つであるＵ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）に接続されている。本例では、延長部１２２の長手方向の一端部が端子接続部１９１を介してＵ端子１５５ａ等に接続されている。

図１８に示されるとおり、絶縁基板１８３上に導電板１８４及び導電板１８５が設けられてよい。導電板１８４及び導電板１８５は、互いに電気的に分離されている。下アーム回路１４４を構成する複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃは、Ｙ軸に沿って、導電板１８４上に配列されてよい。複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおいて、それぞれのＩＧＢＴ１４３ａ、ＩＧＢＴ１４３ｂ、及びＩＧＢＴ１４３ｃの各エミッタ端子に対して、第１リードフレーム１１０の第１中間部１１３が接続される。具体的には、第１中間部１１３に含まれる複数のチップ接続部１１６ａ、１１６ｂ、及び１１６ｃが、ＩＧＢＴ１４３ａ、ＩＧＢＴ１４３ｂ、及びＩＧＢＴ１４３ｃの各エミッタ端子に接続されてよい。チップ接続部１１６ａ、１１６ｂ、及び１１６ｃは、図４、図６、図１２等に示される構成と同様であってよい。

複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおいて、それぞれのＩＧＢＴ１４３ａ、ＩＧＢＴ１４３ｂ、及びＩＧＢＴ１４３ｃの各コレクタ端子は、半導体チップの裏面において導電板１８４に接続される。導電板１８４は、第２リードフレーム１２０に接続される。導電板１８４は、第２リードフレーム１２０を介して、上アーム回路１４６を構成する複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるＩＧＢＴ１４７ａ、ＩＧＢＴ１４７ｂ、及びＩＧＢＴ１４７ｃの各エミッタ端子と、主端子の一つであるＵ端子１５５ａ（あるいは、Ｖ端子１５５ｂ、Ｗ端子１５５ｃ）とに電気的に接続される。

上アーム回路１４６を構成する複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃは、Ｙ軸に沿って、導電板１８５上に配列されてよい。複数の半導体チップ１４４ａ、１４４ｂ、及び１４４ｃと、複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃとは、Ｘ軸上の異なる位置において互いに対向するように配列されてよい。但し、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃ等は、必ずしも一列に配列されていなくてもよい。複数の半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおいて、それぞれのＩＧＢＴ１４７ａ、ＩＧＢＴ１４７ｂ、及びＩＧＢＴ１４７ｃの各エミッタ端子に対して、第２リードフレーム１２０の第２中間部１２３が接続される。具体的には、第２中間部１２３に含まれる複数のチップ接続部１２６ａ、１２６ｂ、及び１２６ｃが、ＩＧＢＴ１４７ａ、ＩＧＢＴ１４７ｂ、及びＩＧＢＴ１４７ｃの各エミッタ端子に接続されてよい。チップ接続部１２６ａ、１２６ｂ、及び１２６ｃは、図４、図７、及び図１２等に示される構成と同様であってよい。

複数の半導体チップ１４６ａ、１４６ｂ、及び１４６４ｃにおいて、それぞれのＩＧＢＴ１４７ａ、ＩＧＢＴ１４７ｂ、及びＩＧＢＴ１４７ｃの各コレクタ端子は、半導体チップの裏面において導電板１８５に接続される。導電板１８５は、主端子の一つであるＰ端子１５１に電気的に接続されてよい。Ｐ端子１５１とＮ端子１５２とは、互いに接することなく、第１リードフレーム１１０及び第２リードフレーム１２０の同一方向の端部（＋Ｙ方向の端部）に配置されてよい。

第１リードフレーム１１０の第１中間部１１３と第２リードフレーム１２０の第２中間部１２３とは、間隔をあけて対向しているとともに、間隔の中央を中心として上面視で点対称に配置されている。なお、点対称における中心は、第１リードフレーム１１０の第１中間部１１３と第２リードフレーム１２０の間隔のＸ方向の中点、かつ、図１８に点線で示される中間領域のＹ軸方向の中点であってよい。

図１８に示されるとおり、第１リードフレーム１１０には、第１リードフレーム１１０の長手方向に沿って第１スリット部１９４が形成されている。本例では、第１リードフレーム１１０の第１中間部１１３において長手方向（Ｙ軸方向）に沿う第１スリット部１９４が形成されている。第１スリット部１９４は、第１リードフレーム１１０の第１中間部１１３の第１の主端子側の端辺（＋Ｙ軸方向の端部に位置する辺）から他方の端辺（−Ｙ軸方向の端部に位置する辺）へ向かう方向（−Ｙ軸方向）に延伸して形成されてよい。

第２リードフレーム１２０には、第２リードフレーム１２０の長手方向に沿って第２スリット部１９３が形成されている。本例では、第２リードフレーム１２０の第２中間部１２３において長手方向（Ｙ軸方向）に沿う第２スリット部１９３が形成されている。第２スリット部１９３は、第２リードフレーム１２０の第２中間部１２３の第２の主端子側の端辺（−Ｙ軸方向の端部に位置する端辺）から他方の端辺（＋方向の端部に位置する端辺）へ向かう方向（＋Ｙ軸方向）に延伸して形成されてよい。

第１スリット部１９４の長手方向の長さ及び第２スリット部１９３の長手方向の長さは、ともに同じ長さＤ２であってよい。第１スリット部１９４の短手方向の長さ及び第２スリット部１９３の短手方向の長さは、ともに同じ長さＤ３であってよい。長さＤ２は、長さＤ３より長くてよい。第１スリット部１９４の長手方向の長さＤ２は、第１リードフレーム１１０の第１中間部１１３の長手方向（Ｙ軸方向）の長さＤ１の３分の１以上であってよく、２分の１以上であってよく、３分の２より大きくてもよい。同様に、第２スリット部１９３の長手方向の長さＤ２は、第２リードフレーム１２０の第２中間部１２３の長手方向の長さの３分の１以上であってもよく、２分の１以上であってよく、あるいは３分の２以上であってよい。

本例では、第１スリット部１９４は、延長部１１２の側面に沿って接するように第１中間部１１３における板状部に設けられている。第２スリット部１９３は、延長部１２２の側面に沿って接するように第２中間部１２３における板状部に設けられている。但し、延長部１１２の側面からＸ軸方向に所定距離だけ離れて第１スリット部１９４が設けられていてもよい。延長部１２２の側面からＸ軸方向に所定距離だけ離れて第２スリット部１９３が設けられていてもよい。

第１スリット部１９４及び第２スリット部１９３の形成位置及び形状を含めて、第１リードフレーム１１０の第１中間部１１３と第２リードフレーム１２０の第２中間部１２３とは、上面視で点対称に配置されることが好ましい。

図１７及び図１８に示される第１スリット部１９４及び第２スリット部１９３を設ける効果について説明する。図１９は、スリット部の有無に起因する、電流波形の違いを示す図である。本例では、上アーム回路１４６に含まれる複数の半導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）を流れる各電流と、それらの合計電流とを示している。本例では第２リードフレーム１２０が接続される第２の主端子（本例では、Ｕ端子１５５ａ）に近い側から順番に、チップ１、チップ２、チップ３と称する。

図１９において、スリット無しのグラフは、図１７及び図１８における第１スリット部１９４及び第２スリット部１９３が形成されていない場合におけるターンオン時の電流波形のシミュレーション結果を示す。スリット有りのグラフは、図１７及び図１８における第１スリット部１９４及び第２スリット部１９３が形成されている場合におけるターンオン時の電流波形のシミュレーション結果を示す。スリット無しの場合とスリット有りの場合とにおいて、印加電源電圧Ｖｄｄ、定常電流Ｉｄ、ゲート抵抗Ｒｇ、及び接合部温度Ｔｊ等の条件は同じである。

図１９に示されるとおり、第１リードフレーム１１０及び第２リードフレーム１２０が、第１スリット部１９４及び第２スリット部１９３を有する場合において、半導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）をそれぞれ流れる電流のバラツキは、第１リードフレーム１１０及び第２リードフレーム１２０が第１スリット部１９４及び第２スリット部１９３を有しない場合における導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）をそれぞれ流れる電流のバラツキより小さい。

本例によれば、第１スリット部１９４及び第２スリット部１９３がある場合において、半導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）を流れる電流の比率は、２．７：２：１程度となる。これは、第１スリット部１９４及び第２スリット部１９３がない場合における、半導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）を流れる電流の比率である１０：１．２５：１の比率に比べて電流のバラツキが小さい。

本例において、第１スリット部１９４及び第２スリット部１９３が設けられることによって、第１スリット部１９４及び第２スリット部１９３がない場合に比べて、特定の半導体チップ１４６ａ（チップ１）に電流が集中することを抑制することができる。本例では、複数の半導体チップ１４６ａ（チップ１）、半導体チップ１４６ｂ（チップ２）、及び半導体チップ１４６ｃ（チップ３）のうち、半導体チップ１４６ａ（チップ１）を流れる電流が一番大きくなる。そして、第１スリット部１９４及び第２スリット部１９３を設けることによって、半導体チップ１４６ａ（チップ１）を流れる電流がΔＩだけ低減する。本例では、合計した定常電流Ｉｄを４００Ａとする条件において、第１スリット部１９４及び第２スリット部１９３が設けられることによって、半導体チップ１４６ａ（チップ１）を流れるピーク電流を７４９Ａから３２４Ａに削減できた。

図２０は、スリット部の有無に起因する、対向アームでのＩＧＢＴにおける電圧波形の違いを示す図である。上述したとおり、対向アーム（例えば、下アーム回路１４４）の還流ダイオード１４５ａ、１４５ｂ、１４５ｃが逆回復する。そして、これに伴って、対向アームのＩＧＢＴ１４３ａ、１４３ｂ、及び１４３ｃのゲート電圧が上昇する。しかしながら、第１スリット部１９４及び第２スリット部１９３を設けることによって、対向アームのＩＧＢＴ１４３ａ、１４３ｂ、及び１４３ｃのゲート電圧の上昇を抑制することができる。本例では、第１スリット部１９４及び第２スリット部１９３を設けることによって、ゲート電圧のピークを９．１Ｖから６．１Ｖに低減することができた。

なお、本例では、第１スリット部１９４及び第２スリット部１９３を設けない場合には、半導体チップ１４４ａ（チップ６）、１４４ｂ（チップ５）、及び１４４ｃ（チップ４）のうち、半導体チップ１４４ｃ（チップ４）におけるＩＧＢＴ１４３ｃのゲート電圧が最も大きくなった。一方、第１スリット部１９４及び第２スリット部１９３が設けられた場合には、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃのうちのうち、半導体チップ１４４ａ（チップ６）におけるＩＧＢＴ１４３ａのゲート電圧が最も大きくなった。但し、ＩＧＢＴ１４３ａのゲート電圧は、第１スリット部１９４及び第２スリット部１９３を設けない場合の最大のゲート電圧と比べて小さくすることができた。

第１スリット部１９４及び第２スリット部１９３を設けることによって、自己インダクタンスについても、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける値のアンバランスが軽減された。第１スリット部１９４及び第２スリット部１９３を設けない構造では、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの自己インダクタンスは、それぞれ１４．６ｎＨ、２０．４ｎＨ、２９．０ｎＨとなり、比率は、１：１．４：２．０であった。これに対し、第１スリット部１９４及び第２スリット部１９３を設ける構造では、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃの自己インダクタンスが、それぞれ４０．７ｎＨ、３３．９ｎＨ、３３．６ｎＨとなり、比率は、１．３：１：１となった。したがって、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるエミッタから主端子までのインダクタンスのアンバランスが改善された。

実効インダクタンスについても、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるアンバランスが軽減された。実効インダクタンスは、自己インダクタンスと相互インダクタンスの和により算出される。第１スリット部１９４及び第２スリット部１９３を設けない構造では、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける実効インダクタンスは、それぞれ１０．２ｎＨ、１８．１ｎＨ、２３．８ｎＨとなり、比率は、１：１．８：２．３となった。これに対し、第１スリット部１９４及び第２スリット部１９３を設ける構造では、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける実効インダクタンスは、それぞれ１５．０ｎＨ、１５．１ｎＨ，１４．２ｎＨとなり、比率は、１．１：１．１：１となった。したがって、半導体チップのエミッタから主端子までの実効インダクタンスのアンバランスが改善された。

以上のとおり、本例の半導体モジュール１００によれば、第１リードフレーム１１０に第１スリット部１９４が形成され、第２リードフレーム１２０に第２スリット部１９３が形成される。これにより、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるインダクタンスのアンバランスが軽減される。そして、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおける電流のアンバランスが軽減される。対向アームにおける還流ダイオード１４５ａ、１４５ｂ、１４５ｃが逆回復するときに、対向アームにおけるＩＧＢＴ１４３ａ、１４３ｂ、及び１４３ｃのゲート電圧が上昇することを防止することができる。したがって、特定の半導体チップが誤オンすることを防止することができる。

なお、上記の例では、上アーム回路１４６がスイッチンングされる場合を示したが、下アーム回路１４４がスイッチングされる場合も同様である。半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおけるインダクタンスのアンバランスが軽減される．そして、半導体チップ１４４ａ、１４４ｂ、及び１４４ｃにおける電流のアンバランスが軽減される。対向アームにおける還流ダイオード１４８ａ、１４８ｂ、１４８ｃが逆回復するときに、対向アームにおけるＩＧＢＴ１４７ａ、１４７ｂ、及び１４７ｃのゲート電圧が上昇することを防止することができる。

図１６から図２０を参照して説明した第１スリット部１９４及び第２スリット部１９３が形成された半導体モジュール１００についても、図１５に示される電気自動車３００及びパワーコントロールユニット２００において使用されてよい。

以上、本発明を実施の形態を用いて説明したが、半導体モジュール１００の構成は、これらの場合に限定されない。例えば、図９に示されるように、第１リードフレーム１１０において、対向部１１４と、板状部１１１とが上面視において重なる構成において、第１リードフレーム１１０の長手方向における対向部１１４の長さと板状部１１１の長さを互いに異なるようにしてもよい。例えば、対向部１１４の長さを短くした上で、第１リードフレーム１１０の一端部に近い部分にのみ対向部１１４を配置してよい。

同様に、第２リードフレーム１２０においても、対向部１２４の長さを短くした上で、第１リードフレーム１１０の一端部とは逆側の端部に近い第２リードフレーム１２０の部分にのみ対向部１２４を配置してよい。この場合も、第１リードフレーム１１０の第１中間部１１３と、第２リードフレーム１２０の第２中間部１２３とは、間隔の中央を中心として上面視で点対称に配置されてよい。対向部１１４または板状部１１１等の配置位置によって、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるインダクタンスのアンバランスが軽減される。

図８に示されるように、第１リードフレーム１１０の板状部１１１と、第２リードフレーム１２０の板状部１２１とを有する半導体モジュール１００を利用してもよい。板状部１１１が板状部１２１と対向している辺と反対側の端縁において、板状部１１１を部分的に拡張する拡張部分が設けられてよ。同様に、板状部１２１が板状部１２１を部分的に拡張する拡張部分が設けられてよい。この場合、第１リードフレーム１１０の一端部に近い部分において、板状部１１１に拡張部分を設けてよい。第２リードフレーム１２０において、第１リードフレーム１１０の一端部とは逆側の端部に近い部分において、板状部１２１に拡張部分を設けてよい。この場合も、第１リードフレーム１１０の第１中間部１１３と、第２リードフレーム１２０の第２中間部１２３とは、間隔の中央を中心として上面視で点対称に配置されてよい。対向部１１４または板状部１１１等の配置位置によって、半導体チップ１４６ａ、１４６ｂ、及び１４６ｃにおけるインダクタンスのアンバランスが軽減される。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

１６・・・車輪、１７・・・モータ、１８・・・中央演算装置、１９・・・ポンプ、２０・・・熱交換器、２１・・・配管、１００・・・半導体モジュール、１１０・・・第１リードフレーム、１１１・・・板状部、１１２・・・延長部、１１３・・・第１中間部、１１４・・・対向部、１１６・・・チップ接続部、１１９・・・立ち上がり部、１２０・・・第２リードフレーム、１２１・・・板状部、１２２・・・延長部、１２３・・第２中間部、１２４・・・対向部、１２６・・・チップ接続部、１２８・・・重畳部、１２９・・・立ち上がり部、１３０・・・端子ピン、１３２・・・樹脂ブロック、１４３・・・ＩＧＢＴ、１４４・・・下アーム回路、１４４ａ・・・半導体チップ、１４４ｂ・・・半導体チップ、１４４ｃ・・・半導体チップ、１４５・・・還流ダイオード、１４６・・・上アーム回路、１４６ａ・・・半導体チップ、１４６ｂ・・・半導体チップ、１４６ｃ・・・半導体チップ、１４７・・・ＩＧＢＴ、１４８・・・還流ダイオード、１４９・・・内部配線端子、１５１・・・Ｐ端子、１５２・・・Ｎ端子、１５５ａ・・・Ｕ端子、１５５ｂ・・Ｖ端子、１５５ｃ・・・Ｗ端子、１６０・・・樹脂ケース、１７１・・・開口、１７２・・・開口、１７３・・・切欠き、１７４・・・切欠き、１８１・・・端子接続部、１８２・・・導電性ブロック、１８３・・・絶縁基板、１８４・・・導電板、１８５・・・導電板、１９１・・・端子接続部、１９２・・・導電性ブロック、１９３・・・第２スリット部、１９４・・・第１スリット部、２００・・・パワーコントロールユニット、３００・・・電気自動車

Claims (19)

1. 第１のアーム回路と第２のアーム回路とを備える半導体モジュールであって、
   前記第１のアーム回路と第２のアーム回路のそれぞれに含まれる複数の半導体チップと、
   
   前記第１のアーム回路の前記複数の半導体チップに接続される第１のリードフレームと、
   前記第２のアーム回路の前記複数の半導体チップに接続される第２のリードフレームと、
   前記第１のリードフレームに接続される第１の主端子と、
   前記第２のリードフレームに接続される第２の主端子と
   を備え、
   前記第１のリードフレームと前記第２のリードフレームとは対向する部分を有し、
   前記第１のリードフレームの第１の端部に、前記第１の主端子に接続されている第１の端子接続部を有し、
   前記第２のリードフレームの第２の端部に、前記第２の主端子に接続されている第２の端子接続部を有し、
   前記第１の端子接続部と第２の端子接続部とが、第１のリードフレームと前記第２のリードフレームの対向する部分から見て、逆側に配置されている半導体モジュール。
2. 前記第１のアーム回路に含まれる前記複数の半導体チップがオン状態になったときに前記第１のリードフレームに流れる電流の方向と、前記第２のアーム回路に含まれる前記複数の半導体チップがオン状態になったときに前記第２のリードフレームに流れる電流の方向とが逆向きである
   請求項１に記載の半導体モジュール。
3. 前記第１のリードフレームにおいて前記複数の半導体チップに接続されるチップ接続部と、前記第２のリードフレームにおいて前記複数の半導体チップに接続されるチップ接続部とが、上面視において平行に配置されている
   請求項１または２に記載の半導体モジュール。
4. 前記第１のリードフレームは、
   第１の板状部と、
   前記第１の板状部において前記第２のリードフレームと向かい合う端辺に、上方向または下方向に伸びて形成された第１の延長部と
   を有し、
   前記第２のリードフレームは、
   第２の板状部と、
   前記第２の板状部において前記第１のリードフレームと向かい合う端辺に、前記第１の延長部と対向する方向に伸びて形成された第２の延長部と
   を有する請求項１から３のいずれか一項に記載の半導体モジュール。
5. 前記第１のリードフレームは、前記第１の延長部に接続され、且つ、前記第１の板状部と対向して配置された板状の第１の対向部を更に有する
   請求項４に記載の半導体モジュール。
6. 前記第２のリードフレームは、前記第２の延長部に接続され、且つ、前記第２の板状部と対向して配置された板状の第２の対向部を更に有する
   請求項４または５に記載の半導体モジュール。
7. 前記第１のリードフレームは、第１の板状部を有し、
   前記第２のリードフレームは、
   上面視において前記第１の板状部とは重ならないように配置された第２の板状部と、
   前記第２の板状部に接続され、上面視において前記第１の板状部と重なるように配置された重畳部と
   を有する請求項１から３のいずれか一項に記載の半導体モジュール。
8. 前記第１のリードフレームは、
   前記第１の板状部において前記第２のリードフレームと向かい合う端辺に、上方向または下方向に伸びて形成された第１の延長部と、
   前記第１の延長部に接続され、且つ、前記第１の板状部と対向して配置された板状の第１の対向部と、
   前記第１の板状部または前記第１の対向部と、前記複数の半導体チップとを接続する複数の第１のチップ接続部と
   を有する請求項７に記載の半導体モジュール。
9. 前記第２のリードフレームは、前記第２の板状部及び前記複数の半導体チップを接続する複数の第２のチップ接続部を有する
   請求項７または８に記載の半導体モジュール。
10. 前記第２のリードフレームは、前記第２の板状部と前記重畳部とを連結する第２の延長部を有し、
    前記第２の延長部は、前記第２の主端子側の端辺から、前記複数の半導体チップのうち前記第２の主端子に最も近い半導体チップと対向する位置まで、切欠きが形成されている
    請求項７から９のいずれか一項に記載の半導体モジュール。
11. 前記第１のリードフレームは、
    前記第１の主端子に接続される第１の板状部と、
    前記複数の半導体チップに接続され、前記第１の板状部よりも薄い複数のチップ接続部と
    を有する請求項１から３のいずれか一項に記載の半導体モジュール。
12. 前記第１のリードフレームにおいて、前記第１の主端子に接続される前記第１の端子接続部は、前記複数の半導体チップに接続されるチップ接続部よりも厚い
    請求項１から１１のいずれか一項に記載の半導体モジュール。
13. 前記第１のリードフレームは、前記複数の半導体チップに接続される複数の第１のチップ接続部を有し、
    前記第１の延長部は、前記複数の第１のチップ接続部よりも厚い
    請求項４から６のいずれか一項に記載の半導体モジュール。
14. 前記第１のリードフレームは、前記第１のアーム回路に含まれる前記複数の半導体チップのエミッタ端子に接続された第１中間部を有し、
    前記第２のリードフレームは、前記第２のアーム回路に含まれる前記複数の半導体チップのエミッタ端子に接続された第２中間部を有し、
    前記第１のリードフレームの前記第１中間部と前記第２のリードフレームの第２中間部とは、間隔をあけて対向しているとともに、前記間隔の中央を中心として上面視で点対称に配置されている
    請求項１に記載の半導体モジュール。
15. 前記第１のリードフレームは、該第１のリードフレームの前記第１中間部の長手方向に沿う第１スリット部が形成されており、
    前記第２のリードフレームは、該第２のリードフレームの前記第２中間部の長手方向に沿う第２スリット部が形成されている、
    請求項１４に記載の半導体モジュール。
16. 前記第１スリット部の長手方向の長さは、前記第１のリードフレームの前記第１中間部の長手方向の長さの３分の２より大きく、
    前記第２スリット部の長手方向の長さは、前記第２のリードフレームの前記第２中間部の長手方向の長さの３分の２より大きい、
    請求項１５に記載の半導体モジュール。
17. 前記第１スリット部は、前記第１の主端子側の端辺から形成されており、
    前記第２スリット部は、前記第２の主端子側の端辺から形成されている
    請求項１５に記載の半導体モジュール。
18. 請求項１から１７のいずれか一項に記載の半導体モジュールを備える電気自動車。
19. 請求項１から１７のいずれか一項に記載の半導体モジュールを備えるパワーコントロールユニット。

Images