DE102019206820A1 - Halbleiterleistungsmodul - Google Patents

Halbleiterleistungsmodul Download PDF

Info

Publication number
DE102019206820A1
DE102019206820A1 DE102019206820.0A DE102019206820A DE102019206820A1 DE 102019206820 A1 DE102019206820 A1 DE 102019206820A1 DE 102019206820 A DE102019206820 A DE 102019206820A DE 102019206820 A1 DE102019206820 A1 DE 102019206820A1
Authority
DE
Germany
Prior art keywords
power
contact
conductor track
emitter
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019206820.0A
Other languages
English (en)
Inventor
Christian Marc Lautensack
Alexander Kaiser
Jan Homoth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019206820.0A priority Critical patent/DE102019206820A1/de
Priority to CN202080034252.XA priority patent/CN113795917A/zh
Priority to PCT/EP2020/060011 priority patent/WO2020229063A1/de
Priority to EP20717861.7A priority patent/EP3966860A1/de
Priority to US17/421,307 priority patent/US11973064B2/en
Publication of DE102019206820A1 publication Critical patent/DE102019206820A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Abstract

Die Erfindung betrifft ein Halbleiterleistungsmodul (1) mit einem ersten Leistungstransistor (5LA) und einem zweiten Leistungstransistor (5LB), welche parallel zwischen einer ersten Kollektorleiterbahn (11L) und einer ersten Emitterleiterbahn (9L) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Kollektorleiterbahn (11L) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Emitterleiterbahn (9L) elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiterbahn (9L) fließender Strom auf die beiden Leistungstransistoren (5LA, 5LB) aufteilt, wenn die Leistungstransistoren (5LA, 5LB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kontaktbereich (KB2) mit der ersten Emitterleiterbahn (9L) kontaktiert ist, und wobei der zweite Kontaktbereich (KB2) mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn (9L) verbundenen Leistungstransistoren (5LA, 5LB) so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren (5LA, 5LB) ergibt.

Description

  • Die Erfindung betrifft ein Halbleiterleistungsmodul mit einem ersten Leistungstransistor und einem zweiten Leistungstransistor, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn angeordnet sind. Hierbei ist jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der ersten Kollektorleiterbahn, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren ist mit der ersten Emitterleiterbahn elektrisch leitend verbunden, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind.
  • Die Leistungselektronik für Hybrid-Elektrofahrzeuge bzw. Elektrofahrzeuge samt zugehöriger Halbleiterleistungsmodule sind zunehmend hohen Bauraumforderungen unterworfen, folglich werden die Halbleiterleistungsmoduls samt elektrischen Zuleitungen kleiner konstruiert. Gleichzeitig steigt die Stromdichte auf Grund gestiegener Leistungsanforderungen an. Kleinere Zuleitungen und höhere Ströme haben allerdings höhere elektrische Verluste (ohmsch als auch frequenzbehaftet) zur Folge. Daher sind bauraumoptimierte Halbleiterleistungsmodul in der Regel mechanisch in Längsrichtung aufgebaut, dies führt jedoch dazu, dass die elektrischen Eigenschafften stark asymmetrisch sind. Daher kann es bei einer Parallelschaltung von Leistungstransistoren dazu kommen, dass ein erster Leistungstransistor den Einschaltvorgang übernimmt und ein zweiter Leistungstransistor den Ausschaltvorgang. Dies kann speziell beim Abschalten eines Kurzschlusses dazu führen, dass die Kurzschlussfähigkeit stark eingeschränkt ist.
  • 2 zeigt beispielhaft ein als sogenannte B2-Brücke 1A' ausgeführtes aus dem Stand der Technik bekanntes Halbleiterleistungsmodul 1', welches vier als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführte Leistungstransistoren 5LA, 5LB, 5HA, 5HB und zwei Freilaufdioden 3L, 3H umfasst. Wie aus 2 weiter ersichtlich ist, sind ein erster Leistungstransistor 5LA, ein zweiter Leistungstransistor 5LB und eine erste Freilaufdiode 3L zwischen einer ersten Kollektorleiterbahn 11L und einer ersten Emitterleiterbahn 9L angeordnet und bilden eine Low-Side des Halbleiterleistungsmoduls 1'. Zudem sind ein dritter Leistungstransistor 5HA, ein vierter Leistungstransistor 5HB und eine zweite Freilaufdiode 3H zwischen einer zweiten Kollektorleiterbahn 11H und einer zweiten Emitterleiterbahn 9H angeordnet und bilden eine High-Side des Halbleiterleistungsmoduls 1'. Die beiden Kollektorleiterbahnen 11L, 11H sind beabstandet zueinander in der gleichen Ebene angeordnet und mit einer nicht dargestellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11L, 11H jeweils als Wärmesenke zur Entwärmung des Halbleiterleistungsmoduls 1. Die vier Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die beiden Freilaufdioden 3L, 3H sind jeweils auf den beiden Kollektorleiterbahnen 11L, 11H angeordnet, wobei jeweils eine erste Anschlussfläche der Leistungstransistoren 5LA, 5LB, 5HA, 5HB und der Freilaufdioden 3L, 3H mit einer korrespondierenden Kollektorleiterbahn 11L, 11B elektrisch leitend verbunden ist. Eine zweite Anschlussfläche der Leistungstransistoren 5LA, 5LB, 5HA, 5HB und der Freilaufdioden 3L, 3H ist jeweils mit einer korrespondierenden Emitterleiterbahn 9L, 9H elektrisch leitend verbunden. Zudem werden die Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die Freilaufdioden 3L, 3H über die jeweilige Kollektorleiterbahn 11L, 11H entwärmt.
  • Wie aus 2 weiter ersichtlich ist, ist ein erster externer Leistungskontakt P, an welchem ein Wechselspannungspotential anliegt, an einem ersten Kontaktbereich KB1 mit der Oberfläche der ersten Kollektorleiterbahn 11L verbunden und wird durch diese entwärmt. Ein zweiter externer Leistungskontakt TL, an welchem ein erstes Gleichspannungspotential anliegt, ist an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9L verbunden und wird über die erste Emitterleiterbahn, durch die Leistungstransistoren 5LA, 5LB und die Freilaufdioden 3L und über die erste Kollektorleiterbahn 11L entwärmt. Ein dritter externer Leistungskontakt TH, an welchem ein zweites Gleichspannungspotential anliegt, ist an einem dritten Kontaktbereich KB3 mit der Oberfläche der zweiten Kollektorleiterbahn 11H verbunden und wird durch diese entwärmt. Die zweite Emitterleiterbahn 9H ist über ein Verbindungselement an einem vierten Kontaktbereich KB4 elektrisch mit der ersten Kollektorleiterbahn 11L verbunden. Zudem weist das dargestellte Halbleiterleistungsmodul 1 noch weiter externe Kontakte KH, EH, G1H, G2H, KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL über einen Bonddraht mit der ersten Kollektorleiterbahn 11L bzw. den Kollektoranschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt EL ist über einen Bonddraht mit der ersten Emitterleiterbahn 9L bzw. Emitteranschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt G1L ist über einen Bonddraht mit einem Gateanschluss des ersten Leistungstransistors 5LA der Low-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt G2L ist über einen Bonddraht mit einem Gateanschluss des zweiten Leistungstransistors 5LB der Low-Side des Halbleiterleistungsmoduls 1' verbunden. Analog ist der externe Kontakt KH über einen Bonddraht mit der zweiten Kollektorleiterbahn 11H bzw. Kollektoranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt EH ist über einen Bonddraht mit der zweiten Emitterleiterbahn 9H bzw. Emitteranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt G1H ist über einen Bonddraht mit einem Gateanschluss des dritten Leistungstransistors 5HA der High-Side des Halbleiterleistungsmoduls 1' verbunden. Der externe Kontakt G2H ist über einen Bonddraht mit einem Gateanschluss des vierten Leistungstransistors 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden.
  • Offenbarung der Erfindung
  • Das Halbleiterleistungsmodul mit den Merkmalen des unabhängigen Patentanspruchs 1 hat den Vorteil, dass über eine spezielle Leitungsführung die effektiv wirksamen Induktivitäten und ohmschen Widerstände der beiden parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn angeordneten Leistungstransistoren aneinander angepasst werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransistoren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird. Im Normalbetrieb kann so eine ideale Chipfläche für beide Leistungstransistoren bestimmt werden. Im Kurzschlussfall ergibt sich durch die gleiche Aufteilung der Ströme die maximale Ausreizung der thermischen Zerstörgrenze der beiden Leistungstransistoren. Zudem kann durch die elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren der Abstand zwischen den beiden parallelen Leistungstransistoren erhöht werden, wodurch eine bessere Kühlanbindung ermöglicht wird.
  • Ausführungsformen der vorliegenden Erfindung stellen ein Halbleiterleistungsmodul mit einem ersten Leistungstransistor und einem zweiten Leistungstransistor zur Verfügung, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der ersten Kollektorleiterbahn, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der ersten Emitterleiterbahn elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei ist ein erster externer Leistungskontakt direkt an einem ersten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert. Ein zweiter externer Leistungskontakt ist über ein erstes Verbindungselement an einem zweiten Kontaktbereich mit der ersten Emitterleiterbahn kontaktiert, wobei der zweite Kontaktbereich mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn verbundenen Leistungstransistoren so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren ergibt.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Halbleiterleistungsmoduls möglich.
  • Besonders vorteilhaft ist, dass ein dritter Leistungstransistor und ein vierter Leistungstransistor parallel zwischen einer zweiten Kollektorleiterbahn und einer zweiten Emitterleiterbahn angeordnet sein können, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der zweiten Kollektorleiterbahn elektrisch leitend verbunden sein kann, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der zweiten Emitterleiterbahn elektrisch leitend verbunden sein kann, so dass sich ein zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilen kann, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein dritter externer Leistungskontakt direkt an einem dritten Kontaktbereich mit der zweiten Kollektorleiterbahn kontaktiert werden, und die zweite Emitterleiterbahn kann über ein zweites Verbindungselement an einem vierten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert werden. Zudem können der erste Leistungstransistor und der parallelgeschaltete zweite Leistungstransistor einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden, und der dritte Leistungstransistor und der parallelgeschaltete vierte Leistungstransistor können einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden. Des Weiteren kann eine erste Freilaufdiode parallel zum ersten Leistungstransistor und zum zweiten Leistungstransistor zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn angeordnet werden. Eine zweite Freilaufdiode kann parallel zum dritten Leistungstransistor und zum vierten Leistungstransistor zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn angeordnet werden. Dadurch kann das Halbleiterleistungsmodul als B2-Brücke eingesetzt werden, wobei dann am ersten externen Leistungskontakt ein Wechselspannungspotential anliegt, am zweiten externen Leistungskontakt ein erstes Gleichspannungspotential anliegt, und am dritten externen Leistungskontakt ein zweites Gleichspannungspotential anliegt. Die Leistungstransistoren können beispielsweise als IGBTs (Insulated Gate Bipolar Transistors), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor), usw. ausgeführt werden.
  • In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann der vierte Kontaktbereich bezogen auf den Abstand zwischen dem dritten Leistungstransistor und dem parallelgeschalteten vierten Leistungstransistor mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren positioniert werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransistoren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird.
  • In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann der zweite Kontaktbereich bezogen auf den Abstand zwischen dem ersten Leistungstransistor und dem zweiten Leistungstransistor mechanisch in Richtung des zweiten Leistungstransistors verschoben werden, welcher räumlich weiter vom zweiten Leistungskontakt entfernt ist als der erste Leistungstransistor. Dadurch werden die wirksame Induktivität und der wirksame ohmsche Widerstand des ersten Leistungstransistors erhöht und die wirksame Induktivität und der wirksame ohmsche Widerstand des zweiten Leistungstransistors reduziert, wodurch die wirksamen Induktivitäten und ohmschen Widerstände der beiden Leistungstransistoren aneinander angepasst werden.
  • In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann eine erste Steuerspannung zwischen einem externen Emitterkontakt und einem mit einem Steueranschluss des ersten Leistungstransistors verbundenen ersten externen Gatekontakt angelegt werden. Des Weiteren kann eine zweite Steuerspannung zwischen dem externen Emitterkontakt und einem mit einem Steueranschluss des zweiten Leistungstransistors verbundenen zweiten externen Gatekontakt angelegt werden. Zudem kann der externe Emitterkontakt an einem Emitterkontaktierpunkt mit der ersten Emitterleiterbahn verbunden werden. Hierbei kann der Emitterkontaktierpunkt mit der ersten Emitterleiterbahn bezogen auf den Abstand zwischen dem ersten Leistungstransistor und dem zweiten Leistungstransistor mechanisch in Richtung des ersten Leistungstransistors verschoben werden.
  • In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann das erste Verbindungselement U-förmig ausgeführt werden, so dass außer am zweiten Kontaktbereich ein Luftspalt zwischen dem zweiten Verbindungselement und der zweiten Emitterleiterbahn ausgebildet ist. Dies ermöglicht eine besonders einfache und kostengünstige Umsetzung der Positionierung des zweiten Kontaktbereichs. Zudem erlaubt die U-förmige Ausführung des ersten Verbindungselements eine einfache Realisierung eines Wärmeableitpfads zur Entwärmung des zweiten externen Leistungskontakts.
  • In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann im Bereich des zweiten externen Leistungskontakt eine Entwärmungsanordnung mit einer elektrisch isolierenden Zwischenschicht angeordnet werden, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiterbahn verbunden ist, wobei die elektrisch isolierende Zwischenschicht einen elektrisch isolierten Wärmeableitpfad zwischen dem ersten Verbindungselement und der ersten Kollektorleiterbahn ausbilden kann, welche den zweiten externen Leistungskontakt entwärmt. Durch den elektrisch isolierten Wärmeableitpfad ist es möglich, den zweiten externen Leistungskontakt des Halbleitermoduls, welcher nicht direkt auf der Oberfläche einer als Wärmesenke wirkenden Kollektorleiterbahn kontaktiert ist, thermisch mit der als Wärmesenke wirkenden ersten Kollektorleiterbahn zu koppeln und zu entwärmen. Dadurch können auch solche externen Leistungskontakte des Halbleiterleistungsmoduls gekühlt und die Verlustleistung über den Entwärmungspfad des Halbleiterleistungsmoduls abgeführt werden. Durch die Entwärmungsanordnung wird der zweite externe Leistungskontakt thermisch an das Kühlsystem des Halbleiterleistungsmoduls angekoppelt, so dass eine definierte Entwärmung des externen Leistungskontakts möglich ist. Zudem wird die thermische Leistungsfähigkeit des Halbleiterleistungsmoduls in vorteilhafter Weise von durch außen eingeprägte Verlustleistung entkoppelt. Außerdem erfahren die Leistungstransistoren keinen zusätzlichen Wärmeeintrag durch die Anbindung an externe Stromschienen und können dadurch optimaler ausgenutzt werden.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Zudem ist ein aus dem Stand der Technik bekanntes und in der Beschreibungseinleitung beschriebenes Halbleiterleistungsmodul in der Zeichnung dargestellt. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.
  • Figurenliste
    • 1 zeigt eine schematische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterleistungsmoduls.
    • 2 zeigt eine schematische Darstellung eines aus dem Stand der Technik bekannten Halbleiterleistungsmoduls.
    • 3 zeigt ein schematisches elektrisches Schaltbild des erfindungsgemäßen Halbleiterleistungsmoduls aus 1.
    • 4 zeigt ein Kennliniendiagramm des Schaltverhaltens des bekannten Halbleiterleistungsmoduls aus 2.
    • 5 zeigt ein Kennliniendiagramm des Schaltverhaltens des erfindungsgemäßen Halbleiterleistungsmoduls aus 1 und 3.
  • Ausführungsformen der Erfindung
  • Wie aus 1 und 3 ersichtlich ist, umfasst das dargestellte Ausführungsbeispiel eines erfindungsgemäßen Halbleiterleistungsmoduls 1 einen ersten Leistungstransistor 5LA und einen zweiten Leistungstransistor 5LB, welche parallel zwischen einer ersten Kollektorleiterbahn 11L und einer ersten Emitterleiterbahn 9L angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5LA, 5LB mit der ersten Kollektorleiterbahn 11L und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5LA, 5LB mit der ersten Emitterleiterbahn 9L elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn 11L und der ersten Emitterleiterbahn 9L fließender Strom auf die beiden Leistungstransistoren 5LA, 5LB aufteilt, wenn die Leistungstransistoren 5LA, 5LB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Ein erster externer Leistungskontakt P ist direkt an einem ersten Kontaktbereich KB1 mit der ersten Kollektorleiterbahn 11 kontaktiert. Ein zweiter externer Leistungskontakt TL ist über ein erstes Verbindungselement 13 an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9L kontaktiert, wobei der zweite Kontaktbereich KB2 mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn 9L verbundenen Leistungstransistoren 5LA, 5LB so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren 5LA, 5LB ergibt.
  • Wie aus 1 und 3 weiter ersichtlich ist, umfasst das dargestellte Halbleiterleistungsmodul 1 einen dritten Leistungstransistor 5HA und einen vierten Leistungstransistor 5HB, welche parallel zwischen einer zweiten Kollektorleiterbahn 11H und einer zweiten Emitterleiterbahn 9H angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5HA, 5HB mit der zweiten Kollektorleiterbahn 11H verbunden ist, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5HA, 5HB mit der zweiten Emitterleiterbahn 9H elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn 11H und der zweiten Emitterleiterbahn 9H fließender Strom auf die beiden Leistungstransistoren 5HA, 5HB aufteilt, wenn die Leistungstransistoren 5HA, 5HB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Zudem ist ein dritter externer Leistungskontakt TH direkt an einem dritten Kontaktbereich KB3 mit der zweiten Kollektorleiterbahn 11H kontaktiert. Die zweite Emitterleiterbahn 9H ist über ein zweites Verbindungselement 12 an einem vierten Kontaktbereich KB4 mit der ersten Kollektorleiterbahn 11L kontaktiert. Wie aus 1 weiter ersichtlich ist, ist der vierte Kontaktbereich KB4 bezogen auf den Abstand zwischen dem dritten Leistungstransistor 5HA und dem parallelgeschalteten vierten Leistungstransistor 5HB mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren 5HA, 5HB positioniert.
  • Wie aus 1 und 3 weiter ersichtlich ist, ist das Halbleiterleistungsmodul 1 im dargestellten Ausführungsbeispiel als B2-Brücke 1A ausgeführt. Daher liegt am ersten externen Leistungskontakt P ein Wechselspannungspotential an. Am zweiten externer Leistungskontakt TL liegt ein erstes Gleichspannungspotential an, und am dritten externen Leistungskontakt TH liegt ein zweites Gleichspannungspotential an. Analog zu dem in 2 dargestellten aus dem Stand der Technik bekannten Halbleiterleistungsmodul 1' sind die Leistungstransistoren 5LA, 5LB, 5HA, 5HB jeweils als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführt. Im dargestellten Ausführungsbeispiel des Halbleiterleistungsmoduls 1 bilden der erste Leistungstransistor 5LA und der parallelgeschaltete zweite Leistungstransistor 5LB einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt TL und dem ersten externen Leistungskontakt P aus. Der dritte Leistungstransistor 5HA und der parallelgeschaltete vierte Leistungstransistor 5HB bilden einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt TH und dem ersten externen Leistungskontakt P aus. Zudem ist eine erste Freilaufdiode 3L im Low-Side-Pfad parallel zum ersten Leistungstransistor 5LA und zum zweiten Leistungstransistor 5LB zwischen der ersten Kollektorleiterbahn 11L und der ersten Emitterleiterbahn 9L angeordnet. Eine zweite Freilaufdiode 3H ist im High-Side-Pfad parallel zum dritten Leistungstransistor 5HA und zum vierten Leistungstransistor 5HB zwischen der zweiten Kollektorleiterbahn 11H und der zweiten Emitterleiterbahn 9H angeordnet. Die beiden Kollektorleiterbahnen 11L, 11H sind beabstandet zueinander in der gleichen Ebene angeordnet und mit einer nicht dargestellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11L, 11H jeweils als Wärmesenke zur Entwärmung des Halbleiterleistungsmoduls 1. Zudem werden die Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die Freilaufdioden 3L, 3H über die jeweilige Kollektorleiterbahn 11L, 11H entwärmt.
  • Der erste externe Leistungskontakt P ist am ersten Kontaktbereich KB1 direkt mit der Oberfläche der ersten Kollektorleiterbahn 11L verbunden und wird durch diese entwärmt. Der zweite externe Leistungskontakt TL ist im dargestellten Ausführungsbeispiel über das erste Verbindungselement 14 an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9L verbunden. Das erste Verbindungselement 13 ist im dargestellten Ausführungsbeispiel U-förmig ausgeführt, so dass außer am zweiten Kontaktbereich KB2 ein Luftspalt 15 zwischen dem zweiten Verbindungselement 13 und der zweiten Emitterleiterbahn 9B ausgebildet ist. Des Weiteren ist im dargestellten Ausführungsbeispiel im Bereich des zweiten externen Leistungskontakt TL eine Entwärmungsanordnung 20 mit einer nicht dargestellten elektrisch isolierenden Zwischenschicht angeordnet, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement 13 und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiterbahn 11L verbunden ist. Die elektrisch isolierende Zwischenschicht bildet einen elektrisch isolierten Wärmeableitpfad zwischen dem ersten Verbindungselement 13 und der ersten Kollektorleiterbahn 11L aus, welche den zweiten externen Leistungskontakt TL entwärmt. Die nicht dargestellte elektrisch isolierende Zwischenschicht ist beispielsweise als AMB-Keramiksubstrat ausgeführt und weist eine gute bis sehr gute Wärmeleitfähigkeit im Bereich von 20 bis 200 W/mK auf. Das AMB-Keramiksubstrat weist an beiden Oberflächen eine Kupferstruktur als lötbare Oberfläche auf, damit die entsprechenden stoffschlüssigen Lotschichten zur Wärmeableitung zwischen dem ersten Verbindungselement 13 und der elektrisch isolierenden Zwischenschicht und zwischen der elektrisch isolierenden Zwischenschicht und der ersten Kollektorleiterbahn 11L hergestellt werden können. Selbstverständlich kann die elektrisch isolierende Zwischenschicht alternativ als DBC-Substrat oder als IMS-Substrat oder als Reinstsilizium-Stück ausgeführt werden. Der dritte externe Leistungskontakt TH ist am dritten Kontaktbereich KB3 direkt mit der Oberfläche der zweiten Kollektorleiterbahn 11H verbunden und wird durch diese entwärmt. Zudem weist das dargestellte Halbleiterleistungsmodul 1 noch weiter externe Kontakte KH, EH, G1H, G2H, KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL über einen Bonddraht mit der ersten Kollektorleiterbahn 11L bzw. den Kollektoranschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt EL ist über einen Bonddraht mit der ersten Emitterleiterbahn 9L bzw. Emitteranschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G1L ist über einen Bonddraht mit einem Gateanschluss des ersten Leistungstransistors 5LA der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G2L ist über einen Bonddraht mit einem Gateanschluss des zweiten Leistungstransistors 5LB der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Analog ist der externe Kontakt KH über einen Bonddraht mit der zweiten Kollektorleiterbahn 11H bzw. Kollektoranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt EH ist über einen Bonddraht mit der zweiten Emitterleiterbahn 9H bzw. Emitteranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G1H ist über einen Bonddraht mit einem Gateanschluss des dritten Leistungstransistors 5HA der High-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G2H ist über einen Bonddraht mit einem Gateanschluss des vierten Leistungstransistors 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden.
  • Wie aus 1 weiter ersichtlich ist, ist der zweite Kontaktbereich KB2 bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LA und dem zweiten Leistungstransistor 5LB mechanisch in Richtung des zweiten Leistungstransistors 5LB verschoben, welcher räumlich weiter vom zweiten Leistungskontakt TL entfernt ist als der erste Leistungstransistor 5LA. Zudem ist eine erste Steuerspannung zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des ersten Leistungstransistors 5LA verbundenen ersten externen Gatekontakt G1L angelegt. Eine zweite Steuerspannung ist zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des zweiten Leistungstransistors 5LB verbundenen zweiten externen Gatekontakt G2L angelegt. Der externe Emitterkontakt EL ist an einem Emitterkontaktierpunkt EK mit der ersten Emitterleiterbahn 9LB verbunden. Hierbei ist der Emitterkontaktierpunkt EK mit der ersten Emitterleiterbahn 9LB bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LA und dem zweiten Leistungstransistor 5LB mechanisch in Richtung des ersten Leistungstransistors 5LA verschoben.
  • In 3 bezeichnen R jeweils einen korrespondierenden Leitungswiderstand und L bezeichnet eine korrespondierende Leitungsinduktivität. Hierbei können die mit x bezeichneten Faktoren durch die Positionierung des zweiten Kontaktbereichs KB2 und/oder des Emitterkontaktierpunkts EK eingestellt werden, um die ohmschen Leitungswiderstände und Leitungsinduktivitäten am Emitter der Leistungstransistoren 5LA, 5LB bzw. an der Anode der Freilaufdiode 3L anzupassen.
  • Wie durch einen Vergleich der beiden Kennliniendiagramme in 4 und 5 ersichtlich ist, kann durch Ausführungsformen des erfindungsgemäßen Halbleiterleistungsmoduls 1 die Stromverteilung auf die beiden Leistungstransistoren 5LA, 5LB so eingestellt werden, dass eine in 5 dargestellte Stromdifferenz DI zwischen einem Stromfluss I-5LA durch den ersten Leistungstransistor 5LA und einem Stromfluss I-5LB durch den zweiten Leistungstransistor 5LB im Vergleich zu der in 4 dargestellten Stromdifferenz DI' bei gleichem Spannungsverlauf UCE-5L deutlich geringer ist.

Claims (12)

  1. Halbleiterleistungsmodul (1) mit einem ersten Leistungstransistor (5LA) und einem zweiten Leistungstransistor (5LB), welche parallel zwischen einer ersten Kollektorleiterbahn (11L) und einer ersten Emitterleiterbahn (9L) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Kollektorleiterbahn (11L) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Emitterleiterbahn (9L) elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiterbahn (9L) fließender Strom auf die beiden Leistungstransistoren (5LA, 5LB) aufteilt, wenn die Leistungstransistoren (5LA, 5LB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kontaktbereich (KB2) mit der ersten Emitterleiterbahn (9L) kontaktiert ist, und wobei der zweite Kontaktbereich (KB2) mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn (9L) verbundenen Leistungstransistoren (5LA, 5LB) so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren (5LA, 5LB) ergibt.
  2. Halbleiterleistungsmodul (1) nach Anspruch 1, dadurch gekennzeichnet, dass ein dritter Leistungstransistor (5HA) und ein vierter Leistungstransistor (5HB) parallel zwischen einer zweiten Kollektorleiterbahn (11H) und einer zweiten Emitterleiterbahn (9H) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5HA, 5HB) mit der zweiten Kollektorleiterbahn (11H) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5HA, 5HB) mit der zweiten Emitterleiterbahn (9H) elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn (11H) und der zweiten Emitterleiterbahn (9H) fließender Strom auf die beiden Leistungstransistoren (5HA, 5HB) aufteilt, wenn die Leistungstransistoren (5HA, 5HB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein dritter externer Leistungskontakt (TH) direkt an einem dritten Kontaktbereich (KB3) mit der zweiten Kollektorleiterbahn (11H) kontaktiert ist, und wobei die zweite Emitterleiterbahn (9H) über ein zweites Verbindungselement (12) an einem vierten Kontaktbereich (KB4) mit der ersten Kollektorleiterbahn (11L) kontaktiert ist.
  3. Halbleiterleistungsmodul (1) nach Anspruch 2, dadurch gekennzeichnet, dass der erste Leistungstransistor (5LA) und der parallelgeschaltete zweite Leistungstransistor (5LB) einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt (TL) und dem ersten externen Leistungskontakt (P) ausbilden, und der dritte Leistungstransistor (5HA) und der parallelgeschaltete vierte Leistungstransistor (5HB) einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt (TH) und dem ersten externen Leistungskontakt (P) ausbilden.
  4. Halbleiterleistungsmodul (1) nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass eine erste Freilaufdiode (3L) parallel zum ersten Leistungstransistor (5LA) und zum zweiten Leistungstransistor (5LB) zwischen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiterbahn (9L) angeordnet ist, und eine zweite Freilaufdiode (3H) parallel zum dritten Leistungstransistor (5HA) und zum vierten Leistungstransistor (5HB) zwischen der zweiten Kollektorleiterbahn (11H) und der zweiten Emitterleiterbahn (9H) angeordnet ist,
  5. Halbleiterleistungsmodul (1) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der vierte Kontaktbereich (KB4) bezogen auf den Abstand zwischen dem dritten Leistungstransistor (5HA) und dem parallelgeschalteten vierten Leistungstransistor (5HB) mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren (5HA, 5HB) positioniert ist.
  6. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der zweite Kontaktbereich (KB2) bezogen auf den Abstand zwischen dem ersten Leistungstransistor (5LA) und dem zweiten Leistungstransistor (5LB) mechanisch in Richtung des zweiten Leistungstransistors (5LB) verschoben ist, welcher räumlich weiter vom zweiten Leistungskontakt (TL) entfernt ist als der erste Leistungstransistor (5LA).
  7. Halbleiterleistungsmodul (1) nach Anspruch 6, dadurch gekennzeichnet, dass eine erste Steuerspannung zwischen einem externen Emitterkontakt (EL) und einem mit einem Steueranschluss des ersten Leistungstransistors (5LA) verbundenen ersten externen Gatekontakt (G1L) angelegt ist.
  8. Halbleiterleistungsmodul (1) nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass eine zweite Steuerspannung zwischen dem externen Emitterkontakt (EL) und einem mit einem Steueranschluss des zweiten Leistungstransistors (5LB) verbundenen zweiten externen Gatekontakt (G2L) angelegt ist.
  9. Halbleiterleistungsmodul (1) nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der externe Emitterkontakt (EL) an einem Emitterkontaktierpunkt (EK) mit der ersten Emitterleiterbahn (9LB) verbunden ist.
  10. Halbleiterleistungsmodul (1) nach Anspruch 9, dadurch gekennzeichnet, dass der Emitterkontaktierpunkt (EK) mit der ersten Emitterleiterbahn (9LB) bezogen auf den Abstand zwischen dem ersten Leistungstransistor (5LA) und dem zweiten Leistungstransistor (5LB) mechanisch in Richtung des ersten Leistungstransistors (5LA) verschoben ist.
  11. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das erste Verbindungselement (13) U-förmig ausgeführt ist, so dass außer am zweiten Kontaktbereich (KB2) ein Luftspalt (15) zwischen dem zweiten Verbindungselement (13) und der zweiten Emitterleiterbahn (9B) ausgebildet ist.
  12. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass im Bereich des zweiten externen Leistungskontakt (TL) eine Entwärmungsanordnung (20) mit einer elektrisch isolierenden Zwischenschicht angeordnet ist, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement (13) und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiterbahn (11L) verbunden ist, wobei die elektrisch isolierende Zwischenschicht einen elektrisch isolierten Wärmeableitpfad zwischen dem ersten Verbindungselement (13) und der ersten Kollektorleiterbahn (11L) ausbildet, welche den zweiten externen Leistungskontakt (TL) entwärmt.
DE102019206820.0A 2019-05-10 2019-05-10 Halbleiterleistungsmodul Pending DE102019206820A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102019206820.0A DE102019206820A1 (de) 2019-05-10 2019-05-10 Halbleiterleistungsmodul
CN202080034252.XA CN113795917A (zh) 2019-05-10 2020-04-08 半导体功率模块
PCT/EP2020/060011 WO2020229063A1 (de) 2019-05-10 2020-04-08 Halbleiterleistungsmodul
EP20717861.7A EP3966860A1 (de) 2019-05-10 2020-04-08 Halbleiterleistungsmodul
US17/421,307 US11973064B2 (en) 2019-05-10 2020-04-08 Semiconductor power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019206820.0A DE102019206820A1 (de) 2019-05-10 2019-05-10 Halbleiterleistungsmodul

Publications (1)

Publication Number Publication Date
DE102019206820A1 true DE102019206820A1 (de) 2020-11-12

Family

ID=70228060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019206820.0A Pending DE102019206820A1 (de) 2019-05-10 2019-05-10 Halbleiterleistungsmodul

Country Status (5)

Country Link
US (1) US11973064B2 (de)
EP (1) EP3966860A1 (de)
CN (1) CN113795917A (de)
DE (1) DE102019206820A1 (de)
WO (1) WO2020229063A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021204694A1 (de) 2021-05-10 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterleistungsmodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150235923A1 (en) * 2012-09-12 2015-08-20 Calsonic Kansei Corporation Semiconductor device
WO2018142863A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007186B4 (de) * 2004-02-13 2008-10-30 Qimonda Ag Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
DE102004027186B3 (de) * 2004-06-03 2005-10-20 Eupec Gmbh & Co Kg Steuerkreis für ein elektrisches Modul
US9444286B2 (en) * 2011-06-09 2016-09-13 Toshiba Mitsubishi-Electric Industrial Systems Corporation Uninterruptible power supply system
US9397030B2 (en) * 2012-11-05 2016-07-19 Nsk Ltd. Semiconductor module
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US9983239B2 (en) * 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150235923A1 (en) * 2012-09-12 2015-08-20 Calsonic Kansei Corporation Semiconductor device
WO2018142863A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021204694A1 (de) 2021-05-10 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterleistungsmodul
EP4089729A2 (de) 2021-05-10 2022-11-16 Robert Bosch GmbH Halbleiterleistungsmodul
EP4089729A3 (de) * 2021-05-10 2022-11-23 Robert Bosch GmbH Halbleiterleistungsmodul

Also Published As

Publication number Publication date
EP3966860A1 (de) 2022-03-16
CN113795917A (zh) 2021-12-14
WO2020229063A1 (de) 2020-11-19
US11973064B2 (en) 2024-04-30
US20220077119A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
US10002858B2 (en) Power transistor module
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102014101261B4 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
WO2000042654A1 (de) Elektronisches halbleitermodul
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
EP3480846A1 (de) Halbleiteranordnung mit zuverlässig schaltenden steuerbaren halbleiterelementen
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102021203144A1 (de) Leistungsmodul für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter mit einem solchen Leistungsmodul
DE102019206820A1 (de) Halbleiterleistungsmodul
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
DE102019206822A1 (de) Halbleiterleistungsmodul
EP3794641A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE102019206821A1 (de) Halbleiterleistungsmodul
DE102021213497A1 (de) Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug
DE102015115312A1 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102019206823A1 (de) Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie
EP3324434A1 (de) Halbleiteranordnung mit bonding-sockel und verfahren zum betrieb solch einer halbleiteranordnung
DE102021123636B4 (de) Leistungshalbleitermodul mit einer Substratanordnung, mit Leistungshalbleiterbauelementen und mit einer Folienstapelanordnung

Legal Events

Date Code Title Description
R163 Identified publications notified