DE102022211996A1 - Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung - Google Patents

Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung Download PDF

Info

Publication number
DE102022211996A1
DE102022211996A1 DE102022211996.7A DE102022211996A DE102022211996A1 DE 102022211996 A1 DE102022211996 A1 DE 102022211996A1 DE 102022211996 A DE102022211996 A DE 102022211996A DE 102022211996 A1 DE102022211996 A1 DE 102022211996A1
Authority
DE
Germany
Prior art keywords
pad
load
connection
semiconductor module
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022211996.7A
Other languages
English (en)
Inventor
Tomas REITER
Michael Niendorf
Waldemar Jakobi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102022211996A1 publication Critical patent/DE102022211996A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Leistungshalbleitermodulanordnung umfasst ein Leistungselektroniksubstrat mit einer ersten Gleichspannungskontaktfläche, einer zweiten Gleichspannungskontaktfläche, einer ersten Lastkontaktfläche und einer zweiten Lastkontaktfläche, einen ersten und einen zweiten Transistorchip, die auf der ersten Lastkontaktfläche montiert sind, einen dritten und einen vierten Transistorchip, die auf der ersten Gleichspannungskontaktfläche montiert sind, wobei der erste und der zweite Transistorchip gemeinsam einen ersten Schalter bilden und der dritte und der vierte Transistorchip gemeinsam einen zweiten Schalter bilden, die erste und die zweite Gleichspannungskontaktfläche so angeordnet sind, dass eine Gleichstromversorgungsimpedanz für eine erste Kommutierungsschleife, die durch den ersten und den dritten Transistorchip fließt, einer Gleichstromversorgungsimpedanz für eine zweite Kommutierungsschleife entspricht, die durch den zweiten und den vierten Transistorchip fließt, und eine Impedanz einer ersten Lastverbindung zu dem dritten Transistorchip größer ist als eine Impedanz einer zweiten Lastverbindung zu dem vierten Transistorchip.

Description

  • HINTERGRUND
  • In vielen Anwendungen, wie z. B. in der Automobilindustrie und in industriellen Anwendungen, werden Leistungsmodule eingesetzt, um Leistungsvorrichtungen aufzunehmen und zu schützen und um zu ermöglichen, eine Leistungsschaltung mit einer externen Vorrichtung, wie z. B. einer PBC (gedruckten Leiterplatte), zu verbinden. Leistungsmodule können Teil von energieeffizienten Lösungen sein, um anthropogene Emissionen von Treibhausgasen (THG) zu reduzieren oder zu vermeiden. Leistungsmodule können zum Beispiel in Hybrid- oder reinen Elektrofahrzeugen eingesetzt werden, um große Mengen an Strom und/oder Spannung zu schalten. Allgemeiner können moderne energieeffiziente Leistungsmodule in jegliche elektrische Einrichtung integriert werden, um die Effizienz zu verbessern und die Umweltbelastung zu reduzieren.
  • Die von Leistungsmodulen eingehausten Schaltungen umfassen Leistungswandlerschaltungen wie ein- und mehrphasige Halbwellengleichrichter, ein- und mehrphasige Vollwellengleichrichter, Spannungsregler usw. Leistungsvorrichtungen wie IGBTs (Bipolartransistoren mit isoliertem Gate), Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), Leistungsdioden usw. bilden die Grundbausteine dieser Leistungswandlerschaltungen. In einigen Fällen können mehrere Transistorchips verwendet werden, um einen topologischen Schalter einer Leistungswandlerschaltung zu bilden. In diesen Schaltungen wird ein effizienter Betrieb durch symmetrisches Schalten der Transistorchips erreicht, die jeden topologischen Schalter bilden. Ferner können Leistungsmodule Erfassungsverbindungen zum Überwachen eines Betriebszustands der einzelnen Chips umfassen, z. B. Temperatur, Strom usw. Für Leistungsmodule mit symmetrischem Schalten der einzelnen Chips und Erfassungsverbindungen zum Überwachen eines Betriebszustands einiger der einzelnen Chips sind innovative Lösungen erforderlich.
  • KURZDARSTELLUNG
  • Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen weitere Merkmale und Vorteile erkennen.
  • Eine Leistungshalbleitermodulanordnung wird offenbart. Gemäß einer Ausführungsform umfasst das Leistungshalbleitermodul ein Leistungselektroniksubstrat mit einer dielektrischen Schicht und einer ersten Metallisierungsschicht, die auf einer oberen Oberfläche der dielektrischen Schicht angeordnet ist, wobei die erste Metallisierungsschicht so ausgelegt ist, dass sie eine erste Gleichspannungskontaktfläche, eine zweite Gleichspannungskontaktfläche, eine erste Lastkontaktfläche und eine zweite Lastkontaktfläche umfasst, einen ersten und einen zweiten Transistorchip, die auf der ersten Lastkontaktfläche montiert sind, und einen dritten und einen vierten Transistorchip, die auf der ersten Gleichspannungskontaktfläche montiert sind, wobei der erste und der zweite Transistorchip gemeinsam einen ersten Schalter bilden, der zwischen die zweite Gleichspannungskontaktfläche und die erste Lastkontaktfläche geschaltet ist, wobei der dritte und der vierte Transistorchip gemeinsam einen zweiten Schalter bilden, der zwischen die erste Gleichspannungskontaktfläche und die zweite Lastkontaktfläche geschaltet ist, wobei die erste und die zweite Gleichspannungskontaktfläche so angeordnet sind, dass eine Gleichstromversorgungsimpedanz für eine erste Kommutierungsschleife, die durch den ersten und den dritten Transistorchip fließt, einer Gleichstromversorgungsimpedanz für eine zweite Kommutierungsschleife entspricht, die durch den zweiten und den vierten Transistorchip fließt, wobei der dritte Transistorchip mit der zweiten Lastkontaktfläche durch eine erste Lastverbindung verbunden ist, wobei der vierte Transistorchip mit der zweiten Lastkontaktfläche durch eine zweite Lastverbindung verbunden ist und wobei eine Impedanz der ersten Lastverbindung größer ist als eine Impedanz der zweiten Lastverbindung.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine erste Erfassungskontaktfläche umfasst, wobei das Leistungshalbleitermodul ferner eine Erfassungsverbindung zwischen der ersten Erfassungskontaktfläche und dem vierten Transistorchip umfasst.
  • Einzeln oder in Kombination umfasst die erste Lastverbindung eines oder mehrere Verbindungselemente, die zwischen einen Anschluss der oberen Oberfläche des dritten Transistorchips und die zweite Lastkontaktfläche geschaltet sind, wobei die zweite Lastverbindung eines oder mehrere Verbindungselemente umfasst, die zwischen einen Anschluss der oberen Oberfläche des vierten Transistorchips und die zweite Lastkontaktfläche geschaltet sind, und wobei die größere Impedanz der ersten Lastverbindung als die der zweiten Lastverbindung einen physikalischen Unterschied zwischen dem einen oder den mehreren Verbindungselementen von der ersten Lastverbindung und dem einen oder den mehreren Verbindungselementen von der zweiten Lastverbindung umfasst.
  • Einzeln oder in Kombination umfasst der physikalische Unterschied einen oder mehrere von: einem Unterschied in der Länge der Verbindungselemente, einem Unterschied in der Anzahl der Verbindungselemente, einem Unterschied in der Materialzusammensetzung der Verbindungselemente und einem Unterschied in der Querschnittsfläche der Verbindungselemente.
  • Einzeln oder in Kombination hat die erste Gleichspannungskontaktfläche eine u-förmige Geometrie, wobei eine Seite mit offenen Ende der u-förmigen ersten Gleichspannungskontaktfläche der ersten Lastkontaktfläche und der zweiten Gleichspannungskontaktfläche zugewandt ist und wobei eine geschlossene Seite der u-förmigen ersten Gleichspannungskontaktfläche der zweiten Lastkontaktfläche und der ersten Erfassungskontaktfläche zugewandt ist.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine zweite Schalt-Gate-Kontaktfläche umfasst, wobei das Leistungshalbleitermodul ferner eine Gate-Verbindung zwischen der zweiten Schalt-Gate-Kontaktfläche und Gate-Anschlüssen des dritten und des vierten Transistorchips umfasst.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine zweite Schalt-Gate-Kontaktfläche umfasst, wobei das Leistungshalbleitermodul ferner eine Gate-Verbindung zwischen der zweiten Schalt-Gate-Kontaktfläche und Gate-Anschlüssen des dritten und des vierten Transistorchips umfasst und wobei die zweite Schalt-Gate-Kontaktfläche einen Läufer umfasst, der zwischen der ersten Gleichspannungskontaktfläche und einem Teil der zweiten Lastkontaktfläche angeordnet ist.
  • Einzeln oder in Kombination umfasst die zweite Lastkontaktfläche eine Innenrandseite, die der ersten Gleichspannungskontaktfläche zugewandt ist, wobei der Läufer zwischen einer ersten Spannweite der Innenrandseite der zweiten Lastkontaktfläche und der ersten Gleichspannungskontaktfläche angeordnet ist, wobei eine zweite Spannweite der Innenrandseite der zweiten Lastkontaktfläche unmittelbar gegenüber der ersten Gleichspannungskontaktfläche angeordnet ist, wobei sich die Verbindungselemente von der ersten Lastverbindung über den Läufer und die erste Spannweite erstrecken und wobei sich die Verbindungselemente von der ersten Lastverbindung über die zweite Spannweite erstrecken.
  • Einzeln oder in Kombination umfassen die Verbindungselemente von der ersten Lastverbindung eine erste Mehrzahl von Bonddrähten, wobei die Verbindungselemente von der zweiten Lastverbindung eine zweite Mehrzahl von Bonddrähten umfassen und wobei eine Gesamtlänge der Bonddrähte von der ersten Mehrzahl größer ist als eine Gesamtlänge der Bonddrähte von der zweiten Mehrzahl.
  • Einzeln oder in Kombination umfasst die zweite Schalt-Gate-Kontaktfläche einen äußeren Kontaktflächenabschnitt, wobei der äußere Kontaktflächenabschnitt zwischen der zweiten Lastkontaktfläche und einer dritten Randseite des Leistungselektroniksubstrats angeordnet ist und wobei die erste Erfassungskontaktfläche zwischen der zweiten Lastkontaktfläche und einer vierten Randseite des Leistungselektroniksubstrats angeordnet ist, wobei die vierte Randseite der dritten Randseite gegenüberliegt.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine zweite Erfassungskontaktfläche umfasst, wobei das Leistungshalbleitermodul ferner eine zweite Erfassungsverbindung zwischen der zweiten Erfassungskontaktfläche und dem vierten Transistorchip umfasst und wobei die zweite Erfassungskontaktfläche zwischen der ersten Gleichspannungskontaktfläche und der vierten Randseite des Leistungselektroniksubstrats angeordnet ist.
  • Einzeln oder in Kombination umfasst die Leistungshalbleitermodulanordnung eine Halbbrückenschaltung, wobei der erste Schalter ein Low-Side-Schalter der Halbbrückenschaltung ist und wobei der zweite Schalter ein High-Side-Schalter der Halbbrückenschaltung ist.
  • Gemäß einer weiteren Ausführungsform umfasst die Leistungshalbleitermodulanordnung ein Leistungselektroniksubstrat mit einer dielektrischen Schicht und einer ersten Metallisierungsschicht, die auf einer oberen Oberfläche der dielektrischen Schicht angeordnet ist, wobei die erste Metallisierungsschicht so ausgelegt ist, dass sie eine erste Gleichspannungskontaktfläche, eine zweite Gleichspannungskontaktfläche, eine erste Lastkontaktfläche und eine zweite Lastkontaktfläche umfasst, wobei die erste Gleichspannungskontaktfläche einen mittleren Abschnitt, eine erste äußere Spannweite und eine zweite äußere Spannweite umfasst, wobei sich die erste und die zweite äußere Spannweite jeweils von gegenüberliegenden Enden des mittleren Abschnitts in Richtung einer ersten Randseite des Leistungselektroniksubstrats erstrecken, wobei die zweite Gleichspannungskontaktfläche und die erste Lastkontaktfläche in einer ersten Richtung zwischen der ersten und der zweiten äußeren Spannweite angeordnet sind, wobei die zweite Gleichspannungskontaktfläche und die erste Lastkontaktfläche in einer zweiten Richtung, die rechtwinklig zu der ersten Richtung verläuft, zwischen dem mittleren Abschnitt und einer ersten Randseite des Leistungselektroniksubstrats angeordnet sind, und wobei die zweite Lastkontaktfläche in der zweiten Richtung zwischen der Gleichspannungskontaktfläche und einer zweiten Randseite des Leistungselektroniksubstrats angeordnet ist, wobei die zweite Randseite der ersten Seite gegenüberliegt, wobei die erste und zweite äußere Spannweite der ersten Gleichspannungskontaktfläche in Bezug auf eine Symmetrieachse symmetrisch sind, die sich in der zweiten Richtung erstreckt, und wobei eine Geometrie der zweiten Lastkontaktfläche in Bezug auf die Symmetrieachse asymmetrisch ist.
  • Einzeln oder in Kombination umfasst die zweite Lastkontaktfläche eine Innenrandseite, die dem mittleren Abschnitt der ersten Gleichspannungskontaktfläche zugewandt ist, wobei die Innenrandseite eine erste und eine zweite Spannweite umfasst, die auf gegenüberliegenden Seiten der Symmetrieachse angeordnet sind, und wobei die erste Spannweite weiter von der ersten Gleichspannungskontaktfläche beabstandet ist als die zweite Spannweite.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine erste Erfassungskontaktfläche umfasst, wobei die erste Erfassungskontaktfläche auf der gleichen Seite der Symmetrieachse angeordnet ist wie die zweite Spannweite.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine zweite Schalt-Gate-Kontaktfläche umfasst, wobei die zweite Schalt-Gate-Kontaktfläche auf der gleichen Seite der Symmetrieachse angeordnet ist wie die erste Spannweite.
  • Einzeln oder in Kombination umfasst die zweite Schalt-Gate-Kontaktfläche einen Läufer, der zwischen der ersten Spannweite und der ersten Gleichspannungskontaktfläche angeordnet ist, wobei die zweite Spannweite unmittelbar gegenüber der ersten Gleichspannungskontaktfläche angeordnet ist.
  • Einzeln oder in Kombination umfasst das Leistungselektroniksubstrat eine dritte und eine vierte Randseite, die sich gegenüberliegen und sich jeweils zwischen der ersten und der zweiten Randseite des Leistungselektroniksubstrats erstrecken, wobei ein Außenrand der zweiten Schalt-Gate-Kontaktfläche der dritten Randseite zugewandt ist und wobei ein Außenrand der ersten Erfassungskontaktfläche der vierten Randseite zugewandt ist.
  • Einzeln oder in Kombination ist die erste Metallisierung so ausgelegt, dass sie eine zweite Erfassungskontaktfläche umfasst, wobei die zweite Erfassungskontaktfläche auf der gleichen Seite der Symmetrieachse angeordnet ist wie die zweite Spannweite.
  • Einzeln oder in Kombination umfasst die Leistungshalbleitermodulanordnung ferner einen dritten und einen vierten Transistorchip, die auf dem mittleren Abschnitt der ersten Gleichspannungskontaktfläche montiert sind, wobei der dritte Transistorchip mit der zweiten Lastkontaktfläche durch eine erste Lastverbindung verbunden ist, wobei der vierte Transistorchip mit der zweiten Lastkontaktfläche durch eine zweite Lastverbindung verbunden ist, wobei der dritte Transistorchip und die erste Lastverbindung auf einer gegenüberliegenden Seite der Symmetrieachse bezüglich des vierten Transistorchips und der zweiten Lastverbindung angeordnet sind.
  • Einzeln oder in Kombination ist die Impedanz der ersten Lastverbindung größer als die Impedanz der zweiten Lastverbindung.
  • Figurenliste
  • Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu relativ zueinander. Gleiche Bezugszahlen bezeichnen sich entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich beschrieben.
    • 1, die 1A und 1B umfasst, zeigt ein Leistungselektroniksubstrat gemäß einer Ausführungsform. 1A zeigt eine perspektivische Draufsicht auf das Leistungselektroniksubstrat und 1B zeigt eine perspektivische Seitenansicht des Leistungselektroniksubstrats.
    • 2, die 2A und 2B umfasst, zeigt eine Leistungshalbleitermodulanordnung, die eine Mehrzahl von auf einem Leistungselektroniksubstrat montierten Halbleiterchips umfasst, gemäß einer Ausführungsform. 2A zeigt eine perspektivische Draufsicht auf die Leistungshalbleitermodulanordnung und 2B zeigt ein Ersatzschaltbild der Leistungshalbleitermodulanordnung gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ausführungsformen einer Leistungshalbleitermodulanordnung mit einem vorteilhaftem Layout sind hierin offenbart. Das Leistungshalbleitermodul umfasst ein Leistungselektroniksubstrat mit Gleichspannungskontaktflächen, die vorteilhafterweise symmetrisch in Bezug auf eine Symmetrieachse sind, die durch eine Mitte des Leistungselektroniksubstrats verläuft. Insbesondere hat eine erste Gleichspannungskontaktfläche eine u-förmige Geometrie und ist die offene Seite der u-förmigen ersten Gleichspannungskontaktfläche einer zweiten Gleichspannungskontaktfläche zugewandt, wobei diese beiden Kontaktflächen symmetrisch in Bezug auf die Symmetrieachse sind. Dieses symmetrische Layout bildet symmetrische Kommutierungsschleifen für Halbleiterchips, die auf beiden Seiten der Symmetrieachse montiert sind. Infolgedessen kann das Leistungshalbleitermodul eine Mehrfachvorrichtungsanordnung umfassen, bei der mehrere Halbleiterchips auf beiden Seiten der Symmetrieachse montiert sind, die einen einzigen topologischen Schalter bilden und eine angepasste Gleichstromversorgungsimpedanz umfassen. Das Layout des Leistungshalbleitermoduls ergibt indessen vorteilhafterweise eine Asymmetrie in der Impedanz der Lastverbindung, so dass zwischen zwei Halbleiterchips, die einen einzigen topologischen Schalter bilden, einer der Halbleiterchips eine etwas höhere Lastimpedanz hat. Dadurch wird gewährleistet, dass einer der Halbleiterchips bei einer etwas höheren Temperatur arbeitet. Infolgedessen sind Erfassungsverbindungen nur auf einer Seite der Leistungshalbleitermodulanordnung erforderlich und wird die Anzahl von E/A-Verbindungen an der Leistungshalbleitermodulanordnung vorteilhafterweise reduziert.
  • Mit Bezugnahme auf 1 ist ein Leistungselektroniksubstrat 100 gemäß einer Ausführungsform dargestellt. Das Leistungselektroniksubstrat 100 ist ein Schaltungsträger, der dazu ausgebildet ist, die Montage mehrerer Leistungshalbleitervorrichtungen darauf unterzubringen und Wärme im Betrieb effizient von diesen Leistungshalbleitervorrichtungen abzuleiten. Das Leistungselektroniksubstrat kann Schichten aus leitfähigem und elektrisch isolierendem Material umfassen. Das Leistungselektroniksubstrat 100 kann beispielsweise ein DBC-Substrat (Direct Bonded Copper), ein AMB-Substrat (Active Metal Brazed), ein IMS-Substrat (Insulated Metal Substrate) oder eine PCB (Printed Circuit Board) sein. Das Leistungselektroniksubstrat 100 kann in einem Kunststoffgehäuse untergebracht sein, das die verschiedenen auf dem Leistungselektroniksubstrat 100 montierten Elemente schützt. Das Leistungselektroniksubstrat 100 kann beispielsweise in einem Leistungsmodul enthalten sein, das mehrere der Leistungselektroniksubstrate 100 umfasst, wobei jedes der Leistungselektroniksubstrate 100 eine Leistungswandlerschaltung umfasst.
  • Das Leistungselektroniksubstrat 100 umfasst eine dielektrische Schicht 102. Im Allgemeinen kann die dielektrische Schicht 102 eines einer Vielzahl von elektrisch isolierenden Materialien umfassen, die in Elektronikanwendungen verwendet werden, wie z. B. Keramik, Kunststoff, Laminate usw. Insbesondere kann die dielektrische Schicht 102 ein keramisches Material wie Al2O3 (Aluminiumoxid) AIN (Aluminiumnitrid) usw. umfassen, z. B. im Falle eines DBC-, AMB- oder IMS-Substrats, und kann vorimprägnierte Materialien (vorimprägnierte Fasern) wie FR-2, FR-4, CEM-1, G-10 usw. umfassen, z. B. im Falle einer gedruckten Leiterplatte.
  • Das Leistungselektroniksubstrat 100 umfasst eine erste Metallisierungsschicht 104, die auf einer oberen Oberfläche der dielektrischen Schicht 102 angeordnet ist. Die erste Metallisierungsschicht 104 ist so ausgelegt, dass sie eine Mehrzahl von isolierten Kontaktflächenregionen umfasst, deren Einzelheiten nachstehend näher beschrieben werden. Das Leistungshalbleitermodul kann ferner eine zweite Metallisierungsschicht 106 umfassen, die auf einer unteren Oberfläche der dielektrischen Schicht 102 angeordnet ist. Bei der zweiten Metallisierungsschicht 106 kann es sich um eine durchgehende Schicht handeln, die dazu verwendet wird, das Leistungselektroniksubstrat 100 mit einer Kühlvorrichtung, beispielsweise einer Wärmesenke, zu verbinden. Im Allgemeinen können die erste und die zweite Metallisierungsschicht 104, 106 eines oder mehrere von Cu, Ni, Ag, Au, Pd, Pt, NiV, NiP, NiNiP, NiP/Pd, Ni/Au, NiP/Pd/Au oder NiP/Pd/AuAg umfassen oder damit beschichtet sein. Gemäß einer Ausführungsform umfasst die erste Metallisierungsschicht 104 Regionen aus Cu oder einer Cu-Legierung mit einer Beschichtung auf Ni-Basis, die auf den Außenflächen des Cu oder der Cu-Legierung gebildet ist.
  • Die erste Metallisierungsschicht 104 ist so ausgelegt, dass sie eine erste Gleichspannungskontaktfläche 108, eine zweite Gleichspannungskontaktfläche 110, eine erste Lastkontaktfläche 112, eine zweite Lastkontaktfläche 114, eine erste Erfassungskontaktfläche 116, eine zweite Erfassungskontaktfläche 118, eine erste Schalt-Gate-Kontaktfläche 120, eine zweite Schalt-Gate-Kontaktfläche 122, eine dritte Erfassungskontaktfläche 124 und eine vierte Erfassungskontaktfläche 126 umfasst. Alle dieser Kontaktflächen sind durch Lücken in der ersten Metallisierung voneinander getrennt, wodurch elektrisch isolierte Metallisierungsregionen auf dem Leistungselektroniksubstrat 100 gebildet werden.
  • Die Leistungshalbleitermodulanordnung kann Presspassungsverbinder 127 umfassen. Bei den Presspassungsverbindern 127 handelt es sich um elektrisch leitfähige Strukturen, die aus einem elektrisch leitfähigen Metall, z. B. Cu, AI usw., gebildet sein können und dazu ausgelegt sind, formschlüssig in eine Öffnung einer Steckerbuchse, z. B. einer gedruckten Leiterplatte, eingesetzt zu werden. Die Presspassungsverbinder 127 können einen Basisabschnitt, der z.B. durch Lötmittel an der ersten Metallisierungsschicht 104 befestigt ist, und einen länglichen Vorsprung, der sich z. B. von dem Basisabschnitt weg erstreckt, umfassen. Wenn das Leistungselektroniksubstrat 100 in einem Kunststoffgehäuse angeordnet ist, ermöglichen die Presspassungsverbinder 127 eine externe elektrische Verbindung mit jeder der ersten Gleichspannungskontaktfläche 108, der zweiten Gleichspannungskontaktfläche 110, der ersten Lastkontaktfläche 112, der zweiten Lastkontaktfläche 114, der ersten Erfassungskontaktfläche 116, der zweiten Erfassungskontaktfläche 118, der ersten Schalt-Gate-Kontaktfläche 120, der zweiten Schalt-Gate-Kontaktfläche 122, der dritten Erfassungskontaktfläche 124 und der vierten Erfassungskontaktfläche 126.
  • Die Anordnung der verschiedenen Kontaktflächen wird mit Bezugnahme auf eine erste laterale Richtung D1 und eine zweite laterale Richtung D2 beschrieben. Die erste laterale Richtung D1 verläuft rechtwinklig zu der zweiten lateralen Richtung D2. Das Leistungselektroniksubstrat 100 umfasst eine erste und eine zweite Randseite 128, 130, die sich gegenüberliegen, sowie eine dritte und eine vierte Randseite 132, 134, die sich gegenüberliegen und sich jeweils zwischen der ersten und der zweiten Randseite 128, 130 erstrecken. Die erste und zweite Randseite 128, 130 sind in der zweiten lateralen Richtung D2 voneinander beabstandet. Die dritte und vierte Randseite 132, 134 sind in der ersten lateralen Richtung D1 voneinander beabstandet. Im Allgemeinen kann die äußere Geometrie des Leistungselektroniksubstrats 100 zur Anpassung an die Geometrie eines speziellen Leistungsmoduls ausgebildet sein und muss nicht unbedingt genau rechteckig sein, wie dargestellt.
  • Die erste Gleichspannungskontaktfläche 108 umfasst einen mittleren Abschnitt 136, eine erste äußere Spannweite 138 und eine zweite äußere Spannweite 140. Die erste und zweite äußere Spannweite 138, 140 liegen an gegenüberliegenden Enden des mittleren Abschnitts 136 an dem mittleren Abschnitt 136 an und erstrecken sich jeweils von dem mittleren Abschnitt 136 in Richtung der ersten Randseite 128 in der zweiten lateralen Richtung D2. Wie zu erkennen ist, führt diese Anordnung dazu, dass die erste Gleichspannungskontaktfläche 108 eine U-förmige Geometrie hat, wobei ein mittlerer Bereich teilweise von der U-förmigen ersten Gleichspannungskontaktfläche 108 umgeben ist und eine Seite mit offenem Ende der U-förmigen ersten Gleichspannungskontaktfläche 108 der ersten Randseite 128 zugewandt ist. Wie hierin verwendet, bezieht sich eine U-förmige Geometrie auf jegliche Geometrie, die zwei längliche äußere Spannweiten umfasst, die sich von einer mittleren Spannweite weg erstrecken, mit einer Innenrandseite, die quer zu den beiden länglichen äußeren Spannweiten verläuft. Wie dargestellt, weisen die erste und die zweite äußere Spannweite 138, 140 lineare Randseiten auf, die rechtwinklig zu der Randseite des mittleren Abschnitts 136 verlaufen und mit der Innenrandseite der mittleren Spannweite spitze Ecken bilden. Eine U-förmige Geometrie umfasst auch Konfigurationen mit gekrümmten Übergängen und/oder länglichen äußeren Spannweiten, die nicht genau rechtwinklig zur mittleren Spannweite verlaufen.
  • Die zweite Gleichspannungskontaktfläche 110 und die erste Lastkontaktfläche 112 sind in der ersten lateralen Richtung D1 zwischen der ersten und zweiten äußeren Spannweite 138, 140 und in der zweiten Richtung D2 zwischen dem mittleren Abschnitt 136 und der ersten Randseite 128 angeordnet. Die zweite Lastkontaktfläche 114, die Erfassungskontaktfläche 116, die zweite Erfassungskontaktfläche 118 sind jeweils in der zweiten Richtung D2 zwischen der ersten Gleichspannungskontaktfläche 108 und der zweiten Randseite 130 des Leistungselektroniksubstrats 100 angeordnet.
  • Gemäß einer Ausführungsform sind die erste und die zweite äußere Spannweite 138, 140 der ersten Gleichspannungskontaktfläche 108 symmetrisch in Bezug auf eine Symmetrieachse 142, die in der zweiten Richtung D2 verläuft und das Leistungselektroniksubstrat 100 halbiert. Anders ausgedrückt ist die erste Gleichspannungskontaktfläche 108 symmetrisch in Bezug auf die Symmetrieachse 142, beginnend an dem Schnittpunkt zwischen der ersten und der zweiten äußeren Spannweite 138, 140 und dem mittleren Abschnitt 136 und endend an den äußeren Enden der ersten und zweiten Spannweite 138, 140, die der ersten Randseite 128 des Leistungselektroniksubstrats 100 zugewandt sind. Gemäß einer Ausführungsform ist die zweite Gleichspannungskontaktfläche 110 auch symmetrisch in Bezug auf die Symmetrieachse 142.
  • Wie zu erkennen ist, ist die Strukturierung der ersten Metallisierungsschicht 104 währenddessen in einer Region zwischen der ersten Gleichspannungskontaktfläche 108 und der zweiten Randseite 130 relativ zu der Symmetrieachse 142 asymmetrisch. Insbesondere weist die zweite Lastkontaktfläche 114 eine asymmetrische Geometrie relativ zu der Symmetrieachse 142 auf. Die zweite Lastkontaktfläche 114 umfasst eine Innenrandseite, die der mittleren Spannweite 108 der ersten Gleichspannungskontaktfläche 108 zugewandt ist. Die Innenrandseite der zweiten Lastkontaktfläche 114 umfasst eine erste und eine zweite Spannweite 144, 146, die auf gegenüberliegenden Seiten der Symmetrieachse 142 angeordnet sind. Die erste Spannweite 144 der Innenrandseite ist in der zweiten lateralen Richtung D2 weiter von der ersten Gleichspannungskontaktfläche 108 beabstandet als die zweite Spannweite 146. Außerdem stellen die zweite Schalt-Gate-Kontaktfläche 122, die erste Erfassungskontaktfläche 116 und die zweite Erfassungskontaktfläche 118 eine weitere Asymmetrie in Bezug auf die Symmetrieachse 142 dar. Wie zu sehen ist, ist die zweite Schalt-Gate-Kontaktfläche 122 zum größten Teil auf der gleichen Seite der Symmetrieachse 142 angeordnet wie die erste Spannweite 144 und ist näher an der dritten Randseite 132 als an der vierten Randseite 134 angeordnet. Währenddessen sind die erste und zweite Erfassungskontaktfläche 116, 118 näher an der vierten Randseite 134 als an der dritten Randseite 132 angeordnet und sind jeweils auf der gleichen Seite der Symmetrieachse 142 wie die zweite Spannweite 146 angeordnet.
  • Die zweite Schalt-Gate-Kontaktfläche 122 umfasst einen äußeren Kontaktflächenabschnitt 148 und einen Läufer 150. Der äußere Kontaktflächenabschnitt 148 ist 132 in der ersten lateralen Richtung D1 zwischen der zweiten Lastkontaktfläche 114 und der dritten Randseite angeordnet und weist eine Außenrandseite auf, die der dritten Randseite 132 zugewandt ist. Der Läufer 150 erstreckt sich von dem äußeren Kontaktflächenabschnitt 148 in der ersten lateralen Richtung D1 in Richtung der vierten Randseite 134. Der Läufer 150 ist zwischen der ersten Spannweite 144 der zweiten Lastkontaktfläche 114 und der ersten Gleichspannungskontaktfläche 108 angeordnet. Die zweite Spannweite 146 der zweiten Lastkontaktfläche 114 ist unmittelbar gegenüber der ersten Gleichspannungskontaktfläche 108 angeordnet, was bedeutet, dass sich zwischen der zweiten Spannweite 146 und der zweiten Lastkontaktfläche 114 keine weiteren Regionen der ersten Metallisierungsregion 104 befinden. Somit hat die asymmetrisch Geometrie der zweiten Lastkontaktfläche 114 den Läufer 150 der zweiten Schalt-Gate-Kontaktfläche 122 auf einer Seite der Symmetrieachse 142, während die zweite Lastkontaktfläche 114 auf der gegenüberliegenden Seite der Symmetrieachse 142 so nahe wie möglich an die erste Gleichspannungskontaktfläche 108 gebracht wird.
  • 2 zeigt eine Leistungshalbleitermodulanordnung mit einer Multichip-Leistungswandlerschaltung 200, die auf dem Leistungselektroniksubstrat 100 montiert ist. 2A zeigt ein physisches Layout der Halbleiterchips und der zugeordneten elektrischen Verbindungen (wobei einige Elemente der Einfachheit halber weggelassen sind) auf dem Leistungselektroniksubstrat 100. 2B zeigt ein Ersatzschaltbild der Multichip-Leistungswandlerschaltung 200, die durch Montage und Verbindung der Elemente auf dem Leistungselektroniksubstrat 100 realisiert wird.
  • Wie in 2A dargestellt, umfasst die Leistungshalbleitermodulanordnung einen ersten und zweiten Transistorchip 152, 154, die auf der ersten Lastkontaktfläche 112 montiert sind, und einen dritten und vierten Transistorchip 156, 158, die auf der ersten Gleichspannungskontaktfläche 108 montiert sind. Der erste, zweite, dritte und vierte Transistorchip 152, 154, 156, 158 können jeweils als diskrete Transistorchips ausgelegt sein, z. B. MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolare Transistoren mit isoliertem Gate) und HEMTs (Transistoren mit hoher Elektronenbeweglichkeit) usw. Jeder Chip kann eine oder mehrere Transistorzellen umfassen. Die Leistungshalbleitermodulanordnung umfasst außerdem drei Diodenchips 160, die auf der ersten Lastkontaktfläche 112 montiert sind, und drei Diodenchips 160, die auf der ersten Gleichspannungskontaktfläche 108 montiert sind.
  • Im Allgemeinen können der erste, zweite, dritte und vierte Transistorchip 152, 154, 156, 158 und die Diodenchips 160 mit einer Vielzahl von Vorrichtungstechnologien gebildet werden und eine Vielzahl von Halbleitermaterialien umfassen. Beispiele für solche Materialien umfassen, aber sind nicht beschränkt auf elementare Halbleitermaterialien wie Silizium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV wie Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre I II-V-Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), usw.
  • Gemäß einer Ausführungsform sind der erste, zweite, dritte und vierte Transistorchip 152, 154, 156, 158 und die Diodenchips 160 als diskrete Leistungsvorrichtungen ausgelegt, die für Nennspannungen von mindestens 100 V (Volt), z. B. Spannungen von 600 V, 1200 V oder mehr, und/oder für Nennströme von mindestens 1 A, z. B. Ströme von 10 A, 50 A, 100 A oder mehr, ausgelegt sind. Der erste, zweite, dritte und vierte Transistorchip 152, 154, 156, 158 und die Diodenchips 160 können als vertikale Vorrichtungen ausgelegt sein, was sich auf eine Vorrichtung bezieht, die einen Laststrom zwischen einer Haupt- und Rückseite des Chips, die sich gegenüberliegen, leitet. Zu diesem Zweck umfasst jeder des ersten, zweiten, dritten und vierten Transistorchips 152, 154, 156, 158 und der Diodenchips 160 einen ersten Lastanschluss 162, der auf einer oberen Oberfläche des entsprechenden Chips angeordnet ist, die von dem Leistungselektroniksubstrat 100 abgewandt ist, und einen zweiten Lastanschluss (nicht dargestellt), der auf einer Rückfläche des entsprechenden Chips angeordnet ist, die dem Leistungselektroniksubstrat 100 zugewandt ist. Der erste Lastanschluss 162 und der zweite Lastanschluss beziehen sich auf die Spannungssperranschlüsse der Vorrichtung, z. B. Source und Drain im Falle eines MOSFET, Kollektor und Emitter im Falle eines IGBT, Anode und Kathode im Falle einer Diode usw. Jeder des ersten, zweiten, dritten und vierten Transistorchips 152, 154, 156, 158 umfasst außerdem einen Gate-Anschluss 164, der auf der oberen Oberfläche des entsprechenden Chips angeordnet ist. Auf bekannte Weise ist der Gate-Anschluss 164 dazu ausgelegt, eine leitfähige Verbindung zwischen den Lastanschlüssen jedes Transistorchips zu steuern.
  • Die ersten Lastanschlüsse 162 des ersten und zweiten Transistorchips 152, 154 und die Diodenchips 160 auf der ersten Lastkontaktfläche 112 sind durch eine erste Gleichspannungsverbindung 164 elektrisch mit der ersten Gleichspannungskontaktfläche 108 verbunden. Die zweiten Lastanschlüsse des ersten und zweiten Transistorchips 152, 154 und die zweiten Lastanschlüsse der Diodenchips 160 auf der ersten Lastkontaktfläche 112 sind der ersten Lastkontaktfläche 112 zugewandt und bilden mit ihr eine elektrische Verbindung durch einen leitfähigen Haftstoff, z. B. Lötmittel, Sinter, leitfähigen Klebstoff usw. Die ersten Lastanschlüsse 162 des dritten und vierten Transistorchips 156, 158 und die Diodenchips 160 auf der ersten Gleichspannungskontaktfläche 108 sind durch eine Lastverbindung 166 elektrisch mit der ersten Lastkontaktfläche 112 und mit der zweiten Lastkontaktfläche 114 verbunden. Die zweiten Lastanschlüsse des dritten und vierten Transistorchips 156, 158 und die zweiten Lastanschlüsse der Diodenchips 160 auf der ersten Gleichspannungskontaktfläche 108 sind der ersten Gleichspannungskontaktfläche 108 zugewandt und bilden mit dieser eine elektrische Verbindung durch einen leitfähigen Haftstoff, z.B. Lötmittel, Sinter, leitfähigen Klebstoff, usw. Die Gate-Anschlüsse 164 des ersten und zweiten Transistorchips 152, 154 sind über eine erste Gate-Verbindung 168 elektrisch mit der ersten Schalt-Gate-Kontaktfläche 120 verbunden. Die Gate-Anschlüsse 164 des dritten und vierten Transistorchips 156, 158 sind über eine zweite Gate-Verbindung 170 elektrisch mit der zweiten Schalt-Gate-Kontaktfläche 122 verbunden. Der erste Lastanschluss 162 des vierten Transistorchips 158 ist über eine erste Erfassungsverbindung 172 elektrisch mit der ersten Erfassungskontaktfläche 116 und über eine zweite Erfassungsverbindung 174 elektrisch mit der zweiten Erfassungskontaktfläche 118 verbunden. Die ersten Lastanschlüsse 162 des ersten und zweiten Transistorchips 152, 154 sind über eine dritte Erfassungsverbindung 176 elektrisch mit der dritten Erfassungskontaktfläche 124 verbunden und der erste Lastanschluss 162 des ersten Transistorchips 152 ist über eine vierte Erfassungsverbindung 178 elektrisch mit der vierten Erfassungskontaktfläche 126 verbunden.
  • Die erste Gleichspannungsverbindung 164, die Lastverbindung 166, der erste Gate-Anschluss 168, der zweite Gate-Anschluss 170, die erste Erfassungsverbindung 172, die zweite Erfassungsverbindung 174, die dritte Erfassungsverbindung 176 und die vierte Erfassungsverbindung 178 umfassen jeweils eines oder mehrere Verbindungselemente. Diese Verbindungselemente sind je nach Fall zwischen die Anschlüsse von zwei Halbleiterchips und/oder zwischen den Anschluss eines Halbleiterchips und die Kontaktflächenregionen der ersten Metallisierungsschicht 104 geschaltet. In der dargestellten Ausführungsform ist jedes der Verbindungselemente ein Bonddraht. Allgemeiner können diese Verbindungselemente jeglicher Typ von leitfähigen Verbindungselementen sein, die zur Herstellung einer elektrischen Verbindung verwendet werden und können verschiedene Typen von Bonddrähten, Metallklammern, Verbindungsbändern usw. umfassen. Außerdem dienen die Anzahl und die Anordnung der Verbindungselemente in der dargestellten Ausführungsform nur Darstellungszwecken. Es können auch andere Anzahlen und Anordnungen von Verbindungselementen verwendet werden, die das Konstruktionsziel erreichen, wie z. B. die symmetrischen Kommutierungsschleifen und die asymmetrisch Lastimpedanz, die nachstehend näher erläutert werden.
  • Gemäß einer Ausführungsform bilden der erste und der zweite Transistorchip 152, 154 gemeinsam einen ersten Schalter, der zwischen die zweite Gleichspannungskontaktfläche 110 und die erste Lastkontaktfläche 112 geschaltet ist. Das heißt, der erste und der zweite Transistorchip 152, 154 sind dazu ausgelegt, in Übereinstimmung miteinander zu arbeiten, um gemeinsam Strom zu leiten und Spannung zwischen der zweiten Gleichspannungskontaktfläche 110 und der ersten Lastkontaktfläche 112 zu sperren. Der erste und der zweite Transistorchip 152, 154 können nominell identisch sein und von der gemeinsamen ersten Gate-Verbindung 168 betrieben werden, so dass sie effektiv als eine einzige Schaltvorrichtung arbeiten. In ähnlicher Weise können der dritte und der vierte Transistorchip 152, 154 gemeinsam einen zweiten Schalter bilden, der zwischen die erste Gleichspannungskontaktfläche 108 und die zweite Lastkontaktfläche 114 geschaltet ist. Ebenso können die auf der ersten Lastkontaktfläche 112 montierten Diodenchips 160 gemeinsam eine erste Spannungssperrvorrichtung bilden, die zwischen die zweite Gleichspannungskontaktfläche 110 und die erste Lastkontaktfläche 112 geschaltet ist, und die auf der ersten Gleichspannungskontaktfläche 108 montierten Diodenchips 160 können gemeinsam eine zweite Spannungssperrvorrichtung bilden, die zwischen die erste Gleichspannungskontaktfläche 108 und die zweite Lastkontaktfläche 114 geschaltet ist. Allgemeiner ausgedrückt kann ein einziges topologisches Element durch Verbinden einer jeglichen Anzahl, z. B. drei, vier, fünf usw., diskreter Halbleitervorrichtungschips realisiert werden, so dass sie in Übereinstimmung miteinander arbeiten.
  • In 2B ist ein Ersatzschaltbild einer Leistungswandlerschaltung 200 dargestellt, die durch die Leistungshalbleitermodulanordnung gemäß 2A realisiert ist. In der dargestellten Ausführungsform ist die Leistungswandlerschaltung 200 als Halbbrückenschaltung ausgeführt. Eine Halbbrückenschaltung bezieht sich auf einen Typ von Schaltungstopologie, der in einer Leistungswandlerschaltung verwendet wird, wie z. B. einem Gleichstrom-Gleichstrom-Wandler, Gleichstrom-Wechselstrom-Wandler usw. Eine Halbbrückenschaltung umfasst einen High-Side-Schalter, der mit einem Low-Side-Schalter in Reihe geschaltet ist. In diesem Fall wird der High-Side-Schalter durch einen ersten IGBT 202 und der Low-Side-Schalter durch einen zweiten IGBT 204 bereitgestellt. Der Kollektoranschluss des ersten IGBT 202 ist mit einem Positiv-Versorgungsspannungsknoten 206 verbunden, der Emitteranschluss des zweiten IGBT 202 ist mit einem Negativ-Versorgungsspannungsknoten 208 verbunden und der Emitteranschluss des ersten IGBT 202 und der Kollektoranschluss des zweiten IGBT 202 sind jeweils mit dem Ausgangsknoten 210 der Halbbrückenschaltung verbunden. Der Gate-Anschluss des ersten IGBT 202 ist mit einem ersten Steuerknoten 212 verbunden und der Gate-Anschluss des zweiten IGBT 212 ist mit einem zweiten Steuerknoten 214 verbunden. Die Halbbrückenschaltung führt eine Leistungsumwandlung durch, indem sie nacheinander den High-Side-Schalter und den Low-Side-Schalter über den ersten und den zweiten Steuerknoten 212, 214 gemäß einem Leistungssteuerschema (z. B. Pulsweitenmodulation) schaltet, um eine erwünschte Spannung und Frequenz an dem Ausgangsknoten 210 der Halbbrückenschaltung zu erzeugen. Die Halbbrückenschaltung umfasst zusätzlich eine erste und eine zweite Diode 216, 218, die in einer antiparallelen Konfiguration mit dem High-Side-Schalter bzw. dem Low-Side-Schalter angeordnet sind. Die erste und zweite Diode 216, 218 sind als rückwärts leitende Dioden angeordnet, um einen Freilaufstrom parallel zu dem High-Side- bzw. Low-Side-Schalter zu ermöglichen. Diese dargestellte Schaltungstopologie stellt nur einen Typ von Leistungswandlerschaltungen dar und die hierin beschriebenen Konzepte sind allgemeiner auf andere Typen von Leistungswandlerschaltungen mit mehreren Schaltern anwendbar, umfassend andere Halbbrückenschaltungstopologien. Beispielsweise kann ein ähnlicher Typ von Halbbrückenschaltung mit MOSFET-Vorrichtungen konstruiert sein, wobei die Source- und Drain-Anschlüsse der Transistoren die Emitter- bzw. Kollektor-Anschlüsse ersetzen.
  • Die Leistungswandlerschaltung 200 umfasst außerdem eine Reihe von Erfassungsknoten zum Erfassen des Betriebszustands (z. B. Strom, Temperatur) des High-Side-Schalters und des Low-Side-Schalters. Insbesondere umfasst die Leistungswandlerschaltung 200 einen ersten High-Side-Schalter-Erfassungsknoten 220 und einen zweiten High-Side-Schalter-Erfassungsknoten 222. Außerdem umfasst die Leistungswandlerschaltung 200 einen ersten Low-Side-Schalter-Erfassungsknoten 224 und einen zweiten High-Side-Schalter-Erfassungsknoten 226. Die Erfassungsknoten können dazu verwendet werden, einen Strom und/oder die Temperatur der Vorrichtungen zu erfassen, mit denen sie verbunden sind. Beispielsweise können der erste High-Side-Schalter-Erfassungsknoten 220 und der erste Low-Side-Schalter-Erfassungsknoten 224 als Kelvin-Emitter/Source-Anschluss ausgelegt sein, z. B. unter Verwendung einer temperaturempfindlichen Vorrichtung, wie einer Diode, eines Thermistors usw. Der zweite High-Side-Schalter-Erfassungsknoten 222 und der zweite Low-Side-Schalter-Erfassungsknoten 226 können als Hilfs-Emitter-/Source-Anschlüsse zur Verbindung mit einem Sensor und für Überwachungsfunktionen ausgelegt sein.
  • Wieder mit Bezugnahme auf 2A können der dritte und vierte Transistorchip 156, 158 gemeinsam dem ersten IGBT 202, d.h. dem High-Side-Schalter entsprechen, können der erste und zweite Transistorchip 152, 154 gemeinsam dem zweiten IGBT 204, d.h. dem Low-Side-Schalter, entsprechen, können die auf der ersten Gleichspannungskontaktfläche 108 montierten Diodenchips 160 gemeinsam der zweiten Diode 218 entsprechen und können die auf der ersten Lastkontaktfläche 112 montierten Diodenchips 160 gemeinsam der ersten Diode 216 entsprechen. Die erste Gleichspannungskontaktfläche 108 kann dem Positiv-Versorgungsspannungsknoten 206 entsprechen, die zweite Gleichspannungskontaktfläche 110 kann dem Negativ-Versorgungsspannungsknoten 208 entsprechen, die erste und zweite Lastkontaktfläche 112, 114 können dem Ausgangsknoten 210 entsprechen, die zweite Schalt-Gate-Kontaktfläche 122 kann dem ersten Steuerknoten 212 entsprechen, die erste Schalt-Gate-Kontaktfläche 120 kann dem zweiten Steuerknoten 214 entsprechen. Der erste und zweite High-Side-Schalter-Erfassungsknoten 220, 222 können der ersten und zweiten Erfassungskontaktfläche 116, 118 entsprechen und der erste und zweite Low-Side-Schalter-Erfassungsknoten 224, 226 können der dritten und vierten Erfassungskontaktfläche 124, 126 entsprechen. Die in 2B gezeigten Dioden, die zwischen den ersten und zweiten High-Side-Schalter-Erfassungsknoten 220, 222 und zwischen den ersten und zweiten Low-Side-Schalter-Erfassungsknoten 224, 226 geschaltet sind, können durch diskrete Vorrichtungen bereitgestellt werden, die auf dem Leistungselektroniksubstrat 100 montiert sind (nicht gezeigt), oder können integriert gebildete Elemente des Transistorchips sein. Diese Dioden können z. B. als Temperaturerfassungsdioden ausgelegt sein. Alternativ können diese diskreten Vorrichtungen auch andere Typen von Vorrichtungen umfassen, wie z. B. temperaturabhängige Widerstände, NTC (negativer Temperaturkoeffizient)-Thermistor, PTC (positiver Temperaturkoeffizient)-Thermistor usw.
  • Gemäß einer Ausführungsform sind die erste und die zweite Gleichspannungskontaktfläche 108, 110 so angeordnet, dass eine Gleichstromversorgungsimpedanz für eine erste Kommutierungsschleife, die durch den ersten und dritten Transistorchip 152, 156 fließt, einer Gleichstromversorgungsimpedanz für eine zweite Kommutierungsschleife entspricht, die durch den zweiten und vierten Transistorchip 154, 158 fließt. Die erste Kommutierungsschleife bezieht sich auf die Verbindungen, die der Leistungswandlerschaltung 200 auf einer Seite der Symmetrieachse 142 Versorgungsfestspannungen zuführen. Die erste Kommutierungsschleife umfasst die Gleichspannungsverbindung zwischen der zweiten Gleichspannungskontaktfläche 110 und dem ersten Transistorchip 152 und umfasst die Gleichspannungsverbindung zwischen der ersten Gleichspannungskontaktfläche 108 und dem dritten Transistorchip 156. Die zweite Kommutierungsschleife bezieht sich auf die Verbindungen, die der Leistungswandlerschaltung 200 auf der der ersten Kommutierungsschleife gegenüberliegenden Seite der Symmetrieachse 142 Versorgungsfestspannungen zuführen. Die zweite Kommutierungsschleife umfasst die Gleichspannungsverbindung zwischen der zweiten Gleichspannungskontaktfläche 110 und dem zweiten Transistorchip 154 und umfasst die Gleichspannungsverbindung zwischen der ersten Gleichspannungskontaktfläche 108 und dem vierten Transistorchip 158. Aufgrund der vorstehend beschriebenen symmetrischen Geometrie der ersten Gleichspannungskontaktfläche 108 sind der dritte und der vierte Transistorchip 156, 158 durch geometrisch symmetrische Metallisierungsregionen auf beiden Seiten der Symmetrieachse 142 mit einer ersten Gleichspannung (z. B. dem Potenzial von dem Positiv-Versorgungsspannungsknoten 206) verbunden. In ähnlicher Weise verbindet die symmetrische Geometrie der zweiten Gleichspannungskontaktfläche 110 den ersten und den zweiten Transistorchip 152, 154 durch geometrisch symmetrische Metallisierungsregionen auf beiden Seiten der Symmetrieachse 142 mit einer zweiten Gleichspannung (z. B. dem Potenzial von dem Negativ-Versorgungsspannungsknoten 208). Diese Geometrie in Kombination mit der Anordnung des ersten, zweiten, dritten und vierten Transistorchips 152, 154, 156, 158 und der Entsprechung der Verbindungselemente passt die Gleichstromversorgungsimpedanz der ersten Kommutierungsschleife an die Gleichstromversorgungsimpedanz der zweiten Kommutierungsschleife an. Infolgedessen werden Diskrepanzen in der Streuinduktivität für die Kommutierungsschleifen der verschiedenen Vorrichtungen, die einen topologischen Schalter bilden, minimiert und ein symmetrischer Betrieb der Vorrichtungen und damit ein effizienter Betrieb erreicht.
  • Gemäß einer Ausführungsform ist die Lastverbindung 166 relativ zu der Symmetrieachse 142 asymmetrisch. Insbesondere ist der dritte Transistorchip 156 über eine erste Lastverbindung 180 mit der zweiten Lastkontaktfläche 108 verbunden, ist der vierte Transistorchip 158 über eine zweite Lastverbindung 182 mit der zweiten Lastkontaktfläche 114 verbunden und ist das Leistungshalbleitermodul so ausgelegt, dass die Impedanz der ersten Lastverbindung 180 größer ist als die Impedanz der zweiten Lastverbindung 182. In diesem Zusammenhang bezieht sich Impedanz auf eine elektrische Impedanz, d. h. auf Widerstand, Kapazität oder Induktivität. Ungeachtet der vorstehend beschriebenen Vorteile, die sich aus symmetrischen Kommutierungsschleifen ergeben, die Versorgungsfestspannungen an die Halbleiterchips liefern, ist es auch vorteilhaft, das Leistungshalbleitermodul so auszulegen, dass sichergestellt ist, dass von zwei Halbleiterchips, die einen topologischen Schalter bilden, einer der beiden Halbleiterchips bei einer etwas höheren Temperatur arbeitet. Auf diese Weise ist es möglich, nur den Halbleiterchip, der mit der höheren Temperatur arbeitet, zu erfassen, was wiederum die Anzahl der Erfassungsverbindungen minimiert. Infolgedessen wird die Anzahl der E/A-Verbindungen zu dem Modul minimiert. Indem das Leistungshalbleitermodul gezielt so ausgelegt wird, dass die Impedanz der ersten Lastverbindung 180 größer ist als die Impedanz der zweiten Lastverbindung 182, wird sichergestellt, dass zwischen dem dritten Transistorchip 156 und dem vierten Transistorchip 158 die Temperatur des vierten Transistorchips 158 im Betrieb höher ist als die Temperatur des dritten Transistorchips 156, wenn alles andere gleich ist.
  • Im Allgemeinen kann die größere Impedanz der ersten Lastverbindung 180 relativ zu der zweiten Lastverbindung 182 aus jeglichem physikalischen Unterschied, z. B. Widerstand, Größe, Materialzusammensetzung, Anordnung usw. zwischen den Verbindungselementen, die die erste Lastverbindung 180 bilden, und den Verbindungselementen, die die zweite Lastverbindung 182 bilden, resultieren. Gemäß einer Ausführungsform umfasst dieser physikalische Unterschied einen oder mehrere von einem Unterschied in der Länge der Verbindungselemente, einem Unterschied in der Anzahl der Verbindungselemente, einem Unterschied in der Materialzusammensetzung der Verbindungselemente und einem Unterschied in der Querschnittsfläche der Verbindungselemente.
  • Beispielsweise können die Verbindungselemente, die die erste Lastverbindung 180 bilden, gezielt länger gestaltet werden als die Verbindungselemente, die die zweite Lastverbindung 182 bilden, wodurch sich der Gesamtwiderstand der ersten Lastverbindung 180 relativ zu der zweiten Lastverbindung 182 erhöht, wenn alles andere gleich ist. Wenn mehrere Verbindungselemente zur Bildung der Lastverbindung verwendet werden, können mindestens eines, mehr als eines oder alle der Verbindungselemente, die die erste Lastverbindung 180 bilden, länger sein als die Verbindungselemente, die die zweite Lastverbindung 182 bilden, um eine größere Nettolänge der Verbindungselemente zu schaffen.
  • Gemäß einem weiteren Beispiel kann die Anzahl der Verbindungselemente, die die erste Lastverbindung 180 bilden, geringer sein als die Anzahl der Verbindungselemente, die die erste Lastverbindung 180 bilden. Dadurch erhöht sich der Gesamtwiderstand der ersten Lastverbindung 180 relativ zu der zweiten Lastverbindung 182, wenn alles andere gleich ist.
  • Gemäß einem weiteren Beispiel kann die Materialzusammensetzung der Verbindungselemente, die die erste bzw. zweite Lastverbindung 180, 182 bilden, so gewählt werden, dass die Impedanz der ersten Lastverbindung 180 größer ist als die der zweiten Lastverbindung 182. Beispielsweise können die Verbindungselemente, die die erste Lastverbindung 180 bilden, ein erstes leitfähiges Metall, wie eine Legierung aus Kupfer, Aluminium usw., umfassen, und können die Verbindungselemente, die die zweite Lastverbindung 180 bilden, ein zweites leitfähiges Metall, wie eine Legierung aus Kupfer, Aluminium usw., umfassen, das sich von dem ersten leitfähigen Metall unterscheidet und einen größeren elektrischen Widerstand als das erste leitfähige Metall hat.
  • Gemäß einem weiteren Beispiel kann die Querschnittsfläche der Verbindungselemente, die die erste bzw. zweite Lastverbindung 180, 182 bilden, so gewählt werden, dass die Impedanz der ersten Lastverbindung 180 größer ist als die der zweiten Lastverbindung 182. Beispielsweise können die Verbindungselemente, die die erste Lastverbindung 180 bilden, Bonddrähte mit einer ersten Querschnittsfläche umfassen, und können die Verbindungselemente, die die zweite Lastverbindung 182 bilden, Bonddrähte mit einer zweiten Querschnittsfläche umfassen, die größer ist als die erste Querschnittsfläche, wodurch der Gesamtwiderstand der zweiten Lastverbindung 182 relativ zu der ersten Lastverbindung 180 gesenkt wird, wenn alles andere gleich ist. In einem weiteren Beispiel können die Verbindungselemente, die die zweite Lastverbindung 182 bilden, Metallklammern mit einer größeren Querschnittsfläche als Bonddrähte umfassen, und können die Verbindungselemente, die die erste Lastverbindung 180 bilden, nur Bonddrähte oder weniger Metallklammern als die erste Lastverbindung 180 umfassen.
  • In der dargestellten Ausführungsform umfassen die Verbindungselemente von der ersten Lastverbindung 180 eine erste Mehrzahl von Bonddrähten, umfassen die Verbindungselemente von der zweiten Lastverbindung 182 eine zweite Mehrzahl von Bonddrähten und ist eine Gesamtlänge der Bonddrähte von der ersten Mehrzahl größer als eine Gesamtlänge der Bonddrähte von der zweiten Mehrzahl. Insbesondere ist jeder der Bonddrähte, die die erste Lastverbindung 180 bilden, länger als jeder der Bonddrähte, die die zweite Lastverbindung 182 bilden. Diese Anordnung ergibt sich auf natürliche Weise aus der asymmetrischen Geometrie der zweiten Lastkontaktfläche 114, insbesondere aus der Tatsache, dass die erste Spannweite 144 der zweiten Lastkontaktfläche 114 weiter von der ersten Gleichspannungskontaktfläche 108 entfernt ist als die zweite Spannweite 146 der zweiten Lastkontaktfläche 114. Somit sorgt die asymmetrische Geometrie der zweiten Lastkontaktfläche 114 dafür, dass die Verbindungspunkte der Bonddrähte von der zweiten Mehrzahl kürzer sind als die Bonddrähte von der zweiten Mehrzahl, wodurch der elektrische Widerstand verringert wird.
  • Allgemeiner kann eine Asymmetrie auf der Lastverbindungsseite des Leistungshalbleitermoduls auf viele verschiedene Weisen realisiert werden, um die größere Impedanz der ersten Lastverbindung 180 im Vergleich zu der der zweiten Lastverbindung 182 zu erreichen. Die Asymmetrie kann eine Asymmetrie in der Geometrie der ersten Gleichspannungskontaktfläche 108, den Eigenschaften der Verbindungselemente, die die erste Lastverbindung 180 bilden, relativ zu der zweiten Lastverbindung 182 oder beides umfassen.
  • Die Asymmetrie an der Lastverbindungsseite des Leistungshalbleitermoduls führt zu einer vorteilhaften platzsparenden Konstruktion mit minimierten Signalkontakten. Insbesondere ist die zweite Schalt-Gate-Kontaktfläche 122 überwiegend auf einer Seite der Symmetrieachse 142 angeordnet und kann einen Presspassungsverbinder 127 in dem äußeren Kontaktflächenabschnitt 148 aufnehmen, der an einer peripheren Stelle zwischen der zweiten Lastkontaktfläche 114 und der dritten Randseite 132 des Leistungselektroniksubstrats 100 angeordnet ist. Ferner kann die zweite Schalt-Gate-Kontaktfläche 122 durch den Läufer 150 in die Nähe der Gate-Anschlüsse 164 des dritten und des vierten Transistorchips 156, 158 gebracht werden, der vorteilhafterweise in einer Region angeordnet sein kann, in der ein zusätzlicher Abstand zwischen der zweiten Lastkontaktfläche 114 und der ersten Gleichspannungskontaktfläche 108 zu bevorzugen ist, da in dieser Region eine Vergrößerung der Länge der Verbindungselemente bevorzugt ist. Unterdessen sind die erste und zweite Erfassungskontaktfläche 116, 118 die einzigen Erfassungskontaktflächen auf der Lastverbindungsseite des Leistungshalbleitermoduls und sind vorteilhafterweise in der Nähe der Anschlüsse des Transistorchips 158 angeordnet, an denen die erste und zweite Erfassungsverbindung 172, 174 hergestellt werden, wodurch die Verbindungslänge und die damit verbundenen parasitären Auswirkungen minimiert werden. Da die zweite Lastkontaktfläche 114 keine symmetrische Geometrie erfordert, können die erste und die zweite Erfassungskontaktfläche 116, 118 in einer Eckregion des Leistungshalbleitermoduls mit geeigneter Größe und geeignetem Abstand angeordnet werden, um wünschenswerte Presspassungskontaktpunkte zu bilden.
  • Begriffe wie „erster“, „zweiter“ und dergleichen werden zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind auch nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „mit“, „enthaltend“, „aufweisend“, „umfassend“ und ähnliche offene Begriffe , die das Vorhandensein bestimmter Elemente oder Merkmale angeben, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“, „die“, „das“ schließen sowohl den Singular als auch den Plural ein, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
  • Es ist zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Auch wenn hierin spezielle Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Mehrzahl von alternativen und/oder äquivalenten Implementierungen anstelle der dargestellten und beschriebenen speziellen Ausführungsformen verwendet werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin beschriebenen speziellen Ausführungsformen abdecken. Diese Erfindung soll daher nur durch die Ansprüche und deren Äquivalente begrenzt sein.

Claims (19)

  1. Leistungshalbleitermodulanordnung, umfassend: ein Leistungselektroniksubstrat (100) mit einer dielektrischen Schicht (102) und einer ersten Metallisierungsschicht (104), die auf einer oberen Oberfläche der dielektrischen Schicht (102) angeordnet ist, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine erste Gleichspannungskontaktfläche (108), eine zweite Gleichspannungskontaktfläche (110), eine erste Lastkontaktfläche (112) und eine zweite Lastkontaktfläche (114) umfasst; einen ersten (152) und einen zweiten Transistorchip (154), die auf der ersten Lastkontaktfläche (112) montiert sind; einen dritten (156) und einen vierten Transistorchip (158), die auf der ersten Gleichspannungskontaktfläche (108) montiert sind, wobei der erste (152) und der zweite Transistorchip (154) gemeinsam einen ersten Schalter bilden, der zwischen die zweite Gleichspannungskontaktfläche (110) und die erste Lastkontaktfläche (112) geschaltet ist, wobei der dritte (156) und der vierte Transistorchip (158) gemeinsam einen zweiten Schalter bilden, der zwischen die erste Gleichspannungskontaktfläche (108) und die zweite Lastkontaktfläche (114) geschaltet ist, wobei die erste (108) und die zweite Gleichspannungskontaktfläche (110) so angeordnet sind, dass eine Gleichstromversorgungsimpedanz für eine erste Kommutierungsschleife, die durch den ersten (152) und den dritten Transistorchip (156) fließt, einer Gleichstromversorgungsimpedanz für eine zweite Kommutierungsschleife entspricht, die durch den zweiten (154) und den vierten Transistorchip (158) fließt, wobei der dritte Transistorchip (154) mit der zweiten Lastkontaktfläche (114) durch eine erste Lastverbindung (180) verbunden ist, wobei der vierte Transistorchip (158) mit der zweiten Lastkontaktfläche (114) durch eine zweite Lastverbindung (182) verbunden ist, und wobei eine Impedanz der ersten Lastverbindung (180) größer ist als eine Impedanz der zweiten Lastverbindung (182).
  2. Leistungshalbleitermodulanordnung nach Anspruch 1, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine erste Erfassungskontaktfläche (116) umfasst, wobei das Leistungshalbleitermodul ferner eine Erfassungsverbindung (172) zwischen der ersten Erfassungskontaktfläche (116) und dem vierten Transistorchip (158) umfasst.
  3. Leistungshalbleitermodulanordnung nach Anspruch 2, wobei die erste Gleichspannungskontaktfläche (108) eine u-förmige Geometrie hat, wobei eine Seite mit offenem Ende der u-förmigen ersten Gleichspannungskontaktfläche (108) der ersten Lastkontaktfläche (112) und der zweiten Gleichspannungskontaktfläche (110) zugewandt ist und wobei eine geschlossene Seite der u-förmigen ersten Gleichspannungskontaktfläche (108) der zweiten Lastkontaktfläche (114) und der ersten Erfassungskontaktfläche (116) zugewandt ist.
  4. Leistungshalbleitermodulanordnung nach einem der Ansprüche 1 bis 3, wobei die erste Lastverbindung (180) eines oder mehrere Verbindungselemente umfasst, die zwischen einen Anschluss der oberen Oberfläche des dritten Transistorchips (156) und die zweite Lastkontaktfläche (114) geschaltet sind, wobei die zweite Lastverbindung (182) eines oder mehrere Verbindungselemente umfasst, die zwischen einen Anschluss der oberen Oberfläche des vierten Transistorchips (158) und die zweite Lastkontaktfläche (114) geschaltet sind, und wobei die größere Impedanz der ersten Lastverbindung (180) als die der zweiten Lastverbindung (182) einen physikalischen Unterschied zwischen dem einen oder den mehreren Verbindungselementen von der ersten Lastverbindung (180) und dem einen oder den mehreren Verbindungselementen von der zweiten Lastverbindung (182) umfasst.
  5. Leistungshalbleitermodulanordnung nach Anspruch 4, wobei der physikalische Unterschied einen oder mehrere umfasst von: einem Unterschied in der Länge der Verbindungselemente; einem Unterschied in der Anzahl der Verbindungselemente; einem Unterschied in der Materialzusammensetzung der Verbindungselemente; und einem Unterschied in der Querschnittsfläche der Verbindungselemente.
  6. Leistungshalbleitermodulanordnung nach einem der Ansprüche 4 bis 5, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine zweite Schalt-Gate-Kontaktfläche (122) umfasst, wobei das Leistungshalbleitermodul ferner eine Gate-Verbindung (170) zwischen der zweiten Schalt-Gate-Kontaktfläche (122) und Gate-Anschlüssen (164) des dritten (156) und des vierten Transistorchips (158) umfasst.
  7. Leistungshalbleitermodulanordnung nach Anspruch 6, wobei die zweite Schalt-Gate-Kontaktfläche (122) einen Läufer (150) umfasst, der zwischen der ersten Gleichspannungskontaktfläche (108) und einem Teil der zweiten Lastkontaktfläche (114) angeordnet ist.
  8. Leistungshalbleitermodulanordnung nach Anspruch 7, wobei die zweite Lastkontaktfläche (114) eine Innenrandseite umfasst, die der ersten Gleichspannungskontaktfläche (108) zugewandt ist, wobei der Läufer (150) zwischen einer ersten Spannweite (144) der Innenrandseite der zweiten Lastkontaktfläche (114) und der ersten Gleichspannungskontaktfläche (108) angeordnet ist, wobei eine zweite Spannweite (146) der Innenrandseite der zweiten Lastkontaktfläche (114) unmittelbar gegenüber der ersten Gleichspannungskontaktfläche (108) angeordnet ist, wobei sich die Verbindungselemente von der ersten Lastverbindung (180) über den Läufer (150) und die erste Spannweite (144) erstrecken und wobei sich die Verbindungselemente von der ersten Lastverbindung (180) über die zweite Spannweite (146) erstrecken.
  9. Leistungshalbleitermodulanordnung nach Anspruch 8, wobei die Verbindungselemente von der ersten Lastverbindung (180) eine erste Mehrzahl von Bonddrähten umfassen, wobei die Verbindungselemente von der zweiten Lastverbindung (182) eine zweite Mehrzahl von Bonddrähten umfassen und wobei eine Gesamtlänge der Bonddrähte von der ersten Mehrzahl größer ist als eine Gesamtlänge der Bonddrähte von der zweiten Mehrzahl.
  10. Leistungshalbleitermodulanordnung nach Anspruch 7, wobei die zweite Schalt-Gate-Kontaktfläche (122) einen äußeren Kontaktflächenabschnitt (148) umfasst, wobei der äußere Kontaktflächenabschnitt (148) zwischen der zweiten Lastkontaktfläche (114) und einer dritten Randseite (132) des Leistungselektroniksubstrats (100) angeordnet ist und wobei die erste Erfassungskontaktfläche (116) zwischen der zweiten Lastkontaktfläche (114) und einer vierten Randseite (134) des Leistungselektroniksubstrats (100) angeordnet ist, wobei die vierte Randseite (134) der dritten Randseite (132) gegenüberliegt.
  11. Leistungshalbleitermodulanordnung nach Anspruch 10, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine zweite Erfassungskontaktfläche (118) umfasst, wobei das Leistungshalbleitermodul ferner eine zweite Erfassungsverbindung (174) zwischen der zweiten Erfassungskontaktfläche (118) und dem vierten Transistorchip (158) umfasst, und wobei die zweite Erfassungskontaktfläche (118) zwischen der ersten Gleichspannungskontaktfläche (108) und der vierten Randseite (134) des Leistungselektroniksubstrats (100) angeordnet ist.
  12. Leistungshalbleitermodulanordnung, umfassend: ein Leistungselektroniksubstrat (100) mit einer dielektrischen Schicht (102) und einer ersten Metallisierungsschicht (104), die auf einer oberen Oberfläche der dielektrischen Schicht (102) angeordnet ist, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine erste Gleichspannungskontaktfläche (108), eine zweite Gleichspannungskontaktfläche (110), eine erste Lastkontaktfläche (112) und eine zweite Lastkontaktfläche (114) umfasst; wobei die erste Gleichspannungskontaktfläche (108) einen mittleren Abschnitt (136), eine erste äußere Spannweite (138) und eine zweite äußere Spannweite (140) umfasst, wobei sich die erste (138) und die zweite äußere Spannweite (140) jeweils von gegenüberliegenden Enden des mittleren Abschnitts (136) in Richtung einer ersten Randseite (128) des Leistungselektroniksubstrats (100) erstrecken, wobei die zweite Gleichspannungskontaktfläche (110) und die erste Lastkontaktfläche (112) in einer ersten Richtung (D1) zwischen der ersten (138) und der zweiten äußeren Spannweite (140) angeordnet sind, wobei die zweite Gleichspannungskontaktfläche (110) und die erste Lastkontaktfläche (112) in einer zweiten Richtung (D2), die rechtwinklig zu der ersten Richtung (D1) verläuft, zwischen dem mittleren Abschnitt (136) und einer ersten Randseite (128) des Leistungselektroniksubstrats (100) angeordnet sind, wobei die zweite Lastkontaktfläche (114) in der zweiten Richtung (D2) zwischen der ersten Gleichspannungskontaktfläche (108) und einer zweiten Randseite (130) des Leistungselektroniksubstrats (100) angeordnet ist, wobei die zweite Randseite (130) der ersten Randseite (128) gegenüberliegt, wobei die erste (138) und die zweite äußere Spannweite (140) der ersten Gleichspannungskontaktfläche (108) relativ zu einer Symmetrieachse (142), die sich in der zweiten Richtung (D2) erstreckt, symmetrisch sind, und wobei eine Geometrie der zweiten Lastkontaktfläche (114) relativ zu der Symmetrieachse (142) asymmetrisch ist.
  13. Leistungshalbleitermodulanordnung nach Anspruch 12, wobei die zweite Lastkontaktfläche (114) eine Innenrandseite umfasst, die dem mittleren Abschnitt (108) der ersten Gleichspannungskontaktfläche (108) zugewandt ist, wobei die Innenrandseite eine erste (144) und eine zweite Spannweite (146) umfasst, die auf gegenüberliegenden Seiten der Symmetrieachse (142) angeordnet sind, und wobei die erste Spannweite (144) weiter von der ersten Gleichspannungskontaktfläche (108) beabstandet ist als die zweite Spannweite (146).
  14. Leistungshalbleitermodulanordnung nach Anspruch 13, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine erste Erfassungskontaktfläche (116) umfasst, und wobei die erste Erfassungskontaktfläche (116) auf der gleichen Seite der Symmetrieachse (142) angeordnet ist wie die zweite Spannweite (146).
  15. Leistungshalbleitermodulanordnung nach Anspruch 14, wobei die erste Metallisierungsschicht (104) so ausgelegt ist, dass sie eine zweite Schalt-Gate-Kontaktfläche (122) umfasst, wobei die zweite Schalt-Gate-Kontaktfläche (122) auf der gleichen Seite der Symmetrieachse (142) angeordnet ist wie die erste Spannweite (144).
  16. Leistungshalbleitermodulanordnung nach Anspruch 15, wobei die zweite Schalt-Gate-Kontaktfläche (122) einen Läufer (150) umfasst, der zwischen der ersten Spannweite (144) und der ersten Gleichspannungskontaktfläche (108) angeordnet ist, und wobei die zweite Spannweite (146) unmittelbar gegenüber der ersten Gleichspannungskontaktfläche (108) angeordnet ist.
  17. Leistungshalbleitermodulanordnung nach Anspruch 15 oder 16, wobei das Leistungselektroniksubstrat (100) eine dritte (132) und eine vierte Randseite (134) umfasst, die sich gegenüberliegen und sich jeweils zwischen der ersten (128) und der zweiten Randseite (130) des Leistungselektroniksubstrats (100) erstrecken, wobei ein Außenrand der zweiten Schalt-Gate-Kontaktfläche (122) der dritten Randseite (132) zugewandt ist und wobei ein Außenrand der ersten Erfassungskontaktfläche (116) der vierten Randseite (134) zugewandt ist.
  18. Leistungshalbleitermodulanordnung nach einem der Ansprüche 12 bis 17, ferner umfassend einen dritten (156) und einen vierten Transistorchip (158), die auf dem mittleren Abschnitt (136) der ersten Gleichspannungskontaktfläche (108) montiert sind, wobei der dritte Transistorchip (156) mit der zweiten Lastkontaktfläche (114) durch eine erste Lastverbindung (180) verbunden ist, wobei der vierte Transistorchip (158) mit der zweiten Lastkontaktfläche (114) durch eine zweite Lastverbindung (182) verbunden ist, wobei der dritte Transistorchip (156) und die erste Lastverbindung (180) auf einer gegenüberliegenden Seite der Symmetrieachse (142) bezüglich des vierten Transistorchips (158) und der zweiten Lastverbindung (182) angeordnet sind.
  19. Leistungshalbleitermodulanordnung nach Anspruch 18, wobei eine Impedanz der ersten Lastverbindung (180) größer ist als eine Impedanz der zweiten Lastverbindung (182).
DE102022211996.7A 2021-11-30 2022-11-11 Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung Pending DE102022211996A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/537,678 2021-11-30
US17/537,678 US11935875B2 (en) 2021-11-30 2021-11-30 Power module layout for symmetric switching and temperature sensing

Publications (1)

Publication Number Publication Date
DE102022211996A1 true DE102022211996A1 (de) 2023-06-01

Family

ID=86317149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022211996.7A Pending DE102022211996A1 (de) 2021-11-30 2022-11-11 Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung

Country Status (3)

Country Link
US (1) US11935875B2 (de)
CN (1) CN116207089A (de)
DE (1) DE102022211996A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276226B (zh) * 2023-11-01 2024-04-16 深圳基本半导体有限公司 功率模块、封装结构及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104522B3 (de) * 2013-05-03 2014-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit
EP3480945A1 (de) * 2017-11-06 2019-05-08 NXP USA, Inc. Mehrstufige leistungsverstärker mit mehreren halbleitertechnologien

Also Published As

Publication number Publication date
US20230170333A1 (en) 2023-06-01
US11935875B2 (en) 2024-03-19
CN116207089A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US10756057B2 (en) Half-bridge power semiconductor module and method of manufacturing same
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102019112935B4 (de) Halbleitermodul
US10490505B2 (en) Single-sided power device package
DE102020109347A1 (de) Packungsstruktur für stromversorgungsgerät
DE102015121529A1 (de) Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE202017007691U1 (de) Elektronische Komponente
DE102021115824A1 (de) Leistungshalbleitermodul
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102020104225A1 (de) Halbleitermodul und Leistungswandler unter Verwendung desselben
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
DE102018107094A1 (de) Multi-Package-Oberseitenkühlung
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102022116833A1 (de) Halbleiterpackage mit niederparasitischer Verbindung zu einer passiven Vorrichtung
WO2020229063A1 (de) Halbleiterleistungsmodul
DE112022004169T5 (de) Halbleiterbauteil
DE10022268A1 (de) Halbleiterbauelement
DE112022002346T5 (de) Leistungsmodul mit parallelgeschalteten halbleiterbauteilen
DE102023112320A1 (de) Multi-bauelement-leistungsmodul-anordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed