DE10022268A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10022268A1
DE10022268A1 DE2000122268 DE10022268A DE10022268A1 DE 10022268 A1 DE10022268 A1 DE 10022268A1 DE 2000122268 DE2000122268 DE 2000122268 DE 10022268 A DE10022268 A DE 10022268A DE 10022268 A1 DE10022268 A1 DE 10022268A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
elevation
base plate
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2000122268
Other languages
English (en)
Other versions
DE10022268B4 (de
Inventor
Michael Herfurth
Roland Rupp
Ilia Zverev
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000122268 priority Critical patent/DE10022268B4/de
Priority to EP01951487A priority patent/EP1281203A2/de
Priority to PCT/EP2001/005216 priority patent/WO2001086722A2/de
Priority to JP2001582840A priority patent/JP3947669B2/ja
Publication of DE10022268A1 publication Critical patent/DE10022268A1/de
Priority to US10/291,062 priority patent/US6995467B2/en
Application granted granted Critical
Publication of DE10022268B4 publication Critical patent/DE10022268B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11) vorgestellt, bei dem der erste Halbleiterkörper (3) ein Kompensations-MOS-Feldeffekttransistor (23) und als zweiter Halbleiterkörper (11) eine Silizium-Carbid-Schottky-Diode vorgesehen ist.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit minde­ stens zwei räumlich voneinander getrennten, elektrisch mit­ einander verbundenen Halbleiterkörpern.
Beispielsweise bei Schaltnetzteilen und insbesondere bei Po­ wer-Factor-Controllern, bei asymmetrischen Halbbrücken, bei Antriebsumrichtern für Switched-Reluctance-Motoren wird ein Halbleiterleistungsschalter wie bespielsweise ein MOS- Feldeffekttransistor, ein IGBT oder ein Bipolar-Transistor mit beispielsweise einer PN-Diode oder einer Schottky-Diode seriell verschaltet derart, dass der Drain-Kontakt des Schal­ ters auf gleichem Potential wie der Anodenkontakt der Diode liegt. Hierfür benötigte Halbleiterbauelemente sollen kosten­ günstig und kompakt sein sowie niedrige parasitäre Induktivi­ täten aufweisen.
Üblich ist es dabei, die Schaltung mit diskreten Bauelementen oder in SMD-Technik (Surface Mounted Device) auf einer Plati­ ne aufzubauen oder ein DCB-Substrat mit lötfähigen Halblei­ terchips zu bestücken. Ein isolierendes Substrat wird auch in Bauteilen mit umpresstem Gehäuse (zum Beispiel TO-220, TO-247 oder ähnliche) eingesetzt. Daneben werden auch geteilte Bo­ denplatten (Leadframes) mit voneinander isolierten Metallin­ seln verwendet. Problematisch ist dabei häufig die starke Wärmeentwicklung der einzelnen Halbleiterkörper, so dass ein kompakter Aufbau nicht möglich ist.
Aufgabe der Erfindung ist es daher, ein Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elek­ trisch miteinander verbundenen Halbleiterkörpern anzugeben, das diese Nachteile nicht aufweist.
Die Aufgabe wird durch ein Halbleiterbauelement gemäß Patent­ anspruch 1 gelöst.
Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.
Ein erfindungsgemäßes Halbleiterbauelement hat mindestens zwei räumlich voneinander getrennte, elektrisch miteinander verbundene Halbleiterkörper in einem gemeinsamen Gehäuse, wo­ bei als erster Halbleiterkörper ein Kompensations-MOS- Feldeffekttransistor für höhere Spannungen und/oder Leistun­ gen (wie beispielsweise ein CoolMOS-Transistor) und als zwei­ ter Halbleiterkörper eine Silizium-Carbid-Schottky-Diode vor­ gesehen ist.
Vorteilhafterweise können somit erfindungsgemäße Halbleiter­ bauelemente wesentlich kompakter und kostengünstiger herge­ stellt werden, da sowohl der Kompensations-MOS-Feldeffekt­ transistor als auch die Silizium-Carbid-Schottky-Diode zu ei­ ner wesentlichen Verringerung der Verlustleistung beitragen.
Bevorzugt sind die zwei Halbleiterkörper derart aufgebaut und miteinander verschaltet, dass sie zusammen einen Leistungs­ schalter bilden.
Bei einer Weiterbildung der Erfindung ist zudem ein dritter Halbleiterkörper vorgesehen, der zumindest mit einem der bei­ den anderen Halbleiterkörper elektrisch verbunden ist, wobei die drei Halbleiterkörper eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander verschaltet sind. Der dritte Halbleiterkörper kann ebenso wie integrierte Schaltungen im Allgemeinen mit den bekannten Löt- oder Klebe­ prozessen auf der Bodenplatte oder Chip-on-Chip auf einem der beiden anderen Halbleiterkörper montiert werden.
Bei einer anderen Weiterbildung der Erfindung weist das Halb­ leiterbauelement neben zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern eine Bo­ denplatte, an der der erste Halbleiterkörper befestigt ist, und eine auf der Bodenplatte angeordnete Erhöhung, an der der zweite Halbleiterkörper befestigt ist, auf. An sich verhin­ dert der planar auf oder nahe an der Oberseite liegende, für die zu blockierende Sperrspannung optimierten Randabschluss einen Upside-Down-Aufbau, da sowohl mit als auch ohne eine dielektrische Passivierungsschicht auf der Oberseite des Bau­ elementes die Äquipotentialfläche der leitenden Bodenplatte die Feldverteilung im oder über dem Randabschluss negativ be­ einflusst. Durch den Höhenversatz der beiden Halbleiterkörper tritt dieser Effekt jedoch nicht auf.
Eine höhere Kompaktheit kann dadurch erzielt werden, dass die Erhöhung eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers. Somit kann beispielsweise der erste Halbleiterkörper zumin­ dest teilweise unter dem zweiten Halbleiterkörper angeordnet werden.
Zum Zwecke einer leichteren Kontaktierung weist die Erhöhung im Bereich des zweiten Halbleiterkörpers eine elektrisch lei­ tende Kontaktierungsfläche auf. Entsprechend weist der zweite Halbleiterkörper im Bereich der Erhöhung eine elektrisch lei­ tende Kontaktierungsfläche auf. Zur Montage und Kontaktierung des zweiten Halbleiterkörpers werden dann die Kontaktierungs­ flächen von Erhöhung und zweitem Halbleiterkörper miteinander verlötet oder elektrisch leitfähig miteinander verklebt.
Eine weitere Kontaktierung erfolgt bevorzugt auf einer weite­ ren Kontaktierungsfläche, die an einer der Erhöhung abgewand­ ten Seite des zweiten Halbleiterkörpers angeordnet ist. Zur weiteren Kontaktierung ist vorteilhafterweise eine Bond-Ver­ bindung vorgesehen.
Der zweite Halbleiterkörper kann auf der der Erhöhung zuge­ wandten Seite eine Passivierungsschicht aufweisen. Die Passivierungsschicht kann bei der Freilegung des Kontaktfensters, also der Öffnung für die Kontaktierungsfläche so gestaltet werden, dass der zweite Halbleiterkörper vor der Lötung (oder Klebung) der Kontaktierungsfläche zuverlässig auf der Erhö­ hung justiert wird.
Bevorzugt werden sowohl Bodenplatte als auch Erhöhung aus Me­ tall gefertigt, um auf einfache Weise eine leitende Verbin­ dung zwischen den beiden Halbleiterkörpern herstellen zu kön­ nen. Bei einer aus Metall gefertigten Bodenplatte kann die Erhöhung dadurch realisiert werden, dass während des Stanzens der Bodenplatte die Erhöhung durch Prägen ausgebildet wird. Damit kann in einem Arbeitsgang sowohl die Bodenplatte als auch die Erhöhung erzeugt werden.
Die Erhöhung weist bevorzugt eine Höhe gegenüber der Boden­ platte auf, die ein mehrfaches der Breite des Randabschlusses des zweiten Halbleiterkörpers beträgt. Damit wird eine zuver­ lässige Isolation beider Halbleiterkörper erreicht. Für ein für 600 V ausgelegtes Halbleiterbauelement ist die Höhe bei­ spielsweise größer als 1 mm.
Die erfindungsgemäß verwendete Silizium-Carbid-Diode hat be­ vorzugt eine lötfähige oder leitkleberfähige Anodenkontakt- Metallisierung und eine bondfähige Kathodenmetallisierung, also genau vertauscht gegenüber den heute üblichen Metalli­ sierungen. Ein besonderer Vorteil bei einer derartigen Anord­ nung besteht darin, dass der Wärmewiderstand durch den Upsi­ de-Down-Aufbau wesentlich verbessert wird, da der Ort der ma­ ximal auftretenden Verlustleistung der PN- bzw. Metall-Halb­ leiter-Übergang ist und dieser beim erfindungsgemäßen Aufbau näher zur Verlustleistungssenke am beispielsweise gelöteten Übergang von zweitem Halbleiterkörper und Bodenplatte liegt.
Es eignen sich insbesondere solche Dioden, deren Kathode an ein aktives Potential und deren Anode an ein ruhendes Poten­ tial angeschlossen sind, wobei die Bodenplatte mit den jeweiligen Anoden verbunden ist. Derartige Dioden sind hinsicht­ lich ihrer elektromagnetischen Verträglichkeit optimiert. Darüber hinaus kann bei derartigen Dioden durch eine Kühlfah­ ne auf Anodenpotential speziell bei Tiefsetzstellern eine er­ hebliche Reduzierung der Störströme erreicht werden.
Bei sämtlichen Anwendungen erfindungsgemäßer Halbleiterbau­ elemente ist ein Einbau einer zusätzlichen Isolierschicht nicht erforderlich und für den Anwender treten auch keine Isolationsprobleme bei der direkten Montage des Bauteils auf einem Kühlkörper auf, wie dies bei Verwendung beispielsweise einer geteilten Bodenplatte (Leadframe) der Fall ist.
Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:
Fig. 1 den Aufbau einer Bodenplatte bei einem erfindungs­ gemäßen Halbleiterbauelement,
Fig. 2 die Montage eines Halbleiterkörpers auf einer Erhö­ hung einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement,
Fig. 3 eine Anwendung eines erfindungsgemäßen Halbleiter­ bauelements bei einem Leistungsschalter und
Fig. 4 die Anwendung eines erfindungsgemäßen Halbleiter­ bauelements bei einer Anordnung zur aktiven Lei­ stungsfaktorkorrektur.
Fig. 1 zeigt ein erfindungsgemäßes Halbleiterbauelement (der besseren Übersicht wegen ohne Gehäuseumspritzung) mit einer Bodenplatte 1, auf der beispielsweise durch Prägen eine Erhö­ hung 2 angeordnet ist. Beim Ausführungsbeispiel ist die Erhö­ hung rechteckförmig, sie kann jedoch in gleicher Weise auch andere zum Beispiel runde oder ovale Formen haben. Auf der Grundplatte 1 neben der Erhöhung 2 auch ein erster Halblei­ terkörper, beispielsweise ein MOS-Feldeffekttransistor (wie etwa CoolMOS-Transistor) für höhere Spannungen und höhere Leistungen aufgelötet, so dass sich ein elektrischer Kontakt zwischen dem MOS-Feldeffekttransistor und einem Anschluss des MOS-Feldeffekttransistors 3 ergibt. Die anderen beiden An­ schlüsse des MOS-Feldeffekttransistors 3 sind mit jeweils ei­ nem Anschlusskontakt 4 bzw. 5 durch Bondungen verbunden. Die Anschlusskontakte 4 und 5 sind gegenüber der Bodenplatte 1 ebenso wie ein Anschlusskontakt 6 elektrisch isoliert an die­ ser befestigt. Ein Anschlusskontakt 7 ist schließlich elek­ trisch leitend mit der Bodenplatte 1 verbunden und an dieser befestigt.
Die nicht direkt mit der Bodenplatte 1 verbundenen Kontakte des MOS-Feldeffekttransistors 3 sind mittels Bonddrähten 8 und 9 mit den Anschlusskontakten 4 und 5 elektrisch verbun­ den. Auch der Anschlusskontakt 6 ist dabei für eine Bondung mit einem in Fig. 1 nicht dargestellten zweiten Halbleiter­ körper, der auf die Erhöhung 2 aufgebracht ist, vorgesehen. Von dem Anschlusskontakt 6 geht dabei ein Bonddraht 10 zu der Oberseite eines Halbleiterkörpers, der in Fig. 2 näher darge­ stellt ist.
Als zweiter Halbleiterkörper ist eine Diode 11 vorgesehen, die neben der eigentlichen Halbleiterstruktur 12 an deren Oberseite eine bondfähige Kontaktierungfläche 13 sowie auf der der Erhöhung 2 zugewandten Seite eine lötbare Kontaktie­ rungsfläche 14 aufweist. Die Kontaktierungsfläche ist dabei mit der Erhöhung 2 einerseits zum Zwecke einer elektrischen Verbindung und andererseits zum Zwecke der mechanischen Fi­ xierung mit der Erhöhung 2 verlötet. Um die lötbare Kontak­ tierungsfläche 14 herum befindet sich eine Passivierungs­ schicht 15 (zum Beispiel 40 µm Polyimid), die im Bereich der lötbaren Kontaktierungsfläche 14 eine Aussparung aufweist dergestalt, dass ein Kontaktfenster entsteht, welches die Diode 11 vor dem Löten zuverlässig auf der Erhöhung justiert.
Die Höhe h der Erhöhung 2 ist dabei so bemessen, dass sie ein Mehrfaches der Breite des Randabschlusses r beträgt (in der Zeichnung nicht maßstabsgetreu dargestellt). Die Höhe h be­ misst sich dabei als Abstand zwischen der Unterseite der Pas­ sivierungsschicht 15 und der Oberseite der metallenen Boden­ platte 3.
Ein Anwendungsbeispiel für ein erfindungsgemäßes Halbleiter­ bauelement ist in Fig. 3 dargestellt. Dort ist der zweite Halbleiterkörper durch eine als Silizium-Carbid-Diode ausge­ bildete Diode 16 gegeben mit einer Kathode K als erstem An­ schluss und einer Anode A als zweitem Anschluss. Sie ist in Reihe mit der gesteuerten Strecke eines MOS-Feldeffekttran­ sistor 17 geschaltet und dient beim Ausführungsbeispiel als Freilaufdiode. Eine Last 20 liegt dabei parallel zur Diode 16, wobei die Speisung der Reihenschaltung aus Diode 16 und Transistor 17 durch eine Hochvoltspannungsquelle 21 erfolgt. Bei mit der Bodenplatte (Leadframe) verbundener Anode A und auf der Oberseite liegender Kathode K befindet sich die Anode A auf dem ruhenden Potential. Damit wird über die relativ große Kapazität 18 kein Störstrom mehr in den Masse-Kreis eingekoppelt. Nur die sehr viel kleinere Kapazität 19 der Ka­ thode K gegenüber der als Kühlkörper dienenden Bodenplatte liegt auf einem zeitlich veränderlichen Potential. Da aber die Kapazität 19 der Kathode K sehr klein ist, wird eine Ein­ kopplung von Störströmen in den Masse-Kreis zuverlässig un­ terdrückt.
Bei einem anderen, in Fig. 4 gezeigten Anwendungsbeispiel werden drei Halbleiterkörper in einem einzigen erfindungsge­ mäßen Halbleiterbauelement zusammengefasst. Dabei sind eine integrierte Schaltung 22, ein Kompensations-MOS-Feldeffekt­ transistor für hohe Leistungen und Spannungen (CoolMOS) 23 sowie eine Silizium-Carbid-Schottky-Diode 24 zu einem einzi­ gen Halbleiterbauelement zusammengefasst. Die integrierte Schaltung 22 und der Kompensations-MOS-Feldeffekttransistor 23 sind dabei auf eine Bodenplatte 25 aufgebracht, die eine Erhöhung 26 (entsprechend den Ausgestaltungen in Fig. 1 und Fig. 2) aufweist, an der die Silizium-Carbid-Diode 24 (ent­ sprechend Fig. 2) montiert ist. Die integrierte Schaltung 22 kann aber auch in Chip-on-Chip-Montage auf dem Schalter 23 angebracht werden.
Intern sind die integrierte Schaltung 22, der Kompensations- MOS-Feldeffekttransistor 23 und die Silizium-Carbid-Diode 24 derart miteinander verschaltet, dass die integrierte Schal­ tung 22 das Gate G des Kompensations-MOS-Feldeffekttransis­ tors 23 ansteuert, dessen Source S mit einem Anschluss einer Spannungsquelle und dessen Drain D unter Zwischenschaltung einer Drossel 27 mit dem anderen Anschluss einer Spannungs­ quelle verbunden ist. Die Spannungsquelle wird dabei durch einen Brückengleichrichter 28 gebildet, der mit einer Wech­ selspannung 29 gespeist wird. Der Drainanschluss des Kompen­ sations-MOS-Feldeffekttransistor 23 ist zudem mit der Anode A der Silizium-Carbid-Diode 24 verbunden, deren Kathode K über einen Glättungskondensator 30 mit dem einen Pol der Versor­ gungsspannungsquelle gekoppelt ist. Die Verbindung der Anode der Silizium-Carbid-Diode 24 mit dem Drainanschluss des Kom­ pensations-MOS-Feldeffekttransistors 23 erfolgt dabei über die Bodenplatte 25 in Verbindung mit der Erhöhung 26. Insge­ samt zeigt das Ausführungsbeispiel eine Anordnung zur Korrek­ tur des Leistungsfaktors (Power-Factor-Correction).
Durch IEC/EN 61 000-3-2 sind nämlich die Grenzwerte für den Oberschwingungsgehalt für den Eingangsstroms für Verbraucher mit mehr als 75 W Eingangsleistung festgelegt. Das gilt für alle Geräte, die vom öffentlichen Netz versorgt werden. Bei Geräten mit Diodengleichrichter und nachfolgendem Zwischen­ kreiskondensator kommt es zu einem schlechten Leistungsfaktor (rund 0,6). Der Eingangsstrom ist stark nicht sinusförmig (pulsförmig verzerrt). Demnach ist eine Korrektur des Lei­ stungsfaktors notwendig.
Eine rein passive Lösung mit einer großen Eingangsdrossel bringt zwar einen leicht verbesserten Eingangsstromverlauf mit einem Leistungsfaktor von etwa 0,75. Die Forderungen be­ züglich des Oberschwingungsgehaltes werden aber nur bedingt eingehalten.
Bessere Ergebnisse ermöglicht eine aktive Leistungsfaktor- Korrektur auf der Basis eines Hochsetzstellers wie er bei­ spielsweise in Fig. 4 gezeigt ist. Mit dieser Anordnung kann ein Leistungsfaktor von über 0,98 erzielt werden. Bei der Realisierung einer Anordnung zur aktiven Leistungsfaktor- Korrektur werden in der Regel drei Halbleiter-Bauelemente be­ nötigt: ein Leistungsschalter (zum Beispiel Leistungs-MOS- Feldeffekttransistor oder IGBT), eine Leistungsdiode und eine integrierte Steuereinheit. Diese drei Halbleiterbauelemente sind bisher üblicherweise in diskreter Form auf einer Platine aufgebaut worden, wobei jedes Halbleiterbauelement sein eige­ nes Gehäuse hatte. Dadurch war der Platzbedarf erheblich.
Bei der in Fig. 4 gezeigten Anordnung zur Leistungsfaktor- Korrektur wird ein erfindungsgemäßes Halbleiterbauelement mit Silizium-Carbid-Schottky-Diode und einem Kompensations-MOS- Feldeffekttransistor für hohe Leistungen und Spannungen (CoolMOS) auf Basis einer Hochsetzsteller-Topologie einge­ setzt. Die einzelnen Elemente sind jedoch in einem einzigen Gehäuse mit geeigneter Verlustwärmeabfuhr wie beispielsweise TO-220 (auch Fullpack) oder TO-247 zusammengefasst.
Durch Zusammenwirken verschiedener Maßnahmen kann eine Gehäu­ severkleinerung auch für sehr hohe Leistungen und/oder sehr hohe Spannungen erzielt werden.
So wird beispielsweise eine geringere Verlustleistung durch den Einsatz einer Silizium-Carbid-Schottky-Diode für hohe Spannungen erreicht. Die durch deren geringere Verlustlei­ stung entstehende Wärme kann leichter abgeführt werden. Des Weiteren bietet der Einsatz eines Kompensations-MOS-Feldeffekttransistor für hohe Spannungen und Leistungen einen ge­ ringeren Platzbedarf, da dieser Transistortyp eine viel klei­ nere Chipfläche im Vergleich zu anderen Leistungstransistoren benötigt. Dadurch ist es möglich, auch die zur Steuerung vor­ gesehene integrierte Schaltung in das gemeinsame Gehäuse mit zu integrieren. Des Weiteren verfügt ein Kompensations-MOS- Feldeffekttransistor über kleinere Kapazitäten, was wiederum zu kleineren Schaltverlusten führt und dadurch ebenfalls die entstehende Verlustwärme reduziert.
Schließlich kann durch optimale Abstimmung der einzelnen Kom­ ponenten aufeinander eine Reduzierung der Gesamtsystemkosten, eine Reduzierung des Volumens, eine Reduzierung des Gewichts, eine Reduzierung der Verlustleistung (kleinere Kühlkörper notwendig), Reduzierung des Montageaufwands sowie die Erhö­ hung des Wirkungsgrades erzielt werden.
Bezugszeichenliste
1
Bodenplatte
2
Erhöhung
3
MOS-Feldeffekttransistor
4
Anschlusskontakt
5
Anschlusskontakt
6
Anschlusskontakt
7
Anschlusskontakt
8
Bonddrähte
9
Bonddrähte
10
Bonddraht
11
Diode
12
Halbleiterstruktur
13
Kontaktierungsfläche
14
Kontaktierungsfläche
15
Passivierungsschicht
16
Diode
17
MOS-Feldeffekttransistor
18
Kapazität
19
Kapazität
20
Last
21
Hochvollspannungsquelle
22
integrierte Schaltung
23
Kompensations-MOS-FET
24
Silizium-Karbid-Diode
25
Bodenplatte
26
Erhöhung
27
Drossel
28
Brückengleichrichter
29
Wechselspannung
h Höhe
r Randabschluss
A Anode
K Kathode
G Gate
D Drain
S Source

Claims (13)

1. Halbleiterbauelement mit mindestens zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11) in einem gemeinsamen Gehäuse, bei dem als erster Halbleiterkörper ein Kompensations-MOS-Feldeffekt­ transistor (23) für höhere Spannungen und/oder Leistungen und als zweiter Halbleiterkörper eine Silizium-Carbid-Schottky- Diode (16) vorgesehen ist.
2. Halbleiterbauelement nach Anspruch 1, bei dem die zwei Halbleiterkörper (3, 11) einen Leistungsschalter bildend aufgebaut und miteinander verschaltet sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem zudem ein dritter Halbleiterkörper (22) vorgesehen ist, der zumindest mit einem der beiden anderen Halbleiterkörper (3, 11) elektrisch verbunden ist, und die drei Halbleiterkörper (3, 11, 22) eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander ver­ schaltet sind.
4. Halbleiterbauelement nach Anspruch 1, 2 oder 3, bei dem der erste Halbleiterkörper (3) an einer Bodenplatte (1) befe­ stigt ist und der zweite Halbleiterkörper (11) an einer auf der Bodenplatte (1) angeordneten Erhöhung (2) befestigt ist.
5. Halbleiterbauelement nach Anspruch 4, bei dem die Erhöhung (2) eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halblei­ terkörpers (11).
6. Halbleiterbauelement nach Anspruch 4 oder 5, bei dem die Erhöhung (2) im Bereich des zweiten Halbleiterkörpers (11) eine elektrisch leitende Kontaktierungsfläche (2) auf­ weist;
der zweite Halbleiterkörper (11) im Bereich der Erhöhung (2) eine elektrisch leitende Kontaktierungsfläche (14) aufweist; und
die Kontaktierungsflächen (2, 14) von Erhöhung (2) und zwei­ tem Halbleiterkörper (11) miteinander verlötet oder elektrisch leitend verklebt sind.
7. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem der zweite Halbleiterkörper (11) auf einer der Erhöhung (2) abgewandten Seite eine weitere Kontaktierungsfläche (13) auf­ weist, an der eine Bondverbindung vorgesehen ist.
8. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem der zweite Halbleiterkörper (11) auf der der Erhöhung (2) zu­ gewandten Seite eine Passivierungsschicht (15) mit einem Kon­ taktfenster aufweist und das Kontaktfenster so gestaltet ist, dass der zweite Halbleiterkörper (11) auf der Erhöhung (2) justiert wird.
9. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem
die Erhöhung (2) und die Bodenplatte (1) aus Metall gefertigt sind und
die Erhöhung durch Prägen während des Stanzens der Bodenplat­ te (1) realisiert wird.
10. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem die Erhöhung (2) gegenüber der Bodenplatte (1) eine Höhe (h) aufweist, die ein Mehrfaches der Breite (r) des Randabschlus­ ses des zweiten Halbleiterkörpers (11) beträgt.
11. Halbleiterbauelement nach der vorherigen Ansprüche, bei dem der zweite Halbleiterkörper (11) eine lötfähige Anodenkon­ takt-Metallisierung und eine bondfähige Kathodenkontakt- Metallisierung aufweist.
12. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem der dritte Halbleiterkörper (22) an der Bodenplatte (1) oder auf einem der anderen Halbleiterkörper befestigt ist.
13. Halbleiterbauelement nach einem der vorherigen Ansprü­ che, bei dem als Diodenelement bzw. als Diode eine Diode (16) vorgesehen ist, deren Kathode (K) an ein aktives Potential und deren An­ ode (A) an ein ruhendes Potential angeschlossen ist, wobei die Bodenplatte mit der Anode (A) verbunden ist.
DE2000122268 2000-05-08 2000-05-08 Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse Expired - Fee Related DE10022268B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2000122268 DE10022268B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
EP01951487A EP1281203A2 (de) 2000-05-08 2001-05-08 Halbleiterbauelement
PCT/EP2001/005216 WO2001086722A2 (de) 2000-05-08 2001-05-08 Halbleiterbauelement
JP2001582840A JP3947669B2 (ja) 2000-05-08 2001-05-08 半導体構成部品
US10/291,062 US6995467B2 (en) 2000-05-08 2002-11-08 Semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000122268 DE10022268B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse

Publications (2)

Publication Number Publication Date
DE10022268A1 true DE10022268A1 (de) 2001-11-29
DE10022268B4 DE10022268B4 (de) 2005-03-31

Family

ID=7641119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000122268 Expired - Fee Related DE10022268B4 (de) 2000-05-08 2000-05-08 Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse

Country Status (5)

Country Link
US (1) US6995467B2 (de)
EP (1) EP1281203A2 (de)
JP (1) JP3947669B2 (de)
DE (1) DE10022268B4 (de)
WO (1) WO2001086722A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301693B4 (de) * 2003-01-17 2006-08-24 Infineon Technologies Ag MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
US7227198B2 (en) * 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
US8188596B2 (en) * 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
JP6520437B2 (ja) 2015-06-12 2019-05-29 富士電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29724081U1 (de) * 1997-12-19 2000-01-13 Siemens Ag Elektrische Schaltungsanordnung zur Transformation von magnetischer Feldenergie in elektrische Feldenergie

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
CH668667A5 (de) * 1985-11-15 1989-01-13 Bbc Brown Boveri & Cie Leistungshalbleitermodul.
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
US6013950A (en) * 1994-05-19 2000-01-11 Sandia Corporation Semiconductor diode with external field modulation
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
US5689144A (en) * 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
JP2904141B2 (ja) * 1996-08-20 1999-06-14 日本電気株式会社 半導体装置
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US5814885A (en) * 1997-04-28 1998-09-29 International Business Machines Corporation Very dense integrated circuit package
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29724081U1 (de) * 1997-12-19 2000-01-13 Siemens Ag Elektrische Schaltungsanordnung zur Transformation von magnetischer Feldenergie in elektrische Feldenergie

Also Published As

Publication number Publication date
DE10022268B4 (de) 2005-03-31
EP1281203A2 (de) 2003-02-05
JP3947669B2 (ja) 2007-07-25
WO2001086722A2 (de) 2001-11-15
US6995467B2 (en) 2006-02-07
US20030089980A1 (en) 2003-05-15
WO2001086722A3 (de) 2002-05-23
JP2003533049A (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
EP0111659B1 (de) Leistungstransistor-Modul
DE102012202765B3 (de) Halbleitermodul
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE102016207543B4 (de) Halbleitervorrichtungen
DE112015000245T5 (de) Halbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102017120753B4 (de) SMD-Package mit Oberseitenkühlung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102004046806B4 (de) Leistungshalbleitermodul
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE102018129689B4 (de) Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage
DE10022268B4 (de) Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee