JP3947669B2 - 半導体構成部品 - Google Patents
半導体構成部品 Download PDFInfo
- Publication number
- JP3947669B2 JP3947669B2 JP2001582840A JP2001582840A JP3947669B2 JP 3947669 B2 JP3947669 B2 JP 3947669B2 JP 2001582840 A JP2001582840 A JP 2001582840A JP 2001582840 A JP2001582840 A JP 2001582840A JP 3947669 B2 JP3947669 B2 JP 3947669B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor body
- base plate
- contact surface
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 230000005669 field effect Effects 0.000 claims description 23
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 16
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000004049 embossing Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 2
- 230000001464 adherent effect Effects 0.000 claims 1
- 238000001816 cooling Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
本発明は、空間的に互いに分離し、電気的に互いに接続される、少なくとも２つの半導体ボディを有する半導体構成部品に関する。
【０００２】
例えば、スイッチモード電源、特に力率制御器、非対称的半ブリッジ、スイッチ反作用電動機用の駆動変換器において、例えば、ＭＯＳ電界効果トランジスタ、ＩＧＢＴまたはバイポーラトランジスタ等の半導体電力スイッチは、例えば、ＰＮダイオードまたはショットキーダイオードと直列接続され、スイッチのドレイン接触がダイオードのアノード接触と等しい電位にあるようにされる。このために必要とされる半導体構成部品は、コストが安く、コンパクトであり、低い寄生インダクタを有する。
【０００３】
この場合、通常、個別素子を用いるか、またはＳＭＤ技術（表面実装デバイス）でプラチナ上に回路を構成するか、あるいははんだ付け可能な半導体チップを有するＤＣＢ基板を装着する。絶縁基板は、成形によりカプセル化された（ｕｍｐｒｅｓｓｔ）ハウジング（例えば、ＴＯ−２２０、ＴＯ−２４７等）を有する素子の中に組み込まれる。さらに、互いに絶縁し合う金属アイランドを有する分離されたベースプレート（リードフレーム）も用いられる。ここで、問題なのは、大抵の場合、個々の半導体ボディにおける熱の発生が激しいため、コンパクトな構成が不可能なことである。
【０００４】
従って、本発明の課題は、これらの不利な点を有しない、空間的に互いに分離し、電気的に互いに接続される、少なくとも２つの半導体ボディを有する半導体構成部品を提示することである。
【０００５】
この課題は、請求項１に記載の半導体構成部品により解決される。
【０００６】
従属請求項は、発明の構想の実施形態および展開に関する。
【０００７】
本発明による半導体構成部品は、空間的に互いに分離され、電気的に互いに接続される、少なくとも２つの半導体ボディを共通のハウジング内に有する。ここで、第１の半導体ボディとして、比較的高い電圧および／または電力用の補償ＭＯＳ電界効果トランジスタ（例えば、ＣｏｏｌＭＯＳトランジスタ等）および第２の半導体ボディとして、炭化ケイ素ショットキーダイオードが提供される。
【０００８】
従って、有利にも、本発明による半導体構成部品は、実質的にコンパクトに、かつ安いコストで製作され得る。なぜなら、補償ＭＯＳ電界効果トランジスタも、炭化ケイ素ショットキーダイオードも、電力損失を実質的に低減することに貢献するからである。
【０００９】
好適には、２つの半導体ボディは、ともに電力スイッチを形成するように構成され、かつ互いに接続される。
【００１０】
本発明の展開において、さらに、他の２つの半導体ボディのうちの少なくとも１つと電気的に接続される、第３の半導体ボディが提供される。ここで、３つの半導体ボディは、降圧器機能（Ｔｉｅｆｓｅｔｚｓｔｅｌｌｅｒｆｕｎｋｔｉｏｎ）または昇圧器機能（Ｈｏｃｈｓｅｔｚｓｔｅｌｌｅｒｆｕｎｋｔｉｏｎ）を形成しながら互いに接続される。第３の半導体ボディは、集積回路と同様に、通常、公知の、ベースプレート上へのはんだ付けプロセスまたは接着プロセス、あるいは他の２つの半導体ボディ上へのチップオンチップを用いて実装され得る。
【００１１】
本発明の別の展開において、半導体構成部品は、空間的に互いに分離し、電気的に互いに接続された２つの半導体ボディの他に、第１の半導体ボディが固定されるベースプレート、および第２の半導体ボディが固定される、ベースプレート上に配置された隆起部（Ｅｒｈｏｅｈｕｎｇ）を有する。上面上または上面の近傍に平面に位置する、遮断すべき障壁電圧のために最適化された縁端部は、それ自体、アップサイドダウン構成を回避する。なぜなら、素子の上面上に誘電パシベーション層を用いても、用いなくても、導電性ベースプレートの等電位ポテンシャル領域は、縁端部の中または上部における電界分布に悪影響を与えるからである。しかしながら、２つの半導体ボディの高いオフセット（Ｈｏｅｈｅｎｖｅｒｓａｔｚ）により、この効果は現れない。
【００１２】
隆起部が、底面に固定された第２の半導体ボディの底面よりも小さい底面を有することにより、比較的高いコンパクト性が達成され得る。従って、例えば、第１の半導体ボディは、少なくとも部分的に、第２の半導体ボディの下に配置され得る。
【００１３】
より容易に接触を作製する目的で、第２の半導体ボディの領域における隆起部は、導電性接触面を有する。これに対応して、隆起部の領域における第２の半導体ボディは導電性接触面を有する。第２の半導体ボディを実装および接触を作製するために、その後、隆起部の接触面および第２の半導体ボディが互いにはんだ付けされるか、または電気を伝導するように互いに接着される。
【００１４】
さらなる接触の作製は、好適には、隆起部から離れた第２の半導体ボディの面に配置される、さらなる接触面上で行なわれる。さらなる接触を作製するために、有利にも、ボンディング接続が提供される。
【００１５】
第２の半導体ボディは、隆起部に面する面上にパシベーション層を有し得る。パシベーション層は、接触窓、すなわち接触面用の開口を露出する際に、接触面をはんだ付け（または接着）する前に、第２の半導体ボディが確実に隆起部とアライメントされるように構成される。
【００１６】
好適には、ベースプレートも隆起部も金属から製作され、従って、単純な態様で、２つの半導体ボディ間に導電性接続が作製され得る。金属から製作されたベースプレートの場合、ベースプレートが型抜き（Ｓｔａｎｚｅ）される間に、型押し（Ｐｒａｅｇｅｎ）により隆起部が形成されることにより隆起部が生成され得る。従って、１つの作業工程において、ベースプレートも隆起部も生成され得る。
【００１７】
隆起部は、好適には、ベースプレートと比較して、第２の半導体ボディの縁端部の幅の数倍の高さを有する。これにより、２つの半導体ボディの確実な絶縁が達成される。６００Ｖ用に設計された半導体構成部品に関して、高さは、例えば、１ｍｍより大きい。
【００１８】
本発明により用いられる炭化ケイ素ダイオードは、好適には、はんだ付け可能か、または導電性接着可能（ｌｅｉｔｋｌｅｂｅｒｆａｅｈｉｇ）なアノード接触メタライゼーション、および接合可能なカソードメタライゼーションを有し、すなわち、今日、一般的なメタライゼーションと全く置き換えられる。このような配置の場合の特別な利点は、電力損失が最大に現れる場所がＰＮ半導体接合または金属半導体接合であり、この接合は、本発明による構成において、損失電力を低減するために、例えば、第２の半導体ボディおよびベースプレートのはんだ付けされた接合の比較的近くに位置するので、熱抵抗がアップサイドダウン構成により実質的に改善されることである。
【００１９】
特に適切であるのは、カソードが有効電位に、およびアノードが静止電位に接続され、ベースプレートがそれぞれのアノードと接続されているようなダイオードである。このようなダイオードは、その電磁適合性に関して最適化される。さらに、このようなダイオードの場合、アノード電位の冷却ラグ（Ｋｕｅｈｌｆａｈｎｅ）により特に、降圧器において、障害電流の著しい低減が達成され得る。
【００２０】
本発明による半導体構成部品全体を使用する場合、さらなる絶縁層の埋め込みは必要とされず、ユーザにとっても冷却体上に素子を直接的に実装する際に、例えば、分離したベースプレート（リードフレーム）を用いる場合に起こるような絶縁の問題は生じない。
【００２１】
本発明は、以下において、図面における図に示される実施例を用いてより詳細に説明される。
【００２２】
図１は、ベースプレート１を有する、本発明による半導体構成部品（明快にするために、射出成形されたハウジングを有さない）を示し、このベースプレート上に、例えば、型押しにより隆起部２が設けられる。実施例において、この隆起部は矩形であるが、同様に、他の形状（例えば、円形または楕円形）を有し得る。ベースプレート１は、隆起部２の他に、第１の半導体ボディ、例えば、比較的高い電圧および比較的高い電力用のＭＯＳ電界効果トランジスタ（例えば、ＣｏｏｌＭＯＳトランジスタ）がベースプレート上にはんだ付けされるので、ＭＯＳ電界効果トランジスタと、ＭＯＳ電界効果トランジスタ３の端子との間に電気的接触が生じる。ＭＯＳ電界効果トランジスタ３の他の２つの端子は、それぞれ１つの端子接点（Ａｎｓｃｈｌｕｓｓｋｏｎｔａｋｔ）４または５を用いてボンディングにより接続される。端子接点４および５は、端子接点６と同様にベースプレート１に対して電気的に絶縁され、このベースプレートに固定される。端子接点７は、最終的に、導電性でベースプレート１と接続され、このプレートに固定される。
【００２３】
ベースプレート１と直接的に接続されないＭＯＳ電界効果トランジスタ３の接触は、ボンディング線８および９を用いて、端子接点４および５と電気的に接続される。ここで、図１には図示されない、隆起部２上に付与される第２の半導体ボディとのボンディングのために端子接点６も設けられる。ここで、端子接点６から、ボンディング線１０が、図２に詳細に示される半導体ボディの上面へと伸びる。
【００２４】
第２の半導体ボディとして、ダイオード１１が提供される。このダイオードは、本来の半導体構造１２の他に、その上面に、ボンディング可能な接触面１３、および隆起部２に面する面上にはんだ付け可能な接触面１４を有する。ここで、接触面は、一方で電気的接続の目的で隆起部２と、他方、機械的固着の目的で隆起部２とはんだ付けされる。はんだ付け可能な接触面１４を取巻いて、パシベーション層１５（例えば、４０μｍのポリイミド）が位置する。このパシベーション層は、はんだ付け可能な接触面１４の領域において穴を有し、ダイオード１１がはんだ付けの前に隆起部上に確実にアライメントされる接触窓が生じるようにする。
【００２５】
ここで、隆起部２の高さｈは、縁端部ｒの幅の数倍になるように寸法調整される（図において縮尺どおりに図示されない）。ここで、高さｈは、パシベーション層１５の下面と金属ベースプレート３の上面との間の距離として計測される。
【００２６】
本発明による半導体構成部品の適用例は、図３に示される。そこで、第２の半導体ボディは、炭化ケイ素ダイオードとして形成され、第１の端子としてのカソードＫ、および第２の端子としてのアノードＡを備えたダイオード１６により提供される。ダイオードは、ＭＯＳ電界効果トランジスタ１７の制御された経路と直列で接続され、実施例において、フリーホイールダイオード（Ｆｒｅｉｌａｕｆｄｉｏｄｅ）として利用される。ここで、負荷２０は、ダイオード１６と並列に位置し、ダイオード１６およびトランジスタ１７を含む並列回路の給電は、高圧電圧源２１により行なわれる。ベースプレート（リードフレーム）と接続されたアノードＡ、および上面に位置するカソードＫにおいて、アノードＡが静止電位にある。従って、比較的大きいキャパシタンス１８を介して、接地回路内に障害電流はもはや結合されない。冷却体として利用されるベースプレートよりもはるかに小さい、カソードＫのキャパシタンス１９のみが、時間により変動し得る電位にある。しかしながら、カソードＫのキャパシタンス１９は非常に小さいので、接地回路への障害電流の結合（Ｅｉｎｋｏｐｐｌｕｎｇ）は確実に抑制される。
【００２７】
図４に示される別の適用例において、３つの半導体ボディが、発明による１つの半導体構成部品内にまとめられている。ここで、集積回路２２、高電力および高電圧用の補償ＭＯＳ電界効果トランジスタ（ＣｏｏｌＭＯＳ）２３、ならびに炭化ケイ素ショットキーダイオード２４が、１つの半導体構成部品にまとめられている。ここで、集積回路２２および補償ＭＯＳ電界効果トランジスタ２３は、１つのベースプレート２５上に付与される。このベースプレートは、隆起部２６（図１および図２における実施形態に対応）を有する。この隆起部に炭化ケイ素ダイオード２４（図２に対応）が実装される。しかしながら、集積回路２２は、チップオンチップマウントでもスイッチ２３上に付与され得る。
【００２８】
内部に、補償ＭＯＳ電界効果トランジスタ２３および炭化ケイ素ダイオード２４が互いに接続された集積回路２２が位置し、集積回路２２が補償ＭＯＳ電界効果トランジスタ２３のゲートＧを駆動し、そのソースＳが電圧源の端子と、そのドレインＤがインダクタ２７を介して（Ｚｗｉｓｃｈｅｎｓｃｈａｌｔｕｎｇ）、電圧源の他の端子と接続される。ここで、電圧源は、交流電圧２９が給電される、ブリッジ整流器２８により形成される。補償ＭＯＳ電界効果トランジスタ２３のドレイン端子は、さらに、炭化ケイ素ダイオード２４のアノードＡと接続され、この炭化ケイ素ダイオードのカソードＫは、平滑コンデンサ３０を介して供給電圧源の極と結合される。ここで、炭化ケイ素ダイオード２４のアノードの、補償ＭＯＳ電界効果トランジスタ２３との接続は、隆起部２６と接続されるベースプレート２５を介して行なわれる。全体として、実施例は、力率を訂正する（Ｐｏｗｅｒ−Ｆａｃｔｏｒ−Ｃｏｒｒｅｃｔｉｏｎ）ための構成を示す。
【００２９】
ＩＥＣ／ＥＮ６１ ０００−３−２により、付加のための入力電流の高調波含有量の限界値は、すなわち、７５Ｗより多い入力電力に規定される。これは、公共の電力網によって供給される、すべてのデバイスに当てはまる。ダイオード整流器を有するデバイス、および下流の中間回路コンデンサの場合、力率が低い（約０．６）。入力電力は、激しく非正弦形状（パスル形状に歪められる）である。従って、力率の訂正は必要とされない。
【００３０】
大型の入力インダクタを用いる、純粋に受動的な解決方法は、確かに、わずかに改善された、約０．７５の力率を有する入力電流プロファイルをもたらす。しかしながら、高調波含有量に関する要求は、条件付きでのみ守られる。
【００３１】
よりよい結果は、例えば、図４で示されるように昇圧器に基づく有効力率の訂正を可能にする。この構成を用いて、０．９８より高い力率が達成され得る。有効力率を訂正するための構成を実施する場合、通常、３つの半導体構成部品が必要とされる。すなわち、電力スイッチ（例えば、電力ＭＯＳ電界効果トランジスタまたはＩＧＢＴ）、電力ダイオードおよび集的制御ユニットである。これらの３つの半導体構成部品は、これまで、通常、プラチナ上に個別に構成され、各半導体構成部品は、固有のハウジングを有した。これにより、所要面積が著しく大きくなった。
【００３２】
図４に示される、力率を訂正するための構成において、炭化ケイ素ショットキーダイオード、ならびに高電力および同電圧用の補償ＭＯＳ電界効果トランジスタ（ＣｏｏｌＭＯＳ）を有する本発明による半導体構成部品は、昇圧器トポロジーに基づいて設定される。しかしながら、個々の構成部品は、例えば、ＴＯ−２２０（フルパックも）またはＴ−２４７等の適切な熱損失散逸を有する１つのハウジングにまとめられる。
【００３３】
種々の措置の相互作用により、非常に高い電力および／または非常に高い電圧用であっても、ハウジングの小型化が達成され得る。
【００３４】
従って、例えば、高電圧用の炭化ケイ素ショットキーダイオードを用いることによって、比較的少ない損失電力が達成される。その比較的少ない損失電力により生じる熱は、より容易に散逸され得る。さらに、高電圧および高電力用の補償ＭＯＳ電界効果トランジスタの使用は、より少ない所要面積を提供する。なぜなら、このトランジスタの型は、他の電力トランジスタと比較して、はるかに小さいチップ面積を必要とするからである。これにより、制御するために予定された集積回路を、共通のハウジング内にともに統合することが可能である。さらに、補償ＭＯＳ電界効果トランジスタは、比較的小さいキャパシタンスを有し、これはまた、より小さいスイッチ損失に至り、これにより、同様に、生じる熱損失が低減される。
【００３５】
最後に、個々のコンポーネントを互いに最適に調整することによって、システムコスト全体の低減が、ボリュームの低減、重量の低減、電力損失の低減（より小さい冷却体が必要）、実装アウトレイまたは効率の向上が達成され得る。
【００３６】
参照番号のリスト
１ ベースプレート
２ 隆起部
３ ＭＯＳ電界効果トランジスタ
４ 端子接点
５ 端子接点
６ 端子接点
７ 端子接点
８ ボンディング線
９ ボンディング線
１０ ボンディング線
１１ ダイオード
１２ 半導体構造
１３ 接触面
１４ 接触面
１５ パシベーション層
１６ ダイオード
１７ ＭＯＳ電界効果トランジスタ
１８ キャパシタンス
１９ キャパシタンス
２０ 負荷
２１ 高電圧電圧源
２２ 集積回路
２３ 補償ＭＯＳＦＥＴ
２４ 炭化ケイ素ダイオード
２５ ベースプレート
２６ 隆起部
２７ インダクタ
２８ ブリッジ整流器
２９ 交流電圧
ｈ 高さ
ｒ 縁端部
Ａ アノード
Ｋ カソード
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
【図面の簡単な説明】
【図１】 図１は、本発明による半導体構成部品におけるベースプレートの構成を示す。
【図２】 図２は、本発明による半導体構成部品におけるベースプレートの隆起部上の半導体ボディの実装を示す。
【図３】 図３は、電力スイッチにおける、本発明による半導体構成部品の適用を示す。
【図４】 図４は、有効力率を訂正するための配置における、本発明による半導体構成部品の適用を示す。
本発明は、空間的に互いに分離し、電気的に互いに接続される、少なくとも２つの半導体ボディを有する半導体構成部品に関する。
【０００２】
例えば、スイッチモード電源、特に力率制御器、非対称的半ブリッジ、スイッチ反作用電動機用の駆動変換器において、例えば、ＭＯＳ電界効果トランジスタ、ＩＧＢＴまたはバイポーラトランジスタ等の半導体電力スイッチは、例えば、ＰＮダイオードまたはショットキーダイオードと直列接続され、スイッチのドレイン接触がダイオードのアノード接触と等しい電位にあるようにされる。このために必要とされる半導体構成部品は、コストが安く、コンパクトであり、低い寄生インダクタを有する。
【０００３】
この場合、通常、個別素子を用いるか、またはＳＭＤ技術（表面実装デバイス）でプラチナ上に回路を構成するか、あるいははんだ付け可能な半導体チップを有するＤＣＢ基板を装着する。絶縁基板は、成形によりカプセル化された（ｕｍｐｒｅｓｓｔ）ハウジング（例えば、ＴＯ−２２０、ＴＯ−２４７等）を有する素子の中に組み込まれる。さらに、互いに絶縁し合う金属アイランドを有する分離されたベースプレート（リードフレーム）も用いられる。ここで、問題なのは、大抵の場合、個々の半導体ボディにおける熱の発生が激しいため、コンパクトな構成が不可能なことである。
【０００４】
従って、本発明の課題は、これらの不利な点を有しない、空間的に互いに分離し、電気的に互いに接続される、少なくとも２つの半導体ボディを有する半導体構成部品を提示することである。
【０００５】
この課題は、請求項１に記載の半導体構成部品により解決される。
【０００６】
従属請求項は、発明の構想の実施形態および展開に関する。
【０００７】
本発明による半導体構成部品は、空間的に互いに分離され、電気的に互いに接続される、少なくとも２つの半導体ボディを共通のハウジング内に有する。ここで、第１の半導体ボディとして、比較的高い電圧および／または電力用の補償ＭＯＳ電界効果トランジスタ（例えば、ＣｏｏｌＭＯＳトランジスタ等）および第２の半導体ボディとして、炭化ケイ素ショットキーダイオードが提供される。
【０００８】
従って、有利にも、本発明による半導体構成部品は、実質的にコンパクトに、かつ安いコストで製作され得る。なぜなら、補償ＭＯＳ電界効果トランジスタも、炭化ケイ素ショットキーダイオードも、電力損失を実質的に低減することに貢献するからである。
【０００９】
好適には、２つの半導体ボディは、ともに電力スイッチを形成するように構成され、かつ互いに接続される。
【００１０】
本発明の展開において、さらに、他の２つの半導体ボディのうちの少なくとも１つと電気的に接続される、第３の半導体ボディが提供される。ここで、３つの半導体ボディは、降圧器機能（Ｔｉｅｆｓｅｔｚｓｔｅｌｌｅｒｆｕｎｋｔｉｏｎ）または昇圧器機能（Ｈｏｃｈｓｅｔｚｓｔｅｌｌｅｒｆｕｎｋｔｉｏｎ）を形成しながら互いに接続される。第３の半導体ボディは、集積回路と同様に、通常、公知の、ベースプレート上へのはんだ付けプロセスまたは接着プロセス、あるいは他の２つの半導体ボディ上へのチップオンチップを用いて実装され得る。
【００１１】
本発明の別の展開において、半導体構成部品は、空間的に互いに分離し、電気的に互いに接続された２つの半導体ボディの他に、第１の半導体ボディが固定されるベースプレート、および第２の半導体ボディが固定される、ベースプレート上に配置された隆起部（Ｅｒｈｏｅｈｕｎｇ）を有する。上面上または上面の近傍に平面に位置する、遮断すべき障壁電圧のために最適化された縁端部は、それ自体、アップサイドダウン構成を回避する。なぜなら、素子の上面上に誘電パシベーション層を用いても、用いなくても、導電性ベースプレートの等電位ポテンシャル領域は、縁端部の中または上部における電界分布に悪影響を与えるからである。しかしながら、２つの半導体ボディの高いオフセット（Ｈｏｅｈｅｎｖｅｒｓａｔｚ）により、この効果は現れない。
【００１２】
隆起部が、底面に固定された第２の半導体ボディの底面よりも小さい底面を有することにより、比較的高いコンパクト性が達成され得る。従って、例えば、第１の半導体ボディは、少なくとも部分的に、第２の半導体ボディの下に配置され得る。
【００１３】
より容易に接触を作製する目的で、第２の半導体ボディの領域における隆起部は、導電性接触面を有する。これに対応して、隆起部の領域における第２の半導体ボディは導電性接触面を有する。第２の半導体ボディを実装および接触を作製するために、その後、隆起部の接触面および第２の半導体ボディが互いにはんだ付けされるか、または電気を伝導するように互いに接着される。
【００１４】
さらなる接触の作製は、好適には、隆起部から離れた第２の半導体ボディの面に配置される、さらなる接触面上で行なわれる。さらなる接触を作製するために、有利にも、ボンディング接続が提供される。
【００１５】
第２の半導体ボディは、隆起部に面する面上にパシベーション層を有し得る。パシベーション層は、接触窓、すなわち接触面用の開口を露出する際に、接触面をはんだ付け（または接着）する前に、第２の半導体ボディが確実に隆起部とアライメントされるように構成される。
【００１６】
好適には、ベースプレートも隆起部も金属から製作され、従って、単純な態様で、２つの半導体ボディ間に導電性接続が作製され得る。金属から製作されたベースプレートの場合、ベースプレートが型抜き（Ｓｔａｎｚｅ）される間に、型押し（Ｐｒａｅｇｅｎ）により隆起部が形成されることにより隆起部が生成され得る。従って、１つの作業工程において、ベースプレートも隆起部も生成され得る。
【００１７】
隆起部は、好適には、ベースプレートと比較して、第２の半導体ボディの縁端部の幅の数倍の高さを有する。これにより、２つの半導体ボディの確実な絶縁が達成される。６００Ｖ用に設計された半導体構成部品に関して、高さは、例えば、１ｍｍより大きい。
【００１８】
本発明により用いられる炭化ケイ素ダイオードは、好適には、はんだ付け可能か、または導電性接着可能（ｌｅｉｔｋｌｅｂｅｒｆａｅｈｉｇ）なアノード接触メタライゼーション、および接合可能なカソードメタライゼーションを有し、すなわち、今日、一般的なメタライゼーションと全く置き換えられる。このような配置の場合の特別な利点は、電力損失が最大に現れる場所がＰＮ半導体接合または金属半導体接合であり、この接合は、本発明による構成において、損失電力を低減するために、例えば、第２の半導体ボディおよびベースプレートのはんだ付けされた接合の比較的近くに位置するので、熱抵抗がアップサイドダウン構成により実質的に改善されることである。
【００１９】
特に適切であるのは、カソードが有効電位に、およびアノードが静止電位に接続され、ベースプレートがそれぞれのアノードと接続されているようなダイオードである。このようなダイオードは、その電磁適合性に関して最適化される。さらに、このようなダイオードの場合、アノード電位の冷却ラグ（Ｋｕｅｈｌｆａｈｎｅ）により特に、降圧器において、障害電流の著しい低減が達成され得る。
【００２０】
本発明による半導体構成部品全体を使用する場合、さらなる絶縁層の埋め込みは必要とされず、ユーザにとっても冷却体上に素子を直接的に実装する際に、例えば、分離したベースプレート（リードフレーム）を用いる場合に起こるような絶縁の問題は生じない。
【００２１】
本発明は、以下において、図面における図に示される実施例を用いてより詳細に説明される。
【００２２】
図１は、ベースプレート１を有する、本発明による半導体構成部品（明快にするために、射出成形されたハウジングを有さない）を示し、このベースプレート上に、例えば、型押しにより隆起部２が設けられる。実施例において、この隆起部は矩形であるが、同様に、他の形状（例えば、円形または楕円形）を有し得る。ベースプレート１は、隆起部２の他に、第１の半導体ボディ、例えば、比較的高い電圧および比較的高い電力用のＭＯＳ電界効果トランジスタ（例えば、ＣｏｏｌＭＯＳトランジスタ）がベースプレート上にはんだ付けされるので、ＭＯＳ電界効果トランジスタと、ＭＯＳ電界効果トランジスタ３の端子との間に電気的接触が生じる。ＭＯＳ電界効果トランジスタ３の他の２つの端子は、それぞれ１つの端子接点（Ａｎｓｃｈｌｕｓｓｋｏｎｔａｋｔ）４または５を用いてボンディングにより接続される。端子接点４および５は、端子接点６と同様にベースプレート１に対して電気的に絶縁され、このベースプレートに固定される。端子接点７は、最終的に、導電性でベースプレート１と接続され、このプレートに固定される。
【００２３】
ベースプレート１と直接的に接続されないＭＯＳ電界効果トランジスタ３の接触は、ボンディング線８および９を用いて、端子接点４および５と電気的に接続される。ここで、図１には図示されない、隆起部２上に付与される第２の半導体ボディとのボンディングのために端子接点６も設けられる。ここで、端子接点６から、ボンディング線１０が、図２に詳細に示される半導体ボディの上面へと伸びる。
【００２４】
第２の半導体ボディとして、ダイオード１１が提供される。このダイオードは、本来の半導体構造１２の他に、その上面に、ボンディング可能な接触面１３、および隆起部２に面する面上にはんだ付け可能な接触面１４を有する。ここで、接触面は、一方で電気的接続の目的で隆起部２と、他方、機械的固着の目的で隆起部２とはんだ付けされる。はんだ付け可能な接触面１４を取巻いて、パシベーション層１５（例えば、４０μｍのポリイミド）が位置する。このパシベーション層は、はんだ付け可能な接触面１４の領域において穴を有し、ダイオード１１がはんだ付けの前に隆起部上に確実にアライメントされる接触窓が生じるようにする。
【００２５】
ここで、隆起部２の高さｈは、縁端部ｒの幅の数倍になるように寸法調整される（図において縮尺どおりに図示されない）。ここで、高さｈは、パシベーション層１５の下面と金属ベースプレート３の上面との間の距離として計測される。
【００２６】
本発明による半導体構成部品の適用例は、図３に示される。そこで、第２の半導体ボディは、炭化ケイ素ダイオードとして形成され、第１の端子としてのカソードＫ、および第２の端子としてのアノードＡを備えたダイオード１６により提供される。ダイオードは、ＭＯＳ電界効果トランジスタ１７の制御された経路と直列で接続され、実施例において、フリーホイールダイオード（Ｆｒｅｉｌａｕｆｄｉｏｄｅ）として利用される。ここで、負荷２０は、ダイオード１６と並列に位置し、ダイオード１６およびトランジスタ１７を含む並列回路の給電は、高圧電圧源２１により行なわれる。ベースプレート（リードフレーム）と接続されたアノードＡ、および上面に位置するカソードＫにおいて、アノードＡが静止電位にある。従って、比較的大きいキャパシタンス１８を介して、接地回路内に障害電流はもはや結合されない。冷却体として利用されるベースプレートよりもはるかに小さい、カソードＫのキャパシタンス１９のみが、時間により変動し得る電位にある。しかしながら、カソードＫのキャパシタンス１９は非常に小さいので、接地回路への障害電流の結合（Ｅｉｎｋｏｐｐｌｕｎｇ）は確実に抑制される。
【００２７】
図４に示される別の適用例において、３つの半導体ボディが、発明による１つの半導体構成部品内にまとめられている。ここで、集積回路２２、高電力および高電圧用の補償ＭＯＳ電界効果トランジスタ（ＣｏｏｌＭＯＳ）２３、ならびに炭化ケイ素ショットキーダイオード２４が、１つの半導体構成部品にまとめられている。ここで、集積回路２２および補償ＭＯＳ電界効果トランジスタ２３は、１つのベースプレート２５上に付与される。このベースプレートは、隆起部２６（図１および図２における実施形態に対応）を有する。この隆起部に炭化ケイ素ダイオード２４（図２に対応）が実装される。しかしながら、集積回路２２は、チップオンチップマウントでもスイッチ２３上に付与され得る。
【００２８】
内部に、補償ＭＯＳ電界効果トランジスタ２３および炭化ケイ素ダイオード２４が互いに接続された集積回路２２が位置し、集積回路２２が補償ＭＯＳ電界効果トランジスタ２３のゲートＧを駆動し、そのソースＳが電圧源の端子と、そのドレインＤがインダクタ２７を介して（Ｚｗｉｓｃｈｅｎｓｃｈａｌｔｕｎｇ）、電圧源の他の端子と接続される。ここで、電圧源は、交流電圧２９が給電される、ブリッジ整流器２８により形成される。補償ＭＯＳ電界効果トランジスタ２３のドレイン端子は、さらに、炭化ケイ素ダイオード２４のアノードＡと接続され、この炭化ケイ素ダイオードのカソードＫは、平滑コンデンサ３０を介して供給電圧源の極と結合される。ここで、炭化ケイ素ダイオード２４のアノードの、補償ＭＯＳ電界効果トランジスタ２３との接続は、隆起部２６と接続されるベースプレート２５を介して行なわれる。全体として、実施例は、力率を訂正する（Ｐｏｗｅｒ−Ｆａｃｔｏｒ−Ｃｏｒｒｅｃｔｉｏｎ）ための構成を示す。
【００２９】
ＩＥＣ／ＥＮ６１ ０００−３−２により、付加のための入力電流の高調波含有量の限界値は、すなわち、７５Ｗより多い入力電力に規定される。これは、公共の電力網によって供給される、すべてのデバイスに当てはまる。ダイオード整流器を有するデバイス、および下流の中間回路コンデンサの場合、力率が低い（約０．６）。入力電力は、激しく非正弦形状（パスル形状に歪められる）である。従って、力率の訂正は必要とされない。
【００３０】
大型の入力インダクタを用いる、純粋に受動的な解決方法は、確かに、わずかに改善された、約０．７５の力率を有する入力電流プロファイルをもたらす。しかしながら、高調波含有量に関する要求は、条件付きでのみ守られる。
【００３１】
よりよい結果は、例えば、図４で示されるように昇圧器に基づく有効力率の訂正を可能にする。この構成を用いて、０．９８より高い力率が達成され得る。有効力率を訂正するための構成を実施する場合、通常、３つの半導体構成部品が必要とされる。すなわち、電力スイッチ（例えば、電力ＭＯＳ電界効果トランジスタまたはＩＧＢＴ）、電力ダイオードおよび集的制御ユニットである。これらの３つの半導体構成部品は、これまで、通常、プラチナ上に個別に構成され、各半導体構成部品は、固有のハウジングを有した。これにより、所要面積が著しく大きくなった。
【００３２】
図４に示される、力率を訂正するための構成において、炭化ケイ素ショットキーダイオード、ならびに高電力および同電圧用の補償ＭＯＳ電界効果トランジスタ（ＣｏｏｌＭＯＳ）を有する本発明による半導体構成部品は、昇圧器トポロジーに基づいて設定される。しかしながら、個々の構成部品は、例えば、ＴＯ−２２０（フルパックも）またはＴ−２４７等の適切な熱損失散逸を有する１つのハウジングにまとめられる。
【００３３】
種々の措置の相互作用により、非常に高い電力および／または非常に高い電圧用であっても、ハウジングの小型化が達成され得る。
【００３４】
従って、例えば、高電圧用の炭化ケイ素ショットキーダイオードを用いることによって、比較的少ない損失電力が達成される。その比較的少ない損失電力により生じる熱は、より容易に散逸され得る。さらに、高電圧および高電力用の補償ＭＯＳ電界効果トランジスタの使用は、より少ない所要面積を提供する。なぜなら、このトランジスタの型は、他の電力トランジスタと比較して、はるかに小さいチップ面積を必要とするからである。これにより、制御するために予定された集積回路を、共通のハウジング内にともに統合することが可能である。さらに、補償ＭＯＳ電界効果トランジスタは、比較的小さいキャパシタンスを有し、これはまた、より小さいスイッチ損失に至り、これにより、同様に、生じる熱損失が低減される。
【００３５】
最後に、個々のコンポーネントを互いに最適に調整することによって、システムコスト全体の低減が、ボリュームの低減、重量の低減、電力損失の低減（より小さい冷却体が必要）、実装アウトレイまたは効率の向上が達成され得る。
【００３６】
参照番号のリスト
１ ベースプレート
２ 隆起部
３ ＭＯＳ電界効果トランジスタ
４ 端子接点
５ 端子接点
６ 端子接点
７ 端子接点
８ ボンディング線
９ ボンディング線
１０ ボンディング線
１１ ダイオード
１２ 半導体構造
１３ 接触面
１４ 接触面
１５ パシベーション層
１６ ダイオード
１７ ＭＯＳ電界効果トランジスタ
１８ キャパシタンス
１９ キャパシタンス
２０ 負荷
２１ 高電圧電圧源
２２ 集積回路
２３ 補償ＭＯＳＦＥＴ
２４ 炭化ケイ素ダイオード
２５ ベースプレート
２６ 隆起部
２７ インダクタ
２８ ブリッジ整流器
２９ 交流電圧
ｈ 高さ
ｒ 縁端部
Ａ アノード
Ｋ カソード
Ｇ ゲート
Ｄ ドレイン
Ｓ ソース
【図面の簡単な説明】
【図１】 図１は、本発明による半導体構成部品におけるベースプレートの構成を示す。
【図２】 図２は、本発明による半導体構成部品におけるベースプレートの隆起部上の半導体ボディの実装を示す。
【図３】 図３は、電力スイッチにおける、本発明による半導体構成部品の適用を示す。
【図４】 図４は、有効力率を訂正するための配置における、本発明による半導体構成部品の適用を示す。
Claims (12)
- 共通のハウジングと、
該共通のハウジングにおいて、互いに空間的に分離して配置されており、かつ、互いに電気的に接続されている少なくとも２つの半導体ボディであって、該少なくとも２つの半導体ボディは、第１の半導体ボディと第２の半導体ボディとを含み、該第１の半導体ボディは、電圧および電力のうちの少なくとも１つに対する補償ＭＯＳ電界効果トランジスタであり、該第２の半導体ボディは、炭化ケイ素ショットキーダイオードである、少なくとも２つの半導体ボディと、
ベースプレートであって、該第１の半導体ボディが該ベースプレートに固定されている、ベースプレートと、
該ベースプレートに配置されている隆起物であって、該第２の半導体ボディが該隆起物に固定されている、隆起物と
を含み、
該補償ＭＯＳ電界効果トランジスタおよび該炭化ケイ素ショットキーダイオードのそれぞれは、該ベースプレートおよび該隆起物を介して互いに電気的に結合された端子を含む、半導体構成部品。 - 前記少なくとも２つの半導体ボディは、電力スイッチを形成する態様で構成されており、かつ、互いに接続されている、請求項１に記載の半導体構成部品。
- 前記少なくとも２つの半導体ボディのうちの少なくとも１つに電気的に接続された第３の半導体ボディをさらに含み、前記第１の半導体ボディ、前記第２の半導体ボディおよび該第３の半導体ボディは、降圧器機能および昇圧器機能のうちの１つを形成する態様で互いに接続されている、請求項１に記載の半導体構成部品。
- 前記隆起物は、底面を有しており、該底面は、該隆起物の該底面に固定された前記第２の半導体ボディの底面よりも小さい、請求項１に記載の半導体構成部品。
- 前記隆起物は、前記第２の半導体ボディの領域内に導電性の接触面を有しており、
前記第２の半導体ボディは、該隆起物の領域内に導電性の接触面を有しており、
該隆起物の該接触面および該第２の半導体ボディの該接触面は、互いにはんだ付けされているおよび互いに導電性接着されているうちの１つである、請求項１に記載の半導体構成部品。 - 前記第２の半導体ボディは、前記隆起部から離れた側にさらなる接触面を有しており、ボンディング接続が、該さらなる接触面に提供されている、請求項５に記載の半導体構成部品。
- 前記第２の半導体ボディは、前記隆起部に面する側に形成されている接触窓を有するパシベーション層を有しており、該パシベーション層および該隆起物は、該接触窓において結合されている、請求項１〜６のいずれか一項に記載の半導体構成部品。
- 前記隆起部および前記ベースプレートは、金属から作成されており、該隆起部は、該ベースプレートをスタンプする間にエンボスすることによって実現される、請求項１〜７のいずれか一項に記載の半導体構成部品。
- 前記第２の半導体ボディは、はんだ付け可能なアノード接触メタライゼーションおよび接着可能なカソード接触メタライゼーションを有する、請求項１〜８のいずれか一項に記載の半導体構成部品。
- 前記第３の半導体ボディは、前記ベースプレートに固定されている、請求項３に記載の半導体構成部品。
- 前記第３の半導体ボディは、前記第１の半導体ボディおよび前記第２の半導体ボディのうちの１つに固定されている、請求項３に記載の半導体構成部品。
- 前記炭化ケイ素ショットキーダイオードは、ダイオード素子、および、活性電位に接続されたカソードと静止電位に接続されたアノードとを有するダイオー ドのうちの１つであり、前記ベースプレートは、該アノードに接続されている、請求項１〜１１のいずれか一項に記載の半導体構成部品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000122268 DE10022268B4 (de) | 2000-05-08 | 2000-05-08 | Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse |
| DE10022268.4 | 2000-05-08 | ||
| PCT/EP2001/005216 WO2001086722A2 (de) | 2000-05-08 | 2001-05-08 | Halbleiterbauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003533049A JP2003533049A (ja) | 2003-11-05 |
| JP3947669B2 true JP3947669B2 (ja) | 2007-07-25 |
Family
ID=7641119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001582840A Expired - Fee Related JP3947669B2 (ja) | 2000-05-08 | 2001-05-08 | 半導体構成部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6995467B2 (ja) |
| EP (1) | EP1281203A2 (ja) |
| JP (1) | JP3947669B2 (ja) |
| DE (1) | DE10022268B4 (ja) |
| WO (1) | WO2001086722A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10301693B4 (de) * | 2003-01-17 | 2006-08-24 | Infineon Technologies Ag | MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang |
| US7227198B2 (en) * | 2004-08-11 | 2007-06-05 | International Rectifier Corporation | Half-bridge package |
| US8188596B2 (en) * | 2007-02-09 | 2012-05-29 | Infineon Technologies Ag | Multi-chip module |
| JP6520437B2 (ja) | 2015-06-12 | 2019-05-29 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746662A (en) * | 1980-09-04 | 1982-03-17 | Toshiba Corp | Semiconductor rectifier |
| CH668667A5 (de) * | 1985-11-15 | 1989-01-13 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul. |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| US6013950A (en) * | 1994-05-19 | 2000-01-11 | Sandia Corporation | Semiconductor diode with external field modulation |
| JPH0897441A (ja) * | 1994-09-26 | 1996-04-12 | Fuji Electric Co Ltd | 炭化けい素ショットキーダイオードの製造方法 |
| JP3109560B2 (ja) * | 1995-02-10 | 2000-11-20 | 日本電気株式会社 | ばらつき補償技術による半導体集積回路 |
| US5689144A (en) * | 1996-05-15 | 1997-11-18 | Siliconix Incorporated | Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance |
| JP2904141B2 (ja) * | 1996-08-20 | 1999-06-14 | 日本電気株式会社 | 半導体装置 |
| US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
| US5814885A (en) * | 1997-04-28 | 1998-09-29 | International Business Machines Corporation | Very dense integrated circuit package |
| DE29724081U1 (de) * | 1997-12-19 | 2000-01-13 | Siemens Ag | Elektrische Schaltungsanordnung zur Transformation von magnetischer Feldenergie in elektrische Feldenergie |
| US6144093A (en) * | 1998-04-27 | 2000-11-07 | International Rectifier Corp. | Commonly housed diverse semiconductor die with reduced inductance |
| DE19964214C2 (de) | 1999-09-07 | 2002-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements |
-
2000
- 2000-05-08 DE DE2000122268 patent/DE10022268B4/de not_active Expired - Fee Related
-
2001
- 2001-05-08 WO PCT/EP2001/005216 patent/WO2001086722A2/de not_active Application Discontinuation
- 2001-05-08 JP JP2001582840A patent/JP3947669B2/ja not_active Expired - Fee Related
- 2001-05-08 EP EP01951487A patent/EP1281203A2/de not_active Withdrawn
-
2002
- 2002-11-08 US US10/291,062 patent/US6995467B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1281203A2 (de) | 2003-02-05 |
| WO2001086722A3 (de) | 2002-05-23 |
| DE10022268A1 (de) | 2001-11-29 |
| JP2003533049A (ja) | 2003-11-05 |
| US20030089980A1 (en) | 2003-05-15 |
| US6995467B2 (en) | 2006-02-07 |
| DE10022268B4 (de) | 2005-03-31 |
| WO2001086722A2 (de) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703703B2 (en) | Low cost power semiconductor module without substrate | |
| TWI430428B (zh) | High efficiency module | |
| US8508052B2 (en) | Stacked power converter structure and method | |
| CN103782380B (zh) | 半导体模块 | |
| US7301235B2 (en) | Semiconductor device module with flip chip devices on a common lead frame | |
| US8466561B2 (en) | Semiconductor module with a power semiconductor chip and a passive component and method for producing the same | |
| US8472949B2 (en) | Semiconductor assembly | |
| JP5789264B2 (ja) | 回路装置 | |
| US20060290689A1 (en) | Semiconductor half-bridge module with low inductance | |
| US9275966B2 (en) | Semiconductor device apparatus and assembly with opposite die orientations | |
| JP3941728B2 (ja) | 電力用半導体装置 | |
| CN103262238B (zh) | 电路装置 | |
| US8040707B2 (en) | Power converter | |
| US10027094B2 (en) | Power module, power converter and drive arrangement with a power module | |
| US20040095730A1 (en) | Heat dissipation system for semiconductor device | |
| JP3947669B2 (ja) | 半導体構成部品 | |
| JP2020043102A (ja) | 半導体装置および電力変換装置 | |
| JP2002238260A (ja) | 半導体装置 | |
| JP2002534050A (ja) | マトリックスコンバータ | |
| US20220165719A1 (en) | Semiconductor device | |
| US7750445B2 (en) | Stacked synchronous buck converter | |
| US10855196B2 (en) | Semiconductor device | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP2011054625A (ja) | 回路装置 | |
| JP5119741B2 (ja) | スイッチングモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051003 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051228 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |