EP3966860A1 - Halbleiterleistungsmodul - Google Patents

Halbleiterleistungsmodul

Info

Publication number
EP3966860A1
EP3966860A1 EP20717861.7A EP20717861A EP3966860A1 EP 3966860 A1 EP3966860 A1 EP 3966860A1 EP 20717861 A EP20717861 A EP 20717861A EP 3966860 A1 EP3966860 A1 EP 3966860A1
Authority
EP
European Patent Office
Prior art keywords
power
conductor track
contact
emitter
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20717861.7A
Other languages
English (en)
French (fr)
Inventor
Christian Marc Lautensack
Alexander Kaiser
Jan Homoth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP3966860A1 publication Critical patent/EP3966860A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Definitions

  • the invention relates to a semiconductor power module with a first power transistor and a second power transistor, which are arranged in parallel between a first collector conductor track and a first emitter conductor track.
  • a first connection surface of the power transistors is connected to the first collector conductor track
  • a second connection surface of the power transistors is connected to the first emitter conductor track in an electrically conductive manner, so that a current flowing between the first collector conductor track and the first emitter conductor track is divided between the two power transistors, when the power transistors are each switched lei tend via an applied control voltage.
  • the power electronics for hybrid electric vehicles or electric vehicles including associated semiconductor power modules are increasingly subject to high space requirements, consequently the semiconductor power modules and electrical leads are designed to be smaller.
  • the current density increases due to increased power requirements.
  • smaller supply lines and higher currents result in higher electrical losses (both ohmic and frequency-affected). Therefore, space-optimized semiconductor power modules are usually built mechanically in the longitudinal direction, but this means that the electrical properties are highly asymmetrical. Therefore, when power transistors are connected in parallel, a first power transistor can take over the switch-on process and a second power transistor takes over the switch-off process. Particularly when a short circuit is switched off, this can lead to the short circuit capability being severely restricted. Fig.
  • FIG. 2 shows an example of a so-called B2 bridge 1A 'designed from the state of the art semiconductor power module, which has four IGBT (IGBT: Insulated Gate Bipolar Transistor) designed power transistors 5LA, 5LB, 5HA, 5HB and two Free wheeling diodes 3L, 3H includes.
  • IGBT Insulated Gate Bipolar Transistor
  • a first power transistor 5LA, a second power transistor 5LB and a first freewheeling diode 3L are arranged between a first collector conductor track 11L and a first emitter conductor track 9L and form a low-side of the semiconductor power module.
  • a third power transistor 5HA, a fourth power transistor 5HB and a second freewheeling diode 3H are arranged between a second collector conductor track 11H and a second emitter conductor track 9H and form a high side of the semiconductor power module.
  • the two collector conductor tracks 11L, 11H are arranged at a distance from one another in the same plane and are coupled to a cooling device (not shown). Therefore, the two collector conductor tracks 11L, 11H each act as a heat sink for cooling the semiconductor power module 1.
  • the four power transistors 5LA, 5LB, 5HA, 5HB and the two free-wheeling diodes 3L, 3H are each arranged on the two collector conductor tracks 11L, 11H, with one each
  • the first connection surface of the power transistors 5LA, 5LB, 5HA, 5HB and the freewheeling diodes 3L, 3H is electrically conductively connected to a corresponding collector conductor track 11L, 11B.
  • a second connection surface of the power transistors 5LA, 5LB, 5HA, 5HB and the freewheeling diodes 3L, 3H is in each case connected in an electrically conductive manner to a corresponding emitter conductor track 9L, 9H.
  • the power transistors 5LA, 5LB, 5HA, 5HB and the freewheeling diodes 3L, 3H are cooled via the respective collector tracks 11L, 11H.
  • a first external power contact P to which an alternating voltage potential is applied, is connected to the surface of the first collector conductor track 11L at a first contact area KB1 and is cooled by this.
  • a second external power contact TL to which a first direct voltage potential is applied, is connected to a second contact area KB2 with the first emitter conductor line 9L and is connected via the first emitter conductor line, through the power transistors 5LA, 5LB and the free-running diodes 3L and via the first collector conductor line 11L cooled.
  • a third external power contact TH at which a second DC voltage potential is applied, is connected at a third contact area KB3 to the surface of the second collector conductor track 11H and is cooled by this.
  • the second emitter conductor track 9H is electrically connected to the first collector conductor track 11L via a connecting element at a fourth contact area KB4.
  • the semiconductor power module 1 shown has further external contacts KH, EH, G1H, G2H, KL, EL, G1L, G2L.
  • the external contact KL is connected to the first collector conductor track 11L or the collector connections of the power transistors 5LA, 5LB of the low side of the semiconductor power module via a bonding wire.
  • the external contact EL is connected to the first emitter conductor track 9L or emitter connections of the power transistors 5LA, 5LB of the low side of the semiconductor power module via a bond wire.
  • the semiconductor power module with the features of independent claim 1 has the advantage that the effectively effective inductances and ohmic resistances of the two power transistors arranged in parallel between a first collector conductor track and a first emitter conductor track are matched to one another via a special wiring system.
  • the equal distribution of the currents results in the maximum exhaustion of the thermal destruction limit of the two power transistors.
  • the distance between the two parallel power transistors can be increased, which enables a better cooling connection.
  • Embodiments of the present invention provide a semiconductor power module with a first power transistor and a second power transistor, which are arranged in parallel between a first collector conductor track and a first emitter conductor track, a first connection surface of the power transistors to the first collector conductor track, and a second each Connection surface of the power transistors is electrically conductively connected to the first emitter conductor, so that a current flowing between the first collector conductor and the first emitter conductor is divided between the two power transistors when the power transistors are each switched on via an applied control voltage.
  • a first external power contact is in direct contact with the first collector conductor path at a first contact area.
  • a third power transistor and a fourth power transistor in parallel between a second collector conductor track and a second emitter conductor track can be arranged, wherein in each case a first connection surface of the power transistors can be electrically conductively connected to the second collector conductor track, and in each case a second connection surface of the power transistors can be electrically conductively connected to the second emitter conductor track, so that a between the second collector conductor track and the second emitter conductor track can divide current flowing to the two power transistors when the power transistors are each switched on via an applied control voltage.
  • a third external power contact can be contacted directly at a third contact area with the second collector conductor, and the second emitter conductor can be contacted with the first collector conductor via a second connection element at a fourth contact area.
  • the first power transistor and the second power transistor connected in parallel can form a low-side path between the second external power contact and the first external power contact
  • the third power transistor and the fourth power transistor connected in parallel can form a high-side path between the third Form external power contact and the first external power contact.
  • a first freewheeling diode can be arranged parallel to the first power transistor and to the second power transistor between the first collector conductor track and the first emitter conductor track.
  • a second freewheeling diode can be arranged parallel to the third power transistor and the fourth power transistor between the second collector conductor track and the second emitter conductor track.
  • the semiconductor power module can be used as a B2 bridge, with an AC voltage potential then applied to the first external power contact, a first DC voltage potential applied to the second external power contact, and a second DC voltage potential applied to the third external power contact.
  • the power transistors can be implemented as IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors, metal-oxide-semiconductor field-effect transistors), etc.
  • the fourth contact area can be mechanical based on the distance between the third power transistor and the fourth power transistor connected in parallel and be positioned electrically symmetrically between the two power transistors. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input is evenly distributed over the two parallel power transistors during normal operation and in the event of a short circuit.
  • a first control voltage can be applied between an external emitter contact and a first external gate contact connected to a control terminal of the first power transistor.
  • a second control voltage can be applied between the external emitter contact and a second external gate contact connected to a control connection of the second power transistor.
  • the external emitter contact can be connected to the first emitter conductor path at an emitter contact point.
  • the emitter contact point with the first emitter conductor track can be mechanically shifted in the direction of the first power transistor based on the distance between the first power transistor and the second power transistor.
  • the first connection element can be U-shaped, so that, apart from the second contact area, an air gap is formed between the second connection element and the second emitter conductor track. This enables a special simple and inexpensive implementation of the positioning of the second contact area.
  • the U-shaped design of the first connecting element allows a simple implementation of a heat dissipation path for cooling the second external power contact.
  • a cooling arrangement with an electrically insulating intermediate layer can be arranged in the area of the second external power contact, which is connected with the first connection element by a first solder layer and with the first collector conductor by a second solder layer, with the electrically insulating intermediate layer can form an electrically insulated heat dissipation path between the first connecting element and the first collector conductor track, which cools the second external power contact.
  • the electrically isolated heat dissipation path makes it possible to thermally couple the second external power contact of the semiconductor module, which is not directly connected to the surface of a collector conductor track acting as a heat sink, with the first collector conductor track acting as a heat sink and to cool it.
  • such external power contacts of the semiconductor power module can also be cooled and the power loss can be dissipated via the cooling path of the semiconductor power module.
  • the second external power contact is thermally coupled to the cooling system of the semiconductor power module, so that a defined cooling of the external power contact is possible.
  • the thermal performance of the semiconductor power module is advantageously decoupled from external power loss.
  • the power transistors do not experience any additional heat input due to the connection to external busbars and can therefore be used more optimally.
  • Fig. 1 shows a schematic representation of an embodiment of a semiconductor power module according to the invention.
  • Fig. 2 shows a schematic representation of a semiconductor power module known from the prior art.
  • FIG. 3 shows a schematic electrical circuit diagram of the semiconductor power module according to the invention from FIG. 1.
  • FIG. 5 shows a characteristic diagram of the switching behavior of the semiconductor power module according to the invention from FIGS. 1 and 3.
  • the illustrated embodiment of a semiconductor power module 1 comprises a first power transistor 5LA and a second power transistor 5LB, which are arranged in parallel between a first collector conductor track 11L and a first emitter conductor track 9L, each with a first connection surface of the power transistors 5LA, 5LB is electrically conductively connected to the first collector conductor track 11L and a second connection surface of the power transistors 5LA, 5LB is connected to the first emitter conductor track 9L, so that a current flowing between the first collector conductor track 11L and the first emitter conductor track 9L is applied to the two Divided power transistors 5LA, 5LB when the power transistors 5LA, 5LB are each switched on via an applied control voltage.
  • a first external power contact P is in direct contact with the first collector conductor 11 at a first contact area KB1.
  • a second external power contact TL is in contact with the first emitter conductor track 9L via a first connecting element 13 on a second contact area KB2.
  • the second contact area KB2 being mechanically asymmetrically positioned between the power transistors 5LA, 5LB connected to the first emitter conductor line 9L so that electrical symmetry results with the same effective control voltages at the two power transistors 5LA, 5LB.
  • the illustrated semiconductor power module 1 comprises a third power transistor 5HA and a fourth power transistor 5HB, which are arranged in parallel between a second collector conductor track 11H and a second emitter conductor track 9H, each having a first connection surface of the power transistors 5HA, 5HB is connected to the second collector conductor track 11 H, and in each case a second connection surface of the power transistors 5HA, 5HB is electrically conductively connected to the second emitter conductor track 9H, so that a conductor track 11 H and the second emitter conductor track 9H flows between the second collector conductor track 11H
  • the current is divided between the two power transistors 5HA, 5HB when the power transistors 5HA, 5HB are each switched on via an applied control voltage.
  • a third external power contact TH is contacted directly at a third contact area KB3 with the second collector conductor track 11H.
  • the second emitter conductor line 9H is in contact with the first collector conductor line 11L via a second connecting element 12 at a fourth contact area KB4.
  • the fourth contact area KB4 is positioned mechanically and electrically symmetrically between the two power transistors 5HA, 5HB based on the distance between the third power transistor 5HA and the parallel connected fourth power transistor 5HB.
  • the semiconductor power module 1 in the illustrated embodiment is designed as a B2 bridge 1A. Therefore, an alternating voltage potential is applied to the first external power contact P. A first DC voltage potential is applied to the second external power contact TL, and a second DC voltage potential is applied to the third external power contact TH.
  • the power transistors 5LA, 5LB, 5HA, 5HB are each designed as IGBT (IGBT: Insulated Gate Bipolar Transistor - bipolar transistors with insulated gate).
  • a second freewheeling diode 3H is arranged in the high-side path parallel to the third power transistor 5HA and the fourth power transistor 5HB between the second collector conductor track 11H and the second emitter conductor track 9H.
  • the two collector conductor tracks 11L, 11H are spaced from each other in the same plane and are coupled to a cooling device, not shown. Therefore, the two collector conductor tracks 11L, 11H each act as a heat sink for cooling the semiconductor power module 1.
  • the power transistors 5LA, 5LB, 5HA, 5HB and the free-wheeling diodes 3L, 3H are cooled via the respective collector conductor track 11L, 11H.
  • the first external power contact P is connected directly to the surface of the first collector conductor track 11L at the first contact area KB1 and is cooled by this.
  • the second external power contact TL is connected to the first emitter conductor line 9L via the first connecting element 14 at a second contact area KB2.
  • the first connec tion element 13 is U-shaped in the illustrated embodiment, so that apart from the second contact area KB2, an air gap 15 is formed between the second connection element 13 and the second emitter conductor 9B.
  • a cooling arrangement 20 with an electrically insulating intermediate layer (not shown) is arranged in the area of the second external power contact TL, which is materially connected to the first connection element 13 by a first solder layer and to the first collector conductor track 11L by a second solder layer.
  • the electrically insulating intermediate layer forms an electrically insulated heat dissipation path between the first connecting element 13 and the first collector conductor track 11L, which is the second external Power contact TL cooled.
  • the electrically insulating interlayer is designed, for example, as an AM B ceramic substrate and has good to very good thermal conductivity in the range from 20 to 200 W / mK.
  • the AMB ceramic substrate has a copper structure as a solderable surface on both surfaces so that the corresponding cohesive solder layers for heat dissipation between the first connecting element 13 and the electrically insulating intermediate layer and between the electrically insulating intermediate layer and the first collector conductor track 11L can be produced.
  • the electrically insulating intermediate layer can alternatively be designed as a DBC substrate or as an IMS substrate or as a piece of pure silicon.
  • the third external power contact TH is connected directly to the surface of the second collector conductor track 11H at the third contact area KB3 and is cooled by this.
  • the illustrated semiconductor power module 1 has further external contacts KH, EH, G1H, G2H, KL, EL, G1L, G2L.
  • the external contact KL is connected to the first collector track 11L or the collector connections of the power transistors 5LA via a bonding wire,
  • the external contact EL is connected to the first emitter conductor track 9L or emitter connections of the power transistors 5LA, 5LB of the low-side of the semiconductor power module 1 via a bonding wire.
  • the external contact G1L is connected to a gate connection of the first power transistor 5LA of the low side of the semiconductor power module 1 via a bonding wire.
  • the external contact G2L is connected to a gate connection of the second power transistor 5LB of the low side of the semiconductor power module 1 via a bonding wire.
  • the external contact KH is connected to the second collector conductor track 11 H or collector connections of the power transistors 5HA, 5HB of the high side of the semiconductor power module 1 via a bonding wire.
  • the external contact EH is connected to the second emitter conductor track 9H or emitter connections of the power transistors 5HA, 5HB of the high side of the semiconductor power module 1 via a bonding wire.
  • the external contact G1H is connected to a gate connection of the third power transistor 5HA of the high side of the semiconductor power module 1 via a bonding wire.
  • the external contact G2H is connected to a gate connection of the fourth power transistor 5HB of the high side of the semiconductor power module 1 via a bonding wire.
  • the second contact area KB2 is based on the distance between the first power transistor 5LA and the second power transistor 5LB mechanically shifted in the direction of the second power transistor 5LB, which is spatially further away from the second power contact TL than the first Power transistor 5LA.
  • a first control voltage is applied between the external emitter contact EL and the first external gate contact G1L connected to the control terminal of the first power transistor 5LA.
  • a second control voltage is applied between the external emitter contact EL and the second external gate contact G2L connected to the control terminal of the second power transistor 5LB.
  • the external emitter contact EL is connected to the first emitter conductor track 9LB at an emitter contact point EK.
  • the emitter contact point EK with the first emitter conductor track 9LB is mechanically displaced in the direction of the first power transistor 5LA in relation to the distance between the first power transistor 5LA and the second power transistor 5LB.
  • R each denotes a corresponding line resistance and L denotes a corresponding line inductance.
  • the factors marked x can be set by positioning the second contact area KB2 and / or the emitter contact point EK in order to adapt the ohmic line resistances and line inductances at the emitter of the power transistors 5LA, 5LB or at the anode of the freewheeling diode 3L.
  • the current distribution to the two power transistors 5LA, 5LB can be set by embodiments of the semiconductor power module 1 according to the invention so that a current difference Dl shown in FIG Current flow I-5LA through the first power transistor 5LA and a current flow I-5LB through the second power transistor 5LB is significantly lower in comparison to the current difference Dl 'shown in FIG. 4 for the same voltage profile UCE-5L.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterleistungsmodul (1) mit einem ersten Leistungstransistor (5LA) und einem zweiten Leistungstransistor (5LB), welche parallel zwischen einer ersten Kollektorleiterbahn (11L) und einer ersten Emitterleiterbahn (9L) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Kollektorleiterbahn (11L) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Emitterleiterbahn (9L) elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiterbahn (9L) fließender Strom auf die beiden Leistungstransistoren (5LA, 5LB) aufteilt, wenn die Leistungstransistoren (5LA, 5LB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kontaktbereich (KB2) mit der ersten Emitterleiterbahn (9L) kontaktiert ist, und wobei der zweite Kontaktbereich (KB2) mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn (9L) verbundenen Leistungstransistoren (5LA, 5LB) so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren (5LA, 5LB) ergibt.

Description

Beschreibung
Titel
Halbleiterleistungsmodul
Die Erfindung betrifft ein Halbleiterleistungsmodul mit einem ersten Leistungs transistor und einem zweiten Leistungstransistor, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn angeordnet sind. Hierbei ist jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der ersten Kollektorleiterbahn, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren ist mit der ersten Emitterleiterbahn elektrisch leitend ver bunden, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung lei tend geschaltet sind.
Die Leistungselektronik für Hybrid- Elektrofahrzeuge bzw. Elektrofahrzeuge samt zugehöriger Halbleiterleistungsmodule sind zunehmend hohen Bauraumforde rungen unterworfen, folglich werden die Halbleiterleistungsmoduls samt elektri schen Zuleitungen kleiner konstruiert. Gleichzeitig steigt die Stromdichte auf Grund gestiegener Leistungsanforderungen an. Kleinere Zuleitungen und höhere Ströme haben allerdings höhere elektrische Verluste (ohmsch als auch frequenz behaftet) zur Folge. Daher sind bauraumoptimierte Halbleiterleistungsmodul in der Regel mechanisch in Längsrichtung aufgebaut, dies führt jedoch dazu, dass die elektrischen Eigenschafften stark asymmetrisch sind. Daher kann es bei einer Parallelschaltung von Leistungstransistoren dazu kommen, dass ein erster Leis tungstransistor den Einschaltvorgang übernimmt und ein zweiter Leistungstran sistor den Ausschaltvorgang. Dies kann speziell beim Abschalten eines Kurz schlusses dazu führen, dass die Kurzschlussfähigkeit stark eingeschränkt ist. Fig. 2 zeigt beispielhaft ein als sogenannte B2-Brücke 1A‘ ausgeführtes aus dem Stand der Technik bekanntes Halbleiterleistungsmodul , welches vier als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführte Leistungstransistoren 5LA, 5LB, 5HA, 5HB und zwei Freilaufdioden 3L, 3H umfasst. Wie aus Fig. 2 weiter ersichtlich ist, sind ein erster Leistungs transistor 5LA, ein zweiter Leistungstransistor 5LB und eine erste Freilaufdiode 3L zwischen einer ersten Kollektorleiterbahn 11L und einer ersten Emitterleiter bahn 9L angeordnet und bilden eine Low-Side des Halbleiterleistungsmoduls . Zudem sind ein dritter Leistungstransistor 5HA, ein vierter Leistungstransistor 5HB und eine zweite Freilaufdiode 3H zwischen einer zweiten Kollektorleiterbahn 11H und einer zweiten Emitterleiterbahn 9H angeordnet und bilden eine High- Side des Halbleiterleistungsmoduls . Die beiden Kollektorleiterbahnen 11L, 11H sind beabstandet zueinander in der gleichen Ebene angeordnet und mit einer nicht dargestellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektor leiterbahnen 11L, 11H jeweils als Wärmesenke zur Entwärmung des Halbleiter leistungsmoduls 1. Die vier Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die beiden Freilaufdioden 3L, 3H sind jeweils auf den beiden Kollektorleiterbahnen 11L, 11H angeordnet, wobei jeweils eine erste Anschlussfläche der Leistungs transistoren 5LA, 5LB, 5HA, 5HB und der Freilaufdioden 3L, 3H mit einer korres pondierenden Kollektorleiterbahn 11L, 11B elektrisch leitend verbunden ist. Eine zweite Anschlussfläche der Leistungstransistoren 5LA, 5LB, 5HA, 5HB und der Freilaufdioden 3L, 3H ist jeweils mit einer korrespondierenden Emitterleiterbahn 9L, 9H elektrisch leitend verbunden. Zudem werden die Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die Freilaufdioden 3L, 3H über die jeweilige Kollektorlei terbahn 11L, 11H entwärmt.
Wie aus Fig. 2 weiter ersichtlich ist, ist ein erster externer Leistungskontakt P, an welchem ein Wechselspannungspotential anliegt, an einem ersten Kontaktbe reich KB1 mit der Oberfläche der ersten Kollektorleiterbahn 11L verbunden und wird durch diese entwärmt. Ein zweiter externer Leistungskontakt TL, an wel chem ein erstes Gleichspannungspotential anliegt, ist an einem zweiten Kontakt bereich KB2 mit der ersten Emitterleiterbahn 9L verbunden und wird über die erste Emitterleiterbahn, durch die Leistungstransistoren 5LA, 5LB und die Frei laufdioden 3L und über die erste Kollektorleiterbahn 11L entwärmt. Ein dritter ex terner Leistungskontakt TH, an welchem ein zweites Gleichspannungspotential anliegt, ist an einem dritten Kontaktbereich KB3 mit der Oberfläche der zweiten Kollektorleiterbahn 11H verbunden und wird durch diese entwärmt. Die zweite Emitterleiterbahn 9H ist über ein Verbindungselement an einem vierten Kontakt bereich KB4 elektrisch mit der ersten Kollektorleiterbahn 11L verbunden. Zudem weist das dargestellte Halbleiterleistungsmodul 1 noch weiter externe Kontakte KH, EH, G1H, G2H, KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL über einen Bonddraht mit der ersten Kollektorleiterbahn 11L bzw. den Kollektor anschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleis tungsmoduls verbunden. Der externe Kontakt EL ist über einen Bonddraht mit der ersten Emitterleiterbahn 9L bzw. Emitteranschlüssen der Leistungstransisto ren 5LA, 5LB der Low-Side des Halbleiterleistungsmoduls verbunden. Der ex terne Kontakt G1L ist über einen Bonddraht mit einem Gateanschluss des ersten Leistungstransistors 5LA der Low-Side des Halbleiterleistungsmoduls verbun den. Der externe Kontakt G2L ist über einen Bonddraht mit einem Gateanschluss des zweiten Leistungstransistors 5LB der Low-Side des Halbleiterleistungsmo duls verbunden. Analog ist der externe Kontakt KH über einen Bonddraht mit der zweiten Kollektorleiterbahn 11H bzw. Kollektoranschlüssen der Leistungs transistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls verbun den. Der externe Kontakt EH ist über einen Bonddraht mit der zweiten Emitterlei terbahn 9H bzw. Emitteranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls verbunden. Der externe Kontakt G1H ist über einen Bonddraht mit einem Gateanschluss des dritten Leistungstransis tors 5HA der High-Side des Halbleiterleistungsmoduls verbunden. Der externe Kontakt G2H ist über einen Bonddraht mit einem Gateanschluss des vierten Leis tungstransistors 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden.
Offenbarung der Erfindung
Das Halbleiterleistungsmodul mit den Merkmalen des unabhängigen Patentan spruchs 1 hat den Vorteil, dass über eine spezielle Leitungsführung die effektiv wirksamen Induktivitäten und ohmschen Widerstände der beiden parallel zwi schen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn ange ordneten Leistungstransistoren aneinander angepasst werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransisto ren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden paral lelen Leistungstransistoren gleich verteilt wird. Im Normalbetrieb kann so eine ideale Chipfläche für beide Leistungstransistoren bestimmt werden. Im Kurz schlussfall ergibt sich durch die gleiche Aufteilung der Ströme die maximale Aus reizung der thermischen Zerstörgrenze der beiden Leistungstransistoren. Zudem kann durch die elektrische Symmetrie mit gleichen wirksamen Steuerspannun gen an den beiden Leistungstransistoren der Abstand zwischen den beiden pa rallelen Leistungstransistoren erhöht werden, wodurch eine bessere Kühlanbin dung ermöglicht wird.
Ausführungsformen der vorliegenden Erfindung stellen ein Halbleiterleistungsmo dul mit einem ersten Leistungstransistor und einem zweiten Leistungstransistor zur Verfügung, welche parallel zwischen einer ersten Kollektorleiterbahn und ei ner ersten Emitterleiterbahn angeordnet sind, wobei jeweils eine erste An schlussoberfläche der Leistungstransistoren mit der ersten Kollektorleiterbahn, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der ersten Emitterleiterbahn elektrisch leitend verbunden ist, so dass sich ein zwi schen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransisto ren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei ist ein erster externer Leistungskontakt direkt an einem ersten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert. Ein zweiter externer Leistungskontakt ist über ein erstes Verbindungselement an einem zweiten Kontaktbereich mit der ersten Emitterleiterbahn kontaktiert, wobei der zweite Kontaktbereich mecha nisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn verbundenen Leistungstransistoren so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren ergibt.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiter bildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentan spruch 1 angegebenen Halbleiterleistungsmoduls möglich.
Besonders vorteilhaft ist, dass ein dritter Leistungstransistor und ein vierter Leis tungstransistor parallel zwischen einer zweiten Kollektorleiterbahn und einer zweiten Emitterleiterbahn angeordnet sein können, wobei jeweils eine erste An schlussoberfläche der Leistungstransistoren mit der zweiten Kollektorleiterbahn elektrisch leitend verbunden sein kann, und jeweils eine zweite Anschlussoberflä che der Leistungstransistoren mit der zweiten Emitterleiterbahn elektrisch leitend verbunden sein kann, so dass sich ein zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn fließender Strom auf die beiden Leistungstran sistoren aufteilen kann, wenn die Leistungstransistoren jeweils über eine ange legte Steuerspannung leitend geschaltet sind. Hierbei kann ein dritter externer Leistungskontakt direkt an einem dritten Kontaktbereich mit der zweiten Kol lektorleiterbahn kontaktiert werden, und die zweite Emitterleiterbahn kann über ein zweites Verbindungselement an einem vierten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert werden. Zudem können der erste Leistungstransis tor und der parallelgeschaltete zweite Leistungstransistor einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt und dem ersten externen Leis tungskontakt ausbilden, und der dritte Leistungstransistor und der parallelge schaltete vierte Leistungstransistor können einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden. Des Weiteren kann eine erste Freilaufdiode parallel zum ersten Leis tungstransistor und zum zweiten Leistungstransistor zwischen der ersten Kol lektorleiterbahn und der ersten Emitterleiterbahn angeordnet werden. Eine zweite Freilaufdiode kann parallel zum dritten Leistungstransistor und zum vierten Leis tungstransistor zwischen der zweiten Kollektorleiterbahn und der zweiten Emitter leiterbahn angeordnet werden. Dadurch kann das Halbleiterleistungsmodul als B2-Brücke eingesetzt werden, wobei dann am ersten externen Leistungskontakt ein Wechselspannungspotential anliegt, am zweiten externen Leistungskontakt ein erstes Gleichspannungspotential anliegt, und am dritten externen Leistungs kontakt ein zweites Gleichspannungspotential anliegt. Die Leistungstransistoren können beispielsweise als IGBTs (Insulated Gate Bipolar Transistors), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feld- effekttransistor), usw. ausgeführt werden.
In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann der vierte Kontaktbereich bezogen auf den Abstand zwischen dem dritten Leistungs transistor und dem parallelgeschalteten vierten Leistungstransistor mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren positio niert werden. Dies führt zu symmetrischen Steuerspannungen an den beiden pa rallelen Leistungstransistoren und zum gleichmäßigen Einschalten bzw. Aus schalten, sodass während des Normalbetriebs und im Kurzschlussfall der Ener gieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird.
In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann der zweite Kontaktbereich bezogen auf den Abstand zwischen dem ersten Leistungs transistor und dem zweiten Leistungstransistor mechanisch in Richtung des zwei ten Leistungstransistors verschoben werden, welcher räumlich weiter vom zwei ten Leistungskontakt entfernt ist als der erste Leistungstransistor. Dadurch wer den die wirksame Induktivität und der wirksame ohmsche Widerstand des ersten Leistungstransistors erhöht und die wirksame Induktivität und der wirksame ohm sche Widerstand des zweiten Leistungstransistors reduziert, wodurch die wirksa men Induktivitäten und ohmschen Widerstände der beiden Leistungstransistoren aneinander angepasst werden.
In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann eine erste Steuerspannung zwischen einem externen Emitterkontakt und einem mit einem Steueranschluss des ersten Leistungstransistors verbundenen ersten ex ternen Gatekontakt angelegt werden. Des Weiteren kann eine zweite Steuer spannung zwischen dem externen Emitterkontakt und einem mit einem Steuer anschluss des zweiten Leistungstransistors verbundenen zweiten externen Gate kontakt angelegt werden. Zudem kann der externe Emitterkontakt an einem Emit terkontaktierpunkt mit der ersten Emitterleiterbahn verbunden werden. Hierbei kann der Emitterkontaktierpunkt mit der ersten Emitterleiterbahn bezogen auf den Abstand zwischen dem ersten Leistungstransistor und dem zweiten Leis tungstransistor mechanisch in Richtung des ersten Leistungstransistors verscho ben werden.
In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann das erste Verbindungselement U-förmig ausgeführt werden, so dass außer am zwei ten Kontaktbereich ein Luftspalt zwischen dem zweiten Verbindungselement und der zweiten Emitterleiterbahn ausgebildet ist. Dies ermöglicht eine besonders einfache und kostengünstige Umsetzung der Positionierung des zweiten Kontakt bereichs. Zudem erlaubt die U-förmige Ausführung des ersten Verbindungsele ments eine einfache Realisierung eines Wärmeableitpfads zur Entwärmung des zweiten externen Leistungskontakts.
In weiterer vorteilhafter Ausgestaltung des Halbleiterleistungsmoduls kann im Be reich des zweiten externen Leistungskontakt eine Entwärmungsanordnung mit einer elektrisch isolierenden Zwischenschicht angeordnet werden, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiterbahn ver bunden ist, wobei die elektrisch isolierende Zwischenschicht einen elektrisch iso lierten Wärmeableitpfad zwischen dem ersten Verbindungselement und der ers ten Kollektorleiterbahn ausbilden kann, welche den zweiten externen Leistungs kontakt entwärmt. Durch den elektrisch isolierten Wärmeableitpfad ist es möglich, den zweiten externen Leistungskontakt des Halbleitermoduls, welcher nicht direkt auf der Oberfläche einer als Wärmesenke wirkenden Kollektorleiterbahn kontak tiert ist, thermisch mit der als Wärmesenke wirkenden ersten Kollektorleiterbahn zu koppeln und zu entwärmen. Dadurch können auch solche externen Leistungs kontakte des Halbleiterleistungsmoduls gekühlt und die Verlustleistung über den Entwärmungspfad des Halbleiterleistungsmoduls abgeführt werden. Durch die Entwärmungsanordnung wird der zweite externe Leistungskontakt thermisch an das Kühlsystem des Halbleiterleistungsmoduls angekoppelt, so dass eine defi nierte Entwärmung des externen Leistungskontakts möglich ist. Zudem wird die thermische Leistungsfähigkeit des Halbleiterleistungsmoduls in vorteilhafter Weise von durch außen eingeprägte Verlustleistung entkoppelt. Außerdem erfah ren die Leistungstransistoren keinen zusätzlichen Wärmeeintrag durch die Anbin dung an externe Stromschienen und können dadurch optimaler ausgenutzt wer den.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Zudem ist ein aus dem Stand der Technik bekanntes und in der Beschreibungseinleitung beschriebenes Halb leiterleistungsmodul in der Zeichnung dargestellt. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen. Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt eine schematische Darstellung eines Ausführungsbeispiels eines er findungsgemäßen Halbleiterleistungsmoduls.
Fig. 2 zeigt eine schematische Darstellung eines aus dem Stand der Technik be kannten Halbleiterleistungsmoduls.
Fig. 3 zeigt ein schematisches elektrisches Schaltbild des erfindungsgemäßen Halbleiterleistungsmoduls aus Fig. 1.
Fig. 4 zeigt ein Kennliniendiagramm des Schaltverhaltens des bekannten Halb leiterleistungsmoduls aus Fig. 2.
Fig. 5 zeigt ein Kennliniendiagramm des Schaltverhaltens des erfindungsgemä ßen Halbleiterleistungsmoduls aus Fig. 1 und 3.
Ausführungsformen der Erfindung
Wie aus Fig. 1 und 3 ersichtlich ist, umfasst das dargestellte Ausführungsbeispiel eines erfindungsgemäßen Halbleiterleistungsmoduls 1 einen ersten Leistungs transistor 5LA und einen zweiten Leistungstransistor 5LB, welche parallel zwi schen einer ersten Kollektorleiterbahn 11L und einer ersten Emitterleiterbahn 9L angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungs transistoren 5LA, 5LB mit der ersten Kollektorleiterbahn 11L und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5LA, 5LB mit der ersten Emitterleiterbahn 9L elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn 11L und der ersten Emitterleiterbahn 9L fließender Strom auf die beiden Leistungstransistoren 5LA, 5LB aufteilt, wenn die Leis tungstransistoren 5LA, 5LB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Ein erster externer Leistungskontakt P ist direkt an einem ersten Kontaktbereich KB1 mit der ersten Kollektorleiterbahn 11 kontaktiert. Ein zweiter externer Leistungskontakt TL ist über ein erstes Verbindungselement 13 an ei nem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9L kontaktiert, wobei der zweite Kontaktbereich KB2 mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn 9L verbundenen Leistungstransistoren 5LA, 5LB so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren 5LA, 5LB ergibt.
Wie aus Fig. 1 und 3 weiter ersichtlich ist, umfasst das dargestellte Halbleiterleis tungsmodul 1 einen dritten Leistungstransistor 5HA und einen vierten Leistungs transistor 5HB, welche parallel zwischen einer zweiten Kollektorleiterbahn 11H und einer zweiten Emitterleiterbahn 9H angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5HA, 5HB mit der zweiten Kol lektorleiterbahn 11 H verbunden ist, und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5HA, 5HB mit der zweiten Emitterleiterbahn 9H elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektor leiterbahn 11 H und der zweiten Emitterleiterbahn 9H fließender Strom auf die beiden Leistungstransistoren 5HA, 5HB aufteilt, wenn die Leistungstransistoren 5HA, 5HB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Zudem ist ein dritter externer Leistungskontakt TH direkt an einem dritten Kon taktbereich KB3 mit der zweiten Kollektorleiterbahn 11H kontaktiert. Die zweite Emitterleiterbahn 9H ist über ein zweites Verbindungselement 12 an einem vier ten Kontaktbereich KB4 mit der ersten Kollektorleiterbahn 11 L kontaktiert. Wie aus Fig. 1 weiter ersichtlich ist, ist der vierte Kontaktbereich KB4 bezogen auf den Abstand zwischen dem dritten Leistungstransistor 5HA und dem parallelge schalteten vierten Leistungstransistor 5HB mechanisch und elektrisch symmet risch zwischen den beiden Leistungstransistoren 5HA, 5HB positioniert.
Wie aus Fig. 1 und 3 weiter ersichtlich ist, ist das Halbleiterleistungsmodul 1 im dargestellten Ausführungsbeispiel als B2-Brücke 1A ausgeführt. Daher liegt am ersten externen Leistungskontakt P ein Wechselspannungspotential an. Am zweiten externer Leistungskontakt TL liegt ein erstes Gleichspannungspotential an, und am dritten externen Leistungskontakt TH liegt ein zweites Gleichspan nungspotential an. Analog zu dem in Fig. 2 dargestellten aus dem Stand der Technik bekannten Halbleiterleistungsmodul sind die Leistungstransistoren 5LA, 5LB, 5HA, 5HB jeweils als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführt. Im dargestellten Ausfüh- rungsbeispiel des Halbleiterleistungsmoduls 1 bilden der erste Leistungstransis tor 5LA und der parallelgeschaltete zweite Leistungstransistor 5LB einen Low- Side-Pfad zwischen dem zweiten externen Leistungskontakt TL und dem ersten externen Leistungskontakt P aus. Der dritte Leistungstransistor 5HA und der pa rallelgeschaltete vierte Leistungstransistor 5HB bilden einen High-Side-Pfad zwi schen dem dritten externen Leistungskontakt TH und dem ersten externen Leis tungskontakt P aus. Zudem ist eine erste Freilaufdiode 3L im Low-Side-Pfad pa rallel zum ersten Leistungstransistor 5LA und zum zweiten Leistungstransistor 5LB zwischen der ersten Kollektorleiterbahn 11L und der ersten Emitterleiterbahn 9L angeordnet. Eine zweite Freilaufdiode 3H ist im High-Side-Pfad parallel zum dritten Leistungstransistor 5HA und zum vierten Leistungstransistor 5HB zwi schen der zweiten Kollektorleiterbahn 11H und der zweiten Emitterleiterbahn 9H angeordnet. Die beiden Kollektorleiterbahnen 11L, 11H sind beabstandet zuei nander in der gleichen Ebene angeordnet und mit einer nicht dargestellten Kühl vorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11L, 11H jeweils als Wärmesenke zur Entwärmung des Halbleiterleistungsmoduls 1. Zu dem werden die Leistungstransistoren 5LA, 5LB, 5HA, 5HB und die Freilaufdio den 3L, 3H über die jeweilige Kollektorleiterbahn 11L, 11H entwärmt.
Der erste externe Leistungskontakt P ist am ersten Kontaktbereich KB1 direkt mit der Oberfläche der ersten Kollektorleiterbahn 11L verbunden und wird durch diese entwärmt. Der zweite externe Leistungskontakt TL ist im dargestellten Aus führungsbeispiel über das erste Verbindungselement 14 an einem zweiten Kon taktbereich KB2 mit der ersten Emitterleiterbahn 9L verbunden. Das erste Verbin dungselement 13 ist im dargestellten Ausführungsbeispiel U-förmig ausgeführt, so dass außer am zweiten Kontaktbereich KB2 ein Luftspalt 15 zwischen dem zweiten Verbindungselement 13 und der zweiten Emitterleiterbahn 9B ausgebil det ist. Des Weiteren ist im dargestellten Ausführungsbeispiel im Bereich des zweiten externen Leistungskontakt TL eine Entwärmungsanordnung 20 mit einer nicht dargestellten elektrisch isolierenden Zwischenschicht angeordnet, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement 13 und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiterbahn 11L verbunden ist. Die elektrisch isolierende Zwischenschicht bildet einen elektrisch isolierten Wärmeableitpfad zwischen dem ersten Verbindungselement 13 und der ersten Kollektorleiterbahn 11L aus, welche den zweiten externen Leistungskontakt TL entwärmt. Die nicht dargestellte elektrisch isolierende Zwi schenschicht ist beispielsweise als AM B- Keramiksubstrat ausgeführt und weist eine gute bis sehr gute Wärmeleitfähigkeit im Bereich von 20 bis 200 W/mK auf. Das AMB-Keramiksubstrat weist an beiden Oberflächen eine Kupferstruktur als lötbare Oberfläche auf, damit die entsprechenden stoffschlüssigen Lotschichten zur Wärmeableitung zwischen dem ersten Verbindungselement 13 und der elektrisch isolierenden Zwischenschicht und zwischen der elektrisch isolierenden Zwischenschicht und der ersten Kollektorleiterbahn 11L hergestellt werden kön nen. Selbstverständlich kann die elektrisch isolierende Zwischenschicht alternativ als DBC-Substrat oder als IMS-Substrat oder als Reinstsilizium-Stück ausgeführt werden. Der dritte externe Leistungskontakt TH ist am dritten Kontaktbereich KB3 direkt mit der Oberfläche der zweiten Kollektorleiterbahn 11 H verbunden und wird durch diese entwärmt. Zudem weist das dargestellte Halbleiterleistungs modul 1 noch weiter externe Kontakte KH, EH, G1H, G2H, KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL über einen Bonddraht mit der ersten Kollektor leiterbahn 11L bzw. den Kollektoranschlüssen der Leistungstransistoren 5LA,
5LB der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kon takt EL ist über einen Bonddraht mit der ersten Emitterleiterbahn 9L bzw. Emitter anschlüssen der Leistungstransistoren 5LA, 5LB der Low-Side des Halbleiterleis tungsmoduls 1 verbunden. Der externe Kontakt G1L ist über einen Bonddraht mit einem Gateanschluss des ersten Leistungstransistors 5LA der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G2L ist über einen Bonddraht mit einem Gateanschluss des zweiten Leistungstransistors 5LB der Low-Side des Halbleiterleistungsmoduls 1 verbunden. Analog ist der externe Kontakt KH über einen Bonddraht mit der zweiten Kollektorleiterbahn 11 H bzw. Kollektoranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt EH ist über einen Bonddraht mit der zweiten Emitterleiterbahn 9H bzw. Emitteranschlüssen der Leistungstransistoren 5HA, 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden. Der externe Kontakt G1H ist über einen Bonddraht mit einem Ga teanschluss des dritten Leistungstransistors 5HA der High-Side des Halbleiter leistungsmoduls 1 verbunden. Der externe Kontakt G2H ist über einen Bonddraht mit einem Gateanschluss des vierten Leistungstransistors 5HB der High-Side des Halbleiterleistungsmoduls 1 verbunden. Wie aus Fig. 1 weiter ersichtlich ist, ist der zweite Kontaktbereich KB2 bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LA und dem zweiten Leistungstransistor 5LB mechanisch in Richtung des zweiten Leistungstransis tors 5LB verschoben, welcher räumlich weiter vom zweiten Leistungskontakt TL entfernt ist als der erste Leistungstransistor 5LA. Zudem ist eine erste Steuer spannung zwischen dem externen Emitterkontakt EL und dem mit dem Steueran schluss des ersten Leistungstransistors 5LA verbundenen ersten externen Gate kontakt G1L angelegt. Eine zweite Steuerspannung ist zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des zweiten Leistungstran sistors 5LB verbundenen zweiten externen Gatekontakt G2L angelegt. Der ex terne Emitterkontakt EL ist an einem Emitterkontaktierpunkt EK mit der ersten Emitterleiterbahn 9LB verbunden. Hierbei ist der Emitterkontaktierpunkt EK mit der ersten Emitterleiterbahn 9LB bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LA und dem zweiten Leistungstransistor 5LB mechanisch in Richtung des ersten Leistungstransistors 5LA verschoben.
In Fig. 3 bezeichnen R jeweils einen korrespondierenden Leitungswiderstand und L bezeichnet eine korrespondierende Leitungsinduktivität. Hierbei können die mit x bezeichneten Faktoren durch die Positionierung des zweiten Kontaktbereichs KB2 und/oder des Emitterkontaktierpunkts EK eingestellt werden, um die ohm schen Leitungswiderstände und Leitungsinduktivitäten am Emitter der Leistungs transistoren 5LA, 5LB bzw. an der Anode der Freilaufdiode 3L anzupassen.
Wie durch einen Vergleich der beiden Kennliniendiagramme in Fig. 4 und 5 er sichtlich ist, kann durch Ausführungsformen des erfindungsgemäßen Halbleiter leistungsmoduls 1 die Stromverteilung auf die beiden Leistungstransistoren 5LA, 5LB so eingestellt werden, dass eine in Fig. 5 dargestellte Stromdifferenz Dl zwi schen einem Stromfluss I-5LA durch den ersten Leistungstransistor 5LA und ei nem Stromfluss I-5LB durch den zweiten Leistungstransistor 5LB im Vergleich zu der in Fig. 4 dargestellten Stromdifferenz Dl‘ bei gleichem Spannungsverlauf UCE-5L deutlich geringer ist.

Claims

Ansprüche
1. Halbleiterleistungsmodul (1) mit einem ersten Leistungstransistor (5LA) und einem zweiten Leistungstransistor (5LB), welche parallel zwischen einer ersten Kollektorleiterbahn (11L) und einer ersten Emitterleiterbahn (9L) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Kollektorleiterbahn (11L) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LA, 5LB) mit der ersten Emitterleiterbahn (9L) elektrisch leitend ver bunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiterbahn (9L) fließender Strom auf die bei den Leistungstransistoren (5LA, 5LB) aufteilt, wenn die Leistungstransis toren (5LA, 5LB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kontaktbe reich (KB2) mit der ersten Emitterleiterbahn (9L) kontaktiert ist, und wo bei der zweite Kontaktbereich (KB2) mechanisch unsymmetrisch zwi schen den mit der ersten Emitterleiterbahn (9L) verbundenen Leistungs transistoren (5LA, 5LB) so positioniert ist, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren (5LA, 5LB) ergibt.
2. Halbleiterleistungsmodul (1) nach Anspruch 1, dadurch gekennzeichnet, dass ein dritter Leistungstransistor (5HA) und ein vierter Leistungstran sistor (5HB) parallel zwischen einer zweiten Kollektorleiterbahn (11H) und einer zweiten Emitterleiterbahn (9H) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5HA, 5HB) mit der zweiten Kollektorleiterbahn (11H) und jeweils eine zweite An schlussoberfläche der Leistungstransistoren (5 HA, 5 HB) mit der zweiten Emitterleiterbahn (9H) elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn (11H) und der zweiten Emitter leiterbahn (9H) fließender Strom auf die beiden Leistungstransistoren (5HA, 5HB) aufteilt, wenn die Leistungstransistoren (5HA, 5HB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein dritter externer Leistungskontakt (TH) direkt an einem dritten Kontaktbe reich (KB3) mit der zweiten Kollektorleiterbahn (11H) kontaktiert ist, und wobei die zweite Emitterleiterbahn (9H) über ein zweites Verbindungs element (12) an einem vierten Kontaktbereich (KB4) mit der ersten Kol lektorleiterbahn (11L) kontaktiert ist.
3. Halbleiterleistungsmodul (1) nach Anspruch 2, dadurch gekennzeichnet, dass der erste Leistungstransistor (5LA) und der parallelgeschaltete zweite Leistungstransistor (5LB) einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt (TL) und dem ersten externen Leis tungskontakt (P) ausbilden, und der dritte Leistungstransistor (5HA) und der parallelgeschaltete vierte Leistungstransistor (5HB) einen High-Side- Pfad zwischen dem dritten externen Leistungskontakt (TH) und dem ers ten externen Leistungskontakt (P) ausbilden.
4. Halbleiterleistungsmodul (1) nach Anspruch 2 oder 3, dadurch gekenn zeichnet, dass eine erste Freilaufdiode (3L) parallel zum ersten Leis tungstransistor (5LA) und zum zweiten Leistungstransistor (5LB) zwi schen der ersten Kollektorleiterbahn (11L) und der ersten Emitterleiter bahn (9L) angeordnet ist, und eine zweite Freilaufdiode (3H) parallel zum dritten Leistungstransistor (5HA) und zum vierten Leistungstransis tor (5HB) zwischen der zweiten Kollektorleiterbahn (11H) und der zwei ten Emitterleiterbahn (9H) angeordnet ist,
5. Halbleiterleistungsmodul (1) nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der vierte Kontaktbereich (KB4) bezogen auf den Abstand zwischen dem dritten Leistungstransistor (5HA) und dem paral lelgeschalteten vierten Leistungstransistor (5HB) mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren (5HA, 5HB) positioniert ist.
6. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der zweite Kontaktbereich (KB2) bezogen auf den Abstand zwischen dem ersten Leistungstransistor (5LA) und dem zwei ten Leistungstransistor (5LB) mechanisch in Richtung des zweiten Leis tungstransistors (5LB) verschoben ist, welcher räumlich weiter vom zweiten Leistungskontakt (TL) entfernt ist als der erste Leistungstransis tor (5 LA).
7. Halbleiterleistungsmodul (1) nach Anspruch 6, dadurch gekennzeichnet, dass eine erste Steuerspannung zwischen einem externen Emitterkon takt (EL) und einem mit einem Steueranschluss des ersten Leistungs transistors (5LA) verbundenen ersten externen Gatekontakt (G1L) ange legt ist.
8. Halbleiterleistungsmodul (1) nach Anspruch 6 oder 7, dadurch gekenn zeichnet, dass eine zweite Steuerspannung zwischen dem externen Emitterkontakt (EL) und einem mit einem Steueranschluss des zweiten Leistungstransistors (5LB) verbundenen zweiten externen Gatekontakt (G2L) angelegt ist.
9. Halbleiterleistungsmodul (1) nach Anspruch 7 oder 8, dadurch gekenn zeichnet, dass der externe Emitterkontakt (EL) an einem Emitterkontak tierpunkt (EK) mit der ersten Emitterleiterbahn (9LB) verbunden ist.
10. Halbleiterleistungsmodul (1) nach Anspruch 9, dadurch gekennzeichnet, dass der Emitterkontaktierpunkt (EK) mit der ersten Emitterleiterbahn (9LB) bezogen auf den Abstand zwischen dem ersten Leistungstransis tor (5LA) und dem zweiten Leistungstransistor (5LB) mechanisch in Richtung des ersten Leistungstransistors (5LA) verschoben ist.
11. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, dass das erste Verbindungselement (13) U- förmig ausgeführt ist, so dass außer am zweiten Kontaktbereich (KB2) ein Luftspalt (15) zwischen dem zweiten Verbindungselement (13) und der zweiten Emitterleiterbahn (9B) ausgebildet ist.
12. Halbleiterleistungsmodul (1) nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass im Bereich des zweiten externen Leis tungskontakt (TL) eine Entwärmungsanordnung (20) mit einer elektrisch isolierenden Zwischenschicht angeordnet ist, welche durch eine erste Lotschicht stoffschlüssig mit dem ersten Verbindungselement (13) und durch eine zweite Lotschicht stoffschlüssig mit der ersten Kollektorleiter bahn (11L) verbunden ist, wobei die elektrisch isolierende Zwischen schicht einen elektrisch isolierten Wärmeableitpfad zwischen dem ersten Verbindungselement (13) und der ersten Kollektorleiterbahn (11L) aus- bildet, welche den zweiten externen Leistungskontakt (TL) entwärmt.
EP20717861.7A 2019-05-10 2020-04-08 Halbleiterleistungsmodul Pending EP3966860A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019206820.0A DE102019206820A1 (de) 2019-05-10 2019-05-10 Halbleiterleistungsmodul
PCT/EP2020/060011 WO2020229063A1 (de) 2019-05-10 2020-04-08 Halbleiterleistungsmodul

Publications (1)

Publication Number Publication Date
EP3966860A1 true EP3966860A1 (de) 2022-03-16

Family

ID=70228060

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20717861.7A Pending EP3966860A1 (de) 2019-05-10 2020-04-08 Halbleiterleistungsmodul

Country Status (5)

Country Link
US (1) US11973064B2 (de)
EP (1) EP3966860A1 (de)
CN (1) CN113795917A (de)
DE (1) DE102019206820A1 (de)
WO (1) WO2020229063A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021204694A1 (de) 2021-05-10 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterleistungsmodul

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007186B4 (de) * 2004-02-13 2008-10-30 Qimonda Ag Verfahren zum Entfernen einer Schicht auf einem Grabenboden eines in einem Substrat ausgebildeten Grabens
DE102004027186B3 (de) 2004-06-03 2005-10-20 Eupec Gmbh & Co Kg Steuerkreis für ein elektrisches Modul
WO2012169045A1 (ja) * 2011-06-09 2012-12-13 東芝三菱電機産業システム株式会社 無停電電源システム
JP2014056920A (ja) * 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
DE102014111931B4 (de) 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
US9983239B2 (en) * 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices
JP6753475B2 (ja) * 2017-02-06 2020-09-09 富士電機株式会社 半導体モジュール、電気自動車、及びパワーコントロールユニット

Also Published As

Publication number Publication date
CN113795917A (zh) 2021-12-14
DE102019206820A1 (de) 2020-11-12
WO2020229063A1 (de) 2020-11-19
US20220077119A1 (en) 2022-03-10
US11973064B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
US8987777B2 (en) Stacked half-bridge power module
US6373705B1 (en) Electronic semiconductor module
US10002858B2 (en) Power transistor module
US10903158B2 (en) Semiconductor arrangement having a circuit board with a patterned metallization layer
US9661751B2 (en) Power semiconductor module arrangement
CN107768355B (zh) 单侧功率装置封装体
US9159715B2 (en) Miniaturized semiconductor device
US9698701B2 (en) Power module packaging structure and method for manufacturing the same
CN104517954A (zh) 在两个衬底之间具有半导体芯片的晶体管布置
JP4164409B2 (ja) 半導体パワーモジュール
DE102021203144A1 (de) Leistungsmodul für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Inverter mit einem solchen Leistungsmodul
WO2021254679A1 (de) Leistungshalbleitermodul mit zumindest einem leistungshalbleiterelement
WO2019219535A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE102017122960A1 (de) Mehrfach-Gate-Halbbrückenschaltung und Package
WO2020229063A1 (de) Halbleiterleistungsmodul
DE102022211996A1 (de) Leistungsmodul-layout für symmetrisches schalten und temperaturerfassung
EP3949103A1 (de) Elektronische schaltungseinheit
DE102015115312A1 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
US20220109376A1 (en) Half-bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
DE102019206822A1 (de) Halbleiterleistungsmodul
DE102019206821A1 (de) Halbleiterleistungsmodul
DE102021123636B4 (de) Leistungshalbleitermodul mit einer Substratanordnung, mit Leistungshalbleiterbauelementen und mit einer Folienstapelanordnung
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
WO2020229090A1 (de) Hochvoltleistungsmodulfamilie und verfahren zu deren ausbildung
DE102005063532B3 (de) Leistungshalbleiterbaugruppe

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20211210

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230509