CN107768355B - 单侧功率装置封装体 - Google Patents

单侧功率装置封装体 Download PDF

Info

Publication number
CN107768355B
CN107768355B CN201710598826.6A CN201710598826A CN107768355B CN 107768355 B CN107768355 B CN 107768355B CN 201710598826 A CN201710598826 A CN 201710598826A CN 107768355 B CN107768355 B CN 107768355B
Authority
CN
China
Prior art keywords
insulating layer
conductive path
transistor
terminal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710598826.6A
Other languages
English (en)
Other versions
CN107768355A (zh
Inventor
赵应山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN107768355A publication Critical patent/CN107768355A/zh
Application granted granted Critical
Publication of CN107768355B publication Critical patent/CN107768355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

在一些示例中，电路封装体包括绝缘层和延伸穿过所述绝缘层的第一晶体管，其中，所述第一晶体管包括在所述绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。所述电路封装体还包括延伸穿过所述绝缘层的第二晶体管，其中，所述第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。

Description

单侧功率装置封装体
技术领域
本公开涉及半导体封装。
背景技术
表面贴装技术(SMT：Surface-mount technology)是用于将构件和装置附接到印刷电路板(PCB：Printed circuit board)上的电子产品的制造方法。构件和装置可以焊接在PCB上，以通过PCB中的迹线提供稳定性和电连接。迹线可以传导电力，并为安装在PCB上的构件和装置提供输入和输出。
发明内容
本公开描述了用于电路封装体的技术，该电路封装体包括绝缘层和延伸穿过绝缘层的第一晶体管，其中,第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。电路封装体还包括延伸穿过绝缘层的第二晶体管，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。
在一些示例中，一种方法包括：将第一晶体管附接到绝缘层，其中，第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一漏极端子和在绝缘层的底侧的第一源极端子。该方法还包括将第二晶体管附接到绝缘层，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。
在一些示例中，装置包括绝缘层和延伸穿过绝缘层的第一晶体管，其中，第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。该装置还包括延伸穿过绝缘层的第二晶体管，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。该装置还包括电感器和电连接到第一源极端子、第二漏极端子和电感器的导电路径，其中，导电路径未延伸到绝缘层中。
一个或多个示例的细节在附图和下面的描述中阐述。其它特征、目的和优点将从说明书和附图以及权利要求书中示出。
附图说明
图1是根据本公开的一些示例的功率变换器的电路图。
图2是根据本公开的一些示例的具有两个源极朝上的晶体管的电路封装体的横截面图。
图3是根据本公开的一些示例的具有两个漏极朝上的晶体管的电路封装体的横截面图。
图4是根据本公开的一些示例的源极朝上的垂直晶体管的框图。
图5是根据本公开的一些示例的漏极朝上的垂直晶体管的框图。
图6是根据本公开的一些示例的电路封装体的横截面图。
图7是根据本公开的一些示例的电路封装体和电感器的横截面图。
图8-10是根据本公开的一些示例的电路封装体的制造过程的透视图。
图11是根据本公开的一些示例的绝缘层中具有两个垂直晶体管和四个垂直导电路径的电路封装体的透视图。
图12是示出根据本公开的一些示例的用于制造电路封装体的示例性技术的流程图。
具体实施方式
图1是根据本公开的一些示例的功率变换器2的电路图。在一些示例中，功率变换器2可以包括用于将输入直流信号变换为具有更低电压的输出直流信号的半桥式直流到直流(DC-to-DC)降压变换器。作为一个DC-to-DC降压变换器，功率变换器2可以用作各种应用中的电压调节器。在一些示例中，功率变换器2可以被设计用来处理大电流和高电压。然而，本公开的技术也可应用于其它电路和配置，例如包括多相功率变换器在内的其它功率变换器。
功率变换器2可以包括晶体管6A、6B、电感器12、电容器16和脉冲宽度调制(PWM：pulse-width modulation)控制和驱动器8。在一些示例中，功率变换器2可以包含比图1所示更多或更少的构件。功率变换器2可以包括输入节点4、输出节点14和参考节点18以及图1中未示出的其它节点。节点4、14、18可以被配置为连接到外部构件。例如，输入节点4可以连接到诸如电源的输入电压，输出节点14可以连接到诸如电子装置的负载，参考节点18可以连接到诸如参考地的参考电压。在一些示例中，PWM控制和驱动器8可以通过节点(图1中未示出)连接到外部电路。
晶体管6A、6B可以包括金属氧化物半导体(MOS：metal-oxide semiconductor)场效应晶体管(FET：field-effect transistor)、双极结型晶体管(BJT：bipolar junctiontransistor)和/或绝缘栅双极晶体管(IGBT：insulated-gate bipolar transistor)、高电子迁移率晶体管(HEMT：high-electron-mobility transistor)、基于氮化镓(GaN)的晶体管或使用电压进行控制的其它元件。晶体管6A、6B可以包括n型晶体管或p型晶体管，并且晶体管6A、6B可以包括垂直功率晶体管。对于垂直功率晶体管，源极端子和漏极端子可以在晶体管的相反侧或相反表面上。垂直功率晶体管中的电流可以从上到下流过晶体管。例如，n型MOSFET可以包括用于使电子流过负载端子之间的p衬底的n沟道。在一些示例中，晶体管6A、6B可以包括诸如二极管的其它模拟装置。晶体管6A、6B还可以包括与晶体管并联连接的续流二极管，以防止晶体管6A、6B的反向击穿。在一些示例中，晶体管6A、6B可以作为开关或模拟装置工作。在其它示例中，晶体管6A、6B可以包括两个以上的晶体管，例如在多相功率变换器或其它更复杂的功率电路设计中。
图1描绘了晶体管6A、6B，其具有三个端子：漏极(D)、源极(S)、栅极(G)。漏极和源极可以是负载端子，栅极可以是控制端子。基于栅极处的电压，电流可以在晶体管6A、6B的漏极和源极之间流动。基于晶体管6A的栅极处的电压，电流可以通过晶体管6A的漏极和源极从输入节点4流到开关节点10。基于晶体管6B的栅极处的电压，电流可以通过晶体管6B的漏极和源极从开关节点10流到参考节点18。晶体管6A可以包括高侧晶体管，并且晶体管6B可以包括低侧晶体管。
晶体管6A、6B可以包括各种材料化合物，例如硅(Si)、碳化硅(SiC)、氮化镓(GaN)或任何其它一种或多种半导体材料的组合。为了满足一些电路中较高功率密度的要求，功率变换器可以在较高频率下工作。磁性的改善和更快速的切换，例如氮化镓(GaN)开关，可以支持更高频率的变换器。这些更高频率的电路与较低频率的电路相比可能需要以更精确的定时发送控制信号。
PWM控制和驱动器8可以将信号和/或电压传送到晶体管6A、6B的控制端子。图1描绘了PWM控制和驱动器8作为一个构件，但是PWM控制电路和驱动器电路可以是分离的构件。在一些示例中，PWM控制和驱动器8，仅PWM控制电路，或仅驱动器电路可以位于功率变换器2之外。
电感器12可以包括线圈电感器或任何合适的电感器。电感器12可以连接到开关节点10和输出节点14。电感器12可以阻止交流(AC)电流的流动，而允许DC电流在开关节点10和输出节点14之间流动。
电容器16可以包括薄膜电容器、电解电容器、陶瓷电容器或任何合适类型的电容器。电容器16可以是功率变换器2中的可选构件。电容器16可以连接到输出节点14和参考节点18。电容器16可以阻止DC电流的流动，而允许AC电流在输出节点14和参考节点18之间流动。电容器16可以用作输出节点14处的电压的平滑电容器，以缓和输出节点14处的电压的波动。
图2是根据本公开的一些示例的具有两个源极朝上的晶体管22、24的电路封装体20的横截面图。电路封装体20可以是与图1中的功率变换器2类似的功率变换器中的构件。
晶体管22、24可均具有控制端子作为栅极，标记为G。晶体管22、24可均具有两个负载端子作为源极和漏极，分别标记为S和D。在一些示例中，晶体管22、24可以是MOSFET、BJT、IGBT和/或任何合适类型的晶体管。如果晶体管22、24是双极晶体管，则每个控制端子可以是基极，负载端子可以是发射极和集电极。
晶体管22、24可以被配置为使晶体管22的源极端子电连接到晶体管24的漏极端子。水平导电路径26B、28B和垂直导电路径30B可以在晶体管22的源极端子和晶体管24的漏极端子之间形成连接。晶体管22的源极端子和晶体管24的漏极端子之间的导电路径可以被称为开关节点。与晶体管22、24顶侧的两个端子之间的连接相比，通过连接晶体管22顶侧的源极端子和晶体管24底侧的漏极端子，导电路径可能相对较长。在晶体管22的源极端子和晶体管24的漏极端子之间的导电路径的长度可能在高切换速度(例如超过三百千赫兹的频率)下对电路封装体20的性能产生负面影响。寄生电容和寄生电感的重要性随着开关频率的增加而增加。较长的导电路径可能导致更大的寄生电容且可能导致晶体管22、24之间的信号传输需要更长的传输时间。
晶体管22、24的其余端子可以连接到其它导电路径。例如，晶体管22的栅极端子可以通过水平导电路径26A和垂直导电路径30A连接到驱动器电路(图2中未示出)。晶体管24的栅极端子可以通过水平导电路径26D和垂直导电路径30C连接到驱动器电路。晶体管22的漏极端子可以通过水平导电路径28A连接到输入节点。晶体管24的源极端子可以通过水平导电路径26C连接到参考节点。
图3是根据本公开的一些示例的具有两个漏极朝上的晶体管42、44的电路封装体40的横截面图。电路封装体40可以是与图1中的功率变换器2类似的功率变换器中的构件。
晶体管42、44可均具有控制端子作为栅极，标记为G。晶体管42、44可均具有两个负载端子作为源极和漏极，分别标记为S和D。在一些示例中，晶体管42、44可以是MOSFET、BJT、IGBT和/或任何合适类型的晶体管。
晶体管42、44可以被配置为使晶体管42的漏极端子通过水平导电路径46B电连接到晶体管44的漏极端子。晶体管42、44的漏极端子之间的导电路径的长度可以比图2中的晶体管22、24之间的导电路径短。然而，功率变换器的设计需要一个晶体管的源极端子连接到另一个晶体管的漏极端子。
晶体管42、44的其余端子可以连接到其它导电路径。例如，晶体管42的栅极端子可以通过水平导电路径46A连接到驱动器电路(图3中未示出)。晶体管44的栅极端子可以通过水平导电路径48B连接到驱动器电路。晶体管42的源极端子可以通过水平导电路径48A连接到外部节点。晶体管44的源极端子可以通过水平导电路径48C连接到外部节点。
图4是根据本公开的一些示例的源极朝上的垂直晶体管60的框图。晶体管60可以是用于高功率应用的功率MOSFET。在一些示例中，晶体管60可以经受从小于1伏特直到两千伏特的电压以及小于1毫安至数百安培的电流。
晶体管60可以至少部分地基于栅极62处的电压在源极64和漏极66之间传导电流。栅极62可以与源极64和漏极66电隔离。晶体管60可以被定向成使得电流在晶体管60的顶侧和底侧之间垂直流动。
图5是根据本公开的一些示例的漏极朝上的垂直晶体管70的框图。晶体管70可以是用于高功率应用的功率MOSFET。晶体管70可以至少部分地基于栅极74处的电压在漏极72和源极76之间传导电流。栅极74可以与漏极72和源极76电隔离。晶体管70可以被定向成使得电流在晶体管70的顶侧和底侧之间垂直流动。
图6是根据本公开的一些示例的电路封装体80的横截面图。电路封装体80可以包括晶体管82、84，绝缘层98和垂直导电路径100、102、104、106。尽管在图6中未示出，但电路封装体80也可以包括用于连接晶体管82、84的端子和垂直导电路径100、102、104、106的水平导电路径。
晶体管82可以是具有栅极86、源极88和漏极90的源极朝上的垂直MOSFET。晶体管84可以是具有漏极92、栅极94和源极96的漏极朝上的垂直MOSFET。晶体管82、84可以是由绝缘层98隔离的分立构件。在一些示例中，晶体管82、84可以集成到集成电路或半导体芯片中。晶体管82、84的端子可以被布置成使端子在绝缘层98的顶侧或底侧。例如，栅极86、源极88、漏极92和栅极94可以在绝缘层98的顶侧，漏极90和源极96可以在绝缘层98的底侧。
绝缘层98可以是连续层或作为层布置的分离的绝缘体。绝缘层98可包围并将晶体管82、84和垂直导电路径100、102、104、106保持在位。绝缘层98可阻止电路封装体80的构件之间电流的流动。绝缘层98可以包括具有增强玻璃材料的预浸渍树脂、FR4、层压衬底或任何合适的材料。晶体管82、84之间的绝缘层98可包括与垂直导电路径100、102、104、106相邻的绝缘层98中的材料不同的树脂材料。绝缘层98还可包括跨过电路封装体80顶侧的阻焊层，以帮助将焊料施加到垂直导电路径100、102、104、106和/或晶体管82、84。阻焊层可以保护不是针对焊料设计的区域。
垂直导电路径100、102、104、106可以是预镀铜柱或用于形成导电路径的任何合适的材料。与激光钻出的过孔相比，预镀铜柱可具有更好的载流特性。激光钻出的过孔可以是圆锥形的，而预镀铜柱可具有均匀的横截面。与圆锥形或收缩变化的截面相比，均匀的横截面可以降低垂直导电路径的电阻。电路封装体80可以附接到印刷电路板(PCB)或任何合适的装置，使得漏极90、源极96和垂直导电路径100、102、104、106被配置为在PCB中用迹线导电。
根据本公开的技术，电路封装体80可以包括延伸穿过绝缘层98的晶体管82、84。晶体管82可以是源极朝上的晶体管，晶体管84可以是漏极朝上的晶体管。与两个源极朝上的晶体管或两个漏极朝上的晶体管相比，晶体管82的源极端子可以以更短的连接路径连接到晶体管84的漏极端子，这降低了寄生电容且具有更快的切换速度。
电路封装体80可以由于晶体管82、84的这种布置而获得其它好处。由于较短的连接路径和预先形成的垂直导电路径100、102、104、106，电路封装体80可以更有效地散热。晶体管82的源极端子和晶体管84的漏极端子之间的连接可以提供与电感器的短的连接(图6中未示出)。此外，与激光钻出的过孔不同，预先形成的垂直导电路径100、102、104、106在电路封装体80的底侧可以不具有金属层。消除电路封装体80底侧的金属层可以在降低制造时间的同时降低成本和提高效率。
图7是根据本公开的一些示例的电路封装体110和电感器116的横截面图。电感器116可以附接到绝缘层140，绝缘层140可附接到绝缘层138的顶侧。如本文所述，电感器116可以通过水平导电路径120与晶体管112、114导电。电路封装体110和电感器116一起可以形成类似于图1中的功率变换器2的功率变换器。
晶体管112、114的布置和操作可以类似于图6中的晶体管82、84。水平导电路径120、122、124可以连接到晶体管112、114顶侧的端子。水平导电路径120可将晶体管112的源极端子和晶体管114的漏极端子电连接到电感器116。水平导电路径122、124可以将晶体管112、114的栅极端子连接到垂直导电路径128、134，并且在一些示例中连接到外部驱动器电路。导体130、132和垂直导电路径126、128、134、136可以被配置为附接到PCB(图7中未示出)中的迹线并与其导电。
电感器116可以包括引线118A、118B，用于附接到绝缘层140并且与水平导电路径120和垂直导电路径126导电。电感器116可以是线圈电感器或任何合适类型的电感器。电感器116的一端可以通过水平导电路径120电连接到晶体管112的源极端子和晶体管114的漏极端子。电感器116的另一端可以电连接到垂直导电路径126，垂直导电路径126可以连接到PCB中的迹线。在一些示例中，垂直导电路径126可以以与图1中的输出节点14类似的方式操作。并且水平导电路径120可以以与图1中的开关节点10类似的方式操作。
电路封装体110的这种布置可以仅包括具有水平导电路径120、122、124的一个金属层，而在电路封装体110底侧不具有附加金属层。由于预先形成的垂直导电路径126、128、134、136的均匀的横截面，预先形成的垂直导电路径126、128、134、136可以在电路封装体110的底侧没有金属层的情况下起作用。水平导电路径120、122、124可以是由铜或任何合适的导体制成的背侧金属化层。在一些示例中，水平导电路径120、122、124可以不延伸到绝缘层138中。
图8-10是根据本公开的一些示例的用于电路封装体的制造过程的透视图。图8示出了布置在载体衬底150上的四个垂直导电路径152A-152D。垂直导电路径152A-152D可以在制造过程中水平布置，但是如果电路封装体附接到PCB，垂直导电路径152A-152D则可以布置在相对于PCB的正交方向上。垂直导电路径152A-152D可以布置成在垂直导电路径152A、152B之间和垂直导电路径152C、152D之间存在小的间隙。在垂直导电路径152B、152C之间可以存在较大的间隙。在一些示例中，垂直导电路径152B可以包括三个单独的导电构件，它们串联布置，用于具有高电流的设计。
垂直导电路径152A-152D被描绘为条或柱，但垂直导电路径152A-152D可以是任何合适的形状，例如圆柱形或矩形。垂直导电路径152A-152D可以具有与电路封装体的尺寸有关的尺寸。在一些示例中，垂直导电路径152A-152D的宽度和厚度可以为大约100微米或者200微米。根据电路封装体的尺寸，垂直导电路径152A-152D可以具有大约两或三毫米的长度。
图9描绘了跨过四个垂直导电路径152A-152D的绝缘层154的形成。绝缘层154可以形成在垂直导电路径152A-152D之间的间隙中，使得垂直导电路径152A-152D可以从绝缘层154的一侧延伸到绝缘层154的相反侧。在一些示例中，绝缘层154可以在垂直导电路径152A-152D的四侧上环绕垂直导电路径152A-152D，而不是如图9所示的那样环绕垂直导电路径152A-152D的两侧。绝缘层154可以是阻碍垂直导电路径152A-152D之间电流的流动的介电材料。
在围绕垂直导电路径152A-152D形成绝缘层154之后，可移除载体衬底150。在移除载体衬底150之后，绝缘层154可以将垂直导电路径152A-152D保持在位。制造过程还可以包括用于将垂直导电路径152A-152D和绝缘层154保持在一起的载带或粘性带(图9中未示出)。在制造过程完成之后，带可以被去除。
图10描绘了在垂直导电路径152B、152C之间去除绝缘层154的一部分。通过去除或“冲出”在垂直导电路径152B、152C之间的绝缘层154的所述部分，可以在绝缘层154中形成间隙。如图7所示，垂直导电路径152A-152D可以在一端不具有金属层，因为垂直导电路径152A-152D可以直接连接到PCB或其它装置。
图11是根据本公开的一些示例的绝缘层154中具有两个垂直晶体管160、162和四个垂直导电路径152A-152D的电路封装体的透视图。晶体管160、162可以在垂直导电路径152B、152C之间附接到绝缘层154。绝缘层154的一部分可隔离晶体管160、162中的每一个，阻止晶体管160、162之间电流的流动。
图12是示出根据本公开的一些示例的用于制造电路封装体的示例性技术200的流程图。参照图11中的绝缘层154和晶体管160、162来描述技术200，尽管诸如图6中的晶体管82、84和图7中的晶体管112、114的其它构件可以例示类似的技术。
图12的技术包括将第一晶体管160附接到绝缘层154(202)。晶体管160包括在绝缘层154顶侧的第一控制端子、在绝缘层154顶侧的第一源极端子和在绝缘层154底侧的第一漏极端子。
图12的技术还包括将第二晶体管162附接到绝缘层154(204)。晶体管162包括在绝缘层154顶侧的第二控制端子、在绝缘层154顶侧的第二漏极端子和在绝缘层154底侧的第二源极端子。晶体管160、162可以是配置在功率变换器中的垂直功率MOSFET。与两个源极朝上的晶体管相比，通过将第一源极端子和第二漏极端子布置在绝缘层154的顶侧，可以缩短第一源极端子和第二漏极端子之间的连接路径。第一源极端子和第二漏极端子之间的连接也可以减小电路封装体内的寄生电容。
以下编号的示例示出了本公开的一个或多个方面。
示例1.电路封装体包括绝缘层和延伸穿过所述绝缘层的第一晶体管，其中，所述第一晶体管包括在绝缘层顶侧的第一控制端子、在绝缘层顶侧的第一源极端子和在绝缘层底侧的第一漏极端子。所述电路封装体包括延伸穿过所述绝缘层的第二晶体管，其中，所述第二晶体管包括在绝缘层顶侧的第二控制端子、在绝缘层底侧的第二源极端子和在绝缘层顶侧的第二漏极端子。
示例例2.示例1的电路封装体，所述电路封装体还包括电连接到所述第一源极端子和所述第二漏极端子的第一水平导电路径，其中，所述第一水平导电路径未延伸到所述绝缘层中。
示例3.示例1或示例2的任何组合的电路封装体，还包括电连接到所述第一控制端子的第二水平导电路径和延伸穿过所述绝缘层的第一垂直导电路径，其中，所述第二水平导电路径与所述第一水平导电路径电隔离。
示例4.示例1-3的任何组合的电路封装体，还包括电连接到所述第二控制端子的第三水平导电路径和延伸穿过所述绝缘层的第二垂直导电路径，其中，所述第三水平导电路径与所述第一水平导电路径和所述第二水平导电路径电隔离。
示例5.示例1-4的任何组合的电路封装体，其中，所述第一水平导电路径被配置为与电感器导电，所述电路封装体还包括延伸穿过所述绝缘层的第三垂直导电路径，其中，所述第三垂直导电路径被配置为与所述电感器导电。
示例6.示例1-5的任何组合的电路封装体，其中，所述第一水平导电路径包括第一铜板，所述第二水平导电路径包括第二铜板，并且所述第三水平导电路径包括第三铜板。
示例7.示例1-6的任何组合的电路封装体，其中，所述第一晶体管包括离散n沟道垂直FET，所述第二晶体管包括离散n沟道垂直FET，所述第一控制端子包括第一栅极端子，所述第二控制端子包括第二栅极端子。
示例8.示例1-7的任何组合的电路封装体，其中，所述第一漏极端子电连接到输入节点，所述第二源极端子电连接到参考电压，并且所述第一控制端子和所述第二控制端子电连接到驱动器电路。
示例9.示例1-8的任何组合的电路封装体，还包括附接到所述第一晶体管和所述第二晶体管的预先形成的支撑结构，其中，所述预先形成的支撑结构包括至少两个垂直导电路径。
示例10.示例1-9的任何组合的电路封装体，其中，所述绝缘层包括FR4或没有纤维增强的树脂膜。
示例11.一种方法，包括：将第一晶体管附接到绝缘层，并使第一控制端子在所述绝缘层的顶侧，第一漏极端子在所述绝缘层的顶侧，并且第一源极端子在所述绝缘层的底侧。该方法还包括：将第二晶体管附接到绝缘层，并使第二控制端子在所述绝缘层的顶侧，第二源极端子在所述绝缘层的底侧，并且第二漏极端子在所述绝缘层的顶侧。
示例12.示例11的方法，还包括：将第一水平导电路径电连接到所述第一源极端子和所述第二漏极端子，其中，所述第一水平导电路径未延伸到绝缘层中。
示例13.示例11或12的任何组合的方法，还包括：形成穿过所述绝缘层的第一垂直导电路径，并将第二水平导电路径电连接到所述第一控制端子和所述第一垂直导电路径，其中，所述第二水平导电路径与所述第一水平导电路径电隔离。
示例14.示例11-13的任何组合的方法，还包括：形成穿过所述绝缘层的第二垂直导电路径，并将第三水平导电路径电连接到所述第二控制端子和所述第二垂直导电路径，其中，所述第三水平导电路径与所述第一水平导电路径和所述第二水平导电路径电隔离。
示例15.示例11-14的任何组合的方法，还包括：形成穿过所述绝缘层的第三垂直导电路径，并将所述第一水平导电路径电连接到电感器，并且将所述电感器和所述第三垂直导电路径电连接。
示例16.示例11-15的任何组合的方法，其中，所述第一晶体管包括离散n沟道垂直场效应晶体管(FET)，所述第二晶体管包括离散n沟道垂直FET，所述第一控制端子包括第一栅极端子，所述第二控制端子包括第二栅极端子。
示例17.示例11-16的任何组合的方法，还包括：将所述第一漏极端子和输入节点电连接，将所述第二源极端子和参考电压电连接，以及将所述第一控制端子和所述第二控制端子电连接到驱动器电路。
示例18.示例11-17的任何组合的方法，还包括：在所述绝缘层中形成第一垂直导电路径和第二垂直导电路径，其中，所述绝缘层包括介电材料。该方法还包括：去除第一垂直导电路径和第二垂直导电路径之间的绝缘层的一部分。该方法还包括：将第一晶体管和第二晶体管附接到第一垂直导电路径和第二垂直导电路径之间的绝缘层。
示例19.示例11-18的任何组合的方法，其中，介电层包括FR4或没有纤维增强的树脂膜。
示例20.一种装置包括绝缘层和延伸穿过所述绝缘层的第一晶体管，所述第一晶体管具有在绝缘层顶侧的第一控制端子、在绝缘层顶侧的第一源极端子和在绝缘层底侧的第一漏极端子。该装置还包括延伸穿过所述绝缘层的第二晶体管，所述第二晶体管具有在绝缘层顶侧的第二控制端子、在绝缘层底侧的第二源极端子和在绝缘层顶侧的第二漏极端子。该装置还包括电感器和电连接到所述第一源极端子、所述第二漏极端子和所述电感器的导电路径，其中，所述导电路径未延伸到所述绝缘层中。
已经描述了本公开的各种示例。可以想到所描述的系统、操作或功能的任何组合。这些和其它示例在所附权利要求的范围内。

Claims (20)

1.一种电路封装体，包括：
绝缘层；
延伸穿过所述绝缘层的第一晶体管，所述第一晶体管包括：
在绝缘层的顶侧的第一控制端子，
在绝缘层的顶侧的第一源极端子，以及
在绝缘层的底侧的第一漏极端子；
延伸穿过所述绝缘层的第二晶体管，所述第二晶体管包括：
在绝缘层的顶侧的第二控制端子，
在绝缘层的底侧的第二源极端子，以及
在绝缘层的顶侧的第二漏极端子；以及电连接到所述第一源极端子和所述第二漏极端子的第一水平导电路径，其中，所述第一水平导电路径未延伸到所述绝缘层中。
2.根据权利要求1所述的电路封装体，所述电路封装体还包括延伸穿过所述绝缘层且电连接到第一水平导电路径的垂直导电路径。
3.根据权利要求1所述的电路封装体，所述电路封装体还包括：
电连接到所述第一控制端子的第二水平导电路径；以及
延伸穿过所述绝缘层的第一垂直导电路径，其中，所述第二水平导电路径与所述第一水平导电路径电隔离。
4.根据权利要求3所述的电路封装体，所述电路封装体还包括电连接到所述第二控制端子的第三水平导电路径和延伸穿过所述绝缘层的第二垂直导电路径，其中，所述第三水平导电路径与所述第一水平导电路径和所述第二水平导电路径电隔离。
5.根据权利要求4所述的电路封装体，
其中，所述第一水平导电路径被配置为与电感器导电，
所述电路封装体还包括延伸穿过所述绝缘层的第三垂直导电路径，其中，所述第三垂直导电路径被配置为与所述电感器导电。
6.根据权利要求4所述的电路封装体，其中：
所述第一水平导电路径包括第一铜板；
所述第二水平导电路径包括第二铜板；以及
所述第三水平导电路径包括第三铜板。
7.根据权利要求1所述的电路封装体，其中：
所述第一晶体管包括离散n沟道垂直场效应晶体管(FET)；
所述第二晶体管包括离散n沟道垂直场效应晶体管(FET)；
所述第一控制端子包括第一栅极端子；以及
所述第二控制端子包括第二栅极端子。
8.根据权利要求1所述的电路封装体，其中：
所述第一漏极端子电连接到输入节点；
所述第二源极端子与参考电压电连接；以及
所述第一控制端子和所述第二控制端子电连接到驱动器电路。
9.根据权利要求1所述的电路封装体，所述电路封装体还包括附接到所述第一晶体管和所述第二晶体管的预先形成的支撑结构，其中，所述预先形成的支撑结构包括至少两个垂直导电路径。
10.根据权利要求1所述的电路封装体，其中，所述绝缘层包括FR4或没有纤维增强的树脂膜。
11.一种用于制造电路封装体的方法，包括：
将第一晶体管连接到绝缘层，其中，所述第一晶体管包括：
在绝缘层的顶侧的第一控制端子，
在绝缘层的底侧的第一漏极端子，以及
在绝缘层的顶侧的第一源极端子；
将第二晶体管连接到绝缘层，其中，所述第二晶体管包括：
在绝缘层的顶侧的第二控制端子，
在绝缘层的底侧的第二源极端子，以及
在绝缘层的顶侧的第二漏极端子；
将第一水平导电路径电连接到所述第一源极端子和所述第二漏极端子，其中，所述第一水平导电路径未延伸到所述绝缘层中。
12.根据权利要求11所述的方法，所述方法还包括：
形成延伸穿过所述绝缘层的第一垂直导电路径；以及
将第二水平导电路径电连接到所述第一控制端子和所述第一垂直导电路径，其中，所述第二水平导电路径与所述第一水平导电路径电隔离。
13.根据权利要求12所述的方法，所述方法还包括：
形成穿过所述绝缘层的第二垂直导电路径；以及
将第三水平导电路径电连接到所述第二控制端子和所述第二垂直导电路径，其中，所述第三水平导电路径与所述第一水平导电路径和所述第二水平导电路径电隔离。
14.根据权利要求13所述的方法，所述方法还包括：
形成穿过所述绝缘层的第三垂直导电路径；
将所述第一水平导电路径电连接到电感器；以及
将所述电感器和所述第三垂直导电路径电连接。
15.根据权利要求11所述的方法，其中：
所述第一晶体管包括离散n沟道垂直场效应晶体管(FET)；
所述第二晶体管包括离散n沟道垂直场效应晶体管(FET)；
所述第一控制端子包括第一栅极端子；和
所述第二控制端子包括第二栅极端子。
16.根据权利要求11所述的方法，所述方法还包括：
将所述第一漏极端子和输入节点电连接；
将所述第二源极端子和参考电压电连接；以及
将所述第一控制端子和所述第二控制端子电连接到驱动器电路。
17.根据权利要求11所述的方法，所述方法还包括：
在所述绝缘层中形成第一垂直导电路径和第二垂直导电路径，其中，所述绝缘层包括介电材料；
去除所述第一垂直导电路径和所述第二垂直导电路径之间的绝缘层的一部分；以及
将所述第一晶体管和所述第二晶体管附接到所述第一垂直导电路径和所述第二垂直导电路径之间的绝缘层。
18.根据权利要求17所述的方法，其中，所述介电材料包括FR4或没有纤维增强的树脂膜。
19.一种电子装置，包括：
绝缘层；
延伸穿过所述绝缘层的第一晶体管，所述第一晶体管包括：
在绝缘层的顶侧的第一控制端子，
在绝缘层的顶侧的第一源极端子，以及
在绝缘层的底侧的第一漏极端子；
延伸穿过所述绝缘层的第二晶体管，所述第二晶体管包括：
在绝缘层的顶侧的第二控制端子，
在绝缘层的底侧的第二源极端子，以及
在绝缘层的顶侧的第二漏极端子；
电感器；以及
电连接到所述第一源极端子、所述第二漏极端子和所述电感器的导电路径，其中，所述导电路径未延伸到所述绝缘层中。
20.根据权利要求19所述的电子装置，其中，所述导电路径是水平导电路径，所述电子装置还包括延伸穿过绝缘层并电连接到水平导电路径的垂直导电路径。
CN201710598826.6A 2016-08-16 2017-07-21 单侧功率装置封装体 Active CN107768355B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/238,325 US9824976B1 (en) 2016-08-16 2016-08-16 Single-sided power device package
US15/238,325 2016-08-16

Publications (2)

Publication Number Publication Date
CN107768355A CN107768355A (zh) 2018-03-06
CN107768355B true CN107768355B (zh) 2020-07-03

Family

ID=60320420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710598826.6A Active CN107768355B (zh) 2016-08-16 2017-07-21 单侧功率装置封装体

Country Status (3)

Country Link
US (2) US9824976B1 (zh)
CN (1) CN107768355B (zh)
DE (1) DE102017213872B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135335B2 (en) * 2016-08-22 2018-11-20 Infineon Technologies Americas Corp. Powerstage attached to inductor
US10163878B2 (en) * 2017-03-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11050355B2 (en) * 2019-10-17 2021-06-29 Infineon Technologies Austria Ag Stacked power supply topologies and inductor devices
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11824031B2 (en) 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447442A (zh) * 2007-11-26 2009-06-03 英飞凌科技股份公司 包括在基底上放置半导体芯片的制造装置的方法
CN102099919A (zh) * 2008-07-15 2011-06-15 马克西姆综合产品公司 具有用于栅极的贯通本体通路的纵型mosfet
CN104170082A (zh) * 2012-02-24 2014-11-26 德克萨斯仪器股份有限公司 系统级封装件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503894B1 (en) * 2000-08-30 2003-01-07 Unimed Pharmaceuticals, Inc. Pharmaceutical composition and method for treating hypogonadism
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US20090057822A1 (en) 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
US9397212B2 (en) * 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US9064869B2 (en) 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9385111B2 (en) 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101447442A (zh) * 2007-11-26 2009-06-03 英飞凌科技股份公司 包括在基底上放置半导体芯片的制造装置的方法
CN102099919A (zh) * 2008-07-15 2011-06-15 马克西姆综合产品公司 具有用于栅极的贯通本体通路的纵型mosfet
CN104170082A (zh) * 2012-02-24 2014-11-26 德克萨斯仪器股份有限公司 系统级封装件及其制造方法

Also Published As

Publication number Publication date
US9824976B1 (en) 2017-11-21
US10490505B2 (en) 2019-11-26
US20180053722A1 (en) 2018-02-22
CN107768355A (zh) 2018-03-06
DE102017213872B4 (de) 2019-08-22
DE102017213872A1 (de) 2018-02-22

Similar Documents

Publication Publication Date Title
CN107768355B (zh) 单侧功率装置封装体
US9818686B2 (en) Semiconductor modules and methods of forming the same
US10135335B2 (en) Powerstage attached to inductor
CN107768342B (zh) 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
US9922912B1 (en) Package for die-bridge capacitor
CN108336055B (zh) 用于均匀分布的电流流动的引线框架上的交指器件
CN107769555B (zh) 具有在一侧之上的至少五个电连接部的功率转换器
US10204847B2 (en) Multi-phase common contact package
US11101221B2 (en) Input/output pins for chip-embedded substrate
CN106796930B (zh) 具有分布式栅极的功率晶体管
US10128173B2 (en) Common contact leadframe for multiphase applications
US10218257B2 (en) Power converter having parallel-connected semiconductor switches
CN118104409A (zh) 电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant