DE102017213872A1 - Einseitige Leistungsvorrichtungsbaugruppe - Google Patents

Einseitige Leistungsvorrichtungsbaugruppe Download PDF

Info

Publication number
DE102017213872A1
DE102017213872A1 DE102017213872.6A DE102017213872A DE102017213872A1 DE 102017213872 A1 DE102017213872 A1 DE 102017213872A1 DE 102017213872 A DE102017213872 A DE 102017213872A DE 102017213872 A1 DE102017213872 A1 DE 102017213872A1
Authority
DE
Germany
Prior art keywords
insulating layer
trace
transistor
vertical
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017213872.6A
Other languages
English (en)
Other versions
DE102017213872B4 (de
Inventor
Eung San Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017213872A1 publication Critical patent/DE102017213872A1/de
Application granted granted Critical
Publication of DE102017213872B4 publication Critical patent/DE102017213872B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Abstract

Bei einigen Beispielen weist eine Schaltungsbaugruppe ferner eine Isolierschicht und einen ersten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der erste Transistor einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht aufweist. Die Schaltungsbaugruppe weist einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der zweite Transistor einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht aufweist.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft das Anordnen von Halbleitern in Baugruppen (Packages).
  • HINTERGRUND
  • Die Oberflächenmontagetechnologie (Surface Mount Technology, SMT) ist ein Elektronikherstellungsverfahren, wobei Komponenten und Vorrichtungen auf einer gedruckten Leiterplatte (Printed Circuit Board, PCB) angebracht werden. Komponenten und Vorrichtungen können an die PCB angelötet werden, um Stabilität und elektrische Verbindungen durch Schaltungswege in der PCB bereitzustellen. Die Schaltungswege können Elektrizität leiten und Eingänge und Ausgänge für die an der PCB montierten Komponenten und Vorrichtungen bereitstellen.
  • KURZFASSUNG
  • Diese Offenbarung beschreibt Techniken für eine Schaltungsbaugruppe, die eine Isolierschicht und einen ersten Transistor, der sich durch die Isolierschicht erstreckt, aufweist, wobei der erste Transistor einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht aufweist. Die Schaltungsbaugruppe weist ferner einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der zweite Transistor einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht aufweist.
  • Bei einigen Beispielen wird bei einem Verfahren ein erster Transistor an einer Isolierschicht angebracht, wobei der erste Transistor einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Drain-Anschluss an der Oberseite der Isolierschicht und einen ersten Source-Anschluss an einer Unterseite der Isolierschicht aufweist. Bei dem Verfahren wird ferner ein zweiter Transistor an der Isolierschicht angebracht, wobei der zweite Transistor einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht aufweist.
  • Bei einigen Beispielen weist eine Vorrichtung eine Isolierschicht und einen ersten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der erste Transistor einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht aufweist. Die Vorrichtung weist ferner einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der zweite Transistor einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht aufweist. Die Vorrichtung weist ferner einen Induktor und eine Leiterbahn, die elektrisch mit dem ersten Source-Anschluss, dem zweiten Drain-Anschluss und dem Induktor verbunden ist, auf, wobei sich die Leiterbahn nicht in die Isolierschicht erstreckt.
  • Die Einzelheiten eines oder mehrerer Beispiele sind in den anliegenden Zeichnungen und der nachstehenden Beschreibung dargelegt. Andere Merkmale, Aufgaben und Vorteile werden anhand der Beschreibung und der Zeichnung und anhand der Ansprüche verständlich werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Es zeigen:
  • 1 ein Schaltungsdiagramm eines Leistungswandlers gemäß einigen Beispielen dieser Offenbarung,
  • 2 eine Schnittansicht einer Schaltungsbaugruppe mit zwei Source-up-Transistoren gemäß einigen Beispielen dieser Offenbarung,
  • 3 eine Schnittansicht einer Schaltungsbaugruppe mit zwei Drain-up-Transistoren gemäß einigen Beispielen dieser Offenbarung,
  • 4 ein Blockdiagramm eines vertikalen Source-up-Transistors gemäß einigen Beispielen dieser Offenbarung,
  • 5 ein Blockdiagramm eines vertikalen Drain-up-Transistors gemäß einigen Beispielen dieser Offenbarung,
  • 6 eine Schnittansicht einer Schaltungsbaugruppe gemäß einigen Beispielen dieser Offenbarung,
  • 7 eine Schnittansicht einer Schaltungsbaugruppe und eines Induktors gemäß einigen Beispielen dieser Offenbarung,
  • die 8–10 perspektivische Diagramme eines Verfahrens zur Herstellung einer Schaltungsbaugruppe gemäß einigen Beispielen dieser Offenbarung,
  • 11 ein perspektivisches Diagramm einer Schaltungsbaugruppe mit zwei vertikalen Transistoren und vier vertikalen Leiterbahnen in einer Isolierschicht gemäß einigen Beispielen dieser Offenbarung und
  • 12 ein Flussdiagramm einer als Beispiel dienenden Technik zur Herstellung einer Schaltungsbaugruppe gemäß einigen Beispielen dieser Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • 1 ist ein Schaltungsdiagramm für einen Leistungswandler 2 gemäß einigen Beispielen dieser Offenbarung. Bei einigen Beispielen kann der Leistungswandler 2 einen Halbbrücken-Gleichstrom-Gleichstrom(DC-DC)-Abwärtswandler (Buck Converter) zum Umwandeln eines Eingangsgleichspannungssignals in ein Ausgangsgleichspannungssignal mit einer niedrigeren Spannung umfassen. Als Gleichstrom-Gleichstrom-Abwärtswandler kann der Leistungswandler 2 bei einer Vielzahl von Anwendungen als ein Spannungsregler wirken. Bei einigen Beispielen kann der Leistungswandler 2 dafür ausgelegt sein, große Stromstärken und hohe Spannungen zu behandeln. Die Techniken dieser Offenbarung können jedoch auch auf andere Schaltungen und Konfigurationen in der Art anderer Leistungswandler, einschließlich Mehrphasen-Leistungswandler, angewendet werden.
  • Der Leistungswandler 2 kann Transistoren 6A, 6B, einen Induktor 12, einen Kondensator 16 und eine Pulsbreitenmodulations(Pulse Width Modulation, PWM)-Steuer- und Treibereinrichtung 8 aufweisen. Bei einigen Beispielen kann der Leistungswandler 2 mehr oder weniger Komponenten enthalten als in 1 dargestellt ist. Der Leistungswandler 2 kann einen Eingangsknoten 4, einen Ausgangsknoten 14 und einen Referenzknoten 18 sowie andere Knoten, die in 1 nicht dargestellt sind, aufweisen. Die Knoten 4, 14, 18 können dafür ausgelegt sein, mit externen Komponenten zu verbinden. Beispielsweise kann der Eingangsknoten 4 mit einer Eingangsspannung in der Art jener von einer Leistungsversorgung verbinden, kann der Ausgangsknoten 14 mit einer Last in der Art einer elektronischen Vorrichtung verbinden und kann der Referenzknoten 18 mit einer Referenzspannung in der Art einer Referenzmasse verbinden. Bei einigen Beispielen kann die PWM-Steuer- und Treibereinrichtung 8 über einen Knoten (in 1 nicht dargestellt) mit einer externen Schaltung verbinden.
  • Die Transistoren 6A, 6B können Metall-Oxid-Halbleiter(MOS)-Feldeffekttransistoren (FET), Bipolar-Sperrschichttransistoren (BJT) und/oder Bipolartransistoren mit isoliertem Gate (IGBT), Transistoren mit einer hohen Elektronenbeweglichkeit (HEMT), Transistoren auf Galliumnitrid(GaN)-Basis oder andere Elemente, die eine Spannung für die Steuerung verwenden, umfassen. Die Transistoren 6A, 6B können n-Transistoren oder p-Transistoren umfassen, und die Transistoren 6A, 6B können vertikale Leistungstransistoren umfassen. Für einen vertikalen Leistungstransistor können der Source-Anschluss und der Drain-Anschluss auf entgegengesetzten Seiten oder entgegengesetzten Flächen des Transistors liegen. Strom kann in einem vertikalen Leistungstransistor von oben nach unten durch den Transistor fließen. Beispielsweise kann ein n-MOSFET einen n-Kanal für das Fließen von Elektronen durch ein p-Substrat zwischen Lastanschlüssen aufweisen. Bei einigen Beispielen können die Transistoren 6A, 6B andere analoge Vorrichtungen in der Art von Dioden umfassen. Die Transistoren 6A, 6B können auch Freilaufdioden aufweisen, die parallel mit Transistoren geschaltet sind, um einen Sperrrichtungsdurchbruch der Transistoren 6A, 6B zu verhindern. Bei einigen Beispielen können die Transistoren 6A, 6B als Schalter oder als analoge Vorrichtungen wirken. Bei wieder anderen Beispielen können die Transistoren 6 mehr als zwei Transistoren einschließen, wie bei Mehrphasen-Leistungswandlern oder anderen komplexeren Leistungsschaltungen.
  • 1 zeigt die Transistoren 6A, 6B mit drei Anschlüssen, nämlich einem Drain-Anschluss (D), einem Source-Anschluss (S) und einem Gate-Anschluss (G). Der Drain- und der Source-Anschluss können Lastanschlüsse sein, und der Gate-Anschluss kann ein Steueranschluss sein. Strom kann auf der Grundlage der Spannung an der Gate-Elektrode zwischen der Drain- und der Source-Elektrode der Transistoren 6A, 6B fließen. Strom kann auf der Grundlage der Spannung an der Gate-Elektrode des Transistors 6A vom Eingangsknoten 4 zum Schaltknoten 10 durch die Drain- und die Source-Elektrode des Transistors 6A fließen. Strom kann auf der Grundlage der Spannung an der Gate-Elektrode des Transistors 6B vom Schaltknoten 10 zum Referenzknoten 18 durch die Drain- und die Source-Elektrode eines Transistors 10B fließen. Der Transistor 6A kann einen hochseitigen (high-side) Transistor umfassen, und der Transistor 6B kann einen niederseitigen (low-side) Transistor umfassen.
  • Die Transistoren 6A, 6B können verschiedene Materialverbindungen in der Art von Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN) oder eine andere Kombination eines oder mehrerer Halbleitermaterialien umfassen. Um höhere Leistungsdichteanforderungen bei einigen Schaltungen auszunutzen, können Leistungswandler bei höheren Frequenzen arbeiten. Verbesserungen an magnetischen Materialien und ein schnelleres Schalten wie bei Galliumnitrid(GaN)-Schaltern können Wandler mit einer höheren Frequenz unterstützen. Bei diesen Schaltungen mit einer höheren Frequenz kann es erforderlich sein, dass Steuersignale mit genaueren Zeitsteuerungen gesendet werden als bei Schaltungen mit einer niedrigeren Frequenz.
  • Die PWM-Steuer- und Treibereinrichtung 8 kann den Steueranschlüssen der Transistoren 6A, 6B Signale und/oder Spannungen zuführen. 1 zeigt die PWM-Steuer- und Treibereinrichtung 8 als eine Komponente, die PWM-Steuerschaltung und die Treiberschaltung können jedoch getrennte Komponenten sein. Bei einigen Beispielen kann sich die PWM-Steuer- und Treibereinrichtung 8, nur die PWM-Steuerschaltung oder nur die Treiberschaltung außerhalb des Leistungswandlers 2 befinden.
  • Der Induktor 12 kann einen Spuleninduktor oder einen beliebigen geeigneten Induktor umfassen. Der Induktor 16 kann mit dem Schaltknoten 10 und dem Ausgangsknoten 14 verbinden. Der Induktor 12 kann den Fluss von Wechselstrom(AC)-Elektrizität unterbinden, während er das Fließen von Gleichstromelektrizität zwischen dem Schaltknoten 10 und dem Ausgangsknoten 14 ermöglicht.
  • Der Kondensator 16 kann einen Filmkondensator, einen Elektrolytkondensator, einen Keramikkondensator oder einen beliebigen geeigneten Typ eines Kondensators oder von Kondensatoren umfassen. Der Kondensator 16 kann eine optionale Komponente im Leistungswandler 2 sein. Der Kondensator 16 kann mit dem Ausgangsknoten 14 und dem Referenzknoten 18 verbinden. Der Kondensator 16 kann den Fluss von Gleichstromelektrizität unterbinden, während er den Fluss von Wechselstromelektrizität zwischen dem Ausgangsknoten 18 und dem Referenzknoten 18 ermöglicht. Der Kondensator 16 kann als ein Glättungskondensator für die Spannung am Ausgangsknoten 14 wirken, um Spannungsschwankungen am Ausgangsknoten 14 abzuschwächen.
  • 2 ist eine Schnittansicht einer Schaltungsbaugruppe 20 mit zwei Source-up-Transistoren 22, 24 gemäß einigen Beispielen dieser Offenbarung. Die Schaltungsbaugruppe 20 kann eine Komponente in einem Leistungswandler ähnlich dem Leistungswandler 2 in 1 sein.
  • Die Transistoren 22, 24 können jeweils einen mit G für Gate-Elektrode bezeichneten Steueranschluss aufweisen. Die Transistoren 22, 24 können jeweils zwei mit S und D für Source-Elektrode und Drain-Elektrode bezeichnete Lastanschlüsse aufweisen. Bei einigen Beispielen können die Transistoren 22, 24 MOSFET, BJT, IGBT und/oder ein beliebiger geeigneter Transistortyp sein. Falls die Transistoren 22, 24 Bipolartransistoren sind, kann jeder Steueranschluss eine Basis sein und können die Lastanschlüsse Emitter und Kollektoren sein.
  • Die Transistoren 22, 24 können so ausgelegt sein, dass der Source-Anschluss des Transistors 22 elektrisch mit dem Drain-Anschluss des Transistors 24 verbunden ist. Horizontale Leiterbahnen 26B, 28B und eine vertikale Leiterbahn 30B können eine Verbindung zwischen dem Source-Anschluss des Transistors 22 und dem Drain-Anschluss des Transistors 24 bilden. Die Leiterbahn zwischen dem Source-Anschluss des Transistors 22 und dem Drain-Anschluss des Transistors 24 kann als ein Schaltknoten bezeichnet werden. Durch Verbinden des Source-Anschlusses an der Oberseite des Transistors 22 und des Drain-Anschlusses an der Unterseite des Transistors 24 kann die Leiterbahn verglichen mit einer Verbindung zwischen zwei Anschlüssen auf den Oberseiten der Transistoren 22, 24 verhältnismäßig lang sein. Die Länge der Leiterbahn zwischen dem Source-Anschluss des Transistors 22 und dem Drain-Anschluss des Transistors 24 kann die Funktionsweise der Schaltungsbaugruppe 20 bei hohen Schaltgeschwindigkeiten, beispielsweise bei Frequenzen von mehr als 300 kHz, negativ beeinflussen. Die Wichtigkeit von Parasitärkapazitäten und Parasitärinduktivitäten nimmt mit zunehmenden Schaltfrequenzen zu. Eine längere Leiterbahn kann für Signale zwischen den Transistoren 22, 24 höhere Parasitärkapazitäten und längere Übertragungszeiten hervorrufen.
  • Die restlichen Anschlüsse der Transistoren 22, 24 können mit anderen Leiterbahnen verbunden werden. Beispielsweise kann der Gate-Anschluss des Transistors 22 durch eine horizontale Leiterbahn 26A und eine vertikale Leiterbahn 30A mit einer Treiberschaltung (in 2 nicht dargestellt) verbunden werden. Der Gate-Anschluss des Transistors 24 kann durch eine horizontale Leiterbahn 26D und eine vertikale Leiterbahn 30C mit einer Treiberschaltung verbunden werden. Der Drain-Anschluss des Transistors 22 kann durch eine horizontale Leiterbahn 28A mit einem Eingangsknoten verbunden werden. Der Source-Anschluss des Transistors 24 kann durch eine horizontale Leiterbahn 26C mit einem Referenzknoten verbunden werden.
  • 3 ist eine Schnittansicht einer Schaltungsbaugruppe 40 mit zwei Drain-up-Transistoren 42, 44 gemäß einigen Beispielen dieser Offenbarung. Die Schaltungsbaugruppe 40 kann eine Komponente in einem Leistungswandler ähnlich dem Leistungswandler 2 in 1 sein.
  • Die Transistoren 42, 44 können jeweils einen mit G für Gate-Elektrode bezeichneten Steueranschluss aufweisen. Die Transistoren 42, 44 können jeweils zwei mit S und D für Source-Elektrode und Drain-Elektrode bezeichnete Lastanschlüsse aufweisen. Bei einigen Beispielen können die Transistoren 42, 44 MOSFET, BJT, IGBT und/oder ein beliebiger geeigneter Transistortyp sein.
  • Die Transistoren 42, 44 können so ausgelegt werden, dass der Drain-Anschluss des Transistors 42 durch eine horizontale Leiterbahn 46B elektrisch mit dem Drain-Anschluss des Transistors 44 verbunden ist. Die Länge der Leiterbahn zwischen den Drain-Anschlüssen der Transistoren 42, 44 kann kürzer sein als jene der Leiterbahn zwischen den Transistoren 22, 24 in 2. Der Entwurf eines Leistungswandlers kann jedoch erforderlich machen, dass ein Source-Anschluss eines Transistors mit einem Drain-Anschluss eines anderen Transistors verbunden wird.
  • Die restlichen Anschlüsse der Transistoren 42, 44 können mit anderen Leiterbahnen verbunden werden. Beispielsweise kann der Gate-Anschluss des Transistors 42 durch eine horizontale Leiterbahn 46A mit einer Treiberschaltung (in 3 nicht dargestellt) verbunden werden. Der Gate-Anschluss des Transistors 44 kann durch eine horizontale Leiterbahn 48B mit einer Treiberschaltung verbunden werden. Der Source-Anschluss des Transistors 42 kann durch eine horizontale Leiterbahn 48A mit einem externen Knoten verbunden werden. Der Source-Anschluss des Transistors 44 kann durch eine horizontale Leiterbahn 48C mit einem externen Knoten verbunden werden.
  • 4 ist ein Blockdiagramm eines vertikalen Source-up-Transistors 60 gemäß einigen Beispielen dieser Offenbarung. Der Transistor 60 kann ein Leistungs-MOSFET für Hochleistungsanwendungen sein. Bei einigen Beispielen kann der Transistor 60 Spannungen von weniger als 1 Volt bis zu 2000 Volt und Ströme von weniger als 1 Milliampere bis zu hunderten von Ampere spüren.
  • Der Transistor 60 kann zumindest teilweise auf der Grundlage der Spannung an einer Gate-Elektrode 62 Strom zwischen einer Source-Elektrode 64 und einer Drain-Elektrode 66 leiten. Die Gate-Elektrode 62 kann elektrisch von der Source-Elektrode 64 und von der Drain-Elektrode 66 isoliert sein. Der Transistor 60 kann so orientiert sein, dass Strom vertikal zwischen der Ober- und der Unterseite des Transistors 60 fließt.
  • 5 ist ein Blockdiagramm eines vertikalen Drain-up-Transistors 70 gemäß einigen Beispielen dieser Offenbarung. Der Transistor 70 kann ein Leistungs-MOSFET für Hochleistungsanwendungen sein. Der Transistor 70 kann zumindest teilweise auf der Grundlage der Spannung an einer Gate-Elektrode 74 Strom zwischen einer Drain-Elektrode 72 und einer Source-Elektrode 76 leiten. Die Gate-Elektrode 74 kann elektrisch von der Drain-Elektrode 72 und der Source-Elektrode 76 isoliert sein. Der Transistor 70 kann so orientiert sein, dass Strom vertikal zwischen der Ober- und der Unterseite des Transistors 70 fließt.
  • 6 ist eine Schnittansicht einer Schaltungsbaugruppe 80 gemäß einigen Beispielen dieser Offenbarung. Die Schaltungsbaugruppe 80 kann Transistoren 82, 84, eine Isolierschicht 98 und vertikale Leiterbahnen 100, 102, 104, 106 aufweisen. Wenngleich dies in 6 nicht dargestellt ist, kann die Schaltungsbaugruppe 80 horizontale Leiterbahnen zum Verbinden der Anschlüsse der Transistoren 82, 84 und vertikale Leiterbahnen 100, 102, 104, 106 aufweisen.
  • Der Transistor 82 kann ein vertikaler Source-up-MOSFET mit einer Gate-Elektrode 86, einer Source-Elektrode 88 und einer Drain-Elektrode 90 sein. Der Transistor 84 kann ein vertikaler Drain-up-MOSFET mit einer Drain-Elektrode 92, einer Gate-Elektrode 94 und einer Source-Elektrode 96 sein. Die Transistoren 82, 84 können diskrete Komponenten sein, die durch die Isolierschicht 98 getrennt sind. Bei einigen Beispielen können die Transistoren 82, 84 in eine integrierte Schaltung oder einen Halbleiter-Die integriert sein. Die Anschlüsse der Transistoren 82, 84 können so angeordnet sein, dass sich die Anschlüsse auf einer Oberseite oder einer Unterseite der Isolierschicht 98 befinden. Beispielsweise können sich die Gate-Elektrode 86, die Source-Elektrode 88, die Drain-Elektrode 92 und die Gate-Elektrode 94 auf der Oberseite der Isolierschicht 98 befinden und können sich die Drain-Elektrode 90 und die Source-Elektrode 96 auf der Unterseite der Isolierschicht 98 befinden.
  • Die Isolierschicht 98 kann eine kontinuierliche Schicht sein oder aus getrennten Isolatoren, die als eine Schicht angeordnet sind, bestehen. Die Isolierschicht 98 kann die Transistoren 82, 84 und die vertikalen Leiterbahnen 100, 102, 104, 106 umgeben und an ihrem Ort halten. Die Isolierschicht 98 kann den Elektrizitätsfluss zwischen den Komponenten der Schaltungsbaugruppe 80 unterbinden. Die Isolierschicht 98 kann ein vorimprägniertes Harz mit einem verstärkenden Glasmaterial, FR4, ein Laminatsubstrat oder ein anderes geeignetes Material umfassen. Die Isolierschicht 98 zwischen den Transistoren 82, 84 kann ein Harzmaterial umfassen, das vom Material in der Isolierschicht 98 verschieden ist, welches an die vertikalen Leiterbahnen 100, 102, 104, 106 angrenzt. Die Isolierschicht 98 kann auch eine Lötmaske umfassen, die sich über die Oberseite der Schaltungsbaugruppe 80 erstreckt, um beim Aufbringen von Lot auf die vertikalen Leiterbahnen 100, 102, 104, 106 und/oder Transistoren 82, 84 zu helfen. Die Lötmaske kann Bereiche schützen, die nicht für Lot ausgelegt sind.
  • Die vertikalen Leiterbahnen 100, 102, 104, 106 können vorplattierte Kupfersäulen sein oder aus einem beliebigen geeigneten Material zur Bildung von Leiterbahnen bestehen. Verglichen mit lasergebohrten Durchkontaktierungen können vorplattierte Kupfersäulen bessere Stromführungseigenschaften aufweisen. Lasergebohrte Durchkontaktierungen können eine konische Form aufweisen, während vorplattierte Kupfersäulen einen gleichmäßigen Querschnitt aufweisen können. Ein gleichmäßiger Querschnitt kann den Widerstand einer vertikalen Leiterbahn verglichen mit einem konischen oder sich verengenden Querschnitt verringern. Die Schaltungsbaugruppe 80 kann an einer gedruckten Leiterplatte (PCB) oder einer beliebigen geeigneten Vorrichtung angebracht werden, so dass die Drain-Elektrode 90, die Source-Elektrode 96 und die vertikalen Leiterbahnen 100, 102, 104, 106 dafür ausgelegt sind, Elektrizität mit Leitungswegen in der PCB zu leiten.
  • Gemäß den Techniken dieser Offenbarung kann die Schaltungsbaugruppe 80 Transistoren 82, 84 aufweisen, die sich durch die Isolierschicht 98 erstrecken. Der Transistor 82 kann ein Source-up-Transistor sein, und der Transistor 84 kann ein Drain-up-Transistor sein. Der Source-Anschluss des Transistors 82 kann für eine kürzere Verbindung, verringerte Parasitärkapazitäten und höhere Schaltgeschwindigkeiten verglichen mit zwei Source-up-Transistoren oder zwei Drain-up-Transistoren mit dem Drain-Anschluss des Transistors 84 verbinden.
  • Die Schaltungsbaugruppe 80 kann andere Vorteile infolge der Anordnung der Transistoren 82, 84 aufweisen. Die Schaltungsbaugruppe 80 kann Wärme wegen kürzerer Verbindungen und vorgeformter vertikaler Leiterbahnen 100, 102, 104, 106 wirksamer abführen. Die Verbindung zwischen dem Source-Anschluss des Transistors 82 und dem Drain-Anschluss des Transistors 84 kann eine kürzere Verbindung zu einem Induktor (in 6 nicht dargestellt) bereitstellen. Zusätzlich können vorgeformte vertikale Leiterbahnen 100, 102, 104, 106 anders als lasergebohrte Durchkontaktierungen keine Metallschichten auf der Unterseite der Schaltungsbaugruppe 80 aufweisen. Durch das Beseitigen einer Metallschicht auf der Unterseite der Schaltungsbaugruppe 80 können die Kosten und die Effizienz verbessert werden, während die Herstellungszeit verringert wird.
  • 7 ist eine Schnittansicht einer Schaltungsbaugruppe 110 und eines Induktors 116 gemäß einigen Beispielen dieser Offenbarung. Der Induktor 116 kann an einer Isolierschicht 140 angebracht sein, die an der Oberseite einer Isolierschicht 138 angebracht sein kann. Der Induktor 116 kann Elektrizität mit Transistoren 112, 114 durch eine horizontale Leiterbahn 120 leiten, wie hier beschrieben wurde. Zusammen können die Schaltungsbaugruppe 110 und der Induktor 116 einen Leistungswandler bilden, der dem Leistungswandler 2 in 1 ähnelt.
  • Die Transistoren 112, 114 können in der Anordnung und im Betrieb den Transistoren 82, 84 in 6 ähneln. Horizontale Leiterbahnen 120, 122, 124 können mit Anschlüssen an den Oberseiten der Transistoren 112, 114 verbinden. Die horizontale Leiterbahn 120 kann den Source-Anschluss des Transistors 112 und den Drain-Anschluss des Transistors 114 elektrisch mit dem Induktor 116 verbinden. Die horizontalen Leiterbahnen 122, 124 können den Gate-Anschluss der Transistoren 112, 114 mit vertikalen Leiterbahnen 128, 134 und in manchen Fällen mit externen Treiberschaltungen verbinden. Leiter 130, 132 und vertikale Leiterbahnen 126, 128, 134, 136 können dafür ausgelegt sein, an Schaltungswegen in einer PCB angebracht zu werden und Elektrizität damit zu leiten (in 7 nicht dargestellt).
  • Der Induktor 116 kann Zuleitungen 118A, 118B zum Anbringen an der Isolierschicht 140 und zum Leiten von Elektrizität mit der horizontalen Leiterbahn 120 und der vertikalen Leiterbahn 126 aufweisen. Der Induktor 116 kann ein Spuleninduktor oder ein beliebiger geeigneter Induktortyp sein. Ein Ende des Induktors 116 kann durch die horizontale Leiterbahn 120 elektrisch mit dem Source-Anschluss des Transistors 112 und dem Drain-Anschluss des Transistors 114 verbunden sein. Das andere Ende des Induktors 116 kann elektrisch mit der vertikalen Leiterbahn 126 verbunden sein, welche mit einem Schaltungsweg in einer PCB verbinden kann. Bei einigen Beispielen kann die vertikale Leiterbahn 126 ähnlich dem Ausgangsknoten 14 in 1 arbeiten und kann die horizontale Leiterbahn 120 ähnlich dem Schaltknoten 10 in 1 arbeiten.
  • Die Anordnung der Schaltungsbaugruppe 110 kann nur eine Metallschicht mit den horizontalen Leiterbahnen 120, 122, 124 an Stelle einer zusätzlichen Metallschicht auf der Unterseite der Schaltungsbaugruppe 110 umfassen. Vorgeformte vertikale Leiterbahnen 126, 128, 134, 136 können wegen des gleichmäßigen Querschnitts vorgeformter vertikaler Leiterbahnen 126, 128, 134, 136 ohne eine Metallschicht auf der Unterseite der Schaltungsbaugruppe 110 funktionieren. Die horizontalen Leiterbahnen 120, 122, 124 können eine rückseitige Metallisierungsschicht aus Kupfer oder einem geeigneten Leiter sein. Bei einigen Beispielen können sich die horizontalen Leiterbahnen 120, 122, 124 nicht in eine Isolierschicht 138 erstrecken.
  • Die 8–10 sind perspektivische Diagramme eines Verfahrens zur Herstellung einer Schaltungsbaugruppe gemäß einigen Beispielen dieser Offenbarung. 8 zeigt vier vertikale Leiterbahnen 152A–152D, die auf einem Trägersubstrat 150 angeordnet sind. Die vertikalen Leiterbahnen 152A–152D können während des Herstellungsverfahrens horizontal angeordnet werden, falls die Schaltungsbaugruppe an einer PCB angebracht wird, können die vertikalen Leiterbahnen 152A–152D jedoch orthogonal zur PCB angeordnet werden. Die vertikalen Leiterbahnen 152A–152D können so angeordnet werden, dass es kleine Zwischenräume zwischen den vertikalen Leiterbahnen 152A, 152B und zwischen den vertikalen Leiterbahnen 152C, 152D gibt. Es kann einen größeren Zwischenraum zwischen den vertikalen Leiterbahnen 152B, 152C geben. Bei einigen Beispielen kann die vertikale Leiterbahn 152B für Entwürfe mit einem hohen elektrischen Strom drei in Reihe angeordnete getrennte leitende Komponenten umfassen.
  • Die vertikalen Leiterbahnen 152A–152D sind als Balken oder Säulen dargestellt, die vertikalen Leiterbahnen 152A–152D können jedoch eine beliebige geeignete Form aufweisen, wie eine zylindrische oder rechteckige Form. Die vertikalen Leiterbahnen 152A–152D können Abmessungen aufweisen, die von den Abmessungen der Schaltungsbaugruppe abhängen. Bei einigen Beispielen können die vertikalen Leiterbahnen 152A–152D in der Breite und der Dicke etwa 100 oder 200 Mikrometer aufweisen. Die vertikalen Leiterbahnen 152A–152D können eine Länge von etwa 2 oder 3 Millimetern aufweisen, wobei dies von den Abmessungen der Schaltungsbaugruppe abhängt.
  • 9 zeigt die Bildung einer Isolierschicht 154 über vier vertikalen Leiterbahnen 152A–152D. Die Isolierschicht 154 kann in den Zwischenräumen zwischen den vertikalen Leiterbahnen 152A–152D gebildet werden, so dass sich die vertikalen Leiterbahnen 152A–152D von einer Seite der Isolierschicht 154 zur entgegengesetzten Seite der Isolierschicht 154 erstrecken können. Bei einigen Beispielen kann die Isolierschicht 154 die vertikalen Leiterbahnen 152A–152D auf vier statt zwei Seiten umgeben, wie in 9 dargestellt ist. Die Isolierschicht 154 kann aus einem dielektrischen Material bestehen, das den Elektrizitätsfluss zwischen den vertikalen Leiterbahnen 152A–152D unterbindet.
  • Nachdem die Isolierschicht 154 um die vertikalen Leiterbahnen 152A–152D gebildet wurde, kann das Trägersubstrat 150 entfernt werden. Die Isolierschicht 154 kann die vertikalen Leiterbahnen 152A–152D an ihrem Ort halten, nachdem das Trägersubstrat 150 entfernt wurde. Beim Herstellungsprozess kann auch ein Trägerband oder ein Haftband (in 9 nicht dargestellt) verwendet werden, um die vertikalen Leiterbahnen 152A–152D und die Isolierschicht 154 zusammenzuhalten. Das Band kann nach Abschluss des Herstellungsprozesses entfernt werden.
  • 10 zeigt die Entfernung eines Abschnitts der Isolierschicht 154 zwischen den vertikalen Leiterbahnen 152B, 152C. Durch Entfernen oder "Ausstanzen" des Abschnitts der Isolierschicht 154 zwischen den vertikalen Leiterbahnen 152B, 152C kann ein Zwischenraum in der Isolierschicht 154 gebildet werden. Wie in 7 dargestellt ist, können die vertikalen Leiterbahnen 152A–152D an einem Ende keine Metallschicht aufweisen, weil die vertikalen Leiterbahnen 152A–152D direkt mit einer PCB oder einer anderen Vorrichtung verbunden werden können.
  • 11 ist ein perspektivisches Diagramm einer Schaltungsbaugruppe mit zwei vertikalen Transistoren 160, 162 und vier vertikalen Leiterbahnen 152A–152D in einer Isolierschicht 154 gemäß einigen Beispielen dieser Offenbarung. Die Transistoren 160, 162 können zwischen den vertikalen Leiterbahnen 152B, 152C an der Isolierschicht 154 angebracht werden. Ein Abschnitt der Isolierschicht 154 kann jeden der Transistoren 160, 162 trennen, wodurch der Elektrizitätsfluss zwischen den Transistoren 160, 162 unterbunden wird.
  • 12 ist ein Flussdiagramm, das eine als Beispiel dienende Technik 200 zur Herstellung einer Schaltungsbaugruppe gemäß einigen Beispielen dieser Offenbarung zeigt. Die Technik 200 wird mit Bezug auf die Isolierschicht 154 und die Transistoren 160, 162 in 11 beschrieben, wenngleich andere Komponenten in der Art der Transistoren 82, 84 in 6 und der Transistoren 112, 114 in 7 ähnliche Techniken beispielhaft angeben können.
  • Bei der Technik aus 12 wird ein erster Transistor 160 an einer Isolierschicht 154 angebracht (202). Der Transistor 160 weist einen ersten Steueranschluss an einer Oberseite der Isolierschicht 154, einen ersten Source-Anschluss an der Oberseite der Isolierschicht 154 und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht 154 auf.
  • Bei der Technik aus 12 wird ferner ein erster Transistor 162 an einer Isolierschicht 154 angebracht (204). Der Transistor 162 weist einen zweiten Steueranschluss an der Oberseite der Isolierschicht 154, einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht 154 und einen zweiten Source-Anschluss an der Unterseite der Isolierschicht 154 auf. Die Transistoren 160, 162 können vertikale Leistungs-MOSFET sein, die in einem Leistungswandler angeordnet sind. Durch Anordnen des ersten Source-Anschlusses und des zweiten Drain-Anschlusses an der Oberseite der Isolierschicht 154 kann die Verbindung zwischen dem ersten Source-Anschluss und dem zweiten Drain-Anschluss verglichen mit zwei Source-up-Transistoren verkürzt werden. Die Verbindung zwischen dem ersten Source-Anschluss und dem zweiten Drain-Anschluss kann auch Parasitärkapazitäten innerhalb der Schaltungsbaugruppe verringern.
  • Die folgenden nummerierten Beispiele zeigen einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Eine Schaltungsbaugruppe weist eine Isolierschicht und einen ersten Transistor, der sich durch die Isolierschicht erstreckt, auf, wobei der erste Transistor einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht aufweist. Die Schaltungsbaugruppe weist einen zweiten Transistor auf, der sich durch die Isolierschicht erstreckt, auf, wobei der zweite Transistor einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht aufweist.
  • Beispiel 2. Schaltungsbaugruppe nach Beispiel 1, wobei die Schaltungsbaugruppe ferner eine erste horizontale Leiterbahn, die elektrisch mit dem ersten Source-Anschluss und dem zweiten Drain-Anschluss verbunden ist, umfasst, wobei sich die erste horizontale Leiterbahn nicht in die Isolierschicht erstreckt.
  • Beispiel 3. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 oder 2, welche ferner eine zweite horizontale Leiterbahn, die elektrisch mit dem ersten Steueranschluss verbunden ist, und eine erste vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die zweite horizontale Leiterbahn von der ersten horizontalen Leiterbahn elektrisch isoliert ist.
  • Beispiel 4. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 3, welche ferner eine dritte horizontale Leiterbahn, die elektrisch mit dem zweiten Steueranschluss verbunden ist, und eine zweite vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die dritte horizontale Leiterbahn von der ersten horizontalen Leiterbahn und der zweiten horizontalen Leiterbahn elektrisch isoliert ist.
  • Beispiel 5. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 4, wobei die erste horizontale Leiterbahn dafür ausgelegt ist, Elektrizität mit einem Induktor zu leiten, wobei die Schaltungsbaugruppe ferner eine dritte vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die dritte vertikale Leiterbahn dafür ausgelegt ist, Elektrizität mit dem Induktor zu leiten.
  • Beispiel 6. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 5, wobei die erste horizontale Leiterbahn eine erste Kupferplatte aufweist, die zweite horizontale Leiterbahn eine zweite Kupferplatte aufweist und die dritte horizontale Leiterbahn eine dritte Kupferplatte aufweist.
  • Beispiel 7. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 6, wobei der erste Transistor einen diskreten vertikalen n-Kanal-FET umfasst, der zweite Transistor einen diskreten vertikalen n-Kanal-FET umfasst, der erste Steueranschluss einen ersten Gate-Anschluss umfasst und der zweite Steueranschluss einen zweiten Gate-Anschluss umfasst.
  • Beispiel 8. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 7, wobei der erste Drain-Anschluss elektrisch mit einem Eingangsknoten verbunden ist, der zweite Source-Anschluss elektrisch mit einer Referenzspannung verbunden ist und der erste Steueranschluss und der zweite Steueranschluss elektrisch mit einer Treiberschaltung verbunden sind.
  • Beispiel 9. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 8, welche ferner eine vorgeformte Tragstruktur umfasst, die am ersten Transistor und am zweiten Transistor angebracht ist, wobei die vorgeformte Tragstruktur wenigstens zwei vertikale Leiterbahnen aufweist.
  • Beispiel 10. Schaltungsbaugruppe nach einer beliebigen Kombination der Beispiele 1 bis 9, wobei die Isolierschicht FR4 oder einen Harzfilm ohne Faserverstärkung umfasst.
  • Beispiel 11. Verfahren, welches das Anbringen eines ersten Transistors an einer Isolierschicht umfasst, wobei sich ein erster Steueranschluss an einer Oberseite der Isolierschicht, ein erster Drain-Anschluss an der Oberseite der Isolierschicht und ein erster Source-Anschluss an einer Unterseite der Isolierschicht befindet. Das Verfahren umfasst ferner das Anbringen eines zweiten Transistors an der Isolierschicht, wobei sich ein zweiter Steueranschluss an der Oberseite der Isolierschicht, ein zweiter Source-Anschluss an der Unterseite der Isolierschicht und ein zweiter Drain-Anschluss an der Oberseite der Isolierschicht befindet.
  • Beispiel 12. Verfahren nach Beispiel 11, wobei ferner eine erste horizontale Leiterbahn elektrisch mit dem ersten Source-Anschluss und dem zweiten Drain-Anschluss verbunden wird, wobei sich die erste horizontale Leiterbahn nicht in die Isolierschicht erstreckt.
  • Beispiel 13. Verfahren nach einer beliebigen Kombination der Beispiele 11 oder 12, welches ferner Folgendes umfasst: Bilden einer ersten vertikalen Leiterbahn durch die Isolierschicht und elektrisches Verbinden einer zweiten horizontalen Leiterbahn mit dem ersten Steueranschluss und der ersten vertikalen Leiterbahn, wobei die zweite horizontale Leiterbahn elektrisch von der ersten horizontalen Leiterbahn isoliert wird.
  • Beispiel 14. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 13, welches ferner Folgendes umfasst: Bilden einer zweiten vertikalen Leiterbahn durch die Isolierschicht und elektrisches Verbinden einer dritten horizontalen Leiterbahn mit dem zweiten Steueranschluss und der zweiten vertikalen Leiterbahn, wobei die dritte horizontale Leiterbahn elektrisch von der ersten horizontalen Leiterbahn und der zweiten horizontalen Leiterbahn isoliert wird.
  • Beispiel 15. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 14, welches ferner Folgendes umfasst: Bilden einer dritten vertikalen Leiterbahn durch die Isolierschicht, elektrisches Verbinden der ersten horizontalen Leiterbahn mit einem Induktor und elektrisches Verbinden des Induktors und der dritten vertikalen Leiterbahn.
  • Beispiel 16. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 15, wobei der erste Transistor einen diskreten vertikalen n-Kanal-Feldeffekttransistor (FET) umfasst, der zweite Transistor einen diskreten vertikalen n-Kanal-FET umfasst, der erste Steueranschluss einen ersten Gate-Anschluss umfasst und der zweite Steueranschluss einen zweiten Gate-Anschluss umfasst.
  • Beispiel 17. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 16, welches ferner Folgendes umfasst: elektrisches Verbinden des ersten Drain-Anschlusses und eines Eingangsknotens, elektrisches Verbinden des zweiten Source-Anschlusses und einer Referenzspannung und elektrisches Verbinden des ersten Steueranschlusses und des zweiten Steueranschlusses mit einer Treiberschaltung.
  • Beispiel 18. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 17, welches ferner das Bilden einer ersten vertikalen Leiterbahn und einer zweiten vertikalen Leiterbahn in der Isolierschicht umfasst, wobei die Isolierschicht ein dielektrisches Material umfasst. Das Verfahren umfasst ferner das Entfernen eines Abschnitts der Isolierschicht zwischen der ersten vertikalen Leiterbahn und der zweiten vertikalen Leiterbahn. Das Verfahren umfasst ferner das Anbringen des ersten Transistors und des zweiten Transistors an der Isolierschicht zwischen der ersten vertikalen Leiterbahn und der zweiten vertikalen Leiterbahn.
  • Beispiel 19. Verfahren nach einer beliebigen Kombination der Beispiele 11 bis 18, wobei die dielektrische Schicht FR4 oder einen Harzfilm ohne eine Faserverstärkung umfasst.
  • Beispiel 20. Eine Vorrichtung umfasst eine Isolierschicht und einen ersten Transistor, der sich durch die Isolierschicht erstreckt, mit einem ersten Steueranschluss an einer Oberseite der Isolierschicht, einem ersten Source-Anschluss an der Oberseite der Isolierschicht und einem ersten Drain-Anschluss an einer Unterseite der Isolierschicht. Die Vorrichtung umfasst ferner einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, mit einem zweiten Steueranschluss an der Oberseite der Isolierschicht, einem zweiten Source-Anschluss an der Unterseite der Isolierschicht und einem zweiten Drain-Anschluss an der Oberseite der Isolierschicht. Die Vorrichtung umfasst ferner einen Induktor und eine Leiterbahn, die elektrisch mit dem ersten Source-Anschluss, dem zweiten Drain-Anschluss und dem Induktor verbunden ist, wobei sich die Leiterbahn nicht in die Isolierschicht erstreckt.
  • Es wurden verschiedene Beispiele der Offenbarung beschrieben. Es wird eine beliebige Kombination der beschriebenen Systeme, Operationen oder Funktionen erwogen. Diese und andere Beispiele liegen innerhalb des Konzepts der folgenden Ansprüche.

Claims (20)

  1. Schaltungsbaugruppe, umfassend: eine Isolierschicht, einen ersten Transistor, der sich durch die Isolierschicht erstreckt, wobei der erste Transistor aufweist: einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht, und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht, einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, wobei der zweite Transistor aufweist: einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht, und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht, und eine erste horizontale Leiterbahn, die elektrisch mit dem ersten Source-Anschluss und dem zweiten Drain-Anschluss verbunden ist, wobei sich die erste horizontale Leiterbahn nicht in die Isolierschicht erstreckt.
  2. Schaltungsbaugruppe nach Anspruch 1, welche ferner eine zweite horizontale Leiterbahn, die elektrisch mit dem ersten Steueranschluss verbunden ist, und eine erste vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die zweite horizontale Leiterbahn von der ersten horizontalen Leiterbahn elektrisch isoliert ist.
  3. Schaltungsbaugruppe nach Anspruch 2, welche ferner eine dritte horizontale Leiterbahn, die elektrisch mit dem zweiten Steueranschluss verbunden ist, und eine zweite vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die dritte horizontale Leiterbahn von der ersten horizontalen Leiterbahn und der zweiten horizontalen Leiterbahn elektrisch isoliert ist.
  4. Schaltungsbaugruppe nach Anspruch 3, wobei die erste horizontale Leiterbahn dafür ausgelegt ist, Elektrizität mit einem Induktor zu leiten, wobei die Schaltungsbaugruppe ferner eine dritte vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt, umfasst, wobei die dritte vertikale Leiterbahn dafür ausgelegt ist, Elektrizität mit dem Induktor zu leiten.
  5. Schaltungsbaugruppe nach Anspruch 3 oder 4, wobei: die erste horizontale Leiterbahn eine erste Kupferplatte aufweist, die zweite horizontale Leiterbahn eine zweite Kupferplatte aufweist und die dritte horizontale Leiterbahn eine dritte Kupferplatte aufweist.
  6. Schaltungsbaugruppe nach einem der vorhergehenden Ansprüche, wobei: der erste Transistor einen diskreten vertikalen n-Kanal-Feldeffekttransistor (FET) umfasst, der zweite Transistor einen diskreten vertikalen n-Kanal-FET umfasst, der erste Steueranschluss einen ersten Gate-Anschluss umfasst, und der zweite Steueranschluss einen zweiten Gate-Anschluss umfasst.
  7. Schaltungsbaugruppe nach einem der vorhergehenden Ansprüche, wobei: der erste Drain-Anschluss elektrisch mit einem Eingangsknoten verbunden ist, der zweite Source-Anschluss elektrisch mit einer Referenzspannung verbunden ist, und der erste Steueranschluss und der zweite Steueranschluss elektrisch mit einer Treiberschaltung verbunden sind.
  8. Schaltungsbaugruppe nach einem der vorhergehenden Ansprüche, welche ferner eine vorgeformte Tragstruktur umfasst, die am ersten Transistor und am zweiten Transistor angebracht ist, wobei die vorgeformte Tragstruktur wenigstens zwei vertikale Leiterbahnen aufweist.
  9. Schaltungsbaugruppe nach einem der vorhergehenden Ansprüche, wobei die Isolierschicht FR4 oder einen Harzfilm ohne Faserverstärkung umfasst.
  10. Verfahren, umfassend: Anbringen eines ersten Transistors an einer Isolierschicht, wobei der erste Transistor aufweist: einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Drain-Anschluss an der Oberseite der Isolierschicht, und einen ersten Source-Anschluss an einer Unterseite der Isolierschicht, Anbringen eines zweiten Transistors an der Isolierschicht, wobei der zweite Transistor aufweist: einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht, und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht, und elektrisches Verbinden einer ersten horizontalen Leiterbahn mit dem ersten Source-Anschluss und dem zweiten Drain-Anschluss, wobei sich die erste horizontale Leiterbahn nicht in die Isolierschicht erstreckt.
  11. Verfahren nach Anspruch 10, ferner umfassend: Bilden einer ersten vertikalen Leiterbahn durch die Isolierschicht, und elektrisches Verbinden einer zweiten horizontalen Leiterbahn mit dem ersten Steueranschluss und der ersten vertikalen Leiterbahn, wobei die zweite horizontale Leiterbahn elektrisch von der ersten horizontalen Leiterbahn isoliert wird.
  12. Verfahren nach Anspruch 10 oder 11, ferner umfassend: Bilden einer zweiten vertikalen Leiterbahn durch die Isolierschicht, und elektrisches Verbinden einer dritten horizontalen Leiterbahn mit dem zweiten Steueranschluss und der zweiten vertikalen Leiterbahn, wobei die dritte horizontale Leiterbahn elektrisch von der ersten horizontalen Leiterbahn und der zweiten horizontalen Leiterbahn isoliert wird.
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: Bilden einer dritten vertikalen Leiterbahn durch die Isolierschicht, elektrisches Verbinden der ersten horizontalen Leiterbahn mit einem Induktor, und elektrisches Verbinden des Induktors und der dritten vertikalen Leiterbahn.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei: der erste Transistor einen diskreten vertikalen n-Kanal-Feldeffekttransistor (FET) umfasst, der zweite Transistor einen diskreten vertikalen n-Kanal-FET umfasst, der erste Steueranschluss einen ersten Gate-Anschluss umfasst, und der zweite Steueranschluss einen zweiten Gate-Anschluss umfasst.
  15. Verfahren nach einem der Ansprüche 10 bis 14, ferner umfassend: elektrisches Verbinden des ersten Drain-Anschlusses und eines Eingangsknotens, elektrisches Verbinden des zweiten Source-Anschlusses und einer Referenzspannung, und elektrisches Verbinden des ersten Steueranschlusses und des zweiten Steueranschlusses mit einer Treiberschaltung.
  16. Verfahren nach einem der Ansprüche 10 bis 15, ferner umfassend: Bilden einer ersten vertikalen Leiterbahn und einer zweiten vertikalen Leiterbahn in der Isolierschicht, wobei die Isolierschicht ein dielektrisches Material umfasst, Entfernen eines Abschnitts der Isolierschicht zwischen der ersten vertikalen Leiterbahn und der zweiten vertikalen Leiterbahn, und Anbringen des ersten Transistors und des zweiten Transistors an der Isolierschicht zwischen der ersten vertikalen Leiterbahn und der zweiten vertikalen Leiterbahn.
  17. Verfahren nach Anspruch 16, wobei die dielektrische Schicht FR4 oder einen Harzfilm ohne eine Faserverstärkung umfasst.
  18. Vorrichtung, umfassend: eine Isolierschicht, einen ersten Transistor, der sich durch die Isolierschicht erstreckt, wobei der erste Transistor aufweist: einen ersten Steueranschluss an einer Oberseite der Isolierschicht, einen ersten Source-Anschluss an der Oberseite der Isolierschicht, und einen ersten Drain-Anschluss an einer Unterseite der Isolierschicht, einen zweiten Transistor, der sich durch die Isolierschicht erstreckt, wobei der zweite Transistor aufweist: einen zweiten Steueranschluss an der Oberseite der Isolierschicht, einen zweiten Source-Anschluss an der Unterseite der Isolierschicht, und einen zweiten Drain-Anschluss an der Oberseite der Isolierschicht, einen Induktor, und eine Leiterbahn, die elektrisch mit dem ersten Source-Anschluss, dem zweiten Drain-Anschluss und dem Induktor verbunden ist, wobei sich die Leiterbahn nicht in die Isolierschicht erstreckt.
  19. Vorrichtung nach Anspruch 18, wobei die Leiterbahn eine horizontale Leiterbahn ist und die Vorrichtung ferner eine vertikale Leiterbahn umfasst, die sich durch die Isolierschicht erstreckt und mit der horizontalen Leiterbahn elektrisch verbunden ist.
  20. Schaltungsbaugruppe nach Anspruch 1, ferner umfassend eine vertikale Leiterbahn, die sich durch die Isolierschicht erstreckt und mit der ersten horizontalen Leiterbahn elektrisch verbunden ist.
DE102017213872.6A 2016-08-16 2017-08-09 Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung Active DE102017213872B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/238,325 2016-08-16
US15/238,325 US9824976B1 (en) 2016-08-16 2016-08-16 Single-sided power device package

Publications (2)

Publication Number Publication Date
DE102017213872A1 true DE102017213872A1 (de) 2018-02-22
DE102017213872B4 DE102017213872B4 (de) 2019-08-22

Family

ID=60320420

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017213872.6A Active DE102017213872B4 (de) 2016-08-16 2017-08-09 Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US9824976B1 (de)
CN (1) CN107768355B (de)
DE (1) DE102017213872B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017214248B4 (de) 2016-08-22 2022-08-04 Infineon Technologies Americas Corp. Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163878B2 (en) * 2017-03-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11050355B2 (en) * 2019-10-17 2021-06-29 Infineon Technologies Austria Ag Stacked power supply topologies and inductor devices
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US11824031B2 (en) 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503894B1 (en) * 2000-08-30 2003-01-07 Unimed Pharmaceuticals, Inc. Pharmaceutical composition and method for treating hypogonadism
US7804131B2 (en) 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US20090057822A1 (en) 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
US7910992B2 (en) 2008-07-15 2011-03-22 Maxim Integrated Products, Inc. Vertical MOSFET with through-body via for gate
US8884343B2 (en) * 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same
US9397212B2 (en) * 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US9064869B2 (en) 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
US9385111B2 (en) 2013-11-22 2016-07-05 Infineon Technologies Austria Ag Electronic component with electronic chip between redistribution structure and mounting structure
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017214248B4 (de) 2016-08-22 2022-08-04 Infineon Technologies Americas Corp. Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US9824976B1 (en) 2017-11-21
DE102017213872B4 (de) 2019-08-22
US10490505B2 (en) 2019-11-26
CN107768355A (zh) 2018-03-06
US20180053722A1 (en) 2018-02-22
CN107768355B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102017213873B4 (de) Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE112014002405T5 (de) Halbleitervorrichtung
EP3751605A1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE102017215480A1 (de) Package für Die-Brücken-Kondensator
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017214236A1 (de) Leistungswandler mit wenigstens fünf elektrischen Verbindungen auf einer Seite
DE102015101086A1 (de) Leistungshalbleitermodulanordnung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
EP3635781A1 (de) Leistungsumrichtermodul und verfahren zu dessen herstellung
DE102017216888A1 (de) Leitfähiger Clip für Halbleitervorrichtungs-Package
DE102017203030A1 (de) Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen
DE102022120776A1 (de) Leistungswandlermodul
DE102021213497A1 (de) Halbleiterpackage, Halbleitermodul, Stromrichter, elektrischer Achsantrieb sowie Kraftfahrzeug
EP3281289B1 (de) Leistungsstromrichter mit parallel geschalteten halbleiterschaltern
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
DE102021208772B4 (de) Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters
DE102021211519B4 (de) Elektronische Baugruppe
DE102020207703A1 (de) Leistungsmodul zum Betreiben eines Elektroantriebs für ein Fahrzeug und Verfahren zum Herstellen eines deratigen Leistungsmoduls
DE102021208770A1 (de) Halbbrücke für einen Inverter zum Betreiben eines Elektrofahrzeugantriebs, Leistungsmodul umfassend mehrere Halbbrücken, Inverter, Verfahren zum Herstellen eines Inverters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative