DE102017216888A1 - Leitfähiger Clip für Halbleitervorrichtungs-Package - Google Patents

Leitfähiger Clip für Halbleitervorrichtungs-Package Download PDF

Info

Publication number
DE102017216888A1
DE102017216888A1 DE102017216888.9A DE102017216888A DE102017216888A1 DE 102017216888 A1 DE102017216888 A1 DE 102017216888A1 DE 102017216888 A DE102017216888 A DE 102017216888A DE 102017216888 A1 DE102017216888 A1 DE 102017216888A1
Authority
DE
Germany
Prior art keywords
semiconductor device
device package
conductive clip
leadframe
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017216888.9A
Other languages
English (en)
Inventor
Gerald Adriano
Lalgudi M G Sundaram
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017216888A1 publication Critical patent/DE102017216888A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

Ein leitfähiger Clip für ein Halbleitervorrichtungs-Package ist beschrieben. Der leitfähige Clip kann eine Anzahl von Vorsprüngen umfassen, die sich ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an einem Leadframe des Halbleitervorrichtungs-Package angelötet ist. Die Vorsprünge stabilisieren und minimieren das Ausmaß von Kippen und Schwenken des leitfähigen Clips während des Aufschmelzlötens, welche zu Zuverlässigkeitsproblemen führen können, die sich aufgrund von Abweichung bei der Dicke des Lots zwischen der Oberfläche des leitfähigen Clips und dem Leadframe manifestieren.

Description

  • Eine Halbbrückenschaltung kann zwei analoge Vorrichtungen oder Schalter umfassen. Halbbrückenschaltungen können in Stromversorgungen, Leistungswandlern, Motoren, Gleichrichtern, Ansteuerungen, Leistungselektronikelementen und anderen Anwendungen verwendet werden. Halbbrückenschaltungen werden oft in einem Schaltungs-Package gehalten. Halbbrückenschaltungs-Packages können mehrere Kontakte haben und können mehrere Leiterbahnen oder leitfähige Elemente zum Verbinden der Kontakte miteinander sowie mit externen Komponenten umfassen.
  • Die vorliegende Offenbarung bezieht sich auf Halbleiter-Packaging. Insbesondere bezieht sich die vorliegende Offenbarung auf einen leitfähigen Clip für ein Halbleitervorrichtungs-Package. In einem Beispiel umfasst der leitfähig Clip eine Anzahl von Vorsprüngen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an einem Leadframe des Halbleitervorrichtungs-Package angelötet ist. In einem weiteren Beispiel umfasst der leitfähige Clip die Anzahl von Vorsprüngen, die sich jeweils ausgehend von der Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist, und umfasst außerdem eine Anzahl von Vorsprüngen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an zumindest einer elektrischen Komponente angelötet ist, die ihrerseits an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist. In beiden Beispielen halten die Vorsprünge, die sich ausgehend von der Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist, die Dicke des Lots zwischen der Oberfläche des leitfähigen Clips und dem Leadframe bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge ist, wie von der Oberfläche des leitfähigen Clips gemessen. Auf diese Weise werden Probleme der Schaltungsleistungsfähigkeit und -zuverlässigkeit, die sich aufgrund einer übermäßig dünnen Lötverbindung an der Grenzfläche zwischen der Oberfläche des leitfähigen Clips und dem Leadframe manifestieren können, verhindert.
  • 1 ist ein Blockdiagramm eines Leistungswandlers, der einen leitfähigen Clip gemäß der vorliegenden Offenbarung umfasst.
  • 2 ist eine perspektivische Ansicht des leitfähigen Clips aus 1.
  • 3 ist eine Explosionsansicht eines Halbleitervorrichtungs-Package, das den Leistungswandler und den leitfähigen Clip aus 1 umfasst.
  • 4 ist eine erste perspektivische Ansicht des Halbleitervorrichtungs-Package aus 3.
  • 5 ist eine zweite perspektivische Ansicht des Halbleitervorrichtungs-Package aus 3.
  • 6 ist eine dritte perspektivische Ansicht des Halbleitervorrichtungs-Package aus 3.
  • 7A ist eine erste Seitenansicht des Halbleitervorrichtungs-Package aus 3.
  • 7B ist eine zweite Seitenansicht des Halbleitervorrichtungs-Package aus 3.
  • 7C ist eine dritte Ansicht des Halbleitervorrichtungs-Package aus 3.
  • 8 ist ein Schaubild von Daten, der Lötlinienbelastung in Abhängigkeit von der Temperatur für jedes der Beispiele aus den 7A–7C darstellt.
  • Die vorliegende Offenbarung bezieht sich auf einen leitfähigen Clip für ein Halbleitervorrichtungs-Package. In einem Beispiel umfasst der leitfähig Clip eine Anzahl von Vorsprüngen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an einem Leadframe des Halbleitervorrichtungs-Package angelötet ist. In einem weiteren Beispiel umfasst der leitfähige Clip die Anzahl von Vorsprüngen, die sich jeweils ausgehend von der Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist und umfasst außerdem eine Anzahl von Vorsprüngen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an zumindest einer elektrischen Komponente angelötet ist, die ihrerseits an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist. In beiden Beispielen halten die Vorsprünge, die sich ausgehend von der Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist, die Dicke des Lots zwischen der Oberfläche des leitfähigen Clips und dem Leadframe bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge ist, wie von der Oberfläche des leitfähigen Clips gemessen. Auf diese Weise werden Probleme der Schaltungsleistungsfähigkeit und -zuverlässigkeit, die sich aufgrund einer übermäßig dünnen Lötverbindung an der Grenzfläche zwischen der Oberfläche des leitfähigen Clips und dem Leadframe manifestieren können, verhindert.
  • 1 ist ein Blockdiagramm eines Leistungswandlers 100, der einen leitfähigen Clip 102 gemäß der vorliegenden Offenbarung umfasst. Im Allgemeinen ist der leitfähige Clip 102 dazu ausgelegt und/oder angeordnet, um Vorsprünge aufzuweisen, die sich ausgehend von einer Oberfläche des leitfähigen Clips 102 erstrecken, die in der Praxis an einem Leadframe eines Halbleitervorrichtungs-Package angelötet ist. Die Vorsprünge halten die Dicke des Lots zwischen der Oberfläche des leitfähigen Clips 102 und dem Leadframe bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge ist, wie von der Oberfläche des leitfähigen Clips 102 gemessen, wie nachfolgend ausführlich in Verbindung mit 2 erörtert.
  • Mit Bezug auf den Leistungswandler 100 kann der Leistungswandler 100 einen mehrphasigen Leistungswandler umfassen, wie etwa einen Gleichstrom-zu-Gleichstrom-Halbbrücken-Abwärtswandler (Gleichstrom-zu-Gleichstrom: Direct-Current-to-Direct-Current - DC-to-DC) zum Umwandeln eines Gleichstrom-Eingangssignals in ein Gleichstrom-Ausgangssignal mit einer heruntertransformierten Spannung. Für jede Phase kann ein mehrphasiger Leistungswandler eine Halbbrückenschaltung und eine Induktivität umfassen. Als ein Gleichstrom-zu-Gleichstrom-Abwärtswandler kann der Leistungswandler 100 in einer Vielzahl von Anwendungen als ein Spannungsregler wirken. In einigen Beispielen kann der Leistungswandler 100 für Hochleistungsanwendungen konzipiert sein, in denen hohe Ströme und/oder Spannungen genutzt werden. Allerdings können die Techniken der vorliegenden Offenbarung auf andere Schaltungen und Auslegungen zutreffen, wie etwa andere Leistungswandler und einschließlich mehrphasiger Leistungswandler.
  • In dem gezeigten Beispiel umfasst der Leistungswandler 100 Transistoren 104, 106 und eine Steuerschaltungsanordnung 108, die in einer bestimmten Topologie miteinander gekoppelt sind. Dennoch kann der Leistungswandler 100 mehr oder weniger Komponenten enthalten als in 1 dargestellt sind. Der Leistungswandler 100 umfasst ferner einen Eingangsknoten 110, einen Schaltknoten 112 und einen Referenzknoten 114, sowie andere Knoten, die nicht explizit in 1 gezeigt sind. Im Allgemeinen ist jeder der Knoten 110, 112 und 114 dazu ausgelegt, mit einer oder mehreren externen Komponenten verbunden zu werden. Beispielsweise kann der Eingangsknoten 110 mit einer Stromversorgung verbunden sein, kann der Schaltknoten 112 mit einer Induktivität 116 verbunden sein, die ihrerseits mit einem Kondensator 118 in Reihe geschaltet ist, wie in 1 gezeigt, und kann der Referenzknoten 114 mit einer Referenzspannung verbunden sein, wie etwa einer Referenzmasse. Zusätzlich kann die Steuerschaltungsanordnung 108 über einen Knoten (nicht gezeigt) mit einer externen Schaltung verbunden sein. Die Induktivität 116 und der Kondensator 118 werden in 1 jeweils als außerhalb des Leistungswandlers 100 liegend dargestellt. In einigen Beispielen kann jedoch der Leistungswandler 100 die Induktivität 116, den Kondensator 118 oder beide umfassen.
  • Obwohl jeder der Transistoren 104, 106 in 1 als ein Metall-Oxid-Halbleiter-Feldeffekttransistor (Metal-Oxide Semiconductor Field-Effect Transistor – MOSFET) dargestellt ist, wird in Betracht gezogen, dass jede elektrische Vorrichtung, deren elektrische Eigenschaften spannungssteuerbar sind, verwendet werden kann. Beispielsweise können die Transistoren 104, 106 Bipolartransistoren (Bipolar Junction Transistors – BJTs), Bipolartransistoren mit isolierter Gate-Elektrode (In-sulated-Gate Bipolar Transistors – IGBTs), Transistoren mit hoher Elektronenbeweglichkeit (High-Electron-Mobility Transistors – HEMTs), Transistoren auf Galliumnitridbasis und/oder andere Elemente, die spannungssteuerbar sind, umfassen. Die Transistoren 104, 106 können n-Typ-Transistoren oder p-Typ-Transistoren umfassen. Beispielsweise kann ein n-Typ-MOSFET einen n-Kanal umfassen, damit Elektronen durch ein p-Substrat zwischen Lastanschlüssen fließen können. In einigen Beispielen können die Transistoren 104, 106 andere spannungsgesteuerte Vorrichtungen umfassen, wie etwa Dioden. Die Transistoren 104, 106 können auch Freilaufdioden umfassen, die parallel mit Transistoren verbunden sind, um einen Durchbruch der Transistoren 104, 106 in Sperrrichtung zu verhindern. In einigen Beispielen können die Transistoren 104, 106 als Schalter oder spannungsgesteuerte Widerstandsvorrichtungen wirken.
  • In einem Beispiel können die Transistoren 104, 106 vertikale Leistungstransistoren umfassen. Bei einem vertikalen Leistungstransistor können sich der Source-Anschluss und der Drain-Anschluss auf gegenüberliegenden Seiten oder gegenüberliegenden Flächen des Transistors befinden. Der Drain-Source-Strom in einem vertikalen Leistungstransistor kann von oben nach unten oder von unten nach oben durch den Transistor fließen. In noch weiteren Beispielen können die Transistoren 104, 106 mehr als zwei Transistoren umfassen, wie etwa bei mehrphasigen Leistungswandlern oder anderen komplexeren Leistungsschaltungen. Beispielsweise kann bei einem mehrphasigen Leistungswandler der Leistungswandler 100 einen High-Side-Transistor und einen Low-Side-Transistor für jede Phase haben. Daher kann ein mehrphasiger Leistungswandler eine oder mehrere Replikationen des Leistungswandlers 100, wie in 1 dargestellt, umfassen.
  • 1 stellt die Transistoren 104, 106 mit drei Anschlüssen dar: Drain (D), Source (S) und Gate (G). Der Drain und die Source können Lastanschlüsse sein, und das Gate kann ein Steueranschluss sein. Strom kann zwischen dem Drain und der Source der Transistoren 104, 106 über den leitfähigen Clip 102 basierend auf der Gate-Spannung fließen. Insbesondere kann Strom vom Eingangsknoten 110 zum Schaltknoten 112, der dem leitfähigen Clip 102 entspricht, durch den Drain und die Source des Transistors 104 basierend auf der Gate-Spannung des Transistors 104 fließen. Strom kann vom Schaltknoten 112, der dem leitfähigen Clip 102 entspricht, durch den Drain und die Source des Transistors 106 zum Referenzknoten 114 basierend auf der Gate-Spannung des Transistors 106 fließen. Der Transistor 104 kann einen High-Side-Transistor umfassen und der Transistor 106 kann einen Low-Side-Transistor umfassen.
  • Die Transistoren 104, 106 können verschiedene Materialverbindungen umfassen, wie etwa Silizium (Si), Siliziumcarbid (SiC), Galliumnitrid (GaN) oder jede andere Kombination aus einem oder mehreren Halbleitermaterialien. Um höhere Leistungsdichteanforderungen bei einigen Schaltungen vorteilhaft nutzen zu können, können Leistungswandler bei höheren Frequenzen arbeiten. Verbesserungen bei Magnetik und schnelleres Schalten, wie etwa GaN-Schalter, können Wandler mit höherer Frequenz unterstützen. Diese Schaltungen mit höherer Frequenz können erfordern, dass Steuersignale zeitlich präziser gesendet werden als bei Schaltungen mit niedrigerer Frequenz.
  • Die Steuerschaltungsanordnung 108 kann Modulationssignale bereitstellen, wie etwa pulsbreitenmodulierte Signale (Pulse-Width Modulated Signals – PWM-Signals), Pulsdichtenmodulationssignale (Pulse Density Modulation Signals – PDM-Signals) oder andere Modulationssignale, um die Anschlüsse der Transistoren 104, 106 zu steuern. 1 stellt die Steuerschaltungsanordnung 108 als eine Komponente dar, aber die Steuerschaltungsanordnung 108 kann eine Modulationssteuerschaltung und eine Ansteuerungsschaltung als separate Komponenten umfassen. Bei einer solchen Umsetzung können die PWM-Steuerschaltung und/oder die Ansteuerungsschaltung außerhalb des Leistungswandlers 100 liegen. Zusammen können der leitfähige Clip 102, die Transistoren 104, 106 und die Steuerschaltungsanordnung 108, wie in 1 gezeigt, ein Halbleitervorrichtungs-Package, wie etwa ein Substrat mit eingebettetem Chip, eine integrierte Schaltung oder jedes andere geeignete Package umfassen.
  • Die Induktivität 116 kann eine Induktionsspule oder jede andere geeignete Induktivität umfassen. Die Induktivität 116 kann mit dem Schaltknoten 112 und dem Ausgangsknoten 120 verbunden werden. Die Induktivität 116 kann den Fluss Wechselstrom(AC)-Elektrizität behindern und dabei Gleichstrom(DC)-Elektrizität erlauben, zwischen dem Schaltknoten 112 und dem Ausgangsknoten 120 zu fließen.
  • Der Kondensator 118 kann einen Folienkondensator, einen Elektrolytkondensator, einen Keramikkondensator oder jeden geeigneten Typ von Kondensator oder Kondensatoren umfassen. Der Kondensator 118 kann mit dem Ausgangsknoten 120 und dem Referenzknoten 114 verbunden werden. Der Kondensator 118 kann den Fluss des Gleichstroms (DC) behindern und dabei Wechselstrom (AC) erlauben, zwischen dem Ausgangsknoten 120 und dem Referenzknoten 114 zu fließen. Der Kondensator 118 kann als glättender Kondensator für die Spannung am Ausgangsknoten 120 wirken, um Schwankungen in der Spannung am Ausgangsknoten 120 zu mäßigen.
  • Wie oben erwähnt, ist der leitfähige Clip 102 des Leistungswandlers 100 dazu ausgelegt und/oder angeordnet, um Vorsprünge aufzuzeigen, die sich ausgehend von einer Oberfläche des leitfähigen Clips 102 erstrecken, die in der Praxis an einem Leadframe eines Halbleitervorrichtungs-Package angelötet ist. Die Vorsprünge halten die Dicke des Lots zwischen der Oberfläche des leitfähigen Clips 102 und dem Leadframe bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge ist, wie von der Oberfläche des leitfähigen Clips 102 gemessen. 2 ist eine perspektivische Ansicht des leitfähigen Clips 102 aus 1.
  • Im Beispiel aus 2 umfasst der leitfähige Clip 102 eine Anzahl von Vorsprüngen 122, die sich jeweils ausgehend von einer Oberfläche 124 eines Fußsegments 102A des leitfähigen Clips 102 erstrecken. In der Praxis ist der leitfähige Clip 102 an einem Leadframe eines Halbleitervorrichtungs-Package entlang der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 angelötet. Gegebenenfalls umfasst der leitfähige Clip 102 eine Anzahl von Vorsprüngen 126, die sich jeweils ausgehend von einer Oberfläche 128 eines Körpersegments 102B des leitfähigen Clips 102 erstrecken. In der Praxis ist der leitfähige Clip 102 entlang der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 an zumindest einer elektrischen Komponente angelötet, die ihrerseits am Leadframe des Halbleitervorrichtungs-Package angelötet ist. Ein Beispiel eines solchen Halbleitervorrichtungs-Package wird gezeigt in 3–6.
  • 3 ist eine Explosionsansicht eines Halbleitervorrichtungs-Package 200, das den Leistungswandler 100 und den leitfähigen Clip 102 aus 1 umfasst. 4 ist eine erste perspektivische Ansicht des Halbleitervorrichtungs-Package 200 aus 3. 5 ist eine zweite perspektivische Ansicht des Halbleitervorrichtungs-Package 200 aus 3. 6 ist eine dritte perspektivische Ansicht des Halbleitervorrichtungs-Package 200 aus 3.
  • Mit Bezugnahme auf 3 umfasst das beispielhafte Halbleitervorrichtungs-Package 200 einen segmentierten Leadframe 130 und jeder der Transistoren 104, 106 und die Steuerschaltungsanordnung 108 sind über entsprechende Lötpads an dem Leadframe 130 angelötet. Der leitfähige Clip 102 ist ihrerseits über entsprechende Lötpads an jedem der Transistoren 104, 106 und an dem Leadframe 130 angelötet. Beispielsweise ist der Drain-Anschluss des Transistors 104 (siehe 1) über ein Lötpad 132A an einem ersten Segment 130A des Leadframes 130 angelötet. Dies wird durch die gepunktete Linie in 3 dargestellt.
  • Darüber hinaus ist der Source-Anschluss des Transistors 106 (siehe 1) über ein Lötpad 132B an einem zweiten Segment 130B des Leadframes 130 angelötet und ist der Gate-Anschluss des Transistors 106 über ein Lötpad 132C an einem dritten Segment 130C des Leadframes 130 angelötet. Die Steuerschaltung 108 ist über ein Lötpad 132D an dem zweiten Segment 130B des Leadframes 130 angelötet. Der leitfähige Clip 102 ihrerseits ist an dem Source-Anschluss des Transistors 104 (siehe 1) entlang der Oberfläche 128 (siehe 2) des Körpersegments 102B des leitfähigen Clips 102 über ein Lötpad 132E angelötet und ist an dem Drain-Anschluss des Transistors 106 entlang der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 über ein Lötpad 132F angelötet. Schließlich ist der leitfähige Clip 102 an einem vierten Segment 130D des Leadframes 130 entlang der Oberfläche 124 (siehe 2) des Fußsegments 102A des leitfähigen Clips 102 (siehe 2) über eine Lötlinie 132G angelötet.
  • In diesem Beispiel umfassen die Transistoren 104, 106 vertikale Leistungstransistoren, wobei der Drain-Anschluss des Transistors 104 mit einem Teil des Leadframes 130, dem ersten Segment 130A, das dem Eingangsknoten 110 (siehe 1) des Leistungswandlers 100 entspricht, verbunden ist und der Source-Anschluss des Transistors 106 mit einem Teil des Leadframes 130, dem zweiten Segment 130B, das dem Referenzknoten 114 des Leistungswandlers 100 entspricht, verbunden ist. Der Source-Anschluss des Transistors 104 und der Drain-Anschluss des Transistors 106 sind allerdings mit einem Teil des Leadframes 130, dem vierten Segment 130D, das dem Schaltknoten 112 des Leistungswandlers 100 entspricht, verbunden.
  • Entsprechend kann eine elektrische Verbindung zwischen Komponenten des Halbleitervorrichtungs-Package 200 und außerhalb des Halbleitervorrichtungs-Package 200 befindlichen Komponenten über den Leadframe 130 aufgebaut werden. Eine elektrische Verbindung zwischen Komponenten des Halbleitervorrichtungs-Package 200 selbst kann über Drahtbondverbindungen 134, entweder direkt oder indirekt über den Leadframe 130, aufgebaut werden. Beispielsweise wird, unter zusätzlicher Bezugnahme auf 4, eine direkte elektrische Verbindung zwischen der Steuerschaltungsanordnung 108 und dem Gate-Anschluss des Transistors 104 (siehe 1) über Drahtbondverbindung 134A aufgebaut und wird eine indirekte elektrische Verbindung zwischen der Steuerschaltungsanordnung 108 und dem Gate-Anschluss des Transistors 106 über Drahtbondverbindung 134B, die mit dem dritten Segment 130C des Leadframes 130 verbunden ist, aufgebaut.
  • Wie oben erwähnt, kann der leitfähige Clip 102 über das Lötpad 132E an dem Source-Anschluss des Transistors 104 entlang der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 angelötet sein und ist über das Lötpad 132F an dem Drain-Anschluss des Transistors 106 entlang der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 angelötet. Der leitfähige Clip 102 ist auch über die Lötlinie 132G an dem vierten Segment 130D des Leadframes 130 entlang der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 angelötet. Während des Aufschmelzlötens befindet sich das Lot von dem Lötpad 132E, dem Lötpad 132F und dem Lötpad 132G in der flüssigen Phase und schwimmt der leitfähige Clip 102 auf dem Lot in der flüssigen Phase und ist daher gegenüber Schwenken und Kippen anfällig.
  • Im Allgemeinen stabilisieren die Vorsprünge 126, wie in dem versetzten Muster entlang der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 angeordnet, wie in 2 gezeigt, den leitfähigen Clip 102 und minimieren das Ausmaß des Schwenkens und Kippens des leitfähigen Clips 102 während des Aufschmelzlötens. Die Vorsprünge 122, wie mit einem bestimmten Rastermaß entlang der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 angeordnet, wie in 2 gezeigt, halten die Dicke der Lötlinie 132G bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge 122 ist, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen, unabhängig vom Ausmaß des Schwenkens und Kippens des leitfähigen Clips 102 während des Aufschmelzlötens. Der Leistungswandler 100 kann Probleme der Leistungsfähigkeit und Zuverlässigkeit zeigen, wenn die Dicke der Lötlinie 132G in Bereichen entlang der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 übermäßig dünn ist.
  • Leistungsfähigkeitsprobleme können sich als eine Verringerung der Leistungseffizienz aufgrund einer Erhöhung des Widerstands oder der Impedanz an der Grenzfläche zwischen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 und dem vierten Segment 130D des Leadframes 130, wenn die Dicke der Lötlinie 132G übermäßig dünn entlang der Oberfläche 124 ist, aufgrund einer Erhöhung des Widerstands oder der Impedanz an der Grenzfläche zwischen der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 und einem oder beiden der Transistoren 104, 106, wenn die Dicke eines oder beider der Lötpads 132E, 134F übermäßig dünn entlang der Oberfläche 128 ist, und aufgrund einer Erhöhung des Widerstands oder der Impedanz an der Grenzfläche zwischen der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 und einem oder beiden der Transistoren 104, 106, wenn Schwenken und Kippen des leitfähigen Clips 102 beträchtlich genug ist, sodass die Kontaktfläche zwischen der Oberfläche 128 des Körpersegments 102B des leitfähigen Clips 102 und einem oder beiden der Lötpads 132E, 132F verringert ist, manifestieren. Zuverlässigkeitsprobleme können sich als eine Verringerung der Betriebslebensdauer des Leistungswandlers 100 aufgrund einer Erhöhung der inhärenten Belastung der Lötlinie 132G manifestieren, die das Risiko der Verschlechterung der Lötlinie 132G im Laufe der Zeit vergrößern kann, wenn die Dicke der Lötlinie 132G an der Grenzfläche zwischen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 und dem vierten Segment 130D des Leadframes 130 übermäßig dünn ist. Diese Effekte werden veranschaulicht in 7A–7C und 8.
  • 7A ist eine erste Seitenansicht des Halbleitervorrichtungs-Package 200 aus 3. 7B ist eine zweite Seitenansicht des Halbleitervorrichtungs-Package 200 aus 3. 7C ist eine dritte Seitenansicht des Halbleitervorrichtungs-Package 200 aus 3. 8 ist ein Plot von Daten, der eine Belastung in der Lötlinie 132G in Abhängigkeit von der Temperatur für jedes der Beispiele aus den 7A–7C darstellt.
  • In 7A zeigt der leitfähige Clip 102 kein Kippen entlang der langen Achse L des Halbleitervorrichtungs-Package 200 auf, angezeigt durch den Winkel α = 90°. In diesem Beispiel ist die Dicke der Lötlinie 132G entlang der Längen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 maximal. Dies wird in 6 dargestellt, wo die Dicke der Lötlinie 132G entlang der Längen A, B der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 maximal ist und größer als eine Länge der Vorsprünge 122 ist, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen. Mit Bezugnahme auf 8 wird gezeigt, dass die inhärente Belastung der Lötlinie 132G in Abhängigkeit von der Temperatur, angezeigt durch Trend 802 bei 260 C (Leiterplattenmontage-Aufschmelztemperatur), 150 C (maximale Zuverlässigkeits-Belastungsprüftemperatur) und –65 C (minimale Zuverlässigkeits-Belastungsprüftemperatur) minimiert wird, wenn der leitfähige Clip 102 keinerlei Kippen entlang der langen Achse L des Halbleitervorrichtungs-Package 200 zeigt. Darüber hinaus ist die Dicke der Lötlinie 132G entlang der Längen A, B im Beispiel von 7A groß genug, sodass der Widerstand oder die Impedanz an der Grenzfläche zwischen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 und dem vierten Segment 130D des Leadframes 130 die Leistungseffizienz des Leistungswandlers 100 nicht nachteilig beeinflusst.
  • In 7B zeigt den leitfähigen Clip 102 maximales Kippen entlang der langen Achse L des Halbleitervorrichtungs-Package 200 auf, angezeigt durch den Winkel γ < α = 90°. In diesem Beispiel ist die Dicke der Lötlinie 132G entlang der Längen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 minimal und ist gleich einer Länge der Vorsprünge 122, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen. Dies liegt daran, dass die obere oder Endfläche der Vorsprünge 122 (siehe 2) in Kontakt mit dem vierten Segment 130D des Leadframes 130 sind, und im Szenario ohne Kippen (siehe 7A) würden die obere oder Endfläche der Vorsprünge 126 (siehe 2) in Kontakt mit dem Source-Anschluss des Transistors 104 bzw. dem Drain-Anschluss des Transistors 106 sein, wenn die obere oder Endfläche der Vorsprünge 122 in Kontakt mit dem vierten Segment 130D des Leadframes 130 sind, vorausgesetzt, dass die Länge der Vorsprünge 122 gleich der Länge der Vorsprünge 126 ist. Dies wird in 6 dargestellt, wo die Dicke der Lötlinie 132G entlang der Längen A, B der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 gleich einer Länge der Vorsprünge 122 ist, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen. Mit Bezugnahme auf 8 wird gezeigt, dass die inhärente Belastung der Lötlinie 132G in Abhängigkeit von der Temperatur, angezeigt durch Trend 804 bei 260 C, 150 C und –65 C größer ist, als wenn der leitfähige Clip 102 keinerlei Kippen entlang der langen Achse L des Halbleitervorrichtungs-Package 200 aufzeigt (siehe 7A). Darüber hinaus ist die Dicke der Lötlinie 132G entlang der Längen A, B im Beispiel von 7B groß genug, sodass der Widerstand oder die Impedanz an der Grenzfläche zwischen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 und dem vierten Segment 130D des Leadframes 130 die Leistungseffizienz des Leistungswandlers 100 nicht nachteilig beeinflusst.
  • In 7C werden die Vorsprünge 122 bei dem leitfähigen Clip 102 ausgelassen, um den Unterschied zwischen maximalem Kippen des leitfähigen Clips 102 entlang der langen Achse L ohne die und mit (siehe 7B) den Vorsprüngen 122 dazustellen. Dies wird angezeigt durch den Winkel b, wobei 90° = α > γ > β. In diesem Beispiel ist die Dicke der Lötlinie 132G entlang Längen A, B der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 kleiner als eine Länge der Vorsprünge 122, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen (unter Verwendung der Länge der Vorsprünge 122 als Orientierung, obwohl die Vorsprünge 122 in diesem Beispiel ausgelassen werden). Dies wird in 6 dargestellt, was das Gegenteil dessen ist, was oben in Verbindung mit 7A gezeigt und beschrieben wurde, wobei gezeigt wurden, dass die Dicke der Lötlinie 132G entlang Längen A, B der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 zwischen den Vorsprüngen 122 größer als eine Länge der Vorsprünge 122 ist, wie von der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 gemessen. Mit Bezugnahme auf 8 wird gezeigt, dass die inhärente Belastung der Lötlinie 132G in Abhängigkeit von der Temperatur im Beispiel aus 7C, angezeigt durch Trend 806 bei 260 C, 150 C und –65 C, wesentlich größer ist, als die durch Trend 804 angezeigte, die mit dem Beispiel aus 7B verknüpft ist. Darüber hinaus ist die Dicke der Lötlinie 132G entlang der Längen A, B im Beispiel von 7B dünn genug, sodass der Widerstand die oder Impedanz an der Grenzfläche zwischen der Oberfläche 124 des Fußsegments 102A des leitfähigen Clips 102 und dem vierten Segment 130D des Leadframes 130 die Leistungseffizienz des Leistungswandlers 100 nachteilig beeinflusst.
  • Wie hier erörtert, umfasst der leitfähige Clip der vorliegenden Offenbarung eine Anzahl von Vorsprüngen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an einem Leadframe des Halbleitervorrichtungs-Package angelötet ist. Gegebenenfalls kann der leitfähige Clip der vorliegenden Offenbarung auch eine Anzahl von Vorsprüngen umfassen, die sich jeweils ausgehend von einer Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an zumindest einer elektrischen Komponente angelötet ist, die ihrerseits an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist. Die Vorsprünge, die sich ausgehend von der Oberfläche des leitfähigen Clips erstrecken, die in der Praxis an dem Leadframe des Halbleitervorrichtungs-Package angelötet ist, halten die Dicke des Lots zwischen der Oberfläche des leitfähigen Clips und dem Leadframe bei einer Dicke, die größer oder gleich einer Länge der Vorsprünge ist, wie von der Oberfläche des leitfähigen Clips gemessen. Auf diese Weise werden Probleme der Schaltungsleistungsfähigkeit und -zuverlässigkeit, die sich aufgrund einer übermäßig dünnen Lötverbindung an der Grenzfläche zwischen der Oberfläche des leitfähigen Clips und dem Leadframe manifestieren können, verhindert.
  • In einer beispielhaften Umsetzung umfasst ein Halbleitervorrichtungs-Package einen Leadframe, zumindest einen Transistor, der an dem Leadframe angelötet ist, und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche an dem zumindest einen Transistor angelötet ist und der entlang der zweiten Oberfläche mit einer Dicke des Lots, die größer oder gleich einer Länge von zumindest einem Vorsprung, der sich ausgehend von der zweiten Oberfläche erstreckt, an dem Leadframe angelötet ist. Die beispielhafte Umsetzung ist konsistent mit der, die in Verbindung mit zumindest 7A–7B mit Bezugnahme auf die Vorsprünge 122 gezeigt und beschrieben ist, und es wird in Betracht gezogen, dass die Länge der Vorsprünge 122 so definiert werden kann, dass sichergestellt wird, dass Leistungseffizienz und Betriebslebensdauer der Schaltungsanordnung des Halbleitervorrichtungs-Package nicht beeinträchtigt oder beeinflusst werden. Beispielsweise kann die Länge der Vorsprünge 122 so definiert werden, dass sie 20 µm nominal mit einer Toleranz von +10 µm/–0 µm misst, was äquivalent zu einer Mindestlotdicke sein kann, wie gemäß Spezifikation definiert. In einigen Beispielen kann die Länge der Vorsprünge 126 auch so definiert werden, dass sie 20 µm nominal mit einer Toleranz von +10 µm/–0 µm, misst, was äquivalent zu einer Mindestlötmitteldicke sein kann, wie gemäß Spezifikation definiert. Andere Beispiele sind möglich.
  • In einer beispielhaften Umsetzung stößt eine Endfläche des zumindest einen Vorsprungs an den Leadframe an. Die beispielhafte Umsetzung ist konsistent mit der, die in Verbindung mit zumindest 7B mit Bezugnahme auf die Vorsprünge 122 gezeigt und beschrieben ist, wobei die Vorsprünge 122 das vierte Segment 130D des Leadframes 130 kontaktieren.
  • In einer beispielhaften Umsetzung ist eine Endfläche des zumindest einen Vorsprungs um einen Bruchteil der Dicke des Lots gegenüber dem Leadframe versetzt. Die beispielhafte Umsetzung ist konsistent mit der, die in Verbindung mit zumindest 6 mit Bezugnahme auf die Vorsprünge 122 gezeigt und beschrieben ist, wenn die Vorsprünge 122 das vierte Segment 130D des Leadframes 130 nicht kontaktieren.
  • In einer beispielhaften Umsetzung ist ein Querschnitt entlang der Länge des zumindest einen Vorsprungs aus länglich, kreisförmig und polygonal ausgewählt. Im Allgemeinen kann der zumindest eine Vorsprung so gefertigt werden, dass er einen beliebigen Querschnitt aufweist, es kann aber für den zumindest einen Vorsprung vorteilhaft sein, eine im Wesentlichen flache Endfläche zu haben. Die beispielhafte Umsetzung ist konsistent mit der, die in Verbindung mit zumindest 2 mit Bezugnahme auf die Vorsprünge 122 oder die Vorsprünge 126 gezeigt und beschrieben ist, von denen jeder eine im Wesentliche flache Endfläche aufzeigen, aber entlang einer Länge jede Querschnittsgeometrie aufzeigen kann.
  • Zusätzlich demonstrieren die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1: Ein Halbleitervorrichtungs-Package, umfassend einen Leadframe, zumindest einen Transistor, der an dem Leadframe angelötet ist, und einen leitfähigen Clip, der eine erste und eine zweite Oberfläche hat und der entlang der ersten Oberfläche an dem zumindest einen Transistor angelötet ist und der entlang der zweiten Oberfläche mit einer Dicke des Lots, die größer oder gleich einer Länge von zumindest einem Vorsprung, der sich ausgehend von der zweiten Oberfläche erstreckt, an dem Leadframe angelötet ist.
  • Beispiel 2: Das Halbleitervorrichtungs-Package nach Beispiel 1, wobei eine Endfläche des zumindest einen Vorsprungs an den Leadframe anstößt.
  • Beispiel 3: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–2, wobei eine Endfläche des zumindest einen Vorsprungs um einen Bruchteil der Dicke des Lots gegenüber dem Leadframe versetzt ist.
  • Beispiel 4: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–3, wobei ein Querschnitt entlang der Länge des zumindest einen Vorsprungs aus länglich, kreisförmig und polygonal ausgewählt ist.
  • Beispiel 5: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–4, wobei der leitfähige Clip entlang der ersten Oberfläche mit einer Dicke des Lots, die größer oder gleich einer Länge von zumindest einem Vorsprung ist, der sich ausgehend von der ersten Oberfläche erstreckt, an dem zumindest einen Transistor angelötet ist.
  • Beispiel 6: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–5, wobei eine Endfläche des zumindest einen Vorsprungs an eine Oberfläche des zumindest einen Transistors anstößt.
  • Beispiel 7: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–6, wobei eine Endfläche des zumindest einen Vorsprungs um einen Bruchteil der Dicke des Lots gegenüber einer Oberfläche des zumindest einen Transistors versetzt ist.
  • Beispiel 8: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 1–7, wobei ein Querschnitt entlang der Länge des zumindest einen Vorsprungs aus länglich, kreisförmig und polygonal ausgewählt ist.
  • Beispiel 9: Ein Halbleitervorrichtungs-Package, umfassend einen Leadframe, mehrere, jeweils an dem Leadframe angelötete Transistoren und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche mit einer ersten Dicke des Lots, die größer oder gleich einer Länge eines Vorsprungs von ersten mehreren Vorsprüngen ist, die sich ausgehend von der ersten Oberfläche erstrecken, an dem Leadframe angelötet ist und der entlang der zweiten Oberfläche mit einer zweiten Dicke des Lots, die größer oder gleich einer Länge eines Vorsprungs von zweiten mehreren Vorsprüngen ist, die sich ausgehend von der zweiten Oberfläche erstrecken, an jedem der mehreren Transistoren angelötet ist.
  • Beispiel 10: Das Halbleitervorrichtungs-Package nach Beispiel 9, ferner umfassend eine Steuerung, die an dem Leadframe angelötet ist und die dazu ausgelegt ist, jeden der mehreren Transistoren anzusteuern, um eine Spannung an dem leitfähigen Clip zu entwickeln, die größer als oder kleiner als eine Spannungseingabe an einem der mehreren Transistoren ist.
  • Beispiel 11: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–10, wobei eine Endfläche des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, an den Leadframe anstößt.
  • Beispiel 12: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–11, wobei eine Endfläche des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, um einen Bruchteil der ersten Dicke des Lots gegenüber dem Leadframe versetzt ist.
  • Beispiel 13: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–12, wobei ein Querschnitt entlang der Länge des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, aus länglich, kreisförmig und polygonal ausgewählt ist.
  • Beispiel 14: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–13, wobei die ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, entlang einer Linie der ersten Oberfläche mit einem bestimmten Rastermaß getrennt sind.
  • Beispiel 15: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–14, wobei eine Endfläche des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, an eine Oberfläche von einem der mehreren Transistoren anstößt.
  • Beispiel 16: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–15, wobei eine Endfläche des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, um einen Bruchteil der zweiten Dicke des Lots gegenüber einer Oberfläche von einem der mehreren Transistoren versetzt ist.
  • Beispiel 17: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–16, wobei ein Querschnitt entlang der Länge des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, aus länglich, kreisförmig und polygonal ausgewählt ist.
  • Beispiel 18: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–17, wobei die zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, entlang der zweiten Oberfläche räumlich versetzt angeordnet sind.
  • Beispiel 19: Das Halbleitervorrichtungs-Package nach jeder Kombination aus den Beispielen 9–18, wobei die erste Oberfläche des leitfähigen Clips nicht kollinear mit der zweiten Oberfläche des leitfähigen Clips ist.
  • Beispiel 20: Ein Halbleitervorrichtungs-Package, umfassend einen Leadframe, mehrere, jeweils an den Leadframe angelötete Transistoren und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche mit einer ersten Dicke des Lots, die größer oder gleich einer Länge eines Vorsprungs von ersten mehreren Vorsprüngen ist, die sich ausgehend von der ersten Oberfläche erstrecken und die entlang einer Linie der ersten Oberfläche mit einem bestimmten Rastermaß getrennt sind, an dem Leadframe angelötet ist und der entlang der zweiten Oberfläche mit einer zweiten Dicke des Lots, die größer oder gleich einer Länge eines Vorsprungs von zweiten mehreren Vorsprüngen ist, die sich ausgehend von der zweiten Oberfläche erstrecken und die entlang der zweiten Oberfläche räumlich versetzt angeordnet sind, an jedem der mehreren Transistoren angelötet ist.
  • Verschiedene Beispiele der Offenbarung wurden beschrieben. Jede Kombination der beschriebenen Systeme, Operationen oder Funktionen wird in Betracht gezogen. Diese und andere Beispiele liegen innerhalb des Schutzumfangs der folgenden Ansprüche.

Claims (20)

  1. Halbleitervorrichtungs-Package, das aufweist: einen Leadframe; zumindest einen Transistor, der an dem Leadframe angelötet ist; und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche an dem zumindest einen Transistor angelötet ist und der entlang der zweiten Oberfläche mit einer Dicke eines Lots, die größer oder gleich einer Länge von zumindest einem Vorsprung ist, der sich ausgehend von der zweiten Oberfläche erstreckt, an dem Leadframe angelötet ist.
  2. Halbleitervorrichtungs-Package nach Anspruch 1, wobei eine Endfläche des zumindest einen Vorsprungs an den Leadframe anstößt.
  3. Halbleitervorrichtungs-Package nach Anspruch 1 oder 2, wobei eine Endfläche des zumindest einen Vorsprungs um einen Bruchteil der Dicke des Lots gegenüber dem Leadframe versetzt ist.
  4. Halbleitervorrichtungs-Package nach einem der vorhergehenden Ansprüche, wobei ein Querschnitt entlang der Länge des zumindest einen Vorsprungs aus länglich, kreisförmig und polygonal ausgewählt ist.
  5. Halbleitervorrichtungs-Package nach einem der vorhergehenden Ansprüche, wobei der leitfähige Clip entlang der ersten Oberfläche mit einer Dicke eines Lots, die größer oder gleich einer Länge von zumindest einem Vorsprung ist, der sich ausgehend von der ersten Oberfläche erstreckt, an dem zumindest einen Transistor angelötet ist.
  6. Halbleitervorrichtungs-Package nach Anspruch 5, wobei eine Endfläche des zumindest einen Vorsprungs an eine Oberfläche des zumindest einen Transistors anstößt.
  7. Halbleitervorrichtungs-Package nach Anspruch 5 oder 6, wobei eine Endfläche des zumindest einen Vorsprungs um einen Bruchteil der Dicke des Lots gegenüber einer Oberfläche des zumindest einen Transistors versetzt ist.
  8. Halbleitervorrichtungs-Package nach einem der Ansprüche 5 bis 7, wobei ein Querschnitt entlang der Länge des zumindest einen Vorsprungs aus länglich, kreisförmig und polygonal ausgewählt ist.
  9. Halbleitervorrichtungs-Package, das aufweist: einen Leadframe; mehrere Transistoren, die jeweils an dem Leadframe angelötet sind; und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche mit einer ersten Dicke eines Lots, die größer oder gleich einer Länge eines Vorsprungs von ersten mehreren Vorsprüngen ist, die sich ausgehend von der ersten Oberfläche erstrecken, an dem Leadframe angelötet ist und der entlang der zweiten Oberfläche mit einer zweiten Dicke eines Lots, die größer oder gleich einer Länge eines Vorsprungs von zweiten mehreren Vorsprüngen ist, die sich ausgehend von der zweiten Oberfläche erstrecken, an jedem der mehreren Transistoren angelötet ist.
  10. Halbleitervorrichtungs-Package nach Anspruch 9, das ferner eine Steuerung aufweist, die an dem Leadframe angelötet ist und die dazu ausgelegt ist, jeden der mehreren Transistoren anzusteuern, um eine Spannung an dem leitfähigen Clip zu entwickeln, die größer als oder kleiner als eine Spannungseingabe an einem der mehreren Transistoren ist.
  11. Halbleitervorrichtungs-Package nach Anspruch 9 oder 10, wobei eine Endfläche des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, an den Leadframe anstößt.
  12. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 11, wobei eine Endfläche des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, um einen Bruchteil der ersten Dicke des Lots gegenüber dem Leadframe versetzt ist.
  13. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 12, wobei ein Querschnitt entlang der Länge des Vorsprungs der ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, aus länglich, kreisförmig und polygonal ausgewählt ist.
  14. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 13, wobei die ersten mehreren Vorsprünge, die sich ausgehend von der ersten Oberfläche erstrecken, entlang einer Linie der ersten Oberfläche mit einem bestimmten Rastermaß getrennt sind.
  15. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 14, wobei eine Endfläche des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, an eine Oberfläche von einem der mehreren Transistoren anstößt.
  16. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 15, wobei eine Endfläche des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, um einen Bruchteil der zweiten Dicke des Lots gegenüber einer Oberfläche von einem der mehreren Transistoren versetzt ist.
  17. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 16, wobei ein Querschnitt entlang der Länge des Vorsprungs der zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, aus länglich, kreisförmig und polygonal ausgewählt ist.
  18. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 17, wobei die zweiten mehreren Vorsprünge, die sich ausgehend von der zweiten Oberfläche erstrecken, entlang der zweiten Oberfläche räumlich versetzt angeordnet sind.
  19. Halbleitervorrichtungs-Package nach einem der Ansprüche 9 bis 18, wobei die erste Oberfläche des leitfähigen Clips nicht kollinear mit der zweiten Oberfläche des leitfähigen Clips ist.
  20. Halbleitervorrichtungs-Package, das aufweist: einen Leadframe; mehrere Transistoren, die jeweils an dem Leadframe angelötet sind; und einen leitfähigen Clip, der eine erste Oberfläche und eine zweite Oberfläche hat und der entlang der ersten Oberfläche mit einer ersten Dicke eines Lots, die größer oder gleich einer Länge eines Vorsprungs von ersten mehreren Vorsprüngen ist, die sich ausgehend von der ersten Oberfläche erstrecken und die entlang einer Linie der ersten Oberfläche mit einem bestimmten Rastermaß getrennt sind, an dem Leadframe angelötet ist und der entlang der zweiten Oberfläche mit einer zweiten Dicke eines Lots, die größer oder gleich einer Länge eines Vorsprungs von zweiten mehreren Vorsprüngen ist, die sich ausgehend von der zweiten Oberfläche erstrecken und die entlang der zweiten Oberfläche räumlich versetzt angeordnet sind, an jedem der mehreren Transistoren angelötet ist.
DE102017216888.9A 2016-09-30 2017-09-25 Leitfähiger Clip für Halbleitervorrichtungs-Package Pending DE102017216888A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/282,505 US9941193B1 (en) 2016-09-30 2016-09-30 Semiconductor device package having solder-mounted conductive clip on leadframe
US15/282,505 2016-09-30

Publications (1)

Publication Number Publication Date
DE102017216888A1 true DE102017216888A1 (de) 2018-04-05

Family

ID=61623735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017216888.9A Pending DE102017216888A1 (de) 2016-09-30 2017-09-25 Leitfähiger Clip für Halbleitervorrichtungs-Package

Country Status (3)

Country Link
US (1) US9941193B1 (de)
CN (1) CN107910308A (de)
DE (1) DE102017216888A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020109703A1 (de) 2020-04-07 2021-10-07 Infineon Technologies Ag Halbleitergehäuse und verfahren zu seiner herstellung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283699B2 (en) * 2016-01-29 2019-05-07 Avago Technologies International Sales Pte. Limited Hall-effect sensor isolator
US20210159157A1 (en) * 2019-11-26 2021-05-27 Semiconductor Components Industries, Llc Semiconductor clip and related methods
KR20220029128A (ko) * 2020-09-01 2022-03-08 삼성전자주식회사 반도체 패키지
EP3975225A1 (de) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Halbleitermodul
CN113410185B (zh) * 2021-06-04 2021-12-14 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US20090261461A1 (en) * 2008-04-16 2009-10-22 Steven Sapp Semiconductor package with lead intrusions
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US8354740B2 (en) * 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US9508633B2 (en) * 2011-08-22 2016-11-29 Texas Instruments Incorporated High performance power transistor having ultra-thin package
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9515060B2 (en) * 2013-03-20 2016-12-06 Infineon Technologies Austria Ag Multi-chip semiconductor power device
EP2930747A1 (de) * 2014-04-07 2015-10-14 Nxp B.V. Leitung zum Anschluss an eine Halbleitervorrichtung
US20150348881A1 (en) * 2014-05-29 2015-12-03 Texas Instruments Incorporated Solder Coated Clip And Integrated Circuit Packaging Method
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
US9683278B2 (en) * 2015-06-08 2017-06-20 Infineon Technologies Ag Diffusion solder bonding using solder preforms
US9620440B1 (en) * 2016-02-25 2017-04-11 Texas Instruments Incorporated Power module packaging with dual side cooling
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020109703A1 (de) 2020-04-07 2021-10-07 Infineon Technologies Ag Halbleitergehäuse und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
US20180096920A1 (en) 2018-04-05
US9941193B1 (en) 2018-04-10
CN107910308A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
DE102017216888A1 (de) Leitfähiger Clip für Halbleitervorrichtungs-Package
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102005007373B4 (de) Leistungshalbleiterbaugruppe
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102012202765B3 (de) Halbleitermodul
DE112016001261T5 (de) Effizientes sic leistungsmodul mit hoher geschwindigkeit
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE112015000245T5 (de) Halbleitermodul
DE102017215480A1 (de) Package für Die-Brücken-Kondensator
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE102016109558A1 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
WO2018224480A1 (de) Leistungsumrichtermodul und verfahren zu dessen herstellung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102017214236A1 (de) Leistungswandler mit wenigstens fünf elektrischen Verbindungen auf einer Seite
DE102009002732B4 (de) Schaltungsanordnung mit zwei Halbleiterschaltelementen und einem Freilaufelement sowie zugehöriger Schaltwandler
DE102016101433A1 (de) Multi-Chip-Halbleiterleistungsgehäuse
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE102020119169B4 (de) Schaltkomponenten
DE102020105507A1 (de) Spannungsbegrenzermodul, spannungsbegrenzervorrichtung und leistungsumsetzvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication