DE102016109558A1 - Halbleiterpackage mit eingebetteter ausgangsinduktivität - Google Patents

Halbleiterpackage mit eingebetteter ausgangsinduktivität Download PDF

Info

Publication number
DE102016109558A1
DE102016109558A1 DE102016109558.3A DE102016109558A DE102016109558A1 DE 102016109558 A1 DE102016109558 A1 DE 102016109558A1 DE 102016109558 A DE102016109558 A DE 102016109558A DE 102016109558 A1 DE102016109558 A1 DE 102016109558A1
Authority
DE
Germany
Prior art keywords
semiconductor package
sync
control
structured
magnetic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016109558.3A
Other languages
English (en)
Other versions
DE102016109558B4 (de
Inventor
Eung San Cho
Dan Clavette
Darryl Galipeau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102016109558A1 publication Critical patent/DE102016109558A1/de
Application granted granted Critical
Publication of DE102016109558B4 publication Critical patent/DE102016109558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

In einer Realisierung umfasst ein Halbleiterpackage sowohl einen Steuertransistor und einen Sync-Transistor einer Leistungswandlerschaltstufe, die über einem ersten strukturierten, leitenden Träger angebracht sind, als auch ein magnetisches Material, das über den Leitungen des ersten strukturierten, leitenden Trägers angeordnet ist. Das Halbleiterpackage umfasst außerdem einen zweiten strukturierten, leitenden Träger, der über dem ersten strukturierten, leitenden Träger, dem Steuer- und dem Sync-Transistor und dem magnetischen Material angebracht ist. Leitungen des zweiten strukturierten, leitenden Trägers liegen über dem magnetischen Material und sind mit den Leitungen des ersten strukturierten, leitenden Trägers gekoppelt, so dass sie Windungen einer Ausgangsinduktivität für die Leistungswandlerschaltstufe bilden, wobei die Ausgangsinduktivität in das Halbleiterpackage integriert ist.

Description

  • Leistungswandler wie etwa Spannungsregler werden in einer Vielzahl von elektronischen Schaltungen und Systemen verwendet. Viele IC-(integrated circuit – integrierte Schaltung)-Anwendungen erfordern beispielsweise die Wandlung einer DC-(Direct Current – Gleichstrom)-Eingangsspannung in eine niedrigere, oder höhere, DC-Ausgangsspannung. Ein Abwärtswandler kann zum Beispiel realisiert werden, um eine höhere DC-Eingangsspannung in eine niedrigere DC-Ausgangsspannung für die Verwendung in Niederspannungsanwendungen, bei denen relativ große Ausgangsströme benötigt werden, zu wandeln.
  • Die Schaltstufe eines Leistungswandlers umfasst üblicherweise einen High-Side-Steuertransistor und einen Low-Side-Synchrontransistor (Sync-Transistor) und kann einen Treiber-IC umfassen, der dazu ausgelegt ist, den Steuer- und/oder Sync-Transistor zu treiben. Zusätzlich umfassen Leistungswandlerschaltungen üblicherweise eine relativ große Ausgangsinduktivität für die Schaltstufe. Folglich benötigen herkömmliche Vorgehensweisen für die Realisierung eines Leistungswandlers auf einer Leiterplatte (PCB, Printed Circuit Board) ausreichend PCB-Fläche, um ein Nebeneinander-(Side-by-Side)-Layout aufzunehmen, das nicht nur ein Package umfasst, das den Steuer- und Sync-Transistor der Leistungswandlerschaltstufe enthält, sondern auch die Ausgangsinduktivität für die Schaltstufe.
  • Die vorliegende Offenbarung betrifft ein Halbleiterpackage mit eingebetteter Ausgangsinduktivität, im Wesentlichen wie in Verbindung mit wenigstens einer der Figuren gezeigt und/oder beschrieben und wie durch die Ansprüche dargelegt.
  • 1 zeigt eine Darstellung eines beispielhaften Leistungswandlers.
  • 2 zeigt ein Flussdiagramm, das ein beispielhaftes Verfahren zur Herstellung eines Halbleiterpackages mit eingebetteter Ausgangsinduktivität gemäß einer Realisierung darstellt.
  • 3A zeigt eine Draufsicht, die ein Ergebnis aus dem Durchführen einer Anfangshandlung gemäß dem beispielhaften Flussdiagramm aus 2 in Übereinstimmung mit einer Realisierung veranschaulicht.
  • 3B zeigt eine Draufsicht, die ein Ergebnis aus dem Durchführen einer anschließenden Handlung gemäß dem beispielhaften Flussdiagramm aus 2 in Übereinstimmung mit einer Realisierung veranschaulicht.
  • 3C zeigt eine Draufsicht, die ein Ergebnis aus dem Durchführen einer anschließenden Handlung gemäß dem beispielhaften Flussdiagramm aus 2 in Übereinstimmung mit einer Realisierung veranschaulicht.
  • 3D zeigt eine Querschnittsansicht der in 3C gezeigten Struktur, die ein Ergebnis aus dem Durchführen einer Endhandlung gemäß dem beispielhaften Flussdiagramm aus 2 in Übereinstimmung mit einer Realisierung veranschaulicht.
  • 4 zeigt eine Querschnittsansicht eines Halbleiterpackages mit eingebetteter Ausgangsinduktivität gemäß einer Realisierung.
  • 5 zeigt eine Querschnittsansicht eines Halbleiterpackages mit eingebetteter Ausgangsinduktivität gemäß einer weiteren Realisierung.
  • Die folgende Beschreibung enthält spezielle Informationen, die die Realisierungen in der vorliegenden Offenbarung betreffen. Ein Fachmann erkennt, dass die vorliegende Offenbarung auf eine andere Art als hierin speziell besprochen realisiert werden kann. Die Zeichnungen in der vorliegenden Anmeldung und deren beiliegende ausführliche Beschreibung betreffen lediglich beispielhafte Realisierungen. Ähnliche oder entsprechende Elemente in den Figuren können, soweit nicht anders angegeben, durch ähnliche oder entsprechende Referenznummern gekennzeichnet sein. Zudem sind die Zeichnungen und Veranschaulichungen in der vorliegenden Anmeldung gewöhnlich nicht maßstabsgetreu und sind nicht dafür bestimmt, tatsächlichen relativen Abmessungen zu entsprechen.
  • Wie oben angegeben, werden Leistungswandler, wie etwa Spannungsregler, in einer Vielzahl von elektronischen Schaltungen und Systemen verwendet. Beispielsweise können IC(integrated circuit – integrierte Schaltung)-Anwendungen die Wandlung einer DC(direct current – Gleichspannung)-Eingangsspannung zu einer niedrigeren, oder höheren, DC-Ausgangspannung benötigen. Als ein spezielles Beispiel kann ein Abwärtswandler als Spannungsregler realisiert werden, um einen DC-Eingang mit höherer Spannung für die Verwendung in Niederspannungsanwendungen, in denen relativ große Ausgangsströme benötigt werden, in einen DC-Ausgang mit niedrigerer Spannung zu wandeln.
  • 1 zeigt eine Darstellung eines beispielhaften Leistungswandlers. Der Leistungswandler 100 umfasst ein Halbleiterpackage 102 und einen Ausgangskondensator 108, der zwischen einen Ausgang 106 des Halbleiterpackage 102 und Masse gekoppelt ist. Wie in 1 gezeigt umfasst das Halbleiterpackage 102 eine Leistungswandlerschaltstufe 110 und eine Ausgangsinduktivität 104 für die Leistungswandlerschaltstufe 110. Wie weiter in 1 gezeigt, ist der Leistungswandler 100 dafür ausgelegt, um eine Eingangsspannung VIN zu empfangen und eine gewandelte Spannung, d.h. eine gleichgerichtete und/oder herunter transformierte Spannung, als VOUT am Ausgang 106 bereitzustellen.
  • Die Leistungswandlerschaltstufe 110 kann durch die Verwendung von zwei Stromschaltern in Form von MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistoren), die zum Beispiel als Halbbrücke angeordnet sind, realisiert werden. Das heißt, die Leistungswandlerschaltstufe 110 kann sowohl eine High-Side- oder Steuer-FET 120 (Q1) mit Drain 122, Source 124 und Gate 126 als auch einen Low-Side- oder Synchron-(Sync)-FET 130 (Q2) mit Drain 132, Source 134 und Gate 136 umfassen. Der Steuer-FET 120 ist, wie in 1 gezeigt, mit dem Sync-FET 130 an einem Schaltungsknoten 128 gekoppelt, der wiederum mit dem Ausgang 106 des Halbleiterpackages 102 durch die Ausgangsinduktivität 104 gekoppelt ist. Wie ebenso in 1 gezeigt ist, ist die Ausgangsinduktivität 104 für die Leistungswandlerschaltstufe 110 im Halbleiterpackage 102 integriert, wie etwa durch das Einbetten in das Halbleiterpackage 102, wie unten ausführlicher beschrieben wird.
  • Gemäß der in der beispielhaften in 1 gezeigten Realisierung umfasst die Leistungswandlerschaltstufe 110 einen Treiber-IC 140 zum Treiben des Steuer-FET 120 und des Sync-FET 130. Es wird jedoch darauf hingewiesen, dass die Aufnahme des Treiber-IC 140 in die Leistungswandlerschaltstufe 110 optional ist. Dementsprechend können in anderen Realisierungen sowohl die Leistungswandlerschaltstufe 110 als auch das Halbleiterpackage 102 für die Leistungswandlerschaltstufe 110 und die integrierte Ausgangsinduktivität 104 den Treiber-IC 140 möglicherweise nicht umfassen.
  • Die jeweiligen Steuer- und Sync-FETs 110 und 120 können als Gruppe-IV-basierte Leistungs-FETs realisiert sein, wie etwa zum als Beispiel Silizium-Leistungs-MOSFETs mit einem vertikalen Design. Der Leistungswandler 100 kann in einer Vielzahl von Kraftfahrzeugs-, industriellen, Haushaltsgeräte- und Beleuchtungsanwendungen vorteilhaft genutzt werden, zum Beispiel als Abwärtswandler. Es wird darauf hingewiesen, dass im Interesse der Einfachheit und Kürze der Beschreibung die vorliegenden erfindungsgemäßen Prinzipien in einigen Fällen durch Bezug auf spezielle Realisierungen eines Abwärtswandlers, der einen oder mehrere siliziumbasierte Leistungs-FETs umfasst, beschrieben werden. Es wird jedoch betont, dass solche Realisierungen lediglich beispielhaft sind, und die hier offenbarten erfindungsgemäßen Prinzipien auf ein breites Spektrum von Anwendungen anwendbar sind, einschließlich Ab- und Aufwärtswandler, die durch die Verwendung anderer Leistungstransistoren, die auf anderen Gruppe-IV-Materialien oder Gruppe-III-V-Halbleitern basieren, realisiert werden.
  • Es wird ferner darauf hingewiesen, dass sich, wie hier verwendet, die Formulierung „Gruppe-III-V“ auf einen Verbindungshalbleiter bezieht, der wenigstens ein Element der Gruppe III und wenigstens ein Element der Gruppe V umfasst. Beispielhaft kann ein Gruppe-III-V-Halbleiter die Form eines III-Nitrid-Halbleiters annehmen, der Stickstoff und wenigstens ein Element der Gruppe III umfasst. Zum Beispiel kann ein III-Nitrid-Leistungs-FET unter Verwendung von Galliumnitrid (GaN) hergestellt werden, in dem das Element oder die Elemente der Gruppe III etwas oder eine beträchtliche Menge Gallium umfassen, können allerdings außerdem weitere Elemente der Gruppe III zusätzlich zu Gallium umfassen. Dementsprechend können in einigen Realisierungen einer oder beide von Steuer-FET 120 und Sync-FET 130 die Form eines III-Nitrid-Leistungs-FET, wie etwa eines III-Nitrid-HEMT (high electron mobility transistor – Transistor mit hoher Elektronenbeweglichkeit), annehmen.
  • Weiter zu 2, die ein Flussdiagramm 250 zeigt, das ein beispielhaftes Verfahren zur Herstellung eines Halbleiterpackages mit eingebetteter Ausgangsinduktivität darstellt. Das durch das Flussdiagramm 250 beschriebene beispielhafte Verfahren wird auf einem Teil einer leitenden Trägerstruktur durchgeführt, die ein Halbleiterpackage-Leiterrrahmen (engl.: lead frame) sein kann oder die zum Beispiel die Form eines leitenden Blechs oder einer leitenden Platte annehmen kann.
  • Gemäß der 3A, 3B, 3C und 3D (im Folgenden „3A–3D“) veranschaulichen die jeweils in diesen Figuren gezeigten Strukturen 352, 354, 356 und 358 das Ergebnis des Durchführens des Verfahrens des Flussdiagramms 250 gemäß einer Realisierung. Die Struktur 352 in 3A repräsentiert zum Beispiel einen ersten strukturierten, leitenden Träger 360 mit einem Steuer-FET 320 und einem darüber angebrachten Sync-FET 330 (Handlung 252). Die Struktur 354 in 3B zeigt ein magnetisches Material 370, das über den Leitungen 368a, 368b, 368c, 368d, 368e, 368f, 368g, 368h, 368i und 368j (im Folgenden „Leitungen 368a–368j“) des erstens strukturierten, leitenden Trägers 360 angeordnet ist (Handlung 254). Die Struktur 356 in 3C zeigt einen zweiten strukturierten, leitenden Träger 380, der über dem ersten strukturierten, leitenden Träger 360, dem Steuer- und Sync-FET 320 und 330 und dem magnetischen Material 370 angebracht ist (Handlung 256), und so weiter.
  • Bezugnehmend auf das Flussdiagramm 250 in 2 in Kombination mit den 1 und 3A beginnt das Flussdiagramm 250 mit dem Anbringen des Steuer-FET 320 und des Sync-FET 330 der Leistungswandlerschaltstufe 110 über dem ersten strukturierten, leitenden Träger 360 (Handlung 252). Der erste strukturierte, leitende Träger 360 kann ein vollständig strukturierter, leitender Träger zur Verwendung als Teil des Halbleiterpackage 302 sein, das in 3A als Umriss gezeigt ist. Wie außerdem in 3A gezeigt, weist der erste strukturierte, leitende Träger 360 mehrere Abschnitte auf, einschließlich einem Steuer-Drainsegment 362, einem Sync-Sourcesegment 364, einem Sync-Gatesegment 366 und Leitungen 368a–368j. Es wird darauf hingewiesen, dass gemäß der in 3A gezeigten beispielhaften Realisierung Leitungen 368e und 368f des ersten strukturierten, leitenden Trägers 360 einen Ausgang 306 des Halbleiterpackage 302 bereitstellen. der Ausgang 306 von Halbleiterpackage 302 entspricht im Allgemeinen dem Ausgang 106 in 1.
  • Der erste strukturierte, leitende Träger 360 kann aus einem beliebigen leitenden Material mit angemessen niedrigem elektrischem Widerstand gebildet sein. Beispiele für Materialien, aus denen der erste strukturierte, leitende Träger 360 gebildet sein kann, umfassen Kupfer (Cu), Aluminium (Al) oder eine leitende Legierung. In einer Realisierung kann, wie oben angegeben, der erste strukturierte, leitende Träger 360 realisiert werden, indem wenigstens ein Teil eines Halbleiterpackage-Leitungsrahmens verwendet wird.
  • Gemäß der beispielhaften in 3A gezeigten Realisierungen umfasst das Halbleiterpackage 302 eine Treiber-IC 340 zum Treiben des Steuer-FET 320 und des Sync-FET 330. Das Halbleiterpackage 302, der Steuer-FET 320, der Sync-FET 330 und der Treiber-IC 340 entsprechen im Allgemeinen jeweils dem Halbleiterpackage 102, dem Steuer-FET 120, dem Sync-FET 130 und dem Treiber-IC 140 in 1 und können beliebige der Eigenschaften, die den entsprechenden Merkmalen in der vorliegenden Anmeldung zugeschrieben sind, teilen. Mit anderen Worten und wie oben in Bezug auf 1 besprochen, ist die Aufnahme des Treiber-IC 340 in das Halbleiterpackage 302 optional. Dementsprechend kann das Halbleiterpackage 302 für den Steuer-FET 320 und den Sync-FET 330 in anderen Realisierungen den Treiber-IC 340 möglicherweise nicht umfassen.
  • In Realisierungen, in denen der Steuer-FET 320 und der Sync-FET 330 vertikale Leistungs-FETs sind, kann das Drain des Steuer-FET 320 an das Steuer-Drainsegment 362 des ersten strukturierten, leitenden Trägers 360 (das Drain von Steuer-FET 320 ist auf einer unteren Oberfläche von Steuer-FET 320 gegenüber Source 324 und Gate 326 angeordnet und entspricht Drain 122 von Steuer-FET 120 in 1) angebracht sein. Entsprechend können das Source und das Gate von Sync-FET 330 jeweils an ein Sync-Sourcesegment 364 und ein Sync-Gatesegment 366 des ersten strukturierten, leitenden Trägers 360 (die Source und das Gate von Sync-FET 330 sind auf einer Oberfläche von Sync-FET 330 gegenüber Drain 332 angeordnet und entsprechen jeweils Source 134 und Gate 136 von Sync-FET 130 in 1) angebracht sein.
  • Der Steuer-FET 320 und der Sync-FET 330 können an dem ersten strukturierten, leitenden Träger 360 angebracht sein, indem ein elektrisch leitendes Die-Befestigungsmaterial verwendet wird (aus der in 3A gezeigten Perspektive nicht sichtbar). Wenn er in das Halbleiterpackage 302 eingefügt ist, kann der Treiber-IC 340 zudem an dem ersten strukturierten, leitenden Träger 360 angebracht sein, indem das gleiche elektrisch leitende Die-Befestigungsmaterial verwendet wird, das zum Anbringen des Steuer-FET 320 und des Sync-FET 330 verwendet wird, oder indem ein elektrisch isolierendes Die-Befestigungsmaterial (Die-Befestigungsmaterial für Treiber-IC 340 ebenfalls aus der in 3A gezeigten Perspektive nicht sichtbar) verwendet wird.
  • Wie in 3A gezeigt, kann der Treiber-IC 340, falls vorhanden, mit dem Gate 326 des Steuer-FET 320 durch einen elektrischen Verbinder 342 gekoppelt sein und kann mit dem Gate des Sync-FET 330 und dem Sync-Gatesegment 366 des ersten strukturierten, leitenden Trägers durch einen elektrischen Verbinder 344 gekoppelt sein. Es wird darauf hingewiesen, dass, obwohl die elektrischen Verbinder 342 und 344 in 3A als Drahtverbindung dargestellt sind, diese Darstellung lediglich dem Zweck der konzeptionellen Klarheit dient. Allgemeiner können einer oder beide der elektrischen Verbinder 342 und 344 als Drahtverbindung, als leitende Klipps, Bänder oder Streifen oder als Vias, wie etwa zum Beispiel Durchsubstrat-Vias, realisiert sein.
  • Weiter zu der Struktur 354 in 3B und weiter unter Bezug auf 2, geht das Flussdiagramm 250 weiter mit dem Anordnen magnetischen Materials 370 über Leitungen 368a–368j des ersten strukturierten, leitenden Trägers 360 (Handlung 254). Ein magnetisches Material 370 kann ein beliebiges Material sein, das für die Verwendung als Induktivitätskern geeignet ist. Zum Beispiel kann ein magnetisches Material 370 die Form eines Magnetkerns, wie etwa eines Ferritkerns mit hoher Stabilität der Ausgangsinduktivität 104 in 1, haben.
  • Gemäß der in 3B gezeigten beispielhaften Realisierung ist ein magnetisches Material 370 angrenzend an den Sync-FET 330 angeordnet. Das heißt, der Sync-FET 330 ist zwischen dem magnetischem Material 370 und dem Steuer-FET 320 angeordnet, und zwischen dem magnetischem Material 370 und dem Treiber-IC 340, falls der Treiber-IC in dem Halbleiterpackage 302 vorhanden ist. In anderen Realisierungen kann das Halbleiterpackage 302 jedoch so angepasst sein, dass das magnetische Material 370 an den Sync-FET 330 und den Steuer-FET 320 angrenzend angeordnet ist. In diesen Realisierungen ist Steuer-FET 320 zum Beispiel zwischen magnetischem Material 370 und Treiber-IC 340 angeordnet, falls der Treiber-IC in Halbleiterpackage 302 vorhanden ist.
  • Weiter zu der Struktur 356 in 3C; das Flussdiagramm 250 geht weiter mit dem Anbringen eines zweiten strukturierten, leitenden Trägers 380 über dem ersten strukturierten, leitenden Träger 360, dem Steuer- und Sync-FETs 320 und 330 und dem magnetischem Material 370 (Handlung 256). Wie in 3C gezeigt ist, kann der zweite strukturierte, leitende Träger 380 ein vollständig strukturierter, leitender Träger mit Schaltknotenkontakten 328 und einschließlich schräggestellter Leitungen 388a, 388b, 388c, 388d, 388e, 388f, 388g und 388h (im Folgenden „schräggestellte Kontakte 388a–388h“) sein. Außerdem sind in 3C perspektivische Linien 3D-3D gezeigt.
  • Wie der erste strukturierte, leitende Träger 360 kann der zweite strukturierte, leitende Träger 380 aus einem beliebigen leitenden Material mit angemessen niedrigem elektrischem Widerstand gebildet sein. Beispielhafte Materialien, aus denen der zweite strukturierte, leitende Träger 380 gebildet sein kann, umfassen Cu, Aluminium Al oder eine leitende Legierung. In einer Realisierung kann der zweite strukturierte, leitende Träger 380 realisiert sein, indem wenigstens ein Teil eines Halbleiterpackage-Leitungsrahmens verwendet wird. Mit anderen Worten können in verschiedenen Realisierungen einer oder beide des ersten strukturierten, leitenden Trägers 360 und des zweiten strukturierten, leitenden Trägers 380 realisiert sein, indem ein Halbleiterpackage-Leitungsrahmens verwendet wird.
  • Bezugnehmend auf 3D und weiter unter Bezug auf 3C zeigt 3D entlang der perspektivischen Linien 3D-3D in dieser Figur eine Struktur 358, die der Struktur 356 in 3C entspricht. Gemäß dem in 2 umrissenen beispielhaften Verfahren kann das Flussdiagramm 250 mit schräggestellten Leitungen (engl.: oblique leads) 388a–388h des zweiten strukturierten, leitenden Trägers 380, die über dem magnetischem Material 370 liegen und die mit Leitungen 368a–368j des ersten strukturierten, leitenden Trägers 360 gekoppelt sind, so dass Windungen der Ausgangsinduktivität 304 bereitgestellt werden, enden.
  • Wie in 3D gezeigt is, ist das Drain 322 des Steuer-FET 320 an ein Steuer-Drainsegment 362 des ersten strukturierten, leitenden Trägers 360 mit elektrisch leitendem Die-Befestigungsmaterial 372 angebracht, während das Source 334 des Sync-FET 330 an ein Sync-Sourcesegment 364 des ersten strukturierten, leitenden Trägers 360 mit elektrisch leitendendem Die-Befestigungsmaterial 372 angebracht ist. Das elektrisch leitende Die-Befestigungsmaterial 372 wird zusätzlich verwendet, sowohl um das Source 324 des Steuer-FET 320 und das Drain 332 des Sync-FET 330 an dem Schaltknotenkontakt 328 des zweiten strukturierten, leitenden Trägers 380 anzubringen als auch um den Schaltknotenkontakt 328 und die schräggestellte Leitung 388a des zweiten strukturierten, leitenden Trägers 380 an der Leitung 368a des ersten strukturierten, leitenden Trägers 360 anzubringen.
  • Das elektrisch leitende Die-Befestigungsmaterial 372 kann eine beliebige für die Verwendung als elektrisch leitender Klebstoff geeignete Substanz sein. Das elektrisch leitende Die-Befestigungsmaterial 372 kann zum Beispiel ein leitendes Epoxid, ein Lot, ein leitendes Sintermaterial oder ein diffusionsgeschweißtes Material, das zu einer beispielhaften Dicke von etwa 10 μm oder mehr geformt wird, sein.
  • Es wird darauf hingewiesen, dass das Steuer-Drainsegment 362 und das Sync-Sourcesegment 364 teilweise geätzte Segmente des ersten strukturierten, leitenden Trägers 360 sein können. In einer Realisierung können zum Beispiel das Steuer-Drainsegment 362 und das Sync-Sourcesegment 364 im Wesentlichen halbgeätzte Segmente des ersten strukturierten, leitenden Trägers 360 sein. Zusätzlich können Leitungen 368a bis 368j des ersten strukturierten, leitenden Trägers 360 jeweils einen teilweise geätzten Teil, wie etwa zum Beispiel einen in etwa halb-geätzten Teil, und einen im Wesentlichen nicht-geätzten Teil umfassen. Der teilweise geätzte Teil der Leitung 368a, genauso wie der aller Leitungen 368a–368j, liegt unter einem magnetischem Material 370 und bildet eine Vertiefung für das magnetische Material 370, das durch die im Wesentlichen nicht-geätzten Teile eingefasst wird.
  • Die schräggestellten Leitungen 388a–388h des zweiten strukturierten, leitenden Trägers 380 können außerdem jeweils einen teilweise geätzten Teil, wie etwa einen in etwa halb-geätzten Teil, und einen im Wesentlichen nicht-geätzten Teil umfassen. Die teilweise geätzten Teile der schräggestellten Leitungen 388a–388h liegen über dem magnetischem Material 370, während die nicht-geätzten Teile der schräggestellten Leitern 388a–388h an den Leitungen 368a–368j des ersten strukturierten, leitenden Trägers 360 angebracht sind.
  • Wie aus 3C und 3D offensichtlich ist, kann jede der schräggestellten Leitung 388a–388h des zweiten strukturierten, leitenden Trägers 380 mit benachbarten Leitungen 368a–368j des ersten strukturierten, leitenden Trägers 360 gekoppelt sein und eine elektrisch leitende Brücke zwischen diesen bilden. Das heißt, die schräggestellte Leitung 388a des zweiten strukturierten, leitenden Trägers 380 verbindet die Leitung 368a des ersten strukturierten, leitenden Trägers 360 elektrisch mit der Leitung 368b des ersten leitenden Trägers. Gleichermaßen verbindet die schräggestellte Leitung 388b des zweiten strukturierten, leitenden Trägers 380 die Leitung 368b des ersten strukturierten, leitenden Trägers 360 elektrisch mit der Leitung 368c des ersten leitenden Trägers und so weiter.
  • Dementsprechend sind die Leitungen 368a–368j des ersten strukturierten, leitenden Trägers 360 und die schräggestellten Leitungen 388a–388h des zweiten strukturierten, leitenden Trägers 380 elektrisch gekoppelt, um eine kontinuierliche Windung der Ausgangsinduktivität 304 zu bilden, die das magnetische Material 370 von der Leitung 368a bis zu der Leitung 368j umgibt. Folglich ist die Ausgangsinduktivität 304 in dem Halbleiterpackage 302 integriert, indem das magnetische Material 370 den Magnetkern der Ausgangsinduktivität 304 bereitstellt, der in die durch die Leitungen 368a–368j und die schräggestellten Leitungen 388a–388h jeweils des ersten und zweiten strukturierten, leitenden Trägers 360 und 380 bereitgestellten Induktivitätswindungen eingebettet ist. Die Ausgangsinduktivität 304 entspricht im Allgemeinen der Ausgangsinduktivität 104 für die Leistungswandlerschaltstufe 110 in 1 und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal in der vorliegenden Anmeldung zugeschrieben sind, haben.
  • Wie in den 3C und 3D gezeigt ist, ist der Schaltknotenkontakt 328 des zweiten strukturierten, leitenden Trägers 380 an das Source 324 des Steuer-FET 320 und an das Drain 332 des Sync-FET 330 durch das elektrisch leitende Die-Befestigungsmaterial 372 angebracht. Demzufolge ist der Schaltknotenkontakt 328 des zweiten strukturierten, leitenden Trägers 380 ausgelegt, um sowohl das Steuer-Source 324 des Steuer-FET 320 mit dem Drain 332 des Sync-FET 330 elektrisch zu koppeln als auch um das Source 324 des Steuer-FET 320 und das Drain 332 des Sync-FET 330 mit der Ausgangsinduktivität 304 zu koppeln. Mit anderen Worten entspricht der Schaltknotenkontakt 328 im Allgemeinen dem Schaltknoten 128 in 1 und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal in der vorliegenden Anmeldung zugeschrieben sind, teilen.
  • Gemäß der durch die 3A–3D gezeigten beispielhaften Realisierung ist der Schaltknotenkontakt 328 des zweiten strukturierten, leitenden Trägers 380 mit dem ersten strukturierten, leitenden Träger 360 an der Leitung 368a und an der Leitung 368j gekoppelt, während der Ausgang 306 des Halbleiterpackage 302 durch die Leitungen 368e und 368f bereitgestellt ist. Es wird jedoch betont, dass die in den 3A–3D dargestellte spezielle Realisierung lediglich beispielhaft ist. In anderen Realisierungen kann der Schaltknotenkontakt 328 des zweiten strukturierten, leitenden Trägers 380 mit nur einer der Leitungen 368a oder 368j des ersten strukturierten, leitenden Trägers 360 gekoppelt sein, während der Ausgang 306 des Halbleiterpackage 302 durch die andere der Leitungen 368a oder 368j, die nicht mit dem Schaltknotenkontakt 328 gekoppelt ist, bereitgestellt sein kann.
  • Weiter zu 4, die eine Querschnittsansicht eines Halbleiterpackage 402 mit eingebetteter Ausgangsinduktivität 404 gemäß einer Realisierung zeigt. Es wird darauf hingewiesen, dass das Halbleiterpackage 402 im Allgemeinen dem Halbleiterpackage 302 in den 3A–3D entspricht und in einer Perspektive gezeigt ist, die den perspektivischen Linien 3D-3D in 3C entspricht.
  • Das Halbleiterpackage 402 umfasst einen Steuer-FET 420 mit einem Drain 422 und einem Source 424 und einen Sync-FET 430 mit einem Drain 432 und einem Source 434. Wie in 4 gezeigt, umfasst das Halbleiterpackage 402 einen ersten strukturierten, leitenden Träger 460 mit einem Steuer-Drainsegment 462, Sync-Sourcesegment 464 und einer Leitung 468a. Wie weiter in 4 gezeigt, umfasst das Halbleiterpackage 402 einen zweiten strukturierten, leitenden Träger 480 mit einem Schaltknotenkontakt 428 und einer schräggestellten Leitung 488a. Außerdem sind in 4 eine Ausgangsinduktivität 404 mit magnetischem Material 470, elektrisch leitendem Die-Befestigungsmaterial 472 und Packaging-Verkapselungsstoff 490 gezeigt.
  • Das Halbleiterpackage 402, mit dem Steuer-FET 420, dem Sync-FET 430 und der integrierten Ausgangsinduktivität 404, entspricht im Allgemeinen dem Halbleiterpackage 102/302 in den 1 und 3A–3D mit dem Steuer-FET 120/320, dem Sync-FET 130/330 und der integrierten Ausgangsinduktivität 104/304, und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, haben. Zudem entspricht der erste strukturierte, leitende Träger 460 mit dem Steuer-Drainsegment 462, dem Sync-Sourcesegment 464 und der Leitung 468a im Allgemeinen dem ersten strukturierten, leitenden Träger 360 mit dem Steuer-Drainsegment 362, dem Sync-Sourcesegment 364 und den Leitungen 368a–368j und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, teilen.
  • Zusätzlich entspricht der zweite strukturierte, leitende Träger 480 mit dem Schaltknotenkontakt 428 und der schräggestellten Leitung 488a im Allgemeinen dem zweiten strukturierten, leitenden Träger 380 mit dem Schaltknotenkontakt 328 und den schräggestellten Leitungen 388a–388h und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, teilen. Weiterhin entsprechen das magnetische Material 470 bzw. das elektrisch leitende Die-Befestigungsmaterial 472 im Allgemeinen jeweils dem magnetischen Material 370 und dem elektrisch leitenden Die-Befestigungsmaterial 372 in den 3C und 3D und können beliebige der Eigenschaften, die den entsprechenden Merkmalen oben zugeschrieben sind, teilen. Es wird darauf hingewiesen, dass der Packaging-Verkapselungsstoff 490 eine beliebige, geeignete dielektrische Spritzmasse oder ein dielektrisches Verkapselungsmaterial sein kann, die/das üblicherweise für Halbleiter-Packaging verwendet wird.
  • Wie in 4 angedeutet ist, ist die schräggestellte Leitung 488a des zweiten strukturierten, leitenden Trägers 480 mit der Leitung 468a und deren benachbarter Leitung 468b des ersten strukturierten, leitenden Trägers 460 gekoppelt und bildet eine elektrisch leitende Brücke zwischen diesen. Das heißt, die schräggestellte Leitung 488a des zweiten strukturierten, leitenden Trägers 480 verbindet die Leitung 468a des ersten strukturierten, leitenden Trägers 460 elektrisch mit der Leitung 468b des ersten strukturierten, leitenden Trägers 460.
  • Dementsprechend sind die Leitung 468a des ersten strukturierten, leitenden Trägers 460 und die schräggestellte Leitung 488a des zweiten strukturierten, leitenden Trägers 480 elektrisch gekoppelt, um einen Teil einer kontinuierlichen Windung der Ausgangsinduktivität 404 zu bilden, die das magnetisches Material 470 der Leitung 468a bis zu der Leitung 368j in 3C entsprechenden Leitung umgibt. Folglich ist die Ausgangsinduktivität 404 in das Halbleiterpackage 402 integriert, indem das magnetische Material 470 den Magnetkern der Ausgangsinduktivität 404 bereitstellt, der in die zum Teil durch die Leitung 468a und die schräggestellte Leitung 488a jeweils des ersten und zweiten strukturierten, leitenden Trägers 460 und 480 bereitgestellten Windungen eingebettet ist.
  • Weiter mit 5, die eine Querschnittsansicht des Halbleiterpackage 502 mit eingebetteter Ausgangsinduktivität 504 gemäß einer weiteren Realisierung zeigt. Es wird darauf hingewiesen, dass das Halbleiterpackage 502 im Allgemeinen dem Halbleiterpackage 302 in den 3A–3D entspricht und aus einer Perspektive gezeigt ist, die den perspektivischen Linien 3D-3D in 3C entspricht.
  • Das Halbleiterpackage 502 umfasst einen Steuer-FET 520 mit Drain 522 und Source 524 und einen Sync-FET 530 mit Drain 532 und Source 534. Wie in 5 gezeigt ist, umfasst das Halbleiterpackage 502 einen ersten strukturierten, leitenden Träger 560 mit einem Steuer-Drainsegment 562, einem Sync-Sourcesegment 564 und einer Leitung 568a. Wie weiter in 5 gezeigt ist, enthält das Halbleiterpackage 502 einen zweiten strukturierten, leitenden Träger 580 mit einem Schaltknotenkontakt 528 und einer schräggestellten Leitung 588a. Außerdem sind in 5 eine Ausgangsinduktivität 504 magnetischem Material 574, elektrisch leitendem Die-Befestigungsmaterial 572 und Packaging-Verkapselungsstoff 590 gezeigt.
  • Das Halbleiterpackage 502 mit dem Steuer-FET 520, dem Sync-FET 530 und der integrierten Ausgangsinduktivität 504 entspricht im Allgemeinen dem Halbleiterpackage 102/302, mit dem Steuer-FET 120/320, dem Sync-FET 130/330 und der integrierten Ausgangsinduktivität 104/304 in den 1 und 3A–3D und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, teilen. Zudem entspricht der erste strukturierte, leitende Träger 560 mit dem Steuer-Drainsegment 562, dem Sync-Sourcesegment 564 und der Leitung 568a im Allgemeinen dem ersten strukturierten, leitenden Träger 360 mit dem Steuer-Drainsegment 362, dem Sync-Sourcesegment 364 und den Leitungen 368a–368j und kann beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, teilen.
  • Zusätzlich entspricht der zweite strukturierte, leitende Träger 580 mit dem Schaltknotenkontakt 528 und dem schräggestellten Leiter 588a im Allgemeinen dem zweiten strukturierten, leitenden Träger 380 mit dem Schaltknotenkontakt 328 und den schräggestellten Leitungen 388a–388h und kann beliebige der Eigenschaften, die dem entsprechendem Merkmal oben zugeschrieben sind, teilen. Es wird darauf hingewiesen, dass das elektrisch leitende Die-Befestigungsmaterial 572 im Allgemeinen dem elektrisch leitendem Die-Befestigungsmaterial 372 in 3D entspricht und beliebige der Eigenschaften, die dem entsprechenden Merkmal oben zugeschrieben sind, teilen kann. Es wird weiter darauf hingewiesen, dass der Packaging-Verkapselungsstoff 590 eine beliebige, geeignete dielektrische Spritzmasse oder Verkapselungsmaterial sein kann, die oder das üblicherweise für Halbleiter-Packaging verwendet wird.
  • Das Halbleiterpackage 502 unterscheidet sich jedoch vom Halbleiterpackage 302 dadurch, dass gemäß der vorliegenden Realisierung ein magnetisches Material 574 der Ausgangsinduktivität 504 durch den Packaging-Verkapselungsstoff 590 bereitgestellt wird, der zum Beispiel eine mit magnetischen Partikeln 576 durchdrungene Spritzmasse sein kann. Magnetische Partikel 576 können beispielsweise Ferritpartikel sein, die in dem Packaging-Verkapselungsstoff 590 zwischen der Leitung 568a und der schräggestellten Leitung 588a sowie zwischen allen anderen Leitungen des ersten struk-turierten, leitenden Trägers 560 und schräggestellten Leitungen des zweiten strukturierten, leitenden Trägers 580, die Windungen der Ausgangsinduktivität 504 bereitstellen, verteilt sein können.
  • In Bezug auf die Windungen von Ausgangsspule 504 wird darauf hingewiesen, dass die schräggestellte Leitung 588a des zweiten strukturierten, leitenden Trägers 580 mit der Leitung 568a und deren benachbarter Leitung 568b des ersten strukturierten, leitenden Trägers 560 gekoppelt ist und eine elektrisch leitende Brücke zwischen diesen bildet. Das heißt, die Leitung 568a des ersten strukturierten, leitenden Trägers 560 und die schräggestellte Leitung 588a des zweiten strukturierten, leitenden Trägers 580 sind elektrisch gekoppelt, um einen Teil einer kontinuierlichen Windung von Ausgangsinduktivität 504 zu bilden, die magnetisches Material 574 mit magnetischen Partikeln 576 von der Leitung 568a bis zu einer der Leitung 368j in 3C entsprechenden Leitung umgibt. Folglich ist die Ausgangsinduktivität 504 in das Halbleiterpackage 502 integriert, indem das magnetische Material 574 der Ausgangsinduktivität 504 in die zum Teil durch die Leitung 568a und die schräggestellte Leitung 588a jeweils des ersten und zweiten strukturierten, leitenden Trägers 560 und 580 bereitgestellten Induktivitätswindungen eingebettet ist.
  • Dementsprechend offenbart die vorliegende Anmeldung ein Halbleiterpackage mit eingebetteter Ausgangsinduktivität, das eine äußerst kompakte Gestaltung für das Packaging einer Leistungswandlerschaltstufe, die für die Verwendung als Spannungsregler geeignet ist, bereitstellt. Indem Leitungen eines ersten strukturierten, leitenden Trägers mit schräggestellten Leitungen eines zweiten strukturierten, leitenden Trägers gekoppelt werden, ermöglichen die hier veröffentlichten Realisierungen die Verwendung der Leitungen und der schräggestellten Leitungen als Windungen einer Ausgangsinduktivität, deren Magnetkern zwischen dem ersten und zweiten strukturierten, leitendem Träger angeordnet ist. Demzufolge resultieren die hier offenbarten Packaging-Lösungen vorteilhaft in einer wesentlichen Reduzierung des PCB(printed circuit board – Leiterplatte)-Oberflächenbereichs, der benötigt wird, um einen Leistungswandler zu realisieren.
  • Aus der obigen Beschreibung wird offensichtlich, dass verschiedene Methoden zur Realisierung des in der vorliegenden Anmeldung beschriebenen Konzepts verwendet werden können, ohne den Schutzumfang dieser Konzepte zu verlassen. Obwohl die Konzepte mit speziellem Bezug auf bestimmte Realisierungen beschrieben wurden, erkennt ein Durchschnittsfachmann, dass zudem Änderungen an Form und Einzelheit vorgenommen werden können, ohne den Schutzumfang dieser Konzepte zu verlassen. Von daher sind die beschriebenen Realisierungen in jeglicher Hinsicht als veranschaulichend und nicht als einschränkend zu verstehen. Es versteht sich auch, dass die vorliegende Anmeldung nicht auf die hier beschriebenen bestimmten Realisierungen beschränkt ist, sondern dass viele Umgestaltungen, Veränderungen und Substitutionen möglich sind, ohne den Schutzumfang der vorliegenden Offenbarung zu verlassen.

Claims (20)

  1. Halbleiterpackage, das aufweist: einen Steuertransistor und einen Sync-Transistor einer Leistungswandlerschaltstufe, die über einem ersten strukturierten, leitenden Träger angebracht ist; ein magnetisches Material, das über einer Vielzahl von Leitungen des ersten strukturierten, leitenden Trägers angeordnet ist; einen zweiten strukturierten, leitenden Träger, der über dem ersten strukturierten, leitenden Träger, dem Steuer- und Sync-Transistor und dem magnetischen Material angebracht ist; wobei eine zweite Vielzahl von Leitungen des zweiten strukturierten, leitenden Trägers über dem magnetischen Material liegt und mit der ersten Vielzahl von Leitungen gekoppelt ist, so dass sie Windungen einer Ausgangsinduktivität für die Leistungswandlerschaltstufe bilden, wobei die Ausgangsinduktivität in das Halbleiterpackage integriert ist.
  2. Halbleiterpackage nach Anspruch 1, bei dem das magnetische Material einen Magnetkern aufweist.
  3. Halbleiterpackage nach Anspruch 1, bei dem das magnetische Material eine mit magnetischen Partikeln durchdrungene Spritzmasse aufweist.
  4. Halbleiterpackage nach Anspruch 1, bei dem ein Drain des Steuertransistors mit einem Steuer-Drainsegment des ersten strukturierten, leitenden Trägers verbunden ist.
  5. Halbleiterpackage nach Anspruch 1, bei dem ein Source des Sync-Transistors mit einem Sync-Sourcesegment des ersten strukturierten, leitenden Trägers verbunden ist.
  6. Halbleiterpackage nach Anspruch 1, bei dem der zweite strukturierte, leitende Träger ein Source des Steuertransistors mit einem Drain des Sync-Transistors koppelt, um einen Schaltknoten der Leistungswandlerschaltstufe bereitzustellen.
  7. Halbleiterpackage nach Anspruch 1, bei dem der Steuer- und der Sync-Transistor Silizium-Transistoren aufweisen.
  8. Halbleiterpackage nach Anspruch 1, bei dem der Steuer- und der Sync-Transistor Gruppe-III-V-Transistoren aufweisen.
  9. Halbleiterpackage nach Anspruch 1, bei dem der erste strukturierte, leitende Träger ein Teil eines Leitungsrahmens aufweist.
  10. Halbleiterpackage nach Anspruch 1, bei dem der zweite strukturierte, leitende Träger einen Teil eines Leiterrahmens aufweist.
  11. Halbleiterpackage nach Anspruch 1, das außerdem eine integrierte Treiberschaltung (Treiber-IC) aufweist, die über dem ersten strukturierten, leitenden Träger angebracht ist, wobei der Treiber-IC ausgelegt ist, den Steuer- und Sync-Transistor zu treiben.
  12. Verfahren zur Herstellung eines Halbleiterpackages, das aufweist: Anbringen eines Steuertransistors und eines Sync-Transistors einer Leistungswandlerschaltstufe über einem ersten strukturierten, leitenden Träger; Anordnen eines magnetischen Materials über einer ersten Vielzahl von Leitungen des ersten strukturierten, leitenden Trägers; Anbringen eines zweiten strukturierten, leitenden Trägers über dem ersten strukturierten, leitenden Träger, dem Steuer- und dem Sync-Transistor und dem magnetischen Material; wobei eine zweite Vielzahl von Leitungen des zweiten strukturierten, leitenden Trägers über dem magnetischen Material liegt und mit der ersten Vielzahl von Leitungen gekoppelt ist, so dass sie Windungen einer Ausgangsinduktivität für die Leistungswandlerschaltstufe bilden, wobei die Ausgangsinduktivität in das Halbleiterpackage integriert ist.
  13. Verfahren nach Anspruch 12, bei dem das magnetische Material einen Magnetkern aufweist.
  14. Verfahren nach Anspruch 12, bei dem das magnetische Material eine mit magnetischen Partikeln durchdrungene Spritzmasse aufweist.
  15. Verfahren nach Anspruch 12, bei dem ein Drain des Steuertransistors mit einem Steuer-Drainsegment des ersten strukturierten, leitenden Trägers verbunden ist.
  16. Verfahren nach Anspruch 12, bei dem ein Source des Sync-Transistors mit einem Sync-Sourcesegment des ersten strukturierten, leitenden Trägers verbunden ist.
  17. Verfahren nach Anspruch 12, bei dem der zweite strukturierte, leitende Träger ein Source des Steuertransistors mit einem Drain des Sync-Transistors koppelt, um einen Schaltknoten der Leistungswandlerschaltstufe bereitzustellen.
  18. Verfahren nach Anspruch 12, bei dem der Steuer- und Sync-Transistor Silizium-Transistoren aufweisen.
  19. Verfahren nach Anspruch 12, bei dem der Steuer- und Sync-Transistor Gruppe-III-V-Transistoren aufweisen.
  20. Verfahren nach Anspruch 12, das weiter das Anbringen einer integrierte Treiberschaltung (Treiber-IC) über dem ersten strukturierten, leitenden Träger umfasst, wobei der Treiber-IC ausgelegt ist, den Steuer- und Sync-Transistor zu treiben.
DE102016109558.3A 2015-06-09 2016-05-24 Halbleiterpackage mit eingebetteter ausgangsinduktivität Active DE102016109558B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562172947P 2015-06-09 2015-06-09
US62/172,947 2015-06-09
US15/132,943 US9831159B2 (en) 2015-06-09 2016-04-19 Semiconductor package with embedded output inductor
US15/132,943 2016-04-19

Publications (2)

Publication Number Publication Date
DE102016109558A1 true DE102016109558A1 (de) 2016-12-15
DE102016109558B4 DE102016109558B4 (de) 2020-09-24

Family

ID=57395245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109558.3A Active DE102016109558B4 (de) 2015-06-09 2016-05-24 Halbleiterpackage mit eingebetteter ausgangsinduktivität

Country Status (3)

Country Link
US (1) US9831159B2 (de)
CN (1) CN106252334B (de)
DE (1) DE102016109558B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050025B2 (en) * 2016-02-09 2018-08-14 Texas Instruments Incorporated Power converter monolithically integrating transistors, carrier, and components
JP6729474B2 (ja) * 2017-04-24 2020-07-22 三菱電機株式会社 半導体装置
US10373951B1 (en) 2018-06-25 2019-08-06 Intel Corporation Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
US20210082790A1 (en) * 2019-09-18 2021-03-18 Alpha And Omega Semiconductor (Cayman) Ltd. Power semiconductor package having integrated inductor and method of making the same
US11309233B2 (en) * 2019-09-18 2022-04-19 Alpha And Omega Semiconductor (Cayman), Ltd. Power semiconductor package having integrated inductor, resistor and capacitor
US11183934B2 (en) * 2019-10-17 2021-11-23 Infineon Technologies Americas Corp. Embedded substrate voltage regulators
US11147165B2 (en) 2019-10-17 2021-10-12 Infineon Technologies Austria Ag Electronic system and interposer having an embedded power device module
US11071206B2 (en) 2019-10-17 2021-07-20 Infineon Technologies Austria Ag Electronic system and processor substrate having an embedded power device module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
CN2662448Y (zh) * 2003-10-21 2004-12-08 相互股份有限公司 具有混合线路的电路模块
JP4821452B2 (ja) * 2006-06-20 2011-11-24 富士電機株式会社 超小型電力変換装置およびその製造方法
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
US7884452B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感
US8436707B2 (en) * 2010-01-12 2013-05-07 Infineon Technologies Ag System and method for integrated inductor
US9111921B2 (en) * 2012-10-18 2015-08-18 International Rectifier Corporation Semiconductor package with conductive carrier integrated heat spreader

Also Published As

Publication number Publication date
CN106252334A (zh) 2016-12-21
US20160365304A1 (en) 2016-12-15
CN106252334B (zh) 2019-04-19
DE102016109558B4 (de) 2020-09-24
US9831159B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE102017110962B4 (de) Halbleiter-package mit flip-chip-montiertem ic und vertikal integriertem induktor und herstellungsverfahren dafür
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE112005003614B4 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE102017206603A1 (de) Anpassbare geformte Leiterrahmenbaugruppe und entsprechendes Verfahren
DE102017100947A1 (de) Elektronische Komponente und Schaltkreis
DE102017214236A1 (de) Leistungswandler mit wenigstens fünf elektrischen Verbindungen auf einer Seite
DE102014104497B4 (de) Halbleitergehäuse mit mehreren ebenen und verfahren zu deren herstellung
DE102017120747B4 (de) SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE112020003012T5 (de) Halbleiterbauteil
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE112021006079T5 (de) Halbleiteranordnung
DE102017203030A1 (de) Leistungshalbleitergehäuse mit leistungshalbleiternacktchip in einem trägersubstrat mit stabförmigen durchkontaktierungen
DE102017108172A1 (de) SMD-Package
DE102018129689B4 (de) Halbleiterpackage und Verfahren zur Herstellung eines Halbleiterpackage
DE102017109717B4 (de) Ic-gehäuse mit integrierter induktivität und verfahren zur herstellung dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative