CN101764128A - 半导体器件封装结构中的电感 - Google Patents
半导体器件封装结构中的电感 Download PDFInfo
- Publication number
- CN101764128A CN101764128A CN 200910202071 CN200910202071A CN101764128A CN 101764128 A CN101764128 A CN 101764128A CN 200910202071 CN200910202071 CN 200910202071 CN 200910202071 A CN200910202071 A CN 200910202071A CN 101764128 A CN101764128 A CN 101764128A
- Authority
- CN
- China
- Prior art keywords
- inductance
- substrate
- circuit die
- semiconductor device
- bonding region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种半导体器件封装结构中的电感,所述半导体封装结构包括基板以及基板上设置的电路管芯,所述基板上铺设有电感,所述平面螺旋电感连接到所述电路管芯的电路中,所述基板上在所述平面螺旋电感的端部设置有基板键合区。本发明通过在半导体封装结构的基板上铺设平面螺旋电感,将半导体器件的电感集成在封装结构内,在提高产品集成度的同时,优化了产品性能,也降低产品成本。
Description
技术领域
本发明涉及一种电感,尤其是一种设置在半导体器件封装结构中的电感。
背景技术
无线通信领域正面临着提高产品集成度,减小产品尺寸和降低产品成本等方面的挑战,对产品更小,更复杂,更快速的要求不仅仅对电路管芯的设计提出挑战,同时也对各种封装结构的制造提出了新的挑战。目前,许多射频电路中的匹配网络,滤波网络以及偏置网络都要求其中的电感具有高电感值,低损耗值,即电感要具有高Q的特性。通常情况下,电感值越高,电感尺寸越大,成本越高,同时,电感的精度也与电感的价格成正比,在很多电路设计应用中,电感都扮演着重要的角色。
传统的集成电路中,电感的应用一般可以分为以下三中情况:第一种应用是在最后的制造厂中加片外电感,这种应用方法并不具有吸引力,因为制造厂要为片外电感留下装配空间,并且还要考虑电感的成本,同时我们要用一定长度的片外走线将电路芯片与片外电感进行连接,这样会产生额外的寄生。第二种方法是用键合线来形成电感,键合线是一条很细的金属线,用来连接电路管芯和封装管脚的,这种方法的缺点是键合线提供的电感值有限,并且已经证明键合线上有一定的电损耗。第三种方法是在电路管芯上画电感,这种方法对芯片的尺寸影响较大,成本较高,电感的Q值较低。
因此,我们需要小尺寸,高Q值,可以集成嵌入在封装内部的电感,这些电感的电感值需要满足无线通信领域中匹配网络,滤波网络以及偏置网络应用的需要。
发明内容
本发明所要解决的技术问题是提供一种半导体器件封装结构中的电感,能够提高产品集成度,优化产品性能,降低产品成本。
为解决上述技术问题,本发明半导体器件封装结构中的电感的技术方案是,所述半导体封装结构包括基板以及基板上设置的多个电路管芯,所述基板上铺设有电感,所述电感至少在其端头各设置一个基板键合区,所述电路管芯上设置有电路管芯键合区,所述电感至少通过基板键合区和键合线连接到两个不同的电路管芯上的电路管芯键合区,从而使得所述电感与所述电路管芯的电路相连接。
本发明通过在半导体封装结构的基板上铺设平面螺旋电感,并连接封装内的多个电路管芯,将半导体器件的电感集成在封装结构内,在提高产品集成度的同时,优化了产品性能,也降低产品成本。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明:
图1为本发明半导体器件封装结构中的电感一个实施例的俯视图;
图2为本发明半导体器件封装结构中的电感另一个实施例的俯视图;
图3为本发明半导体器件封装结构中的电感又一个实施例的俯视图;
图4为图3中实施例的侧面剖视图。
具体实施方式
本发明公开了一种半导体器件封装结构中的电感,所所述半导体封装结构包括基板以及基板上设置的多个电路管芯,所述基板上铺设有电感,所述电感至少在其端头各设置一个基板键合区,所述电路管芯上设置有电路管芯键合区,所述电感至少通过基板键合区和键合线连接到两个不同的电路管芯上的电路管芯键合区,从而使得所述电感与所述电路管芯的电路相连接。
所述电感为平面螺旋状,或者为蛇形,或者为直线。
所述平面螺旋电感整个连接到所述电路管芯电路中。
所述基板上在电感中部也设置有一个或多个基板键合区,所述电感上任意两个基板键合区之间的部分连接到所述电路管芯的电路中。
所述电感中的基板键合区还连接基板上其它的基板键合区,从而连接芯片封装上特定的管脚。
所述电感中的基板键合区还连接基板上的电路管芯粘贴区,从而连接芯片封装上特定的管脚。
所述电感上连接电路管芯的基板键合区通过通孔连接基板上其他的金属层,并通过引线连接到封装上特定的管脚。
如图1所示,通过键合线109将基板键合区104与电路管芯键合区111连接起来,通过键合线110将基板键合区105与电路管芯键合区112连接起来,本发明可以通过键合线在基板键合区的位置来改变电感值的大小,如将键合线110改接到基板键合区106,107,108上,这样通过改变平面螺旋电感实际的连接位置来改变电感值的大小。其中通过键合线109将基板键合区104与电路管芯114键合区111连接起来,通过键合线110将基板键合区105与电路管芯102键合区112连接起来。
所述平面螺旋电感的一端通过键合线连接所述电路管芯上的键合区,另一端连接到基板上的电路管芯粘贴区。如图2所示,其中基板200,电路管芯202,平面螺旋电感203与前一个实施例中的基板100,电路管芯102,平面螺旋电感103特性相同。本实施例通过键合线207将基板键合区204与电路管芯键合区208连接起来,而平面螺旋电感203的另一端直接连接到基板的电路管芯粘贴区,电路管芯粘贴区用通孔与基板底层金属接地焊盘相连。
所述平面螺旋电感上连接电路管芯的基板键合区通过通孔连接基板上其他的金属层,并通过引线连接到封装上特定的管脚。如图3和图4所示,其中基板300,电路管芯302,平面螺旋电感303与第一个实施例中的基板100,电路管芯102,平面螺旋电感103特性相同。本实施例通过键合线308将基板键合区304与电路管芯键合区309连接起来,同时临近基板键合区304打一通孔305,将基板的顶层金属信号键合区与底层金属连通,从基板的底层金属引一条走线306将基板键合区304与基板信号焊盘307连接起来,而平面螺旋电感203的另一端直接连接到基板的电路管芯粘贴区,电路管芯粘贴区用通孔与基板底层金属接地焊盘相连。
在图3中,电路管芯403通过银浆404或其他黏合剂粘贴到基板400顶层金属的电路管芯粘贴区402,电路管芯键合区406通过键合线407连接到平面螺旋电感端口1的键合区405a,并在平面螺旋电感端口1的键合区405a边上打通孔111b,使405a与基板底层金属连通,然后引一条走线410将平面螺旋电感端口的键合区405a与基板底层金属信号键合区409相连,而平面螺旋电感的另一端口405b通过走线直接连接到基板顶层金属的电路电路管芯粘帖区。
本发明中,通过在无引脚芯片内嵌入的电感结构进行设计处理,解决了传统集成电路中电感应用的一些弊端,例如:电感值不可控,电感成本高,电感Q值低,从而提高产品集成度,优化产品性能,降低产品成本。
Claims (7)
1.一种半导体器件封装结构中的电感,其特征在于,所述半导体封装结构包括基板以及基板上设置的多个电路管芯,所述基板上铺设有电感,所述电感至少在其端头各设置一个基板键合区,所述电路管芯上设置有电路管芯键合区,所述电感至少通过基板键合区和键合线连接到两个不同的电路管芯上的电路管芯键合区,从而使得所述电感与所述电路管芯的电路相连接。
2.根据权利要求1所述的半导体器件封装结构中的电感,其特征在于,所述电感为平面螺旋状,或者为蛇形,或者为直线。
3.根据权利要求1所述的半导体器件封装结构中的电感,其特征在于,所述平面螺旋电感整个连接到所述电路管芯电路中。
4.根据权利要求1所述的半导体器件封装结构中的电感,其特征在于,所述基板上在电感中部也设置有一个或多个基板键合区,所述电感上任意两个基板键合区之间的部分连接到所述电路管芯的电路中。
5.根据权利要求4所述的半导体器件封装结构中的电感,其特征在于,所述电感中的基板键合区还连接基板上其它的基板键合区,从而连接芯片封装上特定的管脚。
6.根据权利要求4所述的半导体器件封装结构中的电感,其特征在于,所述电感中的基板键合区还连接基板上的电路管芯粘贴区。
7.根据权利要求4所述的半导体器件封装结构中的电感,其特征在于,所述电感上连接电路管芯的基板键合区通过通孔连接基板上其他的金属层,并通过引线连接到封装上特定的管脚。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910202071 CN101764128A (zh) | 2009-12-31 | 2009-12-31 | 半导体器件封装结构中的电感 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910202071 CN101764128A (zh) | 2009-12-31 | 2009-12-31 | 半导体器件封装结构中的电感 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101764128A true CN101764128A (zh) | 2010-06-30 |
Family
ID=42495198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910202071 Pending CN101764128A (zh) | 2009-12-31 | 2009-12-31 | 半导体器件封装结构中的电感 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101764128A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102983832A (zh) * | 2012-10-31 | 2013-03-20 | 天津大学 | 射频滤波器件封装结构 |
CN103123918A (zh) * | 2013-01-04 | 2013-05-29 | 天津大学 | 一种射频半导体器件 |
CN105009236A (zh) * | 2013-02-13 | 2015-10-28 | 高通股份有限公司 | 基板内被耦式电感器结构 |
CN106252334A (zh) * | 2015-06-09 | 2016-12-21 | 英飞凌科技美国公司 | 具有嵌入式输出电感器的半导体封装体 |
-
2009
- 2009-12-31 CN CN 200910202071 patent/CN101764128A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102983832A (zh) * | 2012-10-31 | 2013-03-20 | 天津大学 | 射频滤波器件封装结构 |
CN103123918A (zh) * | 2013-01-04 | 2013-05-29 | 天津大学 | 一种射频半导体器件 |
CN103123918B (zh) * | 2013-01-04 | 2016-06-01 | 天津大学 | 一种射频半导体器件 |
CN105009236A (zh) * | 2013-02-13 | 2015-10-28 | 高通股份有限公司 | 基板内被耦式电感器结构 |
CN106252334A (zh) * | 2015-06-09 | 2016-12-21 | 英飞凌科技美国公司 | 具有嵌入式输出电感器的半导体封装体 |
CN106252334B (zh) * | 2015-06-09 | 2019-04-19 | 英飞凌科技美国公司 | 具有嵌入式输出电感器的半导体封装体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103401063B (zh) | 天线装置及无线ic器件 | |
CN102160175B (zh) | 采用超材料的阻抗受控制的电性内连线 | |
US8981852B2 (en) | Providing an integrated directional coupler in a power amplifier | |
CN102332438B (zh) | 电感键合引线电路 | |
CN105846032B (zh) | 一种低损耗交叉叠层式ltcc威尔金森功分器 | |
CN102739169B (zh) | 功率合成器、含有其的功率放大模块及信号收发模块 | |
CN101764128A (zh) | 半导体器件封装结构中的电感 | |
CN101241904A (zh) | 四方扁平无接脚型的多芯片封装结构 | |
CN109742056A (zh) | 天线的封装结构及封装方法 | |
CN101847627B (zh) | 集成无源器件的半导体芯片及功率放大器器件 | |
CN102280439B (zh) | 一种微波功率晶体管内匹配网络及其制造方法 | |
EP2991085B1 (en) | Transformer | |
CN205789958U (zh) | 一种射频天线开关芯片 | |
CN206003966U (zh) | 无线通信设备 | |
CN105514094A (zh) | 一种射频天线开关芯片 | |
CN102446868A (zh) | 一种新型双界面智能卡模块及其实现方式 | |
CN201156721Y (zh) | 具有中空气隙过电压保护机构的叠层芯片型lc滤波器 | |
CN100543997C (zh) | 用于半导体器件的电感器及其制造方法 | |
CN102014570A (zh) | 一种带非接触功能手机卡用pcb载带 | |
CN102646669B (zh) | 利用调谐电感器的电容式临近通信 | |
CN201017998Y (zh) | 一种曲折线型ltcc双频芯片天线 | |
CN101840906B (zh) | 高q值芯片集成电感 | |
US10491172B2 (en) | Systems and methods providing a matching circuit that bypasses a parasitic impedance | |
CN105098304A (zh) | 一种滤波器及其形成方法 | |
CN102543936A (zh) | 一种无腔体双界面智能卡载带 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100630 |