CN103123918B - 一种射频半导体器件 - Google Patents

一种射频半导体器件 Download PDF

Info

Publication number
CN103123918B
CN103123918B CN201310004964.9A CN201310004964A CN103123918B CN 103123918 B CN103123918 B CN 103123918B CN 201310004964 A CN201310004964 A CN 201310004964A CN 103123918 B CN103123918 B CN 103123918B
Authority
CN
China
Prior art keywords
bonding line
redundancy
radio frequency
semiconducter device
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310004964.9A
Other languages
English (en)
Other versions
CN103123918A (zh
Inventor
张�浩
庞慰
郑云卓
周冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201310004964.9A priority Critical patent/CN103123918B/zh
Publication of CN103123918A publication Critical patent/CN103123918A/zh
Application granted granted Critical
Publication of CN103123918B publication Critical patent/CN103123918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1902—Structure including thick film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

本发明提供一种射频半导体器件，其中的键合线之间、键合线与其他电感元件之间、或者电感元件之间具有较高的电学隔离度。本发明的一种射频半导体器件包括封装基板及其上的一个或多个半导体芯片，所述半导体芯片和所述封装基板之间还连接有多条键合线，所述多条键合线之间，还设置有一条或多条冗余键合线，所述冗余键合线的一端与所述半导体芯片表面的冗余引脚连接或者与所述半导体芯片表面的金属走线连接，另一端与所述射频半导体器件的接地金属层连接。

Description

一种射频半导体器件
技术领域
本发明涉及一种射频半导体器件。
背景技术
键合线作为芯片引脚与封装基板之间实现互连的电学结构，是芯片封装中非常重要的组成部分。图1是根据现有技术中的具有键合线的芯片封装结构的示意图。如图1所示，封装基板11上有两个半导体芯片12，半导体芯片12与封装基板之间以键合线13连接(图中示出了8条键合线)。
通常情况下，键合线具有一定电感的特性，电感值从0.3nH到1.5nH不等。在射频频段，键合线会向外辐射电磁场，因此这些具有电感特性的键合线与其它的电感器之间存在着的电磁干扰。
射频电路中，电感器可能有以下几种形式：1、由承载元器件的基底和基底上的金属走线组成螺旋、蛇形等形式的平面电感。2、全部利用键合线或键合线配合其它基底上的金属走线实现螺旋、蛇形等形式的键合线电感。3、由无源器件厂商提供的采用插装、贴装等装配形式的独立电感器件。
具有电感特性的键合线与上述电感器件之间的电磁干扰，对芯片的电学隔离、噪声等性能影响很大。传统的减弱键合线之间或键合线与其它电感器件之间的电磁干扰或减小互感的方法，是拉大键合线的间距或改变键合线的布局方式。
随着芯片的日益小型化和集成化，上述方法已经越来越受到局限，各键合线距离贴近，甚至近距离平行的情况越来越多。在电路设计过程中，为实现电路的性能要求，不得不考虑这些键合线之间以及键合线与其它电感器之间的耦合及隔离问题，如何在小尺寸环境下增强它们之间的电学隔离度，降低互感，成为设计中亟待解决的问题。
发明内容
有鉴于此，本发明提供一种射频半导体器件，其中的键合线之间、键合线与其他电感元件之间、或者电感元件之间具有较高的电学隔离度。
为实现上述目的，根据本发明的一个方面，提供了一种射频半导体器件。
本发明的这种射频半导体器件包括封装基板及该封装基板上的一个或多个半导体芯片，所述半导体芯片和所述封装基板之间还连接有多条键合线，所述多条键合线之间，还设置有一条或多条冗余键合线，所述冗余键合线的一端与所述半导体芯片的冗余引脚连接或者与所述半导体芯片表面的金属走线连接，另一端与所述射频半导体器件的接地金属层连接。
可选地，所述冗余键合线两侧的键合线分别位于堆叠式的两个半导体芯片上。
可选地，所述封装基板上还具有一个或多个电感器件；所述冗余键合线两侧是所述电感器件，或者所述冗余键合线一侧是所述键合线，另一侧是所述电感器件。
可选地，所述冗余键合线的另一端连接在所述封装基板上集成的平面螺旋电感的接地孔上。
根据本发明的技术方案，在用键合线实现芯片管芯和封装基板电学互连的模块中，利用管芯上的冗余引脚添加接地键合线，改变原有键合线在周围空间产生的磁场分布，从而增大了其相互间的隔离度，即减少了键合线之间的互感耦合。这种方式无需拉大原有键合线之间、键合线与电感器件之间、或电感器件与电感器件之间的距离，也无需改变原有布置，有助于提高半导体器件的小型化和集成度。
附图说明
附图用于更好地理解本发明，不构成对本发明的不当限定。其中：
图1是根据现有技术中的具有键合线的芯片封装结构的示意图；
图2是根据本发明实施例的一种射频半导体器件的基本结构的示意图；
图3是根据本发明实施例的另一种射频半导体器件的基本结构的示意图；
图4是根据本发明实施例的又一种射频半导体器件的基本结构的示意图；
图5是根据本发明实施例的又一种射频半导体器件的基本结构的示意图；
图6是根据本发明实施例的又一种射频半导体器件的基本结构的示意图。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
图2是根据本发明实施例的一种射频半导体器件的基本结构的示意图。如图2所示，封装基板20上固定有半导体芯片(以下简称作“管芯”)22、23，其中管芯22与封装基板20之间连接有键合线24、26，管芯23与封装基板20之间连接有键合线28。为了加强键合线24和键合线26之间的隔离度，在它们之间添加了冗余的键合线25。这里所谓冗余的意思是键合线25不起通常键合线的电连接作用。键合线25可以从管芯22的冗余引脚引出，并且穿过金属层21的接地过孔211与封装基板的接地金属层(图中未示出)连接。
被提高隔离度的两个键合线之间可以有两条以上冗余键合线。例如为了加强键合线24和键合线26之间的隔离度，在它们之间可以添加两条冗余键合线。
也可以利用冗余键合线来加强不同管芯上的键合线之间的隔离度。如图2所示，管芯23上有键合线28。在键合线28和键合线26(位于管芯22上)之间设置有冗余键合线27，冗余键合线27一端与管芯22的冗余引脚连接，另一端穿过金属层21的接地过孔212与封装基板的接地金属层连接。
三维电磁仿真得到的键合线之间的互感和隔离度数据列于表1。
表1
从表1可以看出，在有隔离键合线(即添加了冗余键合线25、27)的情况下，原键合线之间的互感值降低，相应地隔离度增加。
上述的不同管芯可以是堆叠式的管芯，参考图3。图3是根据本发明实施例的另一种射频半导体器件的基本结构的示意图。如图3所示，封装基板30上固定有堆叠式管芯35、36，分别通过键合线34、32与封装基板30连接。为了提高管芯35、36之间的隔离度，将键合线33添加在键合线32、34之间。键合线33的一端连接到接地过孔31，另一端可以连接到管芯35或者管芯36的冗余引脚上。
冗余键合线也可以连接在管芯表面的金属走线上，从而形成一种悬浮的金属结构。参考图4，图4是根据本发明实施例的又一种射频半导体器件的基本结构的示意图。在图4中，封装基板40上固定有管芯41，管芯41与封装基板40之间连接有键合线43、45、和47。为了增强这三条键合线之间的隔离度，增加了冗余键合线44、46。冗余键合线44、46一端连接在管芯41表面的金属走线42上(也可以连接在管芯41表面的不同的金属走线上)，另一端分别穿过金属层48的接地过孔481、482与接地金属层(图中未示出)连接。
图4中的连接在管芯上的金属走线与接地金属层之间的冗余键合线也可以用来加强不同管芯上的键合线之间的隔离，这里的不同管芯同样可以是堆叠式的。另外，冗余键合线也可以用来加强键合线与电感器件之间的隔离，以及加强电感器件与电感器件之间的隔离。参考图5，图5是根据本发明实施例的又一种射频半导体器件的基本结构的示意图。
如图5所示，封装基板50上固定了管芯52，管芯52上的键合线56与封装基板50上的平面螺旋电感53连接。为了加强键合线56与管芯52上的邻近的键合线54的隔离度，将冗余键合线55设置在键合线54和56之间。冗余键合线55可以从管芯52的冗余管脚引出，也可以从管芯52表面的金属走线引出。冗余键合线的另一端穿过金属层51的接地过孔511与封装基板50的接地金属层(图中未示出)连接。
在采用冗余键合线来加强键合线与电感器件之间的隔离时，冗余键合线的接地点可以选取在电感器件的接地点，参考图6，图6是根据本发明实施例的又一种射频半导体器件的基本结构的示意图。如图6所示，封装基板60上固定了管芯62，管芯62上的键合线66与封装基板60上的平面螺旋电感63连接。为了加强键合线66与管芯62上的邻近的键合线64的隔离度，将冗余键合线65设置在键合线64和66之间。冗余键合线65可以从管芯62的冗余管脚引出，也可以从管芯62表面的金属走线引出。冗余键合线的另一端连接在平面螺旋电感63的接地孔631上。
根据本发明实施例的技术方案，在用键合线实现芯片管芯和封装基板电学互连的模块中，利用管芯上的冗余引脚添加接地键合线，改变原有键合线在周围空间产生的磁场分布，从而增大了其相互间的隔离度，即减少了键合线之间的互感耦合。这种方式无需拉大原有键合线之间、键合线与电感器件之间、或电感器件与电感器件之间的距离，也无需改变原有布置，有助于提高半导体器件的小型化和集成度。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (4)

1.一种射频半导体器件，所述射频半导体器件包括封装基板及该封装基板上的一个或多个半导体芯片，所述半导体芯片和所述封装基板之间还连接有多条键合线，其特征在于：
所述多条键合线之间，还设置有一条或多条冗余键合线，所述冗余键合线的一端与所述半导体芯片的冗余引脚连接，另一端与所述射频半导体器件的接地金属层连接。
2.根据权利要求1所述的射频半导体器件，其特征在于，所述冗余键合线两侧的键合线分别位于堆叠式的两个半导体芯片上。
3.根据权利要求1所述的射频半导体器件，其特征在于，
所述封装基板上还具有一个或多个电感器件；
所述冗余键合线两侧是所述电感器件，或者所述冗余键合线一侧是所述键合线，另一侧是所述电感器件。
4.根据权利要求3所述的射频半导体器件，其特征在于，所述冗余键合线的所述另一端连接在所述封装基板上集成的平面螺旋电感的接地孔上。
CN201310004964.9A 2013-01-04 2013-01-04 一种射频半导体器件 Active CN103123918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310004964.9A CN103123918B (zh) 2013-01-04 2013-01-04 一种射频半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310004964.9A CN103123918B (zh) 2013-01-04 2013-01-04 一种射频半导体器件

Publications (2)

Publication Number Publication Date
CN103123918A CN103123918A (zh) 2013-05-29
CN103123918B true CN103123918B (zh) 2016-06-01

Family

ID=48454854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310004964.9A Active CN103123918B (zh) 2013-01-04 2013-01-04 一种射频半导体器件

Country Status (1)

Country Link
CN (1) CN103123918B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893025B2 (en) 2014-10-01 2018-02-13 Analog Devices Global High isolation wideband switch
CN106876285B (zh) * 2017-01-16 2018-09-21 建荣半导体（深圳）有限公司 一种芯片封装体及其方法、芯片、录像设备及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336218C (zh) * 2003-08-25 2007-09-05 威盛电子股份有限公司 一种高频集成电路多排线打线结构及方法
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
JP2012069571A (ja) * 2010-09-21 2012-04-05 Panasonic Corp 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336218C (zh) * 2003-08-25 2007-09-05 威盛电子股份有限公司 一种高频集成电路多排线打线结构及方法
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感

Also Published As

Publication number Publication date
CN103123918A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
US9711486B2 (en) Stacked semiconductor device
CN104716107B (zh) 具有用于减小电磁耦合的隔离墙的半导体封装
US10396016B2 (en) Leadframe inductor
JP6530893B2 (ja) 結合を低減するためのワイヤボンド壁を有する半導体パッケージ
US20160211222A1 (en) Semiconductor packages having wire bond wall to reduce coupling
KR102080659B1 (ko) 코일 부품 및 그 실장 기판
US10242791B2 (en) Coupled-inductor module and voltage regulating module comprising the same
JP5734217B2 (ja) 半導体装置
TWI646649B (zh) 具有電感的組件及其封裝結構
WO2018150881A1 (ja) コモンモードチョークコイル、モジュール部品および電子機器
CN103123918B (zh) 一种射频半导体器件
WO2016202152A1 (zh) 芯片封装载板、芯片和电路板
CN107810550B (zh) 集成电路封装中的保护键合线
CN102915930B (zh) 改变射频螺旋电感之间的互感的方法和射频电路
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
US20100007005A1 (en) Semiconductor device
CN105529312A (zh) 封装结构
US9826632B2 (en) Substrate structure and the process manufacturing the same
CN104900622A (zh) 导线架以及芯片封装结构
CN103413821A (zh) 半导体器件
WO2012153835A1 (ja) プリント配線基板
JP2015170268A (ja) Ｉｃカードおよびインレット
CN101604680B (zh) 引线框架、引线框架型封装及引脚列
WO2020155478A1 (zh) 集成电感结构和集成电路
CN103107164A (zh) 一种射频封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant