CN103107164A - 一种射频封装结构 - Google Patents

一种射频封装结构 Download PDF

Info

Publication number
CN103107164A
CN103107164A CN2013100158345A CN201310015834A CN103107164A CN 103107164 A CN103107164 A CN 103107164A CN 2013100158345 A CN2013100158345 A CN 2013100158345A CN 201310015834 A CN201310015834 A CN 201310015834A CN 103107164 A CN103107164 A CN 103107164A
Authority
CN
China
Prior art keywords
ground level
packaging
base plate
radio frequency
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100158345A
Other languages
English (en)
Inventor
庞慰
赵远
周冲
张�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN2013100158345A priority Critical patent/CN103107164A/zh
Publication of CN103107164A publication Critical patent/CN103107164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种射频封装结构，能够增强射频封装结构中芯片的电学隔离度性能。本发明的射频封装结构包括封装基板和两个以上管芯，所述封装基板的地平面中，至少有一层地平面内的连通部分占该层地平面总面积70%以上；所述封装基板的地平面包括如下一种或几种：封装基板的表层地平面，封装基板的介质层中的一层或多层地平面，封装基板的底层地平面。

Description

一种射频封装结构
技术领域
本发明涉及一种射频封装结构。
背景技术
随着射频信号处理芯片发展的日益高速化，小型化，集成化，芯片中的电学隔离度问题越发凸显，成为影响芯片电学性能的重要因素。芯片的隔离度指的是射频信号泄漏到其他端口的功率与输入功率之比。实际生产中，芯片封装中的管芯和封装基板之间的电学连接主要依靠键合线或倒装焊接实现。
图1A是根据现有技术中的射频封装结构的基本结构的简图，图1B是图1A的侧视图。如图1A和图1B所示，表层地平面由两块分立的地平面101和102构成，104是封装基板的底层地平面，两层地平面之间存在有介质层103，地平面101、102与104之间通过过孔105连接。地平面由金属材料制成，用于接地。两条键合线106、107分别一端连接管芯108、109一端连接基板上的表层键合区，表层键合区通过过孔穿过介质层，与底层的地平面104相连。过孔中浇注有导电材料，因此可以使不同金属层上的电路连通。
当信号的频率较高时，键合线的电感特性不可忽略。在射频频段，键合线会向外辐射电磁场，使得键合线之间存在着电磁干扰。这些键合线之间的电磁干扰形成了芯片内部的信号泄漏路径，使得功率通过泄漏路径耦合至其他端口，从而降低了射频封装结构中的芯片之间的电学隔离度性能。
发明内容
有鉴于此，本发明提供一种射频封装结构，能够增强射频封装结构中的芯片之间的电学隔离度性能。
为实现上述目的，本发明提供以下技术方案：
一种射频封装结构，包括封装基板和两个以上管芯，所述封装基板的地平面中，至少有一层地平面内的连通部分占该层地平面总面积70%以上；所述封装基板的地平面包括如下一种或几种：封装基板的表层地平面，封装基板的介质层中的一层或多层地平面，封装基板的底层地平面。
可选地，所述封装基板上具有表层键合区；所述表层键合区通过键合线与所述管芯连接。
可选地，所述管芯以倒装焊接的方式固定在所述封装基板上。
可选地，所述封装基板上具有表层键合区，所述表层键合区通过键合线与至少一个所述管芯连接；所述封装基板上还有至少一个以倒装焊接方式固定的所述管芯。
根据本发明的技术方案，使封装基板的至少一个地平面内的连通部分占该层地平面总面积70%以上，或者优选地，将其制作成一块整体，都有助于增强射频封装结构中的芯片的电学隔离度性能。
附图说明
附图用于更好地理解本发明，不构成对本发明的不当限定。其中：
图1A是根据现有技术中的射频封装结构的基本结构的简图；
图1B是图1A的侧视图；
图2A是根据本发明实施例的一种射频封装结构的基本结构的简图；
图2B是图2A的侧视图；
图3是根据本发明实施例的另一种射频封装结构的基本结构的简图；
图4是根据本发明实施例的又一种射频封装结构的基本结构的简图；
图5是根据本发明实施例的又一种射频封装结构的基本结构的简图。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
在实现本发明的过程中，发明人发现，芯片中的电磁干扰主要由键合线或走线电感之间的电磁场辐射产生，而电磁场辐射的发散程度强弱与地平面的形状和位置有关，所以键合线或走线电感之间的电磁干扰强度和芯片整体隔离度与封装基板的地平面的形状和位置密切相关。所以在本实施例中，主要通过改变地平面的结构来增强芯片的电学隔离度性能。
图2A是根据本发明实施例的一种射频封装结构的基本结构的简图，图2B是图2A的侧视图。如图2A所示，封装基板表层地平面201形成一个整体，即该表层地平面是单块的连通图形。表层地平面201与底层地平面204之间通过过孔202穿过介质层203相互连接。这种表层地平面连接成一整体的封装基板与现有技术中的封装基板对键合线之间的电磁干扰影响如表1所示。
表1中的第二行是现有技术中的射频封装结构的数据，第三行是根据本发明实施例的射频封装结构的数据，其中现有技术中的射频封装结构采用类似于图1A的分立的表层地平面，现有技术中和本发明实施例中的射频封装结构中的键合线的空间形貌和空间位置完全相同。L1和L2表示两条键合线的电感值。
表1
Figure BDA00002742867000041
由表中数据可知，相对表层地平面分立的封装基板，表层地平面连接成为一整体的封装基板能够有效地降低键合线之间的电磁干扰，提高键合线之间的隔离度。
图3是根据本发明实施例的另一种射频封装结构的基本结构的简图。如图3所示，301，302表示射频封装结构中的管芯，其利用倒装焊接技术，通过管芯下面的焊球焊接到基板的表层。基板表层包括左侧表层走线螺旋形电感309，它通过过孔310连接到底层地平面305。基板右侧也具有相同的结构。304表示介质层。表层地平面303和底层地平面305通过图中的其余过孔311连接。308是基板表层地平面对表层走线螺旋形电感的避让。306、307分别是芯片301、302的其他端口。为了提高芯片的隔离度，本实施例中将表层地平面303连接成为一块整体，降低了左右两侧基板表层螺旋形电感之间的电磁耦合，从而提高了芯片的隔离度。对于采用倒装焊接方式固定在封装基板上的管芯，其连接的电感器件也可以制作在封装基板中间层。不同管芯所连接的电感器件之间同样存在电磁干扰，使用本实施例中的方法，即将基板表层地平面连成一个整体，同样可以降低电感器件之间的电磁耦合，提高芯片的隔离度。
图4是根据本发明实施例的又一种射频封装结构的基本结构的简图。如图4所示，401，402表示射频封装结构中的管芯，基板表层走线螺旋形电感406和连接基板表层键合区与管芯的键合线409之间也存在电磁干扰，这些都降低了管芯之间的隔离度。而采用本实施例的技术方案，将封装基板的表层403的地平面制作成一块整体，有助于提高管芯之间的隔离度。
在实现中，如果封装基板仍为两块连通图形，但其中一块的面积明显大于另一块的面积，也有助于改善管芯之间的隔离度。一般来说较大的一块的面积占所在地平面总面积的70%以上时就能够明显提高管芯之间的隔离度。但优选的方式仍是将地平面做成一块整体，以下仍以该优选方式为例进行说明。
虽然本实施例中使用的是两层地平面的封装基板，对于多层地平面的封装基板本发明也能起到相同的增强隔离度的效果。例如使底层地平面为一块整体，或者如果介质层中有一层或多层地平面时，使其中的至少一层地平面分别为一块整体，相比较于不为一块整体来说能够增强隔离度。
对于三个以上管芯的封装基板，不论管芯与封装基板之间是以键合线连接，或者以倒装焊接方式固定，或者二者兼有，都可以采用本实施例的技术方案，将表层地平面或其他地平面制作成一个整体。以下结合图5对多层地平面的情形加以说明。
图5是根据本发明实施例的又一种射频封装结构的基本结构的简图。如图5所示，501，502表示射频封装结构中的管芯。封装基板包含3层地平面，分别为表层地平面503，中间层地平面505，底层地平面507。表层地平面503和中间层地平面505之间为介质层504，中间层地平面505和底层地平面507之间为介质层506。左侧的螺旋形电感由基板表层走线512，基板中间层走线514和连接它们的过孔513及515组成。射频封装结构中的管芯501，502都采用倒装焊接的方式与基板表层地平面503和基板表层螺旋电感相连。本实施例中，在表层地平面503分立的情况下，将中间层地平面505连接成为一个整体也可以有效减小左右两侧电感之间的电磁耦合，从而提高元器件的隔离度。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (4)

1.一种射频封装结构，包括封装基板和两个以上管芯，其特征在于，
所述封装基板的地平面中，至少有一层地平面内的连通部分占该层地平面总面积70%以上；
所述封装基板的地平面包括如下一种或几种：封装基板的表层地平面，封装基板的介质层中的一层或多层地平面，封装基板的底层地平面。
2.根据权利要求1所述的射频封装结构，其特征在于，
所述封装基板上具有表层键合区；
所述表层键合区通过键合线与所述管芯连接。
3.根据权利要求1所述的射频封装结构，其特征在于，所述管芯以倒装焊接的方式固定在所述封装基板上。
4.根据权利要求1所述的射频封装结构，其特征在于，
所述封装基板上具有表层键合区，所述表层键合区通过键合线与至少一个所述管芯连接；
所述封装基板上还有至少一个以倒装焊接方式固定的所述管芯。
CN2013100158345A 2013-01-16 2013-01-16 一种射频封装结构 Pending CN103107164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100158345A CN103107164A (zh) 2013-01-16 2013-01-16 一种射频封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100158345A CN103107164A (zh) 2013-01-16 2013-01-16 一种射频封装结构

Publications (1)

Publication Number Publication Date
CN103107164A true CN103107164A (zh) 2013-05-15

Family

ID=48314904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100158345A Pending CN103107164A (zh) 2013-01-16 2013-01-16 一种射频封装结构

Country Status (1)

Country Link
CN (1) CN103107164A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
EP0961322A2 (en) * 1998-05-28 1999-12-01 Nec Corporation Microwave integrated circuit multi-chip-module and mounting structure therefor
JP2000236045A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
CN100511614C (zh) * 2006-06-13 2009-07-08 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20100127376A1 (en) * 2008-11-25 2010-05-27 Karim Nozad O System and method to provide rf shielding for a mems microphone package
US20100205518A1 (en) * 2007-08-17 2010-08-12 Panasonic Corporation Running cyclic redundancy check over coding segments

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
EP0961322A2 (en) * 1998-05-28 1999-12-01 Nec Corporation Microwave integrated circuit multi-chip-module and mounting structure therefor
JP2000236045A (ja) * 1999-02-16 2000-08-29 Mitsubishi Electric Corp 高周波パッケージ
CN100511614C (zh) * 2006-06-13 2009-07-08 日月光半导体制造股份有限公司 多芯片堆叠的封装方法及其封装结构
US20100205518A1 (en) * 2007-08-17 2010-08-12 Panasonic Corporation Running cyclic redundancy check over coding segments
US20100127376A1 (en) * 2008-11-25 2010-05-27 Karim Nozad O System and method to provide rf shielding for a mems microphone package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构

Similar Documents

Publication Publication Date Title
JP6153319B2 (ja) プリント回路板、プリント配線板及び電子機器
US9773606B2 (en) Integrated stacked transformer
JP2013520031A (ja) 直列接続のインダクターを有する集積回路
US20040196132A1 (en) Transformer formed between two layout layers
US9312059B2 (en) Integrated connector modules for extending transformer bandwidth with mixed-mode coupling using a substrate inductive device
JP2012129443A (ja) プリント回路板
JP5783186B2 (ja) 積層基板モジュール
WO2021244648A1 (zh) 一种3dB正交混合耦合器及射频前端模块、通信终端
TW201503482A (zh) 電子電路及電子機器
KR101792274B1 (ko) 노이즈 제거 필터
JP2009055019A (ja) 多層基板、半導体集積回路用パッケージ基板及び半導体集積回路実装用プリント配線板
US20210065966A1 (en) Inductor device
CN103107164A (zh) 一种射频封装结构
US20120081869A1 (en) Printed circuit board for reducing crosstalk
MX2010013267A (es) Estructura de diseño, estructura y metodo para proporcionar una linea de transmision con retardo variable en la microplaqueta con impedancia caracteristica fija.
CN106067369A (zh) 变压器以及包括它的电源供应装置
US10008757B2 (en) High-frequency module
CN103268873A (zh) 电感器
JP2012238797A (ja) 多層回路モジュール
JP6344482B2 (ja) プリント基板へのフレキシブルケーブルの接続構造
CN103123918B (zh) 一种射频半导体器件
CN102915930B (zh) 改变射频螺旋电感之间的互感的方法和射频电路
US11171112B2 (en) Semiconductor device
JP2015149514A (ja) 多層回路モジュール
CN103078161A (zh) 一种带中心抽头供直流偏置的玛春德巴伦

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130515

RJ01 Rejection of invention patent application after publication