CN101604680B - 引线框架、引线框架型封装及引脚列 - Google Patents

引线框架、引线框架型封装及引脚列 Download PDF

Info

Publication number
CN101604680B
CN101604680B CN2009101586777A CN200910158677A CN101604680B CN 101604680 B CN101604680 B CN 101604680B CN 2009101586777 A CN2009101586777 A CN 2009101586777A CN 200910158677 A CN200910158677 A CN 200910158677A CN 101604680 B CN101604680 B CN 101604680B
Authority
CN
China
Prior art keywords
pin
differential wave
wave pin
pair
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101586777A
Other languages
English (en)
Other versions
CN101604680A (zh
Inventor
李胜源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Labs Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN2009101586777A priority Critical patent/CN101604680B/zh
Publication of CN101604680A publication Critical patent/CN101604680A/zh
Application granted granted Critical
Publication of CN101604680B publication Critical patent/CN101604680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种引线框架、引线框架型封装及引脚列。该引脚列包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚及第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。

Description

引线框架、引线框架型封装及引脚列
技术领域
本发明涉及一种半导体集成电路芯片封装技术，且特别是涉及一种引线框架型封装技术。
背景技术
就引线框架型封装而言，通常利用多重导线结构来对电源网路(powernet)产生低电感引脚。由于低电感可减低电源弹跳(power bounce)，故可降低经过或起源于电源网路的噪声耦合(noise coupling)。
图1绘示一种传统应用于引线框架型封装中的电源网路的三重导线结构。请参考图1，分别接合至三个芯片接垫10的三条导线20接合在同一引脚30来产生并联效果(parallel effect)，以降低寄生电感(parasitic inductance)。对于某些需要更小电感的设计，可能会在类似的结构中寻找到四条或更多条的导线20。
水平长度1毫米的小截面金导线粗估可造成1奈亨利(nH)的电感量。在电源网路上的电感在信号切换时将导致电源弹跳。切换信号的较高速度及在电源网路上的较大电感将使更严重的弹跳效果发生。由于这些导线的并联效果可降低寄生电感，所以多重导线结构是比较好的选择。
然而，这些导线必须连接到同一个引脚，意即这些导线之间的距离无法增加，因此这些导线之间的互感(mutual inductance)将相对增加。由于电源网路的总电感由全部导线的并联自感及互感所组成，所以当并联自感降低但互感增加时，多重导线结构的总电感的减少程度仍受到限制。
发明内容
本发明的一实施例提出一种引线框架，适用于一引线框架型封装。引线框架包括一芯片座及多个引脚。这些引脚组成多个引脚列。这些引脚列之一包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚与第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。
本发明的一实施例提出一种引线框架型封装，其包括一引线框架、一芯片、多根连接于引线框架与芯片之间的导线及一包覆芯片及这些导线的封胶。引线框架包括一配置芯片于其上的芯片座及多个引脚。这些引脚组成多个引脚列。这些引脚列之一包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚与第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。
本发明的一实施例提出一种引脚列，适用于一引线框架型封装的一引线框架。引脚列包括一对第一差动信号引脚、一对第二差动信号引脚、一对第三差动信号引脚、一第一电源引脚、一第二电源引脚及一第三电源引脚。这对第二差动信号引脚排列于这对第一差动信号引脚与这对第三差动信号引脚之间。第一电源引脚排列于这对第一差动信号引脚与这对第二差动信号引脚之间。第二电源引脚排列于这对第二差动信号引脚与这对第三差动信号引脚之间。这对第三差动信号引脚排列于第二电源引脚及第三电源引脚之间。第一电源引脚所供应的电压小于第二电源引脚所供应的电压。第二电源引脚所供应的电压实质上等于第三电源引脚所供应的电压。
综上所述，本发明将多根导线分别连接至多个电源引脚的方式来降低这些导线之间的互感，用以减低电源跳动及噪声耦合。此外，本发明还在上述的架构下提出一种引脚列的引脚排列，其可应用于引线框架型封装的引线框架。
附图说明
图1绘示一种传统应用于引线框架型封装中的电源网路的三重接合结构。
图2绘示本发明的一实施例的一种引线框架型封装的剖面。
图3为图2的引线框架型封装的多重导线结构。
图4为图1及图3的多重导线结构的电感频率曲线图。
图5绘示本发明的一实施例的一种引脚列的引脚排列。
图6绘示本发明的另一实施例的一种引线框架型封装的局部俯视结构。
附图标记说明
10：芯片接垫
20：导线
30：电源引脚
100、100′：引线框架型封装
110、110′：引线框架
112、112′：芯片座
114、114′：引脚
120、120′：芯片
122、122′：芯片接垫
130、130′：导线
140：封胶
142：封胶边界
200：引脚列
202：引脚
S1 +及S1 -：第一差动信号引脚对
S2 +及S2 -：第二差动信号引脚对
S3 +及S3 -：第三差动信号引脚对
P1：第一电源引脚
P2：第二电源引脚
P3：第三电源引脚
具体实施方式
为了解决传统多重导线结构的导线之间的距离不足所造成的互感增加，在本实施例中，将多根导线分别连接至多个电源引脚的方式来降低这些导线之间的互感。
图2绘示本发明的一实施例的一种引线框架型封装的剖面。请参考图2，引线框架型封装100包括一引线框架110、一芯片120、多根导线130及一封胶140。引线框架110包括一芯片座112及多个引脚114。芯片120配置在芯片座112上。这些导线130连接于引线框架110与芯片120之间。封胶140包覆芯片120及这些导线130。在本实施例中，采用了四方扁平型封装(QFP)作为例子，但其非用以限定本发明。
图3为图2的引线框架型封装的多重导线结构。请参考图2及图3，在本实施例中，将一对差动信号引脚114a、114a′设置在两个电源引脚114b1、114b2之间。此外，将三根导线130a、130b、130c(图2的这些导线130其中之三)的其中两根130a、130b分别跨接于图形下方的单一电源引脚114b1与图2的芯片120的芯片接垫122a(图2的这些芯片接垫122其中之一)之间，以及跨接于图形下方的单一电源引脚114b1与图2的芯片120的芯片接垫122b(图2的这些芯片接垫122其中之一)之间，亦即导线130a、130b皆连接至电源引脚114b1。三根导线130a、130b、130c所剩余的一根130c跨接于图形上方的单一电源引脚114b2与一芯片接垫122c(图2的这些芯片接垫122其中之一)。
图4为图1及图3的多重导线结构的电感频率曲线图。请参考图4，本实施例的图3中的这三根导线130a、130b、130c所产生的总电感L12-new低于已知的图1的三根导线20所产生的总电感L12-org。因此，在本实施例中，通过增加这些导线130a、130b、130c之间的距离可以降低这些导线130a、130b、130c之间的互感，因而降低这些导线130a、130b、130c之间的总电感。
请再参考图2与图3，为了让引线框架110能够提供更多的电源引脚，在本实施例中，芯片座112可作为一接地媒介，而导线130d(图2的这些导线130其中之一)可连接于芯片120上的芯片接垫122d(图2的这些芯片接垫122其中之一)与芯片座112之间。换言之，以芯片座作为接地媒介，可以提供接地的管道，进而减少接地引脚的配置。因此，在某些未绘示的实施例中，信号引脚与信号引脚之间(例如：差动信号引脚114a、114a′)、电源引脚与电源引脚、信号引脚与电源引脚之间可不需配置接地引脚。
图5绘示本发明的一实施例的一种引脚列的引脚排列。请参考图5，多个依序排列的引脚列200属于同一引线框架(例如图2的引线框架110)，并分别组成自多个引脚202(例如图2的引脚114)。依照信号性质的不同，单一引脚列200包括一对第一差动信号引脚S1 +及S1 -、一对第二差动信号引脚S2 +及S2 -、一对第三差动信号引脚S3 +及S3 -、一第一电源引脚P1、一第二电源引脚P2及一第三电源引脚P3。
虽然在图5中标示出每一对差动信号引脚S+及S-的位置，然其非用以限定本发明。因此，本领域一般技术人员可以依不同需求来调整每一对差动信号引脚S+及S-的位置。举例而言，将每一对差动信号引脚S+及S-的位置彼此交换，或是仅将其中一对、或是其中二对差动信号引脚S+及S-的位置彼此交换。
这对第二差动信号引脚S2 +及S2 -排列于这对第一差动信号引脚S1 +及S1 -与这对第三差动信号引脚S3 +及S3 -之间。第一电源引脚P1排列于这对第一差动信号引脚S1 +及S1 -与这对第二差动信号引脚S2 +及S2 -之间。第二电源引脚P2排列于这对第二差动信号引脚S2 +及S2 -与这对第三差动信号引脚S3 +及S3 -之间。这对第三差动信号引脚S3 +及S3 -排列于第二电源引脚P2与第三电源引脚P3之间。
特别是，第三电源引脚P3可用来隔绝相邻二个引脚列200的差动信号引脚S+及S-。详细的说明是，引脚列200的第三电源引脚P3可用来隔绝同一引脚列200的这对第三差动信号引脚S3 +及S3 -与相邻的另一引脚列200的一对第一差动信号引脚S1 +及S1 -，以避免分属不同引脚列200的差动信号引脚S+及S-因距离太近，因而造成电性耦合等不良影响。
在本实施例中，第一电源引脚P1所供应的电压可小于第二电源引脚P2所供应的电压，而第二电源引脚P2所供应的电压实质上可等于第三电源引脚P3所供应的电压。
在本实施例中，第一电源引脚P1可供应电压至这对第一差动信号引脚S1 +及S1 -、这对第二差动信号引脚S2 +及S2 -及这对第三差动信号引脚S3 +及S3 -。第二电源引脚P2可供应电压至这对第一差动信号引脚S1 +及S1 -及这对第二差动信号引脚S2 +及S2 -。第三电源引脚P3可供应电压至这对第三差动信号引脚S3 +及S3 -。
在本实施例中，在图5中的每一引脚列200适用于一个USB 3.0连接头(connector)的信号传输。因此，当在图2中的引线框架110具有多个引脚列200时，则表示封装在引线框架110上的芯片120可支援多个USB 3.0连接头的信号传输。
在本实施例中，第一电源引脚P1、第二电源引脚P2或第三电源引脚P3其中至少一个同时连接多根导线，例如多根绘示于图2的导线130。
图6绘示本发明的另一实施例的一种引线框架型封装的局部俯视结构。请参考图6，本实施例结合了图2的引线框架型封装及图5的引脚列，并沿用了相同或相似的元件标号。引线框架型封装100′包括一引线框架110′、一芯片120′、多根分别跨接于引线框架110′与芯片120′之间的导线130′及一包覆芯片120′与这些导线130′的封胶(图6仅绘示出封胶边界142)。
引线框架110′具有一用来配置芯片120′于其上的芯片座112′及多个引脚114′。在本实施例中，某些导线130′跨接于芯片座112′与芯片120′的多个芯片接垫122′之间，而某些导线130′分别跨接于这些引脚114′与芯片120′的多个芯片接垫122′之间。
由数个引脚114′所构成的一引脚列200′包括从右至左依序排列的一对第一差动信号引脚S1 +及S1 -、一第一电源引脚P1、一对第二差动信号引脚S2 +及S2 -、一第二电源引脚P2、一对第三差动信号引脚S3 +及S3 -及一第三电源引脚P3。
在本实施例中，这对第一差动信号引脚S1 +及S1 -可为通用串行总线3.0架构(Universal Serial Bus 3.0；USB 3.0架构)中的一对传送(Transmission)差动信号引脚(Tx +及Tx -)，而这对第二差动信号引脚S2 +及S2 -可为USB 3.0架构中的一对接收(Receiving)差动信号引脚(Rx +及Rx -)。另外，这对第三差动信号引脚S3 +及S3 -可为USB 3.0架构中支援(或相容)USB 1.0或USB 2.0架构的一对传送/接收差动信号引脚。
在USB 3.0架构中，传送差动信号引脚(Tx +及Tx -)与接收差动信号引脚(Rx +及Rx -)为一全双功传输模式，亦即信号的传送或接收可以直接进行。另外，传送/接收差动信号引脚(D+及D-)为一半双功传输模式，亦即信号的传送或接收只能择一进行。在此模式下，当进行数据传送时，就无法进行数据接收；当进行数据接收时，就无法进行数据传送。
在图5的实施例中，为了对应USB 3.0架构，第一电源引脚P1可供应1.0伏特的电压至这对第一差动信号引脚S1 +及S1 -、这对第二差动信号引脚S2 +及S2 -及这对第三差动信号引脚S3 +及S3 -。第二电源引脚P2可供应3.3伏特的电压至这对第一差动信号引脚S1 +及S1 -及这对第二差动信号引脚S2 +及S2 -。第三电源引脚P3可供应3.3伏特的电压至这对第三差动信号引脚S3 +及S3 -。
综上所述，本发明将多根导线分别连接至多个电源引脚的方式来降低这些导线之间的互感，用以减低电源跳动及噪声耦合。此外，本发明还在上述的架构下提出一种引脚列的引脚排列，其可应用于引线框架型封装的引线框架。另外，本发明所提出的引脚列更可应用于USB 3.0架构的芯片封装用的引线框架。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (20)

1.一种引线框架，适用于一引线框架型封装，该引线框架包括：
一芯片座；以及
多个引脚，组成多个引脚列，多个引脚列之一包括：
一对第一差动信号引脚；
一对第二差动信号引脚；
一对第三差动信号引脚，其中该对第二差动信号引脚排列于该对第一差动信号引脚与该对第三差动信号引脚之间；
一第一电源引脚，排列于该对第一差动信号引脚与该对第二差动信号引脚之间；
一第二电源引脚，排列于该对第二差动信号引脚与该对第三差动信号引脚之间；以及
一第三电源引脚，其中该对第三差动信号引脚排列于该第二电源引脚与该第三电源引脚之间，
其中该第一电源引脚所供应的电压小于第二电源引脚所供应的电压，而该第二电源引脚所供应的电压等于该第三电源引脚所供应的电压。
2.如权利要求1所述的引线框架，其中该芯片座作为一接地媒介。
3.如权利要求1所述的引线框架，其中该对第一差动信号引脚为通用串行总线3.0架构中的一对传送差动信号引脚Tx +及Tx -，而该对第二差动信号引脚为通用串行总线3.0架构中的一对接收差动信号引脚Rx +及Rx -。
4.如权利要求1所述的引线框架，其中该对第三差动信号引脚为通用串行总线3.0架构中支援通用串行总线1.0架构或通用串行总线2.0架构的一对传送/接收差动信号引脚D+及D-。
5.如权利要求1所述的引线框架，其中该第一电源引脚供应电压至该对第一差动信号引脚、该对第二差动信号引脚及该对第三差动信号引脚。
6.如权利要求1所述的引线框架，其中该第二电源引脚供应电压至该对第一差动信号引脚及该对第二差动信号引脚。
7.如权利要求1所述的引线框架，其中该第三电源引脚供应电压至该对第三差动信号引脚。
8.如权利要求1所述的引线框架，其中多个引脚列之一为一第一引脚列，相邻于该第一引脚列的多个引脚列的另一为一第二引脚列，且该第二引脚列包括与该第一引脚列相同的多个对差动信号引脚与多个电源引脚，其中该第一引脚列的该第三电源引脚用于隔绝该第一引脚列的该对第三差动信号引脚与该第二引脚列的一对第一差动信号引脚。
9.如权利要求1所述的引线框架，其中该引脚列适用于一个通用串行总线3.0连接头的信号传输。
10.一种引线框架型封装，包括：
一引线框架；
一芯片；
多根导线，连接于该引线框架与该芯片之间；以及
一封胶，包覆该芯片及多根导线，
其中该引线框架包括：
一芯片座，该芯片配置在该芯片座上；以及
多个引脚，组成多个引脚列，多个引脚列之一包括：
一对第一差动信号引脚；
一对第二差动信号引脚；
一对第三差动信号引脚，其中该对第二差动信号引脚排列于该对第一差动信号引脚与该对第三差动信号引脚之间；
一第一电源引脚，排列于该对第一差动信号引脚与该对第二差动信号引脚之间；
一第二电源引脚，排列于该对第二差动信号引脚与该对第三差动信号引脚之间；以及
一第三电源引脚，其中该对第三差动信号引脚排列于该第二电源引脚与该第三电源引脚之间，
其中该第一电源引脚所供应的电压小于第二电源引脚所供应的电压，而该第二电源引脚所供应的电压等于该第三电源引脚所供应的电压。
11.如权利要求10所述的引线框架型封装，其中该对第一差动信号引脚为通用串行总线3.0架构中的一对传送差动信号引脚Tx +及Tx -，而该对第二差动信号引脚为通用串行总线3.0架构中的一对接收差动信号引脚Rx +及Rx -。
12.如权利要求10所述的引线框架型封装，其中该对第三差动信号引脚为通用串行总线3.0架构中支援通用串行总线1.0或通用串行总线2.0架构的一对传送/接收差动信号引脚D+及D-。
13.如权利要求10所述的引线框架型封装，其中该第一电源引脚、该第二电源引脚及该第三电源引脚其中至少一个同时连接多根导线。
14.一种引脚列，适用于一引线框架型封装的一引线框架，该引脚列包括：
一对第一差动信号引脚；
一对第二差动信号引脚；
一对第三差动信号引脚，其中该对第二差动信号引脚排列于该对第一差动信号引脚与该对第三差动信号引脚之间；
一第一电源引脚，排列于该对第一差动信号引脚与该对第二差动信号引脚之间；
一第二电源引脚，排列于该对第二差动信号引脚与该对第三差动信号引脚之间；以及
一第三电源引脚，其中该对第三差动信号引脚排列于该第二电源引脚及该第三电源引脚之间，
其中该第一电源引脚所供应的电压小于第二电源引脚所供应的电压，而该第二电源引脚所供应的电压等于该第三电源引脚所供应的电压。
15.如权利要求14所述的引脚列，其中该对第一差动信号引脚为通用串行总线3.0架构中的一对传送差动信号引脚Tx +及Tx -，而该对第二差动信号引脚为通用串行总线3.0架构中的一对接收差动信号引脚Rx +及Rx -。
16.如权利要求14所述的引脚列，其中该对第三差动信号引脚为通用串行总线3.0架构中支援通用串行总线1.0或通用串行总线2.0架构的一对传送/接收差动信号引脚D+及D-。
17.如权利要求14所述的引脚列，其中该第一电源引脚供应电压至该对第一差动信号引脚、该对第二差动信号引脚及该对第三差动信号引脚。
18.如权利要求14所述的引脚列，其中该第二电源引脚供应电压至该对第一差动信号引脚及该对第二差动信号引脚。
19.如权利要求14所述的引脚列，其中该第三电源引脚供应电压至该对第三差动信号引脚。
20.如权利要求14所述的引脚列，其中该引脚列适用于一个通用串行总线3.0连接头的信号传输。
CN2009101586777A 2009-07-09 2009-07-09 引线框架、引线框架型封装及引脚列 Active CN101604680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101586777A CN101604680B (zh) 2009-07-09 2009-07-09 引线框架、引线框架型封装及引脚列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101586777A CN101604680B (zh) 2009-07-09 2009-07-09 引线框架、引线框架型封装及引脚列

Publications (2)

Publication Number Publication Date
CN101604680A CN101604680A (zh) 2009-12-16
CN101604680B true CN101604680B (zh) 2010-10-13

Family

ID=41470327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101586777A Active CN101604680B (zh) 2009-07-09 2009-07-09 引线框架、引线框架型封装及引脚列

Country Status (1)

Country Link
CN (1) CN101604680B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10880991B2 (en) * 2018-04-04 2020-12-29 Marvell Asia Pte, Ltd. Apparatus and methods for enhancing signaling bandwidth in an integrated circuit package

Also Published As

Publication number Publication date
CN101604680A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
US8294249B2 (en) Lead frame package
US8669656B2 (en) Interconnect having ultra high speed signal transmission/reception
US8554977B2 (en) Integrated circuits for accessing USB device
US7456505B2 (en) Integrated circuit chip and integrated device
US8362481B2 (en) Ultra high speed signal transmission/reception
CN206961822U (zh) 芯片的封装结构及印刷电路板
CN103247591B (zh) 半导体器件和包括半导体器件的通信系统
CN107949909A (zh) 半导体装置、芯片模块及半导体模块
CN102859685A (zh) 用于收发器封装的互连图案
CN102142420A (zh) 互连结构
US8476747B2 (en) Leadframe, leadframe type package and lead lane
CN102548204B (zh) 包含具有接触焊盘转接面的电子电路
CN101604680B (zh) 引线框架、引线框架型封装及引脚列
US20120009734A1 (en) Semiconductor device assembly and method thereof
CN101604677B (zh) 在高速数据通信的线焊封装中改进回波损耗的方法和装置
US10825760B2 (en) Semiconductor chip and semiconductor device provided with same
CN215600357U (zh) 一种高功率密度的sop8l封装引线框架
CN205723522U (zh) 一种引线框架
US20140021597A1 (en) High Speed Signal Conditioning Package
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
US7449788B2 (en) Chip structure with arrangement of side pads
CN103123918A (zh) 一种射频半导体器件
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
CN214477448U (zh) 三维集成电路及电子设备
US11955418B2 (en) Compact routing package for high frequency isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200622

Address after: Chinese Taiwan New Taipei City

Patentee after: VIA LABS Inc.

Address before: Taiwan County, Taipei, China

Patentee before: Via Technologies, Inc.