CN105009236A - 基板内被耦式电感器结构 - Google Patents

基板内被耦式电感器结构 Download PDF

Info

Publication number
CN105009236A
CN105009236A CN201480008407.7A CN201480008407A CN105009236A CN 105009236 A CN105009236 A CN 105009236A CN 201480008407 A CN201480008407 A CN 201480008407A CN 105009236 A CN105009236 A CN 105009236A
Authority
CN
China
Prior art keywords
substrate
inductor
inductance device
inductor winding
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480008407.7A
Other languages
English (en)
Inventor
J·T·多伊尔
F·马默帝
A·沙雅阿拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105009236A publication Critical patent/CN105009236A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2871—Pancake coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一些新颖特征涉及基板内电感器结构，其包括第一电感器绕组、第二电感器绕组、和基板。第一电感器绕组包括导电材料。第二电感器绕组包括导电材料。基板横向位于第一电感器绕组与第二电感器绕组之间。该基板被配置成提供第一电感器绕组和第二电感器绕组的结构耦合。在一些实现中，第一电感器绕组与第二电感器绕组横向共面。在一些实现中，第一电感器绕组具有第一螺旋形状，并且第二电感器绕组具有第二螺旋形状。在一些实现中，第一电感器绕组和第二电感器绕组具有拉长的圆形形状。在一些实现中，该基板是硅基板。

Description

基板内被耦式电感器结构
背景技术
本申请要求于2013年2月13日提交的题为“In Substrate Coupling InductorStructure(基板内耦合电感器结构)”的美国临时申请No.61/764,310的优先权，其通过引用明确结合于此。
领域
各种特征涉及基板内被耦式电感器结构。
背景
传统上，分立的被耦式电感器已使用梯式结构来实现。如图1中所解说的，被梯式耦合的电感器结构102可包括具有多个电感器绕组106a-d的核104。然而，此类梯式结构102要求定制的核104和绕组(例如，线圈)。相对于成品电感器而言，梯式结构102是相对昂贵的。此外，在将电感器置于半导体器件内时，期望电感器占据最小可能的面积。
因此，存在对于高效率但是成本有效的、占据管芯封装中的最小可能面积的被耦式电感器结构/配置的需要。理想情况下，这种电感器结构将尽可能地薄。
概述
各种特征涉及基板内被耦式电感器结构。
第一示例提供包括第一电感器绕组的基板内电感器结构，该第一电感器绕组包括导电材料。该基板内电感器结构还包括第二电感器绕组，该第二电感器绕组包括导电材料。该基板内电感器结构还包括横向地位于第一电感器绕组与第二电感器绕组之间的基板。该基板被配置成提供第一电感器绕组和第二电感器绕组的结构耦合。
根据一方面，第一电感器绕组与第二电感器绕组横向共面。
根据一方面，第一电感器绕组具有第一螺旋形状，并且第二电感器绕组具有第二螺旋形状。
根据一方面，第一电感器绕组和第二电感器绕组具有拉长的圆形形状。
根据一方面，第一电感器绕组包括第一端子和第二端子，并且第二电感器绕组包括第三端子和第四端子。
根据一方面，第一电感器绕组的厚度小于0.2毫米。在一些实现中，该基板是硅基板。
根据一个方面，该基板内电感器结构进一步包括在所述基板上方的第一铁磁层。该第一铁磁层被配置成为该基板内电感器结构提供磁屏蔽。在一些实现中，该基板内电感器结构进一步包括在该基板下方的第二铁磁层。该第二铁磁层被配置成为该基板内电感器结构提供磁屏蔽。
根据一方面，该电感器结构被集成在层叠封装(PoP)结构上。在一些实现中，该电感器结构被集成在封装基板的表面上。在一些实现中，该电感器结构被集成在封装基板内部。
根据一方面，该电感器结构被纳入以下至少一者中：音乐播放器，视频播放器，娱乐单元，导航设备，通信设备，移动设备，移动电话，智能电话，个人数字助理，固定位置终端，平板计算机，和/或膝上型计算机。
第二示例提供一设备，该设备包括第一电感装置、第二电感装置、以及横向地位于第一电感装置与第二电感装置之间的基板。该基板被配置成提供第一电感装置和第二电感装置的结构耦合。
根据一方面，第一电感装置与第二电感装置横向共面。
根据一方面，第一电感装置具有第一螺旋形状，并且第二电感装置具有第二螺旋形状。
根据一方面，第一电感装置和第二电感装置具有拉长的圆形形状。
根据一方面，第一电感装置包括第一端子和第二端子，并且第二电感装置包括第三端子和第四端子。
根据一方面，第一电感器绕组的厚度小于0.2毫米。在一些实现中，该基板是硅基板。
根据一个方面，该设备进一步包括在该基板上方的第一铁磁层。该第一铁磁层被配置成为该设备提供磁屏蔽。在一些实现中，该设备进一步包括在该基板下方的第二铁磁层。该第二铁磁层被配置成为该设备提供磁屏蔽。
根据一方面，该设备被集成在层叠封装(PoP)结构上。在一些实现中，该设备集成在封装基板的表面上。在一些实现中，该设备集成在封装基板内部。
根据一个方面，该设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供一种用于提供基板内电感器结构的方法。该方法提供第一电感器绕组，其包括导电材料。该方法提供第二电感器绕组，其包括导电材料。该方法提供横向地位于第一电感器绕组和第二电感器绕组之间的基板。该基板被配置成提供第一电感器绕组和第二电感器绕组的结构耦合。
根据一方面，该方法进一步使该基板变薄。
根据一个方面，提供所述第一电感器包括提供与所述第二电感器绕组横向共面的第二电感器绕组。
根据一方面，第一电感器绕组具有第一螺旋形状，并且第二电感器绕组具有第二螺旋形状。
根据一个方面，第一电感器绕组和第二电感器绕组具有拉长的圆形形状。
根据一方面，第一电感器绕组包括第一端子和第二端子，并且第二电感器绕组包括第三端子和第四端子。在一些实现中，该基板是硅基板。
根据一个方面，该方法进一步包括提供在该基板上方的第一铁磁层。该第一铁磁层被配置成为该基板内电感器结构提供磁屏蔽。在一些实现中，该方法进一步包括提供在该基板下方的第二铁磁层。该第二铁磁层被配置成为该基板内电感器结构提供磁屏蔽。
根据一方面，该方法进一步包括在层叠封装(PoP)结构上提供该电感器结构。在一些实现中，
根据一个方面，该方法进一步包括在封装基板的表面上提供该电感器结构。
根据一方面，该方法进一步包括在封装基板内部提供该电感器结构。
根据一个方面，该方法进一步将该电感器结构提供在以下至少一者中：音乐播放器，视频播放器，娱乐单元，导航设备，通信设备，移动设备，移动电话，智能电话，个人数字助理，固定位置终端，平板计算机，和/或膝上型计算机。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了梯式结构电感器。
图2解说了基板内的横向被耦式电感器结构的成角视图。
图3解说了基板内的横向被耦式电感器结构的俯视图和侧视图。
图4A-4B解说了用于提供/制造基板内的横向被耦式电感器结构的序列。
图5A-5B解说了用于提供/制造基板内的横向耦合电感器结构的另一序列。
图6解说了用于提供/制造基板内的横向耦合电感器结构的流程图。
图7解说了用于提供/制造基板内的横向耦合电感器结构的另一流程图。
图8解说了层叠封装(PoP)结构上的横向耦合电感器结构。
图9解说了封装基板上的至少一个横向耦合电感器结构。
图10解说了集成在封装基板中的至少一个横向耦合电感器结构。
图11解说了集成在封装基板中的另一横向耦合电感器结构。
图12解说了可与任何前述集成电路、管芯、管芯封装和/或基板集成的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及基板内电感器结构，其包括第一电感器绕组、第二电感器绕组和基板。第一电感器绕组包括导电材料。第二电感器绕组包括导电材料。基板横向地位于第一电感器绕组与第二电感器绕组之间。该基板被配置成提供第一电感器绕组和第二电感器绕组的结构耦合。在一些实现中，第一电感器绕组与第二电感器绕组横向共面。在一些实现中，第一电感器绕组具有第一螺旋形状，并且第二电感器绕组具有第二螺旋形状。在一些实现中，第一电感器绕组和第二电感器绕组具有拉长的圆形形状。在一些实现中，该基板是硅基板。
示例性横向耦合电感器结构
图2-3解说了横向耦合电感器结构的示例。在一些实现中，横向耦合电感器结构按如此方式来设计/安排以占据很小的有效台面/板面而具有比图1中示出和描述的梯式结构更好和/或改进的耦合。此外，具体而言，一些实现提供了被设计/安排成比图1中示出的梯式结构更薄的横向耦合电感器结构。
更具体而言，图2解说了基板内的横向耦合电感器结构的成角视图，而图3解说了基板内的横向耦合电感器结构的俯视图和侧视图。.在一些实现中，图2-3的横向耦合(coupling)/被耦(coupled)式电感器结构(其可包括薄基板基)可具有0.2毫米(mm)或更小(200微米(μm)或更小)的厚度(例如高度)。在一些实现中，图2-3的横向耦合/被耦式电感器结构(其可没有基板作为基)具有90微米(μm)或更小的厚度(例如高度)。在一些实现中，该电感器结构的厚度(例如高度)为该电感器结构的绕组的厚度(例如高度)。
图2解说了被耦式电感器结构(例如，横向耦合电感器结构200)，其包括第一电感器204、第二电感器206、和端子208-214。第一电感器204包括端子208-210。第二电感器206包括端子212-214。第一电感器204(例如，第一电感器绕组)和第二电感器206(例如，第二电感器绕组)通过基板(其不可见)耦合在一起，该基板为该横向耦合电感器结构200提供结构耦合、稳定性、和/或刚性。在一些实现中，基板处在第一电感器204与第二电感器206之间并将第一和第二电感器204-206保持在一起，从而允许这两个电感器204-206之间的横向能量耦合(例如，能量传递)。图3进一步解说了基板可如何为横向耦合电感器结构200提供结构耦合、稳定性和/或刚性。在一些实现中，该横向耦合电感器结构可被称为基板内被耦式电感器结构，因为该电感器结构可部分或全部地在基板内定义或制造。在一些实现中，基板可以是硅基板。然而，不同实现可以将不同材料用于该基板。
如上所述，图3解说了基板内的横向耦合电感器结构(例如，基板内被耦式电感器结构)的俯视图和侧视图。该横向耦合电感器结构的侧视图是沿着该横向耦合电感器结构的俯视图的AA横截面的。
如图3中所示，该横向耦合电感器结构200包括基板202、第一电感器204和第二电感器206。基板202可以是硅基板。第一电感器204由第一电感器绕组(例如，线圈)定义。第二电感器206由第二电感器绕组(例如，线圈)定义。第一和第二电感器绕组可具有导电材料(例如金属，诸如铜)。第一电感器204的第一电感器绕组具有第一螺旋形状。第二电感器206的第二电感器绕组具有第二螺旋形状。图3还解说了第一电感器204和第二电感器206被集成在基板202内。图3解说了第一电感器204和第二电感器206穿过基板202的一部分。然而，在一些实现中，第一电感器204和/或第二电感器206可穿过整个基板202。还应注意，不同实现可为电感器的绕组使用不同形状。例如，在一些实现中，电感器绕组可具有拉长的圆形形状(例如，赛马场形状)。绕组的形状还可以是同心形状、正方形、矩形、椭圆形、或其他非圆形形状。
在一些实现中，第一电感器204的第一螺旋和第二电感器206的第二螺旋被置于基板202内，以使得在第一电感器204与第二电感器206之间存在横向耦合。也就是说，第一电感器204可被配置成在第二电感器206中感应起电流。在一些实现中，横向耦合是指两个电感器之间沿相同平面(例如，共面，沿相同层)的能量传递。在一些实现中，横向耦合电感器结构是其中两个电感器之间的能量传递绝大部分(例如，大多数)、或基本上沿着相同平面发生的电感器结构。除了提供较小的台面以外，横向耦合电感器结构可提供比其他类型的耦合电感器结构(例如，垂直耦合电感器结构)更好的耦合效率。电感器和/或被耦式电感器结构的一些属性包括该电感器结构的有效电感、Q因数和/或耦合有效性。电感器和/或电感器结构的有效性可由其Q因数来定义。Q因数是定义电感器的效率的品质因数/值。Q因数越高，电感器就越逼近理想电感器的行为，理想电感器是无损电感器。因此，一般而言，较高的Q因数比较低的Q因数更为可取。
在一些实现中，第一电感器204是电感器结构中的主电感器，并且第二电感器206是该电感器结构中的副电感器。在此类配置中，第一电感器204(主电感器)可在第二电感器206(副电感器)中感应起电压/电流。替换地，在一些实现中，第一电感器204可以是电感器结构中的副电感器，并且第二电感器206可以是该电感器结构中的主电感器。在此类配置中，第二电感器206可在第一电感器204中感应起电压/电流。
每个电感器204-206还包括一组引脚/端子(例如，输入端子和输出端子)。具体而言，第一电感器204包括第一输入端子208(例如，Vx1)和第一输出端子2010(例如，Vout1)，并且第二电感器206包括第二输入端子214(例如，Vx2)和第二输出端子212(例如，Vout2)。然而，应注意，不同实现可使用不同输入和输出端子位置。例如，在一些实现中，端子208可以是输出端子，并且端子210可以是输入端子。图3还解说了端子208-214穿过整个基板202。然而，在一些实现中，端子208-214中的一个或多个可穿过基板202的一部分。在一些实现中，端子208-214是穿板通孔(TSV)。在一些实现中，第一和第二电感器204-206的绕组可由穿板通孔(TSV)形成。
被耦式电感器结构200还可包括一个或多个铁磁层(未示出)。例如，第一铁磁层可位于基板202的顶上，并且第二铁磁层可位于基板202的底上。第一和第二铁磁层可以不电耦合至电感器204-206。第一和第二铁磁层可配置成降低因金属近程(法拉第笼)而引起的损耗。在一些实现中，第一和第二铁磁层还可提供对第一和第二电感器204-206的屏蔽，这帮助增大耦合电感器结构200的有效电感、Q因数和/或耦合有效性。如上所述，电感器的有效性可由其Q因数定义。Q因数是定义电感器的效率的品质因数/值。Q因数越高，电感器就越逼近理想电感器的行为，理想电感器是无损电感器。因此，一般而言，较高的Q因数比较低的Q因数更为可取。在一些实现中，第一和第二铁磁层的使用帮助增大耦合电感器结构200的Q因数(例如，增大有效电感)并提供磁屏蔽。在一些实现中，磁屏蔽保持(例如，集中)由耦合电感器结构200内的电感器204-206中的一者或多者产生的磁场，这增大了电感器结构200的有效阻抗(例如，增大Q因数)。
第一和第二铁磁层可具有高磁导率(μ)和/或高B饱和度。在一些实现中，材料的磁导率是指该材料响应于所施加的磁场而获得的磁化程度。在一些实现中，材料的B饱和度是指当磁场的增大不再使材料的磁化增加时该材料所达到的状态。铁磁材料的示例可以是硅钢、锰锌铁酸盐(MnZn)、和/或透磁合金。在一些实现中，第一和第二铁磁层是磁箔。铁磁层的使用将在图4A-4B和图5A-5B中进一步描述。
已描述了横向耦合电感器结构，现在将在以下描述用于制造/提供横向耦合电感器结构的序列和方法。
用于提供/制造横向耦合电感器结构的示例性序列
图4A-4B解说了用于提供/制造横向耦合电感器结构/基板内电感器结构的序列。将参考图2-3的横向耦合电感器结构200来描述图4A-4B的序列。然而，图4A-4B的序列可适用于其他横向耦合电感器结构(例如，其他基板内被耦式电感器结构)。
该序列在图4A的阶段1处开始于基板402。在一些实现中，基板402可以是硅基板。不同实现可使用不同基板。在一些实现中，可使基板402变薄。
在阶段2，在基板402内形成若干腔(例如，腔401、403、407、409、411、413)。不同的实现可不同地形成腔。这些腔可同时或按顺序形成。在一些实现中，腔可通过在基板402中蚀刻/钻孔来形成。在一些实现中，腔的蚀刻/钻孔可由激光器来执行。在一些实现中，蚀刻是通过化学蚀刻来执行的。不同的实现可以在基板402的不同位置上形成腔。如阶段2中所示，这些腔可穿过基板402的一部分或整个基板402。
在阶段3，腔(例如，腔401、403、407、409、411、413)被用材料(例如，金属，诸如铜)来填充。不同的实现可用不同方式来填充腔。这些腔可同时和/或按顺序被填充。在一些实现中，对腔的填充形成基板402中的电感器和端子。例如，用金属(例如，铜)来填充腔401形成第一电感器404。类似地，用金属(例如，铜)来填充腔403形成第二电感器406。在一些实现中，第一电感器404是图2-3的第一电感器204。在一些实现中，第二电感器406是图2-3的第二电感器206。而且，对腔407、409、411和413的填充分别形成端子408、410、412和414。在一些实现中，端子408、410、412和414可以是图2-3的端子208、210、212和214。
在图4B的阶段4，基板402的第一侧(例如，顶侧/部分)被用具有铁磁材料的第一层420来涂覆。在一些实现中，用铁磁材料来涂敷基板402的第一侧可包括在基板402上沉积铁磁膜层(例如，层420)。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，铁磁层420提供磁屏蔽并帮助增加电感器结构的有效性。
在阶段5，用具有铁磁材料的第二层422来涂敷基板402的第二侧(例如，底侧/部分)。在一些实现中，用铁磁材料来涂敷基板402的第二侧可包括在基板402上沉积铁磁膜层(例如，层422)。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，铁磁层422提供磁屏蔽并帮助增加电感器结构的有效性。
在阶段6，铁磁层420-422的一些部分被移除(例如蚀刻)以曝露出一个或多个端子/引脚(例如，端子408，其为穿板通孔(TSV)的形式)。阶段6解说了端子(例如端子408-414)的两侧均被曝露出。然而，在一些实现中，可仅曝露出该端子的一侧。例如，在一些实现中，端子408的顶侧可被曝露出，而端子410的底侧可被曝露出。不同的实现可以用不同方式来曝露出端子的各端。阶段6解说了在一些实现中包括铁磁层的电感器结构430的一个示例。
用于提供/制造横向耦合电感器结构的示例性序列
在一些实现中，可使耦合电感器结构变薄以进一步减小耦合电感器结构的厚度(例如高度)。图5A-5B解说了用于提供/制造已被变薄的横向耦合电感器结构/基板内电感器结构的序列。将参考图2-3的横向耦合电感器结构200来描述图5A-5B的序列。然而，图5A-5B的序列可适用于其他横向耦合电感器结构(例如，其他基板内被耦式电感器结构)。
该序列在图5A的阶段1处开始于基板502。在一些实现中，基板502可以是硅基板。不同实现可使用不同基板。在一些实现中，可使基板502变薄。
在阶段2，在基板502内形成若干腔(例如，腔501、503、507、509、511、513)。不同的实现可以用不同方式来形成腔。这些腔可被同时或按顺序形成。在一些实现中，腔可通过在基板502中蚀刻/钻孔来形成。在一些实现中，腔的蚀刻/钻孔可由激光器来执行。在一些实现中，蚀刻是通过化学蚀刻来执行的。不同的实现可以在基板502的不同位置上形成腔。如阶段2中所示，这些腔可穿过基板502的一部分或整个基板502。
在阶段3，腔(例如，腔501、503、507、509、511、513)被用材料(例如，金属，诸如铜)来填充。不同的实现可以用不同方式来填充这些腔。这些腔可同时和/或按顺序被填充。在一些实现中，对腔的填充形成基板502中的电感器和端子。例如，用金属(例如，铜)来填充腔501形成第一电感器504。类似地，用金属(例如，铜)来填充腔503形成第二电感器506。在一些实现中，第一电感器504是图2-3的第一电感器204。在一些实现中，第二电感器506是图2-3的第二电感器206。而且，对腔507、509、511和513的填充分别形成端子508、510、512和514。在一些实现中，端子508、510、512和514可以是图2-3的端子208、210、212和214。
在图5B的阶段4，基板502的一部分已被移除(例如，变薄)。不同的实现可以不同方式来移除基板502的部分。在一些实现中，移除了顶部部分或底部部分。在一些实现中，移除了基板502的顶部部分和底部部分的组合。而且，不同的实现可使用不同方法来用于移除(例如，蚀刻/变薄)基板502的。例如，在一些实现中，激光器被用来使基板502变薄。在一些实现中，可使用化学工艺来使基板502变薄。应当注意，在一些实现中，使基板变薄可在一不同阶段执行。例如，在一些实现中，使基板变薄可在阶段1(此时提供基板)之后执行。
在阶段5，基板502的第一侧(例如变薄的顶侧/部分)被用具有铁磁材料的第一层520来涂覆。在一些实现中，用铁磁材料来涂敷基板502的第一侧可包括在基板502上沉积铁磁膜层(例如，层520)。在一些实现中，该铁磁材料可具有高磁导率和高B饱和度。在一些实现中，铁磁层520提供磁屏蔽并帮助增加电感器结构的有效性。
在阶段6，用具有铁磁材料的第二层522来涂敷基板502的第二侧(例如，变薄的底侧/部分)。在一些实现中，用铁磁材料来涂敷基板502的第二侧可包括在基板502上沉积铁磁膜层(例如，层522)。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，铁磁层522提供磁屏蔽并帮助增加电感器结构的有效性。
在阶段7，铁磁层520-522的一些部分被移除(例如蚀刻)以曝露出一个或多个端子/引脚(例如，端子508，其为穿板通孔(TSV)的形式)。阶段7解说了端子(例如端子508-514)的两侧均被曝露出。然而，在一些实现中，可仅曝露出该端子的一侧。例如，在一些实现中，端子508的顶侧可被曝露出，而端子510的底侧可被曝露出。不同的实现可以用不同方式曝露出端子的各端。阶段7解说了在一些实现中包括铁磁层的电感器结构530的一个示例。
在一些实现中，图4A-4B和5A-5B的电感器结构(其可包括薄基板基)可具有0.2毫米(mm)或更小(200微米(μm)或更小)的厚度(例如高度)。在一些实现中，图4A-4B和5A-5B的电感器结构(其可没有基板作为基)具有90微米(μm)或更小的厚度(例如高度)。在一些实现中，该电感器结构的厚度(例如高度)为该电感器结构的绕组的厚度(例如高度)。
已经描述了用于制造横向耦合电感器结构的序列，现在将在下面描述用于制造横向耦合电感器结构的概览方法。
用于提供/制造横向耦合电感器结构的示例性方法
图6解说用于提供/制造横向耦合电感器结构的方法的流程图。在一些实现中，图6的方法被用来制造/提供图2-3的横向耦合电感器结构200和/或图4B和图5B的电感器结构430和530。
该方法提供(在605)基板(例如，基板202)。在一些实现中，该基板可以是硅基板。不同实现可使用不同基板。在一些实现中，提供(在605)该基板可包括从基板供应商接收/提供基板。
该方法在该基板内形成(在610)若干腔(例如，腔401、403、407、409、411、413)。不同的实现可以用不同方式来形成腔。在一些实现中，形成(在610)腔包括在该基板内蚀刻和/或钻出孔。在一些实现中，腔的蚀刻/钻孔可由激光器来执行。在一些实现中，蚀刻是通过化学蚀刻来执行的。不同的实现可以在该基板的不同位置上形成腔。在一些实现中，(在610)所形成的腔可穿过基板202的一部分或整个基板202。
该方法用金属材料(例如，铜)来填充(在615)该基板中的这些腔(例如，腔401、403、407、409、411、213)。不同的实现可以用不同方式来填充腔。这些腔可同时和/或按顺序被填充。在一些实现中，对腔的填充(在615)形成基板中的电感器和端子。例如，回头参考图4A和图5A，在一些实现中，用金属(例如，铜)来填充(在615)腔401形成第一电感器404。类似地，用金属(例如，铜)来填充腔403形成第二电感器406。而且，在一些实现中，对腔407、409、411和413的填充(在615)分别形成端子408、410、412和414。
该方法可任选地移除(在620)该基板的一部分以使该基板变薄。在一些实现中，该基板的移除/变薄可在基板被提供(在605)之后执行和/或当在该基板中形成腔(在610)时执行。不同的实现可以用不同方式来移除基板的部分。在一些实现中，移除了顶部部分或底部部分。在一些实现中，移除了基板的顶部部分和底部部分的组合。而且，不同的实现可使用不同方法来用于移除(例如，蚀刻/变薄)基板。例如，在一些实现中，激光器被用来移除基板/使基板变薄。在一些实现中，可使用化学蚀刻工艺来移除基板/使基板变薄。
该方法用具有铁磁材料的第一层来涂覆(在625)基板的第一侧(例如变薄的顶侧/部分)。在一些实现中，用铁磁材料来涂敷(在625)基板的第一侧可包括在基板上沉积铁磁膜层。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，第一铁磁层提供磁屏蔽并帮助增加电感器结构的有效性。
该方法用具有铁磁材料的第二层来涂覆(在630)基板的第二侧(例如变薄的底侧/部分)。在一些实现中，用铁磁材料来涂敷(在630)基板的第二侧可包括在基板(例如，基板202、402、502)上沉积铁磁膜层。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，第二铁磁层提供磁屏蔽并帮助增加电感器结构的有效性。
该方法进一步移除(在635)第一和第二铁磁层的部分以曝露出一个或多个端子/引脚(例如，端子508，其为穿板通孔(TSV)的形式)。在一些实现中，移除铁磁层的部分包括蚀刻铁磁层的部分。在一些实现中，端子(例如，端子508-514)的两侧均被曝露出。然而，在一些实现中，可仅曝露出该端子的一侧。例如，在一些实现中，端子508的顶侧可被曝露出，而端子210的底侧可被曝露出。不同的实现可以用不同方式曝露出端子的各端。
已描述了用于提供/制造被耦式电感器结构的具体方法，现在将在以下描述用于提供/制造被耦式电感器结构的一般性方法。
用于制造横向被耦式电感器结构的示例性方法
图7解说用于制造横向被耦式电感器结构的方法的流程图。在一些实现中，图7的方法被用来制造/提供图2-3的横向被耦式电感器结构200和/或图4B和图5B的电感器结构430和530。
该方法提供(在705)基板(例如，基板202)。在一些实现中，该基板可以是硅基板。不同实现可使用不同基板。在一些实现中，提供(在705)该基板可包括从基板供应商接收/提供基板。
该方法在基板内提供(在710)第一电感器绕组和第二电感器绕组。在一些实现中，基板被配置成提供第一电感器绕组和第二电感器绕组的结构耦合。不同实现可以用不同方式在基板内提供第一电感器绕组和第二电感器绕组。在一些实现中，提供第一和第二电感器绕组包括在基板内(例如，在基板的腔内)提供金属层(例如铜)。
在一些实现中，提供第一和第二电感器绕组包括在基板内形成若干腔(例如，腔401、403、407、409、411、413)。不同的实现可以用不同方式形成腔。在一些实现中，形成腔包括在该基板内蚀刻和/或钻出孔。在一些实现中，腔的蚀刻/钻孔可由激光器来执行。在一些实现中，蚀刻是通过化学蚀刻来执行的。不同的实现可以在该基板的不同位置上形成腔。在一些实现中，所形成的腔可穿过基板的一部分或整个基板。
在一些实现中，提供第一和第二电感器绕组包括用金属材料(例如，铜)来填充基板内的腔(例如，腔401、403、407、409、411、413)。不同的实现可以用不同方式来填充腔。这些腔可同时和/或按顺序被填充。在一些实现中，对腔的填充形成基板中的电感器和端子。例如，回头参考图4A和图5A，用金属(例如，铜)来填充腔401形成第一电感器绕组404。类似地，用金属(例如，铜)来填充腔403形成第二电感器绕组406。而且，在一些实现中，对腔407、409、411和413的填充分别形成端子408、410、412和414。
该方法在基板上提供(在715)至少一个铁磁层。在一些实现中，提供该至少一个铁磁层包括用具有铁磁材料的第一层来涂覆基板的第一侧(例如变薄的顶侧/部分)。在一些实现中，用铁磁材料来涂敷基板的第一侧可包括在基板上沉积铁磁膜层。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，第一铁磁层提供磁屏蔽并帮助增加电感器结构的有效性。
在一些实现中，提供该至少一个铁磁层还包括用具有铁磁材料的第二层来涂覆基板的第二侧(例如变薄的底侧/部分)。在一些实现中，用铁磁材料来涂敷基板的第二侧可包括在基板上沉积铁磁膜层。在一些实现中，铁磁材料可具有高磁导率和高B饱和度。在一些实现中，第二铁磁层提供磁屏蔽并帮助增加电感器结构的有效性。
层叠封装上的示例性无基板被耦式电感器结构
在一些实现中，一个或多个被耦式电感器结构(例如，电感器结构200、430、530)可被耦合在层叠封装(PoP)结构内的基板上。图8解说了包括被耦式电感器结构的层叠封装(PoP)结构800的侧视图。如图8中所解说的，PoP结构8000包括第一封装基板802、第一组焊球804、第一管芯806、第二封装基板808、第二组焊球810、第二组管芯812、第一电感器结构814、以及第二电感器结构816。第一和第二电感器结构814-816可以是图2-3、图4B和图5B的电感器结构200、430和/或530。第一管芯806可以是逻辑管芯。第二组管芯812在一些实现中可以是堆叠式存储器管芯。
PoP结构800的第一封装可包括第一封装基板802、第一组焊球804和第一管芯806。PoP结构800的第一封装还可包括第一和第二电感器结构814-816。在一些实现中，第一管芯806可以是专用集成电路(ASIC)管芯。第一电感器结构814可被集成在第一封装基板802的顶表面上。如图8中所示，可移除一个或多个焊球以将第一电感器结构814放置在第一封装基板802的顶表面上。
电感器结构也可位于封装基板的底表面上。如图8中进一步示出的，第二电感器结构816位于第一封装基板802的底表面上。可移除第一组焊球810中的一个或多个焊球以允许第二电感器结构816被置于第一封装基板802的底上。
封装上的示例性被耦式电感器结构
在一些实现中，一个或多个被耦式电感器结构(例如，电感器结构200、430、530)可被耦合在半导体封装内的基板上。如图9中所解说的，管芯/芯片900可被搭载在封装基板902上。图9还解说了封装基板902的表面上的两个被耦式电感器结构。具体而言，图9解说了封装基板902上的第一电感器结构904和第二电感器结构906。第一和第二电感器结构904-906通过一组布线(例如，迹线)被耦合至管芯900。在一些实现中，第一和第二电感器结构904-906可以为图2-3、图4B和图5B中示出和描述的电感器结构200、430、530之一。
在一些实现中，来自电感器结构904-906的一个或多个电感器可在不同电压上操作。在一些实现中，可使用一个或多个电压调整器(EVR)908-910来调整提供(例如，供应)给电感器结构904-906中的一个或多个电感器的电压/电流。在一个示例中，第一EVR 908可被用来调整和/或提供去往第一电感器结构904的电压/电流。第一EVR 908还可调整提供给第一电感器结构904的一个或多个电感器的电压/电流的相位。类似地，第二EVR 910可被用来调整去往第二电感器结构906的和/或电压。第二EVR 910也可调整提供给第一电感器结构906的一个或多个电感器的电压/电流的相位。如图9中所示，第一和第二EVR 908-910位于管芯900上。然而，在一些实现中，EVR 908-910可被耦合至管芯900，但物理上与管芯900分开。如图9中进一步示出的，在一些实现中，第一和第二EVR 908-910的组合尺寸可以是2mm x 2mm或者更小。然而，不同实现可具有尺寸不同的EVR908-910。
在一些实现中，管芯900与电感器结构904-906中的一者或两者之间的间距为2mm或更小。间距可被定义为两个组件之间的边到边距离(例如，管芯的边与结构的边之间的距离)。在一些实现中，管芯900与结构(例如，电感器结构904)的外边缘之间的间距大于9mm以及小于5mm。然而，不同实现在管芯900与电感器结构904-306中的一者或多者之间可具有不同间距。
在一些示例中，基板902可以是层叠封装(PoP)器件或打包封装基板(EPS)的一部分(其在以下参照图10-11进一步描述)。因此，在一些实现中，电感器结构902-904的厚度(例如高度)被保持为小于或等于管芯/芯片900的厚度(例如，0.2mm或更小)。
已描述了示例性被耦式电感器结构，现在将在以下描述包括此类被耦式电感器结构的若干封装基板。
具有被耦式电感器结构的示例性封装基板
在一些实现中，一个或多个被耦式电感器结构(例如，电感器结构200、430、530)可被耦合在半导体封装内的基板(例如，封装基板)内部。图10-11解说了在一些实现中基板中的被耦式电感器结构的示例。具体而言，图10解说了根据本公开一方面的IC封装1000的横截面示意视图。IC封装1000包括用于电子设备的IC管芯1002(例如，存储器电路，处理电路，应用处理器等)，该电子设备诸如但不限于移动电话、膝上型计算机、平板计算机、个人计算机等。可从电源管理集成电路(PMIC)(未示出)通过与该电子设备相关联的电源递送网络(PDN)(IC封装1000外部的PDN的诸部分未示出)向IC封装1000(具体而言，IC管芯1002)供电(例如，提供标称电源电压和电流)。
IC管芯1002以倒装芯片形式被电耦合至其下方的多层封装基板1004。例如，一个或多个焊球1006可以将管芯1002电耦合至位于封装基板1004的第一金属层1022内的金属迹线。根据其他方面，IC管芯1002可被丝焊到封装基板1004。封装基板1004可以是例如四金属层层压基板。在其他方面，封装基板1004可具有三个或更多个金属层，包括五层、六层、七层、八层、九层、或十层金属层。
所示的四层封装基板1004包括第一金属层1022(例如，第一外金属层)、第二金属层1024(例如，第一内金属层)、第三金属层1026(例如，第二内金属层)、和第四金属层1028(例如，第二外金属层)。金属层1022、1024、1026、1028中的每一者一般藉由多个绝缘层1032、1034、1036彼此分开，这些绝缘层可由一种或多种介电材料(诸如但不限于环氧树脂和/或树脂)组成。具体而言，封装基板1004的中部的第一绝缘层1034可以比其它层厚并且还可向封装基板1004提供结构刚性。在期望的场合，多个金属垂直互连通路(通孔)1008将封装基板1004的该多个金属层1022、1024、1026、1028的迹线彼此电耦合。
封装基板1004包括腔1035(由虚线框指示)，其容纳嵌入式无源基板(EPS)分立电路组件(DCC)1010(诸如电容器，电阻器，或电感器)。在一些实现中，EPS分立电路组件是本文所描述的被耦式电感器结构(例如，图2-3的被耦式电感器结构)。应注意，DCC 1010是DCC的概念性表示，并且不一定确切地表示DCC(例如，被耦式电感器结构)是如何在基板中被形成和耦合的。确切而言，图10和11中的DCC 1010仅旨在示出DCC在基板中的可能位置。不同实现可使用不同配置和设计以将DCC的电极耦合至基板中的通孔。例如，在一些实现中，DCC的第一电极(其耦合至第一导电层)可被耦合至左上的通孔，而DCC的第二电极(其耦合至第二导电层)可被耦合至右上的通孔。
腔1035可占据第一绝缘层1034的一部分以及还有一个或多个内金属层1024、1026，或位于第一绝缘层1034的一部分以及还有一个或多个内金属层1024、1026内。在所解说的示例中，DCC 1010可以是例如分立电容器(例如，“去耦电容器”)。根据一方面，分立电容器1010通过平衡因IC封装1000引起的阻抗的电感分量(例如，由与封装基板1004相关联的迹线、通孔、金属线等导致的电感)来减小在PDN的频率范围上的阻抗。封装基板1004可具有各自容纳分开的EPS分立电路组件的多个腔。
尤其，封装基板1004可包括电耦合至DCC 1010的电极的一个或多个通孔耦合组件(例如，通孔耦合组件1040)。通孔耦合组件充当用于增加多个通孔可耦合至(例如，每个通孔的第一端可耦合至通孔耦合组件)的可用表面面积的装置。通孔耦合组件由导电材料组成，该导电材料诸如为金属或金属合金(例如，铜，铝，和/或氮化钛等)。根据一方面，通孔耦合组件由与构成内金属层1024、1026的金属相同的一种或多种金属制成。
根据一方面，第一通孔耦合组件被电耦合至DCC 1010的第一电极和第一内金属层1024内的第一金属迹线两者；第二通孔耦合组件被电耦合至第一电极和第二内金属层1026内的第二金属迹线两者；第三通孔耦合组件被电耦合至DCC 1010的第二电极和第一内金属层1024内的第三金属迹线两者；第四通孔耦合组件被电耦合至第二电极和第二内金属层1026内的第四金属迹线两者。
前述金属迹线中的每一者可被电耦合至与封装基板1004相关联的电源或地平面。例如，第一金属迹线可通过通孔电耦合至第二金属迹线，并且第三金属迹线可通过另一通孔电耦合至第四金属迹线。以此方式，通孔耦合组件可被电耦合至第一和第二内金属层1024、1026内的电源或地平面，其中第一和第二内金属层比外金属层1022、1028更靠近第一绝缘体层1034。
根据一方面，第一通孔耦合组件的第一部分延伸超过DCC 1010的第一电极的第一边缘。根据另一方面，第一通孔耦合组件的第二部分位于第一内金属层1024内。类似地，第二通孔耦合组件的第一部分可延伸超过第一电极的第二边缘，并且第二通孔耦合组件的第二部分可位于第二内金属层1026内。根据一方面，第三通孔耦合组件的第一部分延伸超过DCC 1010的第二电极的第一边缘。根据另一方面，第三通孔耦合组件的第二部分位于第一内金属层1024内。类似地，第四通孔耦合组件的第一部分可延伸超过第二电极的第二边缘，并且第四通孔耦合组件的第二部分可位于第二内金属层1026内。
图11解说了一些实现中另一基板中的电容器结构。图11类似于图10。然而，图10与11之间的一个区别在于，在图11中，基板1004不包括一个或多个通孔耦合组件(例如，图10的通孔耦合组件1040)。
已描述了被耦式电感器结构的各种示例，现在将在以下描述用于操作被耦式电感器结构的方法。
示例性电子设备
图12解说了可与任何前述集成电路、管芯或封装集成的各种电子设备。例如，移动电话1202、膝上型计算机1204以及固定位置终端1206可包括如本文所述的集成电路(IC)1200。IC 1200可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图12中所解说的设备1202、1204、1206仅是示例性的。其它电子设备也可以IC 1200为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4A-4B、5A-5B、6、7、8、9、10、11和/或12中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本发明。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征、或功能，或可以实施在若干组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的一个或多个方法、特征、或步骤中。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。术语“管芯封装”被用于指已经被包封或封装或打包的集成电路晶片。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (39)

1.一种基板内电感器结构，包括：
第一电感器绕组，其包括导电材料；
第二电感器绕组，其包括导电材料；以及
基板，所述基板横向地位于所述第一电感器绕组与所述第二电感器绕组之间，所述基板被配置成提供所述第一电感器绕组与所述第二电感器绕组的结构耦合。
2.如权利要求1所述的基板内电感器结构，其特征在于，所述第一电感器绕组与所述第二电感器绕组横向共面。
3.如权利要求1所述的基板内电感器结构，其特征在于，所述第一电感器绕组具有第一螺旋形状，并且所述第二电感器绕组具有第二螺旋形状。
4.如权利要求1所述的基板内电感器结构，其特征在于，所述第一电感器绕组和所述第二电感器绕组具有拉长的圆形形状。
5.如权利要求1所述的基板内电感器结构，其特征在于，所述第一电感器绕组包括第一端子和第二端子，并且所述第二电感器绕组包括第三端子和第四端子。
6.如权利要求1所述的基板内电感器结构，其特征在于，所述第一电感器绕组的厚度小于0.2毫米。
7.如权利要求1所述的基板内电感器结构，其特征在于，所述基板是硅基板。
8.如权利要求1所述的基板内电感器结构，其特征在于，进一步包括在所述基板上方的第一铁磁层，所述第一铁磁层被配置成为所述基板内电感器结构提供磁屏蔽。
9.如权利要求8所述的基板内电感器结构，其特征在于，进一步包括在所述基板下方的第二铁磁层，所述第二铁磁层被配置成为所述基板内电感器结构提供磁屏蔽。
10.如权利要求1所述的基板内电感器结构，其特征在于，所述电感器结构被集成在层叠封装(PoP)结构上。
11.如权利要求1所述的基板内电感器结构，其特征在于，所述电感器结构被集成在封装基板的表面上。
12.如权利要求1所述的基板内电感器结构，其特征在于，所述电感器结构被集成在封装基板内部。
13.如权利要求1所述的基板内电感器结构，其特征在于，所述电感器结构被纳入以下至少一者中：音乐播放器，视频播放器，娱乐单元，导航设备，通信设备，移动设备，移动电话，智能电话，个人数字助理，固定位置终端，平板计算机，和/或膝上型计算机。
14.一种设备，包括：
第一电感装置；
第二电感装置；以及
基板，所述基板横向地位于所述第一电感装置与所述第二电感装置之间，所述基板被配置成提供所述第一电感装置与所述第二电感装置的结构耦合。
15.如权利要求14所述的设备，其特征在于，所述第一电感装置与所述第二电感装置横向共面。
16.如权利要求14所述的设备，其特征在于，所述第一电感装置具有第一螺旋形状，并且所述第二电感装置具有第二螺旋形状。
17.如权利要求14所述的设备，其特征在于，所述第一电感装置和所述第二电感装置具有拉长的圆形形状。
18.如权利要求14所述的设备，其特征在于，所述第一电感装置包括第一端子和第二端子，并且所述第二电感装置包括第三端子和第四端子。
19.如权利要求14所述的设备，其特征在于，所述第一电感器绕组的厚度小于0.2毫米。
20.如权利要求14所述的设备，其特征在于，所述基板是硅基板。
21.如权利要求14所述的设备，其特征在于，进一步包括在所述基板上方的第一铁磁层，所述第一铁磁层被配置成为所述设备提供磁屏蔽。
22.如权利要求21所述的设备，其特征在于，进一步包括在所述基板下方的第二铁磁层，所述第二铁磁层被配置成为所述设备提供磁屏蔽。
23.如权利要求14所述的设备，其特征在于，所述设备被集成在层叠封装(PoP)结构上。
24.如权利要求14所述的设备，其特征在于，所述设备被集成在封装基板的表面上。
25.如权利要求14所述的设备，其特征在于，所述设备被集成在封装基板内部。
26.如权利要求14所述的设备，其特征在于，所述设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
27.一种用于提供基板内电感器结构的方法，包括：
提供第一电感器绕组，其包括导电材料；
提供第二电感器绕组，其包括导电材料；以及
提供横向地位于所述第一电感器绕组与所述第二电感器绕组之间的基板，所述基板被配置成提供所述第一电感器绕组与所述第二电感器绕组的结构耦合。
28.如权利要求27所述的方法，其特征在于，进一步包括，使所述基板变薄。
29.如权利要求27所述的方法，其特征在于，提供所述第一电感器包括提供与所述第二电感器绕组横向共面的第一电感器绕组。
30.如权利要求27所述的方法，其特征在于，所述第一电感器绕组具有第一螺旋形状，并且所述第二电感器绕组具有第二螺旋形状。
31.如权利要求27所述的方法，其特征在于，所述第一电感器绕组和所述第二电感器绕组具有拉长的圆形形状。
32.如权利要求27所述的方法，其特征在于，所述第一电感器绕组包括第一端子和第二端子，并且所述第二电感器绕组包括第三端子和第四端子。
33.如权利要求27所述的方法，其特征在于，所述基板是硅基板。
34.如权利要求27所述的方法，其特征在于，进一步包括提供在所述基板上方的第一铁磁层，所述第一铁磁层被配置成为所述基板内电感器结构提供磁屏蔽。
35.如权利要求34所述的方法，其特征在于，进一步包括提供在所述基板下方的第二铁磁层，所述第二铁磁层被配置成为所述基板内电感器结构提供磁屏蔽。
36.如权利要求27所述的方法，其特征在于，进一步包括，在层叠封装(PoP)结构上提供所述电感器结构。
37.如权利要求27所述的方法，其特征在于，进一步包括，在封装基板的表面上提供所述电感器结构。
38.如权利要求27所述的方法，其特征在于，进一步包括，在封装基板内部提供所述电感器结构。
39.如权利要求27所述的方法，其特征在于，将所述电感器结构提供在以下至少一者中：音乐播放器，视频播放器，娱乐单元，导航设备，通信设备，移动设备，移动电话，智能电话，个人数字助理，固定位置终端，平板计算机，和/或膝上型计算机。
CN201480008407.7A 2013-02-13 2014-02-07 基板内被耦式电感器结构 Pending CN105009236A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361764310P 2013-02-13 2013-02-13
US61/764,310 2013-02-13
US13/794,558 US20140225706A1 (en) 2013-02-13 2013-03-11 In substrate coupled inductor structure
US13/794,558 2013-03-11
PCT/US2014/015380 WO2014126812A1 (en) 2013-02-13 2014-02-07 In substrate coupled inductor structure

Publications (1)

Publication Number Publication Date
CN105009236A true CN105009236A (zh) 2015-10-28

Family

ID=51297099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480008407.7A Pending CN105009236A (zh) 2013-02-13 2014-02-07 基板内被耦式电感器结构

Country Status (8)

Country Link
US (1) US20140225706A1 (zh)
EP (1) EP2956948B1 (zh)
JP (2) JP6476132B2 (zh)
KR (1) KR102108707B1 (zh)
CN (1) CN105009236A (zh)
ES (1) ES2778872T3 (zh)
HU (1) HUE049424T2 (zh)
WO (1) WO2014126812A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure
US9129843B1 (en) * 2014-06-12 2015-09-08 Globalfoundries Inc. Integrated inductor
CN107210231B (zh) * 2014-12-01 2019-12-27 朝阳半导体技术江阴有限公司 具有集成无源组件的开关式功率级
US10236209B2 (en) * 2014-12-24 2019-03-19 Intel Corporation Passive components in vias in a stacked integrated circuit package
US9959964B2 (en) 2015-11-13 2018-05-01 Qualcomm Incorporated Thin film magnet inductor structure for high quality (Q)-factor radio frequency (RF) applications
US20170169934A1 (en) * 2015-12-15 2017-06-15 Globalfoundries Inc. Patterned magnetic shields for inductors and transformers
US10026546B2 (en) 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
WO2018018441A1 (en) 2016-07-27 2018-02-01 Credo Technology Group Ltd. Enhanced inductors suitable for integrated multi-channel receivers
JP6838328B2 (ja) * 2016-09-15 2021-03-03 大日本印刷株式会社 インダクタおよびインダクタの製造方法
US10483910B2 (en) 2017-02-02 2019-11-19 Credo Technology Group Limited Multiport inductors for enhanced signal distribution
US10818608B2 (en) * 2017-04-10 2020-10-27 Credo Technology Group Limited Cage-shielded interposer inductances
KR102342732B1 (ko) 2021-03-15 2021-12-23 서울대학교산학협력단 주기적인 금속 패턴 구조를 이용하여 q 인자가 향상된 인덕터 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206621A (en) * 1990-07-02 1993-04-27 General Electric Company Barrel-wound conductive film transformer
US5548265A (en) * 1992-02-28 1996-08-20 Fuji Electric Co., Ltd. Thin film magnetic element
CN101241795A (zh) * 2007-02-07 2008-08-13 财团法人工业技术研究院 电感元件
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法
CN102870175A (zh) * 2010-02-19 2013-01-09 王明亮 硅基功率电感

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06267746A (ja) * 1993-03-09 1994-09-22 Murata Mfg Co Ltd ノイズ除去部品
US6252487B1 (en) * 1997-11-04 2001-06-26 Philips Electronics North America Corporation Planar magnetic component with transverse winding pattern
US6417753B1 (en) * 2000-02-17 2002-07-09 Koninklijke Philips Electronics N.V. Planar magnetic device without center core leg
US6512285B1 (en) * 2001-10-05 2003-01-28 Skyworks Solutions, Inc. High inductance inductor in a semiconductor package
US6794978B2 (en) * 2002-05-15 2004-09-21 John C. Tung Accurate multi-ground inductors for high-speed integrated circuits
JP2004319675A (ja) * 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd カーボンナノチューブインダクタおよびその製造方法
GB0321658D0 (en) * 2003-09-16 2003-10-15 South Bank Univ Entpr Ltd Bifilar transformer
US7791440B2 (en) * 2004-06-09 2010-09-07 Agency For Science, Technology And Research Microfabricated system for magnetic field generation and focusing
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
JP2008103603A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板および電子機器
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
JP2009111036A (ja) * 2007-10-29 2009-05-21 Fuji Electric Device Technology Co Ltd 薄膜トランスおよびその製造方法
US7986209B2 (en) * 2007-11-20 2011-07-26 Intel Corporation Inductor using bulk metallic glass material
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7911313B2 (en) * 2008-07-02 2011-03-22 Intel Corporation Inductors for integrated circuit packages
US9190201B2 (en) * 2009-03-04 2015-11-17 Qualcomm Incorporated Magnetic film enhanced inductor
JP4654317B1 (ja) * 2009-07-16 2011-03-16 株式会社神戸製鋼所 リアクトル
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
WO2011033496A1 (en) * 2009-09-16 2011-03-24 Maradin Technologies Ltd. Micro coil apparatus and manufacturing methods therefor
JP5307105B2 (ja) * 2010-01-06 2013-10-02 株式会社神戸製鋼所 複合型巻線素子ならびにこれを用いた変圧器、変圧システムおよびノイズカットフィルタ用複合型巻線素子
JP2012033764A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
US9287344B2 (en) * 2010-08-23 2016-03-15 The Hong Kong University Of Science And Technology Monolithic magnetic induction device
WO2012093133A1 (en) * 2011-01-04 2012-07-12 ÅAC Microtec AB Coil assembly comprising planar coil
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8963671B2 (en) * 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US20140225706A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated In substrate coupled inductor structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206621A (en) * 1990-07-02 1993-04-27 General Electric Company Barrel-wound conductive film transformer
US5548265A (en) * 1992-02-28 1996-08-20 Fuji Electric Co., Ltd. Thin film magnetic element
JP3102125B2 (ja) * 1992-02-28 2000-10-23 富士電機株式会社 薄膜磁気素子
CN101241795A (zh) * 2007-02-07 2008-08-13 财团法人工业技术研究院 电感元件
CN101764128A (zh) * 2009-12-31 2010-06-30 锐迪科科技有限公司 半导体器件封装结构中的电感
CN102870175A (zh) * 2010-02-19 2013-01-09 王明亮 硅基功率电感
CN102646668A (zh) * 2011-02-17 2012-08-22 三星电子株式会社 具有基板穿孔的中间体的半导体封装及其制造方法

Also Published As

Publication number Publication date
JP2016509373A (ja) 2016-03-24
JP6476132B2 (ja) 2019-02-27
US20140225706A1 (en) 2014-08-14
ES2778872T3 (es) 2020-08-12
EP2956948A1 (en) 2015-12-23
JP2019062217A (ja) 2019-04-18
EP2956948B1 (en) 2019-12-18
KR102108707B1 (ko) 2020-05-28
KR20150119039A (ko) 2015-10-23
HUE049424T2 (hu) 2020-09-28
WO2014126812A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
CN105009236A (zh) 基板内被耦式电感器结构
CN104969312A (zh) 无基板分立耦合电感器结构
US10256286B2 (en) Integrated inductor for integrated circuit devices
US8350639B2 (en) Transformer signal coupling for flip-chip integration
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
US11557420B2 (en) Coupling inductors in an IC device using interconnecting elements with solder caps and resulting devices
CN111699536A (zh) 集成在衬底中的垂直电感器
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
US20220085142A1 (en) Modular coupled magnetic voltage regulators
CN114256214A (zh) 中介片中的磁芯电感器
US20160300660A1 (en) Electronic device
US20230395305A1 (en) Inductors Embedded in Package Substrate and Board and Method and System for Manufacturing the Same
US20240339412A1 (en) Embedded interconnect bridge with inductor for power delivery

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151028