JP3102125B2 - 薄膜磁気素子 - Google Patents

薄膜磁気素子

Info

Publication number
JP3102125B2
JP3102125B2 JP04043607A JP4360792A JP3102125B2 JP 3102125 B2 JP3102125 B2 JP 3102125B2 JP 04043607 A JP04043607 A JP 04043607A JP 4360792 A JP4360792 A JP 4360792A JP 3102125 B2 JP3102125 B2 JP 3102125B2
Authority
JP
Japan
Prior art keywords
film
thin
coil
thin film
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04043607A
Other languages
English (en)
Other versions
JPH05243048A (ja
Inventor
明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP04043607A priority Critical patent/JP3102125B2/ja
Priority to US08/025,422 priority patent/US5355301A/en
Publication of JPH05243048A publication Critical patent/JPH05243048A/ja
Priority to US08/313,933 priority patent/US5548265A/en
Application granted granted Critical
Publication of JP3102125B2 publication Critical patent/JP3102125B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スパイラル状の薄膜コ
イルを有する薄膜磁気素子に関し、特に、その構造技術
に関する。
【0002】
【従来の技術】シリコンなどの半導体基板上に形成され
た半導体集積デバイスなどにおいては、薄膜トランスや
薄膜インダクタを有するものであっても、それらを構成
するコイルや磁心は薄膜形成技術によって形成される。
ここで、磁心には磁性膜が用いられる一方、コイルには
導電性配線が用いられるが、コイルの形状は、コイル長
さ(または面積)当たりのインダクタンスを大きく、す
なわち、大きなQ値(ωL/R)を確保するためにスパ
イラル形状で形成される。たとえば、図8(b)に示す
薄膜トランスにおいては、シリコン基板206の表面側
に、厚さが1〜2μmのシリコン酸化膜205が形成さ
れ、その表面側に厚さが3〜5μmの磁性膜204およ
び厚さが1〜2μmのシリコン酸化膜208aが形成さ
れている。
【0003】さらに、シリコン酸化膜208aの表面側
には、銅またはアルミニウムなどからなる高導電性の金
属材料がスパッタリング法または真空蒸着法などによっ
て成膜された後、この金属膜は、図8(a)に示すよう
に、スパイラル状にパターニングされて、2次コイル2
02となる。従って、2次コイル202の断面は、図8
(b)に示すように、その内周側から外周側に向かって
断続的に存在するようにみえる。さらに、それらの表面
側には、シリコン酸化膜208bが堆積された後に、1
次コイル201が2次コイル202と同様な方法によっ
て形成され、しかる後に、シリコン酸化膜208cおよ
び磁性膜203が形成される。
【0004】
【発明が解決しようとする課題】しかしながら、上述の
構造の薄膜トランスにおいては、そのコイル間に寄生キ
ャパシタが存在すること、コイルに寄生抵抗が存在する
こと、さらに、磁心の電磁誘導によって渦電流が発生す
ることに起因して、損失が大きいという問題点がある。
すなわち、薄膜トランスにおいて、1次コイル201と
2次コイル202とがシリコン酸化膜208bを介して
対向する状態にあるため、これらのコイル間に大きな容
量の寄生キャパシタが存在する。従って、薄膜トランス
を高周波回路に用いると、寄生キャパシタを通過する電
力の比率が高くなって、大きな損失が生じる。また、1
次コイル201および2次コイル202には寄生抵抗が
存在するため、それによって発生する損失を低減しない
限り、インダクタンスを維持したまま、シリコン基板2
06に対する薄膜コイルの占有面積を小さくすることが
できない。さらに、薄膜トランスを高い周波数で用いる
と、薄膜トランスに渦電流が発生し、この渦電流による
熱損失は磁性膜に発生する渦電流損失が大きな比率を占
めている。
【0005】以上の問題点に鑑みて、本発明の課題は、
薄膜磁気素子の構成要素の構造を改良して、その占有面
積を拡張することなく、インダクタンス以外の電気的成
分の影響を低減し、損失を低減可能な薄膜磁気素子を実
現することである。
【0006】
【課題を解決するための手段】上記課題を薄膜磁気素子
の寄生キャパシタを低減することよって解決するため
に、本発明に係る薄膜磁気素子において講じた第1の手
段は、基板の表面側に、その基板面方向にスパイラル状
に形成された導電性材料からなる第1の薄膜コイルと、
この薄膜コイルに絶縁膜を介して基板面方向にスパイラ
ル状に形成された導電性材料からなる第2の薄膜コイル
とを設け、第1の薄膜コイルと第2の薄膜コイルと
基板面に対する占有領域が略同位置である一方で、互い
に基板面方向にずれた状態で周回していると共に、互い
に内周側から外周側に向けての線幅の変化率が異なるス
パイラル形状に形成されていることを特徴とする
【0007】
【0008】
【0009】
【作用】上記第1の手段を講じた薄膜磁気素子において
は、第1の薄膜コイルと第2の薄膜コイルとを異なるス
パイラル形状、たとえば、第1の薄膜コイルと第2の薄
膜コイルとを、互いに内周側から外周側に向けての線幅
の変化率が異なるスパイラル形状に形成してあるため、
薄膜磁気素子の占有面積が拡張されない状態のまま、第
1の薄膜コイルと第2の薄膜コイルとは、互いに基板面
方向にずれた状態で周回し、それぞれが対向しない状
態、あるいは、それぞれの対向面積が狭い状態にある。
それ故、これらの薄膜コイル間に存在する寄生キャパシ
タの容量値が小さいので、薄膜磁気素子を高周波回路に
用いても、寄生キャパシタを通過する電力の比率が小さ
く、損失を低減できる。
【0010】
【0011】
【0012】
【実施例】つぎに、図面に基づいて、本発明の実施例に
ついて説明する。
【0013】〔実施例1〕図1は本発明の実施例1に係
る薄膜トランス(薄膜磁気素子)の要部を示す断面図で
ある。
【0014】この図において、薄膜トランス10は、他
のトランジスタ素子や薄膜キャパシタなど共に半導体集
積デバイスに形成された状態にあり、そのシリコン基板
106(基板)の表面側には、厚さが1〜2μmのシリ
コン酸化膜105が形成され、その表面側に厚さが3〜
5μmの磁性膜104(磁心)および厚さが1〜2μm
のシリコン酸化膜107aが形成されている。さらに、
シリコン酸化膜107aの表面側には、銅またはアルミ
ニウムなどからなる高導電性の金属材料がスパッタリン
グ法または真空蒸着法などによって成膜された後、この
金属膜は、従来の薄膜トランスの説明に用いた図8
(a)に示すように、スパイラル状にパターニングされ
て、線幅がWで一定であって、配線部間スペースがSで
一定の2次コイル102(第1の薄膜コイル)になって
いる。従って、2次コイル102の断面は、図1に示す
ように、その内周側から外周側に向かって断続的に存在
するようにみえる。さらに、その表面側に、シリコン酸
化膜107bが堆積された状態で、1次コイル101
(第2の薄膜コイル)が、線幅がWで一定、かつ、配線
部間スペースがSで一定のスパイラル形状に形成されて
おり、1次コイル101は、シリコン基板106に対し
て2次コイル102と同じ領域を占有する状態にある。
【0015】ここで、1次コイル101も、シリコン酸
化膜107bの表面側に、銅またはアルミニウムなどか
らなる高導電性の金属材料がスパッタリング法または真
空蒸着法などによって成膜された後、スパイラル状にパ
ターニングされて形成されたものであるが、そのスパイ
ラル形状は2次コイル102と異なるスパイラル形状、
すなわち、2次コイル102と形成周期の位相がずれた
スパイラル形状になっており、1次コイル101のいず
れの配線部101aも、2次コイル102の配線部10
2aの形成領域同士の間に位置している。その結果、1
次コイル101の配線部101aは、2次コイル102
のいずれの配線部102aに対してシリコン基板106
の基板面方向にずれた状態で周回している。
【0016】また、1次コイル101の表面側には、シ
リコン酸化膜107cが形成され、このシリコン酸化膜
107cの表面側に磁性膜103(磁心)が形成されて
いる。さらに、シリコン酸化膜107a,107b,1
07cに対しては、その開口部(図示せず)を利用し
て、1次コイル101と2次コイル102とを接続する
接続用電極(図示せず)が形成されて、薄膜トランス1
0が構成されている。なお、磁性膜103,104とし
ては、一般にコバルト系または鉄系の高透磁率の軟磁性
材料が用いられる。
【0017】このような構成の薄膜トランス10におい
て、1次コイル101と2次コイル102とは、配線部
101aの半径方向への形成周期の位相と2次コイル1
02の配線部102aの半径方向への形成周期の位相と
が異なるスパイラル形状になっているため、薄膜トラン
ス10に対するコイルの占有面積が拡張されない状態の
ままで、いずれの配線部101aも配線部102aに対
して完全にずれて、配線部101aと配線部102aと
は対向していない。従って、配線部101a(1次コイ
ル101)と配線部102a(2次コイル102)との
間に存在する寄生キャパシタの容量が極めて小さい。そ
れ故、薄膜トランス10を高周波回路に用いても、寄生
キャパシタを通過する電力の比率が小さく、損失を低減
できる。
【0018】なお、図8(b)に示す従来の薄膜トラン
スの状態をずれ幅が0であるとした場合には、配線部1
01aと配線部102aとの間におけるずれ幅dは、後
述する本例の変形例のように、0からW(線幅)+S
(配線部間スペース)までの範囲に設定することも可能
である。
【0019】〔実施例1の変形例〕図2(a)は本発明
の実施例1の変形例に係る薄膜トランス(薄膜磁気素
子)の要部を示す断面図である。ここで、本例の薄膜ト
ランスは、図8(b)に示す従来の薄膜トランスの構造
から、ずれ幅dをW/2に設定した構造になっており、
その他の構造は、実施例1の薄膜トランスと同様になっ
ているため、対応する部分には同符号を付して、それら
の説明を省略する。
【0020】この図においても、薄膜トランス10a
は、そのシリコン基板106(基板)の表面側に、シリ
コン酸化膜105を介して形成された磁性膜104(磁
心)と、その表面側にシリコン酸化膜107aを介して
形成されたスパイラル状の2次コイル102(第1の薄
膜コイル)と、その表面側にシリコン酸化膜107bを
介して形成された1次コイル101(第2の薄膜コイ
ル)と、その表面側にシリコン酸化膜107cを介して
形成された磁性膜103(磁心)とを有する。
【0021】この薄膜トランス10aにおいては、1次
コイル101と2次コイル102とは、配線部101a
の半径方向への形成周期の位相と2次コイル102の配
線部102aの半径方向への形成周期の位相とが異なる
スパイラル形状になっており、いずれの配線部101a
も配線部102aに対してW/2の距離をずれた状態に
あるため、完全には対向していない。従って、配線部1
01a(1次コイル101)と配線部102a(2次コ
イル102)との間に寄生する寄生キャパシタの容量が
小さいので、電力損失などを低減できる。しかも、配線
部101a(1次コイル101)と配線部102a(2
次コイル102)とが部分的に対向していることによっ
て、1次コイル101と二次コイル102との間におけ
る結合係数は比較的高いレベルにある。
【0022】それ故、薄膜トランスを使用する回路にお
ける周波数レベルなどに応じて、実施例1に係る薄膜ト
ランス10または本例の薄膜トランス10a、さらには
その中間に相当する構造である実施例1の別の変形例と
して、図2(b)に示すように、配線部101aと配線
部102aとのずれ幅dを3W/4に設定した薄膜トラ
ンス10bなどを選択して形成することができる。従っ
て、回路に応じた寄生キャパシタの容量および結合係数
に設定できるので、回路設計における自由度が高い。
【0023】〔実施例2〕図3は本発明の実施例2に係
る薄膜トランス(薄膜磁気素子)の要部を示す断面図で
ある。
【0024】この図においても、薄膜トランス11は、
そのシリコン基板116(基板)の表面側に、厚さが1
〜2μmのシリコン酸化膜115を介して形成された厚
さが3〜5μmの磁性膜114(磁心)と、その表面側
に厚さが1〜2μmのシリコン酸化膜117aを介して
形成された2次コイル112と、その表面側にシリコン
酸化膜117bを介して形成された1次コイル111
と、その表面側に形成された磁性膜113とを有する。
この薄膜トランス11においても、1次コイル111お
よび2次コイル112は、いずれも、銅またはアルミニ
ウムなどからなる高導電性の金属材料がスパッタリング
法または真空蒸着法などによって成膜された後、この金
属膜がスパイラル状にパターニングされたものである。
【0025】本例においては、1次コイル111または
2次コイル112を形成すべき銅またはアルミニウムの
金属膜をスパイラル状にパターニングするにあたって、
1次コイル111および2次コイル112のいずれを
も、内周側から外周側に向けての線幅が変化するスパイ
ラル形状に形成されている。そして、いずれのコイル
も、最内周の半径が約500μm、最外周の半径が約5
000μm、配線間のスペースが約5μm、巻線数が2
0周、厚さが約5μmに設定されている。また、1次コ
イル111の配線部111aの線幅は、内周側から外周
側に向かって、W11,W12・・・・W14,W15と拡張さ
れた状態となっており、2次コイル112の配線部11
2aの線幅は、内周側から外周側に向かって、W21,W
22・・・・W27,W28と拡張された状態となっている。
ここで、1次コイル11と2次コイル12とは、互いに
内周側から外周側に向けての線幅の変化率が異なる構造
になっているため、配線部111aと配線部112aと
は、ずれた状態にあるため、互いに完全に対向した状態
にない。このため、配線部111a(1次コイル11
1)と配線部112a(2次コイル112)との間に寄
生する寄生キャパシタの容量が極めて小さいので、電力
損失などが小さい。しかも、配線部111a(1次コイ
ル111)と配線部112a(2次コイル112)とが
部分的に対向していることによって、1次コイル111
と二次コイル112との間における結合係数も比較的高
いレベルにある。それ故、薄膜トランスを使用する回路
における周波数レベルなどに応じて、1次コイル111
および2次コイル112の内周側から外周側に向かって
の線幅の変化率を任意に設定することによって、結合係
数と寄生キャパシタンスとの比を回路に対応したレベル
とすることができるので、回路設計における自由度が高
い。
【0026】さらに、本例に示す薄膜トランス11にお
いて、1次コイル11と2次コイル12とは、互いに内
周側から外周側に向けての線幅の変化率が異なるスパイ
ラル形状に形成されているため、いずれのコイルにおい
ても、内周側からの周回数をn(但し、nは2以上の整
数)としたときに、線幅Wm ,nはnの関数として、W
m ,n=W(n)で表されると共に、その周囲長さをC
m ,nとすると、周囲長さCm ,nもnの関数として、C
m ,n=C(n)で表される。ここで、添字mは、いずれ
の側のコイルであるかを示す。従って、各コイルのスパ
イラル形状を、内周側からn周目における線幅Wm ,n
対する周囲長さCm ,nの比と、n−1周目における線幅
m ,n-1に対する周囲長さCm ,n-1の比との関係で示す
と、以下の一般式としても規定できる。
【0027】 (Cm ,n / Wm ,n )= k・(Cm ,n-1 /Wm ,n-1 ) そこで、上記一般式におけるスパイラル形状を規定する
パラメータであるkを0.75から1.25までの範囲
で変えて、種々のスパイラル形状の薄膜コイルを形成
し、パラメータkと、各薄膜コイルの抵抗R,自己イン
ダクタンスLおよびQ値(ωL/R)との各関係を検討
した。ここで、kとスパイラル形状との関係は、たとえ
ば、以下のとおりである。kが大きいということは、内
周側から外周側に向かうにつれて、周囲長さCm ,nが延
長される度合いに比較して、線幅Wm ,nが拡張される度
合いが大きいということである。逆に、kが小さいとい
うことは、内周側から外周側に向かうにつれて、周囲長
さCm ,nが延長される度合いに比較して、線幅Wm ,n
拡張される度合いが小さいということである。従って、
k=1であれば、周囲長さCm ,nが延長されるに伴っ
て、同じ比率で線幅Wm ,nが拡張されることになる。ま
た、kが1以上であれば、必然的に外周側の線幅Wm ,n
が拡張されたスパイラル形状になる。このようなkで規
定されるスパイラル形状を有する各薄膜コイルについて
検討した結果のうち、図4にはkと薄膜コイルの自己イ
ンダクタンスLとの関係を、図5にはkと薄膜コイルの
抵抗Rとの関係を、図6にはkと薄膜コイルのQ値(ω
L/R)との関係を示す。
【0028】その結果、図4に実線21で示すように、
kと薄膜コイルの自己インダクタンスLとの関係におい
て、kが小さな値の場合には、自己インダクタンスに大
きく寄与する周囲長さが長い外周側で線幅Wが減縮され
ていくため、互いに密結合となるので、自己インダクタ
ンスが大きくなる一方、kが大きな値の場合には自己イ
ンダクタンスが小さくなる。
【0029】これに対して、図に実線2で示すよう
に、kと薄膜コイルの寄生抵抗Rとの関係において、k
が1の場合には、スパイラル形状を同心円形状であっ
て、いずれの円周も電気的に直列接続している状態に見
做すと、いずれの円周上においても、線幅Wm ,n
対する周囲長さCm ,nの比の変化率が1に近い状
態、すなわち、抵抗値が同等である状態にある。従っ
て、kの値が約1のとき、抵抗Rを最小値とすることが
でき、その近傍範囲においては、従来の薄膜コイルに比
較して約80%の抵抗値にまで低減でき、薄膜コイルに
寄生する抵抗Rに起因する損失を低減できる。
【0030】その結果、図に実線2で示すように、
kとQ値(ωL/R)との関係において、kが約0.9
2のときに、Q値は最大値を示し、薄膜コイルとしては
最適な状態となる。しかも、kの値を約0.8から約
1.2までの範囲、すなわち、薄膜コイルの半径方向に
おいて、内周側からn周目における線幅に対する周囲長
さの比がn−1周目における線幅に対する周囲長さの比
に対して約0.8倍から約1.2倍までの範囲に設定す
ることによって、磁気コイルのQ値を最適な条件に設定
できる。
【0031】従って、この構造によれば、本例の薄膜ト
ランス11のように、1次コイル111と2次コイル1
12のkの値を異なる値とすることによって、それぞれ
の配線部111a(1次コイル111)と配線部112
a(2次コイル112)との間に寄生する寄生キャパシ
タの容量を低減できるのに加えて、kの値を約0.8か
ら1.2までの範囲に設定することによって、1次コイ
ル111と2次コイル112のQ値を高いレベルとする
こともできる。
【0032】なお、本例においては、上記のスパイラル
形状をもつ薄膜コイルを薄膜トランス11に用いた場合
で説明したが、これに限らず、薄膜コイルを薄膜インダ
クタに適用しても、Q値の大きな薄膜インダクタを構成
することができる。
【0033】〔実施例3〕図7は本発明の実施例3に係
る薄膜インダクタ(薄膜磁気素子)の要部を示す平面図
である。
【0034】本例においても、薄膜インダクタ12の基
板の表面側には、絶縁膜を介して、スパイラル状に形成
された導電性材料からなる薄膜コイル122と、この薄
膜コイル122の表面側に絶縁膜を介して形成された磁
性膜121(磁心)とが形成されており、この磁性膜1
21は、薄膜コイル122の内周側に相当する位置から
外周側に向かって放射状に設けられた磁性膜非形成領域
123によって均等に分割された状態にある。
【0035】このような構成の薄膜インダクタ12にお
いては、磁性膜121は薄膜コイル122の内周側に相
当する位置を中心とする円周方向で均等に分割された状
態にあるため、磁性膜121に電磁誘導によって渦電流
が発生しても、渦電流の経路が分断されている。その結
果、渦電流が低減される結果、薄膜インダクタ12にお
ける損失(渦電流損失)が小さい。
【0036】なお、以上の実施例1ないし実施例3につ
いては、代表的な薄膜磁気素子について説明したもので
あり、薄膜トランスまたは薄膜インダクタなどの他に、
磁気ヘッドなどにも適用可能である。また、それらの薄
膜磁気素子を構成するにあたっては、実施例1ないし実
施例3に示した構成を組み合わせた構成としてもよい。
【0037】
【発明の効果】以上のとおり、本発明に係る薄膜磁気素
子においては、第1の薄膜コイルと第2の薄膜コイルと
は、基板面に対する占有領域が略同位置である一方で、
互いに基板面方向にずれた状態で周回していると共に、
互いに内周側から外周側に向けての線幅の変化率が異な
るスパイラル形状に形成されていることを特徴とする
従って、本発明によれば、第1の薄膜コイルと第2の薄
膜コイルとが完全に対向する状態にないため、これらの
コイル間に寄生する寄生キャパシタの容量が小さいの
で、薄膜磁気素子を高周波回路に用いても、寄生キャパ
シタを通過する電力の比率が小さく、薄膜磁気素子の占
有面積を拡張することなく、損失を低減できるという効
果を奏する。
【0038】
【0039】
【図面の簡単な説明】
【図1】本発明の実施例1に係る薄膜トランスの要部を
示す断面図である。
【図2】(a)は本発明の実施例1の変形例に係る薄膜
トランスの要部を示す断面図、(b)は本発明の実施例
1のさらに別の変形例に係る薄膜トランスの要部を示す
断面図である。
【図3】本発明の実施例2に係る薄膜トランスの要部を
示す断面図である。
【図4】図3に示す薄膜トランスにおける薄膜コイルの
スパイラル形状を規定するパラメータkと自己インダク
タンスLとの関係を示すグラフ図である。
【図5】図3に示す薄膜トランスにおける薄膜コイルの
スパイラル形状を規定するパラメータkと抵抗Rとの関
係を示すグラフ図である。
【図6】図3に示す薄膜トランスにおける薄膜コイルの
スパイラル形状を規定するパラメータkとQ値との関係
を示すグラフ図である。
【図7】本発明の実施例3に係る薄膜インダクタの要部
を示す平面図である。
【図8】(a)は従来の薄膜トランスにおける薄膜コイ
ルの平面形状を示す概念図、(b)はそのA−B線にお
ける断面図である。
【符号の説明】
10,10a,10b,11・・・薄膜トランス 12・・・薄膜インダクタ 101,111・・・1次コイル(第2の薄膜コイル) 101a,102a,111a,112a・・・配線部 102,112・・・2次コイル(第1の薄膜コイル) 103,104,113,114,121・・・磁性膜
(磁心) 122・・・薄膜コイル 123・・・磁性膜非形成領域

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板の表面側に、その基板面方向にスパ
    イラル状に形成された導電性材料からなる第1の薄膜コ
    イルと、この薄膜コイルに絶縁膜を介して前記基板面方
    向にスパイラル状に形成された導電性材料からなる第2
    の薄膜コイルと、を有する薄膜磁気素子において、前記
    第1の薄膜コイルと前記第2の薄膜コイルとは、基板面
    に対する占有領域が略同位置である一方で、互いに前記
    基板面方向にずれた状態で周回していると共に、互いに
    内周側から外周側に向けての線幅の変化率が異なるスパ
    イラル形状に形成されていることを特徴とする薄膜磁気
    素子。
JP04043607A 1992-02-28 1992-02-28 薄膜磁気素子 Expired - Lifetime JP3102125B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04043607A JP3102125B2 (ja) 1992-02-28 1992-02-28 薄膜磁気素子
US08/025,422 US5355301A (en) 1992-02-28 1993-03-01 One-chip type switching power supply device
US08/313,933 US5548265A (en) 1992-02-28 1994-04-11 Thin film magnetic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04043607A JP3102125B2 (ja) 1992-02-28 1992-02-28 薄膜磁気素子

Publications (2)

Publication Number Publication Date
JPH05243048A JPH05243048A (ja) 1993-09-21
JP3102125B2 true JP3102125B2 (ja) 2000-10-23

Family

ID=12668523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04043607A Expired - Lifetime JP3102125B2 (ja) 1992-02-28 1992-02-28 薄膜磁気素子

Country Status (2)

Country Link
US (1) US5548265A (ja)
JP (1) JP3102125B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009236A (zh) * 2013-02-13 2015-10-28 高通股份有限公司 基板内被耦式电感器结构

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911887B1 (en) * 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
JP3725599B2 (ja) * 1995-09-07 2005-12-14 株式会社東芝 平面型磁気素子
US5877667A (en) * 1996-08-01 1999-03-02 Advanced Micro Devices, Inc. On-chip transformers
KR100250225B1 (ko) * 1996-11-19 2000-04-01 윤종용 집적회로용 인덕터 및 그 제조방법
US6191468B1 (en) * 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
JP3436711B2 (ja) * 1999-08-24 2003-08-18 ティーディーケイ株式会社 強磁性トンネル接合素子の特性安定化方法
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6972658B1 (en) 2003-11-10 2005-12-06 Rf Micro Devices, Inc. Differential inductor design for high self-resonance frequency
JP2005294486A (ja) * 2004-03-31 2005-10-20 Tdk Corp 積層型電子部品
JP2006086460A (ja) * 2004-09-17 2006-03-30 Alps Electric Co Ltd 結合コイル
JP2008192645A (ja) * 2007-01-31 2008-08-21 Tdk Corp 薄膜磁気デバイスおよびその製造方法
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US20090160592A1 (en) * 2007-12-20 2009-06-25 Hopper Peter J Helical core on-chip power inductor
US8044755B2 (en) * 2008-04-09 2011-10-25 National Semiconductor Corporation MEMS power inductor
US7705411B2 (en) * 2008-04-09 2010-04-27 National Semiconductor Corporation MEMS-topped integrated circuit with a stress relief layer
GB0918221D0 (en) * 2009-10-16 2009-12-02 Cambridge Silicon Radio Ltd Inductor structure
JP5471283B2 (ja) * 2009-10-19 2014-04-16 Tdk株式会社 ワイヤレス給電装置、ワイヤレス受電装置およびワイヤレス電力伝送システム
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US20130106552A1 (en) * 2011-11-02 2013-05-02 International Business Machines Corporation Inductor with multiple polymeric layers
JP5860338B2 (ja) * 2012-04-26 2016-02-16 株式会社サンコーシヤ 通信回線用アイソレータ
US9064628B2 (en) * 2012-05-22 2015-06-23 International Business Machines Corporation Inductor with stacked conductors
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
JP6221736B2 (ja) * 2013-12-25 2017-11-01 三菱電機株式会社 半導体装置
US9324489B2 (en) * 2014-03-31 2016-04-26 International Business Machines Corporation Thin film inductor with extended yokes
JP6398287B2 (ja) * 2014-04-22 2018-10-03 富士通株式会社 プレーナ型変圧装置及びスイッチング電源回路
CN105896985A (zh) * 2015-01-26 2016-08-24 台达电子工业股份有限公司 电源装置、磁性元件及其绕组单元
US10211663B2 (en) * 2015-08-21 2019-02-19 Apple Inc. 3D shaped inductive charging coil and method of making the same
US20170169929A1 (en) * 2015-12-11 2017-06-15 Analog Devices Global Inductive component for use in an integrated circuit, a transformer and an inductor formed as part of an integrated circuit
US10566409B2 (en) * 2016-05-10 2020-02-18 Dumitru Nicolae LESENCO Integrated quantized inductor and fabrication method thereof
US9806615B1 (en) * 2016-06-17 2017-10-31 International Business Machines Corporation On-chip DC-DC power converters with fully integrated GaN power switches, silicon CMOS transistors and magnetic inductors
US11404197B2 (en) 2017-06-09 2022-08-02 Analog Devices Global Unlimited Company Via for magnetic core of inductive component
US10910466B2 (en) 2018-10-22 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process for tuning via profile in dielectric material
DE102021112455A1 (de) 2021-05-12 2022-11-17 Technische Universität Dresden, Körperschaft des öffentlichen Rechts Spulenanordnungen und Verfahren zum Herstellen einer Spulenanordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785345A (en) * 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
US5097243A (en) * 1987-07-15 1992-03-17 U.S. Philips Corp. Thin-film transformer utilizing superconductive components
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
FI83193C (fi) * 1989-04-14 1991-06-10 Newtec Int Foerfarande och anordning foer fogning och avskaerning av vecklingsfilm.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009236A (zh) * 2013-02-13 2015-10-28 高通股份有限公司 基板内被耦式电感器结构

Also Published As

Publication number Publication date
JPH05243048A (ja) 1993-09-21
US5548265A (en) 1996-08-20

Similar Documents

Publication Publication Date Title
JP3102125B2 (ja) 薄膜磁気素子
US5355301A (en) One-chip type switching power supply device
US6480086B1 (en) Inductor and transformer formed with multi-layer coil turns fabricated on an integrated circuit substrate
US6255714B1 (en) Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
JP3359099B2 (ja) 薄膜インダクタおよび薄膜トランス
EP3758030B1 (en) High current integrated circuit-based transformer
KR930000414B1 (ko) 자기(自己)유도성 인덕터와 수동유도성 인덕터를 포함하는 복합 권선형 적층 인덕터 및 그 제조방법, 그리고 두줄 권선형 적층변성기
JPH0582736A (ja) インダクタ
JP3614816B2 (ja) 磁性素子およびそれを用いた電源
US6970064B2 (en) Center-tap transformers in integrated circuits
KR100461536B1 (ko) 품질 계수가 개선된 인덕터 및 그를 위한 단위 인덕터배열법
JPH1140438A (ja) 平面型磁気素子
JP2001102221A (ja) 障害波遮断変成器
WO2018157859A1 (zh) 一种薄膜电感、电源转换电路和芯片
JPH0935937A (ja) インダクタンス素子
US5844460A (en) Wound, solid state inductor
JP2002050520A (ja) マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素
JP3201756B2 (ja) 複合巻積層インダクタとその製造方法
Shirakawa et al. Thin film inductor with multilayer magnetic core
JPH10125859A (ja) 螺旋型インダクタ
JPH08162330A (ja) インダクタ素子
JP2001155923A (ja) インダクタ素子
JP2831392B2 (ja) 積層型バイファイラ巻きトランス
JPH07211549A (ja) 電磁装置
WO2005010900A1 (en) Inductors and transformers in integrated circuits

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 12